

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2002 - 94068

(P2002 - 94068A)

(43)公開日 平成14年3月29日 (2002.3.29)

(51) Int. Cl ⁷	識別記号	F I	テ-マコード (参考)
H 0 1 L 29/786		H 0 4 N 5/66	102 A 2 H 0 9 2
21/336		H 0 1 L 29/78	616 A 5 C 0 5 8
G 0 2 F 1/1368		G 0 2 F 1/136	500 5 F 1 1 0
H 0 4 N 5/66	102	H 0 1 L 29/78	617 N

審査請求 未請求 請求項の数 7 O L (全 4 数)

(21)出願番号 特願2000 - 276754(P2000 - 276754)

(22)出願日 平成12年9月12日(2000.9.12)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 中村 晃

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100095555

弁理士 池内 寛幸 (外 5 名)


最終頁に続く

(54)【発明の名称】 薄膜トランジスタ及び液晶表示装置

(57)【要約】

【課題】 L D D構造の薄膜トランジスタにおいて、O F F特性を維持したままO N電流を向上させる。

【解決手段】 絶縁基板 1 上に形成された島状パターンを有する半導体薄膜 2、3、4 と、半導体薄膜の上に形成されたゲート絶縁膜 5 と、ゲート絶縁膜の上に形成されたゲート電極 6 とを備える。半導体薄膜は、ゲート電極の両側に位置しn型不純物が低濃度に存在するL D D領域 4、及びL D D領域の外側に位置しn型不純物が高濃度に存在するソース/ドレイン領域 3 を有する。L D D領域上には層間絶縁膜 7 を介して金属電極 1 5、1 6 が配置され、金属電極はゲート電極と所定の箇所で電気的に接続されている。L D D領域と金属電極とでM O S構造が形成され、トランジスタがO Nになると、M O SもO NになりL D Dの抵抗が下がる。



【特許請求の範囲】

【請求項 1】 絶縁基板上に形成された島状パターンを有する半導体薄膜と、前記半導体薄膜の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極とを備え、前記半導体薄膜は、前記ゲート電極の両側に位置しn型不純物が低濃度に存在するLDD領域、及び前記LDD領域の外側に位置しn型不純物が高濃度に存在するソース/ドレイン領域を有し、前記LDD領域上には層間絶縁膜を介して金属電極が配置され、前記金属電極は前記ゲート電極と電気的に接続されていることを特徴とする薄膜トランジスタ。

【請求項 2】 絶縁基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成された島状パターンを有する半導体薄膜とを備え、前記半導体薄膜は、前記ゲート電極の両側に位置しn型不純物が低濃度に存在するLDD領域、及び前記LDD領域の外側に位置しn型不純物が高濃度に存在するソース/ドレイン領域を有し、前記LDD領域上には層間絶縁膜を介して金属電極が配置され、前記金属電極は前記ゲート電極と所定の箇所

【請求項 3】 半導体薄膜としてポリシリコン薄膜を用いたことを特徴とする請求項 1 または 2 に記載の薄膜トランジスタ。

【請求項 4】 半導体薄膜としてシリコン単結晶薄膜を用いたことを特徴とする請求項 1 または 2 に記載の薄膜トランジスタ。

【請求項 5】 ゲート電極が複数存在するマルチゲートタイプであることを特徴とする請求項 1 ~ 4 のいずれか 1 項に記載の薄膜トランジスタ。

【請求項 6】 請求項 1 ~ 5 のいずれか 1 項に記載の薄膜トランジスタを用いたことを特徴とする液晶表示装置。

【請求項 7】 請求項 6 に記載の液晶表示装置を有する画像表示応用機器。

【発明の詳細な説明】

【0001】

【発明の属する利用分野】本発明は、LDD構造を有する薄膜トランジスタ、及びそれを用いたアクティブマトリックス方式の液晶表示装置に関する。

【0002】

【従来の技術】液晶表示装置に用いられるポリシリコン薄膜トランジスタの場合、信頼性の確保、リーク電流低減の目的から、n型薄膜トランジスタにはLDD構造を取り入れたものが主流となってきている。

【0003】図4は、従来のLDD構造薄膜トランジスタの断面構造を示す。101は絶縁基板である。102はポリシリコン薄膜であり、薄膜トランジスタのチャンネル領域を構成する。103は薄膜トランジスタのソース/ドレイン領域で、n型不純物が高濃度に存在するポリシリコン

薄膜から構成されている。104はLDD領域で、n型不純物が低濃度に存在するポリシリコン薄膜から構成されている。105はゲート絶縁膜である。106はゲート電極で、デュアル構造となっている。107は層間絶縁膜である。108はTi膜、109はAl膜であり、このTi膜108とAl膜109の二層から配線が構成されている。110はプラズマSiNx、111は平坦化膜、112は画素電極である。113は、配線108/109とソース/ドレイン103を接続するためのコンタクト部である。114は、画素電極112と配線108/109を接続するためのコンタクト部である。

【0004】

【発明が解決しようとする課題】上記のような構造のLDD構造の薄膜トランジスタは、OFF時のリーク電流は低減できるが、LDD領域の抵抗成分のため、ON電流も低下してしまう。従って、LDD構造薄膜トランジスタを駆動回路部に用いている場合は、最低動作周波数が低下し、またLDD構造薄膜トランジスタを画素トランジスタに用いている場合は、規定時間に画素容量に信号電位を十分に書き込むことが出来なくなるという問題が生じる。

【0005】本発明は、LDD構造を有する薄膜トランジスタにおいて、ON電流を増加させ、かつOFF電流を低減することを目的とする。

【0006】

【課題を解決するための手段】本発明の薄膜トランジスタは、絶縁基板上に形成された島状パターンを有する半導体薄膜と、半導体薄膜の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極とを備える。半導体薄膜は、ゲート電極の両側に位置しn型不純物が低濃度に存在するLDD領域、及びLDD領域の外側に位置しn型不純物が高濃度に存在するソース/ドレイン領域を有する。LDD領域上には層間絶縁膜を介して金属電極が配置され、金属電極はゲート電極と所定の箇所

【0007】この構成によれば、LDD領域は、LDD領域上の金属電極との間でMOS構造を形成し、かつ金属電極とゲート電極は電気的に接続されているので、薄膜トランジスタがONになればMOS構造もONになり、LDD領域の抵抗が下がり、金属電極が無い場合に比べてON電流が増加する。さらに、薄膜トランジスタがOFFの時はMOS構造もOFFになり、LDD領域の抵抗は増加し、金属電極が無いときよりOFF電流が低下する。従って、LDD構造を導入したことによる生じるON電流低下という問題を解決することができる。

【0008】半導体薄膜としてポリシリコン薄膜を用いてもよい。また、半導体薄膜としてシリコン単結晶薄膜を用いてもよい。

【0009】さらに、ゲート電極が複数存在するマルチゲートタイプとすることもできる。

【0010】以上の構成は、トップゲート方式の薄膜ト

ランジスタの場合について記載したが、ボトムゲート方式の薄膜トランジスタの場合でも同様に構成することができる。

【0011】

【発明の実施の形態】図1は、本発明の実施の形態における、LDD構造薄膜トランジスタの断面構造を示す。1は絶縁基板である。2はポリシリコン薄膜であり、薄膜トランジスタのチャンネル領域を構成する。3は薄膜トランジスタのソース/ドレイン領域であり、n型不純物が高濃度に存在するポリシリコン薄膜から構成されている。4はLDD領域であり、n型不純物が低濃度に存在するポリシリコン薄膜から構成されている。5はゲート絶縁膜である。6はゲート電極であり、デュアル構造となっている。7は層間絶縁膜である。8はTi膜、9はAl膜で、このTi膜8とAl膜9の二層から配線が構成されている。10はプラズマSiNx、11は平坦化膜、12は画素電極である。13は配線8/9とソース/ドレイン3を接続するためのコンタクト部、14は画素電極12と配線8/9を接続するためのコンタクト部である。15はTi膜、16はAl膜で、このTi膜15とAl膜16で電極を形成する。この電極は、図2に示す所定の箇所でゲート電極6と接続されている。

【0012】図2は、図1の薄膜トランジスタにおける要部の平面構造を示す。(2、3、4)はポリシリコン薄膜、6はゲート電極である。15/16は、LDD領域上に形成されたTi膜15とAl膜16からなる電極を示す。21はゲート電極6と電極15/16を接続するためのコンタクト部である。

【0013】図3は、本発明と従来例の薄膜トランジスタについて、電気的特性の比較を示したものである。32は従来のLDD構造薄膜トランジスタのVds-I_{ds}特性であり、31が本発明の薄膜トランジスタのVds-I_{ds}特性である。本発明の薄膜トランジスタは、従来のものに比べON電流は増加し、OFF電流は低減できていることが*

*判る。

【0014】なお、上記の実施形態では、トップゲート方式の薄膜トランジスタを示したが、LDD領域とMOSを形成する電極があり、この電極がゲート電極と電気的に接続されていれば、ボトムゲートタイプの薄膜トランジスタ構造でもよい。さらに、上記の実施形態では、LDD領域とMOSを形成する電極は配線の電極と同じレイヤーで同じ材質を用いているが、別レイヤーで別の材質を用いてもよい。

【0015】

【発明の効果】本発明の薄膜トランジスタによれば、従来に比べON電流を増加させ、かつOFF電流を低減することができる。また、本発明の薄膜トランジスタをアクティブマトリクス方式の液晶表示装置の駆動回路に用いると、駆動周波数を向上させることができ、画素トランジスタに用いると、信号電位の書き込みを十分に行うことができ、画質が向上する。

【図面の簡単な説明】

【図1】本発明の実施の形態における薄膜トランジスタの構造を示す断面図

【図2】同薄膜トランジスタの構造を示す平面図


【図3】同薄膜トランジスタの電気的特性を示す図

【図4】従来例の薄膜トランジスタの構造を示す断面図


【符号の説明】

- 1 絶縁基板
- 2 ポリシリコン薄膜
- 3 ソース/ドレイン領域
- 4 LDD領域
- 5 ゲート絶縁膜
- 6 ゲート電極
- 15 Ti膜
- 16 Al膜


【図1】




【図2】



【図3】



【図4】



フロントページの続き

- Fターム(参考) 2H092 JA25 JA36 JA38 JA40 JA44
 JA46 JB23 JB42 KA04 NA22
 5C058 AA09 BA01 BA25
 5F110 AA06 AA07 BB02 CC02 CC03
 CC07 EE03 EE04 EE09 EE14
 EE28 GG02 GG12 GG13 HM15
 NN03 NN24 NN72

专利名称(译)	薄膜晶体管和液晶显示器件		
公开(公告)号	JP2002094068A	公开(公告)日	2002-03-29
申请号	JP2000276754	申请日	2000-09-12
申请(专利权)人(译)	松下电器产业有限公司		
[标]发明人	中村晃		
发明人	中村 晃		
IPC分类号	G02F1/136 G02F1/1368 H01L21/336 H01L29/786 H04N5/66		
FI分类号	H04N5/66.102.A H01L29/78.616.A G02F1/136.500 H01L29/78.617.N G02F1/1368		
F-TERM分类号	2H092/JA25 2H092/JA36 2H092/JA38 2H092/JA40 2H092/JA44 2H092/JA46 2H092/JB23 2H092/JB42 2H092/KA04 2H092/NA22 5C058/AA09 5C058/BA01 5C058/BA25 5F110/AA06 5F110/AA07 5F110/BB02 5F110/CC02 5F110/CC03 5F110/CC07 5F110/EE03 5F110/EE04 5F110/EE09 5F110/EE14 5F110/EE28 5F110/GG02 5F110/GG12 5F110/GG13 5F110/HM15 5F110/NN03 5F110/NN24 5F110/NN72 2H192/AA24 2H192/BC31 2H192/BC42 2H192/CB01 2H192/CB02 2H192/CB08 2H192/CB13 2H192/CB33 2H192/CB34 2H192/CB53 2H192/CC07 2H192/CC32 2H192/CC33 2H192/CC72		
外部链接	Espacenet		

摘要(译)

要解决的问题：在保持LDD结构的薄膜晶体管的截止特性的同时提高导通电流。A1半导体薄膜2、3和4，具有在绝缘衬底上形成的岛形图案，在半导体薄膜上形成的栅极绝缘膜和在栅极绝缘膜上形成的栅极。还有一个电极6。半导体薄膜具有位于栅电极的两侧且具有低浓度的n型杂质的LDD区域4，以及位于LDD区域的外部且具有高浓度的n型杂质的源极/漏极区域3。金属电极15和16经由层间绝缘膜7布置在LDD区域上，并且金属电极在预定位置处电连接至栅电极。当由LDD区域和金属电极形成MOS结构并且晶体管导通时，MOS也导通并且LDD的电阻降低。

