

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-216937

(P2008-216937A)

(43) 公開日 平成20年9月18日(2008.9.18)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H093
G09G 3/20 (2006.01)	G09G 3/20 611A	5C006
G02F 1/133 (2006.01)	G09G 3/20 621B	5C080
	G09G 3/20 624C	
	G09G 3/20 641C	
審査請求 未請求 請求項の数 8 O L (全 15 頁) 最終頁に続く		

(21) 出願番号 特願2007-58157 (P2007-58157)
 (22) 出願日 平成19年3月8日(2007.3.8)

(71) 出願人 000116024
 ローム株式会社
 京都府京都市右京区西院溝崎町2-1番地
 (74) 代理人 100085501
 弁理士 佐野 静夫
 (74) 代理人 100134555
 弁理士 林田 英樹
 (72) 発明者 奥 浩典
 京都市右京区西院溝崎町2-1番地 ローム
 株式会社内
 Fターム(参考) 2H093 NA16 NA32 NA43 NA53 NC05
 NC09 NC11 NC34 ND39
 5C006 AA16 AC25 AC27 FA47
 5C080 AA10 BB05 DD26 FF11 JJ02
 JJ03 JJ04 JJ05


(54) 【発明の名称】 液晶駆動装置及びこれを用いた液晶表示装置

(57) 【要約】

【課題】本発明は、その消費電力を低減することが可能な液晶駆動装置、及び、これを用いた液晶表示装置を提供することを目的とする。

【解決手段】本発明に係る液晶駆動装置200において、ソースドライバ20及びコモンドライバ30の少なくとも一方は、ソース電圧VSの印加及びコモン電圧VCOMのハイレベル遷移に際して、昇圧電圧2VDDHを用いた電圧印加よりも先に、電源電圧VDDHを用いた電圧印加を行う構成とされている。

【選択図】図1



【特許請求の範囲】

【請求項 1】

アクティブマトリクス型の液晶表示パネルにゲート電圧を印加するゲートドライバと、前記液晶表示パネルにソース電圧を印加するソースドライバと、前記液晶表示パネルにコモン電圧を印加するコモンドライバと、電源電圧から所望の昇圧電圧を生成する昇圧回路と、を有して成る液晶駆動装置であって、

前記ソースドライバ及び前記コモンドライバの少なくとも一方は、前記ソース電圧の印加及び前記コモン電圧のハイレベル遷移に際して、前記昇圧電圧を用いた電圧印加よりも先に、前記電源電圧を用いた電圧印加を行うことを特徴とする液晶駆動装置。

【請求項 2】

前記ソースドライバは、前記昇圧電圧を用いて入力データの階調値に応じたデータ電圧を生成するソースアンプと、前記電源電圧を用いて所定のプリチャージ電圧を生成するバッファアンプと、前記液晶表示パネルに対して前記データ電圧と前記プリチャージ電圧のいずれか一を選択的に印加するセレクトと、を有して成り、前記セレクトは、前記ソース電圧の印加に際して、前記データ電圧の印加よりも先に、所定の期間だけ前記プリチャージ電圧の印加を行うことを特徴とする請求項 1 に記載の液晶駆動装置。

【請求項 3】

前記ソースドライバは、前記ソース電圧をフレーム毎に極性反転させるものであることを特徴とする請求項 2 に記載の液晶駆動装置。

【請求項 4】

前記ソースドライバは、前記電源電圧を用いて異なる複数のプリチャージ電圧を生成する手段として、前記バッファアンプを複数有して成り、前記セレクトは、前記入力データの階調値に応じて、前記データ電圧よりも先に印加すべきプリチャージ電圧を選択することを特徴とする請求項 2 または請求項 3 に記載の液晶駆動装置。

【請求項 5】

前記コモンドライバは、前記昇圧電圧を用いて所定の正電圧を生成する正側のコモンアンプと、前記電源電圧を用いて所定の負電圧を生成する負側のコモンアンプと、前記液晶表示パネルに対して、前記正電圧、前記電源電圧、接地電圧、及び、前記負電圧のいずれか一を選択的に印加するセレクトと、を有して成り、前記セレクトは、前記コモン電圧のハイレベル遷移に際して、前記正電圧の印加よりも先に、所定の期間ずつ前記接地電圧及び前記電源電圧の印加を順次行うことを特徴とする請求項 1 に記載の液晶駆動装置。

【請求項 6】

前記セレクトは、前記コモン電圧のローレベル遷移に際して、前記負電圧の印加よりも先に、所定の期間ずつ前記電源電圧及び前記接地電圧の印加を順次行うことを特徴とする請求項 5 に記載の液晶駆動装置。

【請求項 7】

前記セレクトは、前記電源電圧の印加端と前記コモン電圧の出力端との間を導通 / 遮断するスイッチ手段として、ドレインが前記コモン電圧の出力端に接続され、バックゲートが前記正電圧の印加端に接続された第 1 の P チャネル型電界効果トランジスタと、ドレインが第 1 の P チャネル型電界効果トランジスタのソースに接続され、ソース及びバックゲートが前記電源電圧の印加端に接続された第 2 の P チャネル型電界効果トランジスタと、を有して成ることを特徴とする請求項 5 または請求項 6 に記載の液晶駆動装置。

【請求項 8】

アクティブマトリクス型の液晶表示パネルと、前記液晶表示パネルの駆動手段として、請求項 1 ~ 請求項 7 のいずれかに記載の液晶駆動装置と、を有して成ることを特徴とする液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アクティブマトリクス型の液晶表示パネルを駆動する液晶駆動装置、及び、

10

20

30

40

50

これを用いた液晶表示装置に関するものである。

【背景技術】

【0002】

近年、文字や画像を表示するデバイスとして、液晶表示装置が広く一般に使用されている。特に、各画素毎に形成されたスイッチング素子（TFT [Thin Film Transistor] など）のオン/オフ制御を行うことにより、所望の画素を点灯/消灯させるアクティブマトリクス型の液晶表示パネルを備えた液晶表示装置は、そのコントラスト性能や高速表示性能が高いことから、液晶表示装置の主流となっている。

【0003】

図9は、アクティブマトリクス型の液晶表示パネルにソース電圧 V_S を印加するソースドライバの一従来例を示す回路図である。

10

【0004】

図9に示すように、従来のソースドライバは、外部供給される電源電圧 V_{DDH} （例えば2.8[V]）から2倍の昇圧電圧 $2V_{DDH}$ （例えば5.6[V]）を生成し、これを用いてソースアンプAMP1を駆動することにより、入力データの階調値（例えば0～255階調）に応じたソース電圧 V_S （例えば0～4[V]）を生成して、液晶表示パネル（図9ではパネル負荷 Z ）に印加する構成とされていた。

【0005】

図10は、従来におけるソース電圧 V_S のパルス駆動を説明するための図である。なお本図中の上段には、Nフレーム目と(N+1)フレーム目の第1水平期間1Hにおけるゲート電圧印加期間とソース電圧印加期間が示されており、下段にはソース電圧 V_S の電圧波形が示されている。

20

【0006】

図10に示すように、従来のソースドライバは、ゲート選択期間中、一貫してソースアンプAMP1から液晶表示パネルにソース電圧 V_S を印加する構成とされていた。

【0007】

図11は、アクティブマトリクス型の液晶表示パネルにコモン電圧 V_{COM} を印加するコモンドライバの一従来例を示す回路図である。

【0008】

図11に示すように、従来のコモンドライバは、昇圧電圧 $2V_{DDH}$ を用いて所定の正電圧 V_{COMH} （例えば3.6[V]）を生成する正側のコモンアンプAMP2と、電源電圧 V_{DDH} を用いて負電圧 V_{COML} （例えば-1[V]）を生成する負側のコモンアンプAMP3と、を有して成り、正電圧 V_{COMH} 、基準電圧 V_{SS} （接地電圧 GND ）及び、負電圧 V_{COML} のいずれかーを選択的に印加することで、コモン電圧 V_{COM} を1水平期間（例えば40～50[μs]）毎に極性反転する構成（いわゆるコモン交流駆動方式）とされていた。

30

【0009】

例えば、2.2インチ、QVGA [Quarter Video Graphics Array] サイズの液晶表示パネルでは、11[nF]程度の負荷容量に対して、コモン電圧 V_{COM} が約5[V]の振幅を持って周期的に印加され、前記負荷容量の充放電が繰り返されていた。

40

【0010】

図12は、従来におけるコモン電圧 V_{COM} のパルス駆動を説明するための図であり、コモン電圧 V_{COM} の電圧波形が示されている。

【0011】

図12に示すように、従来のコモンドライバは、コモン電圧 V_{COM} のハイレベル遷移及びローレベル遷移に際して、基準電圧 V_{SS} （接地電圧 GND ）を経由する3値駆動方式とされていた。

【0012】

なお、上記に関連する従来技術の一例として、特許文献1には、複数の電圧を生成する多値電圧生成手段と、前記多値電圧生成手段で生成された電圧の中から駆動に必要な電圧

50

を選択する選択回路と、前記選択回路で選択された電圧を入力して所望の電圧を駆動回路出力端子に出力する出力回路と、を含む液晶表示装置の駆動回路において、前記出力回路は、前記選択回路で選択された電圧を入力する出力回路入力端子と、前記駆動回路出力端子と、第1の電圧源と、第2の電圧源と、前記出力回路入力端子と前記駆動回路出力端子の間に接続された第1のスイッチと、ドレインが第1の電圧源に、ゲートが前記出力回路入力端子に、ソースが前記駆動回路出力端子に接続されたトランジスタと、前記駆動回路出力端子と前記第2の電圧源の間に接続された第2のスイッチを含むことを特徴とする液晶表示装置の駆動回路が開示・提案されている。

【特許文献1】特開平10-301539号公報

【発明の開示】

10

【発明が解決しようとする課題】

【0013】

確かに、上記従来のソースドライバ及びコモンドライバであれば、アクティブマトリクス型の液晶表示パネルに対して、任意のソース電圧 V_S 及びコモン電圧 V_{COM} を印加することが可能である。

【0014】

しかしながら、従来のソースドライバは、図10で示したように、ゲート選択期間中、一貫してソースアンプAMP1から液晶表示パネルにソース電圧 V_S を印加する構成であり、ソース電圧 V_S の印加に際して、ソースアンプAMP1には、基準電圧 V_{SS} （接地電圧 GND ）と入力データの階調値に応じたソース電圧 V_S との電圧差に比例した電流が流れるため、負荷容量の充電に伴う消費電力が大きかった。特に、ソースアンプAMP1は、2倍の昇圧電圧 $2V_{DDH}$ を用いて駆動されるものであり、その消費電流も2倍換算となることから、ソースドライバの消費電力を増大する要因となっていた。

20

【0015】

一方、従来のコモンドライバは、図12で示したように、コモン電圧 V_{COM} のハイレベル遷移（負電圧 V_{COML} から正電圧 V_{COMH} へのレベル遷移）に際して、基準電圧 V_{SS} （接地電圧 GND ）を経由する3値駆動方式とされていたが、それでもなお、正側のコモニアンプAMP2には、基準電圧 V_{SS} （接地電圧 GND ）と正電圧 V_{COMH} との電圧差に比例した電流が流れるため、負荷容量の充電に伴う消費電力が大きかった。特に、正側のコモニアンプAMP2は、2倍の昇圧電圧 $2V_{DDH}$ を用いて駆動されるものであり、その消費電流も2倍換算となることから、コモンドライバの消費電力を増大する要因となっていた。

30

【0016】

なお、特許文献1の従来技術は、負荷容量のプリチャージ期間を設けた点で本願発明と類似するが、電源電圧 V_{DDH} から昇圧電圧 $2V_{DDH}$ を生成する昇圧回路の存在や、電源電圧 V_{DDH} と昇圧電圧 $2V_{DDH}$ の使い分けについては、何ら示唆・言及されておらず、また、特許文献1の従来技術では、図16のオペアンプ7（本願発明におけるソースアンプやコモニアンプに相当）が意図的に除外されていることから、本願発明と特許文献1の従来技術とは、その本質的な構成を異にするものであると考えられる。

【0017】

40

本発明は、上記問題点に鑑み、その消費電力を低減することが可能な液晶駆動装置、及び、これを用いた液晶表示装置を提供することを目的とする。

【課題を解決するための手段】

【0018】

上記目的を達成すべく、本発明に係る液晶駆動装置は、アクティブマトリクス型の液晶表示パネルにゲート電圧を印加するゲートドライバと、前記液晶表示パネルにソース電圧を印加するソースドライバと、前記液晶表示パネルにコモン電圧を印加するコモンドライバと、電源電圧から所望の昇圧電圧を生成する昇圧回路と、を有して成る液晶駆動装置であって、前記ソースドライバ及び前記コモンドライバの少なくとも一方は、前記ソース電圧の印加及び前記コモン電圧のハイレベル遷移に際して、前記昇圧電圧を用いた電圧印加

50

よりも先に、前記電源電圧を用いた電圧印加を行う構成（第１の構成）とされている。

【００１９】

なお、上記第１の構成から成る液晶駆動装置において、前記ソースドライバは、前記昇圧電圧を用いて入力データの階調値に応じたデータ電圧を生成するソースアンプと、前記電源電圧を用いて所定のプリチャージ電圧を生成するバッファアンプと、前記液晶表示パネルに対して前記データ電圧と前記プリチャージ電圧のいずれかーを選択的に印加するセレクトアと、を有して成り、前記セレクトアは、前記ソース電圧の印加に際して、前記データ電圧の印加よりも先に、所定の期間だけ前記プリチャージ電圧の印加を行う構成（第２の構成）にするとよい。

【００２０】

また、上記第２の構成から成る液晶駆動装置において、前記ソースドライバは、前記ソース電圧をフレーム毎に極性反転させるものである構成（第３の構成）にするとよい。

【００２１】

また、上記第２または第３の構成から成る液晶駆動装置において、前記ソースドライバは、前記電源電圧を用いて異なる複数のプリチャージ電圧を生成する手段として、前記バッファアンプを複数有して成り、前記セレクトアは、前記入力データの階調値に応じて、前記データ電圧よりも先に印加すべきプリチャージ電圧を選択する構成（第４の構成）にするとよい。

【００２２】

一方、上記第１の構成から成る液晶駆動装置にて、前記コモンドライバは、前記昇圧電圧を用いて所定の正電圧を生成する正側のコモンアンプと、前記電源電圧を用いて所定の負電圧を生成する負側のコモンアンプと、前記液晶表示パネルに対して、前記正電圧、前記電源電圧、接地電圧、及び、前記負電圧のいずれかーを選択的に印加するセレクトアと、を有して成り、前記セレクトアは、前記コモン電圧のハイレベル遷移に際して、前記正電圧の印加よりも先に、所定の期間ずつ前記接地電圧及び前記電源電圧の印加を順次行う構成（第５の構成）にするとよい。

【００２３】

なお、上記第５の構成から成る液晶駆動装置において、前記セレクトアは、前記コモン電圧のローレベル遷移に際して、前記負電圧の印加よりも先に、所定の期間ずつ前記電源電圧及び前記接地電圧の印加を順次行う構成（第６の構成）にするとよい。

【００２４】

また、上記第５または第６の構成から成る液晶駆動装置において、前記セレクトアは、前記電源電圧の印加端と前記コモン電圧の出力端との間を導通／遮断するスイッチ手段として、ドレインが前記コモン電圧の出力端に接続され、バックゲートが前記正電圧の印加端に接続された第１のＰチャネル型電界効果トランジスタと、ドレインが第１のＰチャネル型電界効果トランジスタのソースに接続され、ソース及びバックゲートが前記電源電圧の印加端に接続された第２のＰチャネル型電界効果トランジスタと、を有して成る構成（第７の構成）にするとよい。

【００２５】

また、本発明に係る液晶表示装置において、アクティブマトリクス型の液晶表示パネルと、前記液晶表示パネルの駆動手段として、上記第１～第７いずれかの構成から成る液晶駆動装置と、を有して成る構成（第８の構成）とされている。

【発明の効果】

【００２６】

本発明に係る液晶駆動装置、及び、これを用いた液晶表示装置であれば、昇圧電源系から液晶表示パネルへの電圧印加（負荷容量の充電）を極力回避して、その消費電力を低減することが可能となる。

【発明を実施するための最良の形態】

【００２７】

図１は、本発明に係る液晶表示装置の一実施形態を示すブロック図である。

10

20

30

40

50

【0028】

図1に示すように、本実施形態の液晶表示装置は、液晶表示パネル100と、液晶表示パネル100の駆動手段である液晶駆動装置200と、を有して成る。

【0029】

液晶表示パネル100は、 m 本 ($m \geq 2$) のソース線 (データ線) とこれに直交する n 本 ($n \geq 2$) のゲート線 (走査線) との各交点にそれぞれ液晶セルを備えて成り、各液晶セル毎に形成されたスイッチング素子 (TFT [Thin Film Transistor] など) のオン/オフ制御によって、各々に対応する液晶セルの両端間に印加する電圧を可変制御し、液晶分子の向きを変化させて光の透過率を制御することにより、任意の文字や画像を表示する手段である。

10

【0030】

このようなアクティブマトリクス型の液晶表示パネル100を用いることにより、単純マトリクス型を用いた場合に比べて、個々の画素を確実に点灯させることができ、高コントラストで、かつ、応答速度の高い表示性能を実現することが可能となる。

【0031】

液晶駆動装置200は、液晶表示パネル100に n 本のゲート電圧 V_G を印加するゲートドライバ10と、液晶表示パネル100に m 本のソース電圧 V_S を印加するソースドライバ20と、液晶表示パネル100に1本のコモン電圧 V_{COM} を印加するコモンドライバ30と、外部供給される電源電圧 V_{DDH} (本実施形態では $2.8 [V]$) から所望の昇圧電圧 $2V_{DDH}$ (本実施形態では $5.6 [V]$) を生成する昇圧回路40と、を集積化して成る半導体装置である。

20

【0032】

ゲートドライバ10は、 n 本のゲート電圧 V_G として、選択行のゲート線に選択電圧を印加し、非選択行のゲート線に非選択電圧を印加することにより、全てのゲート線を順次走査するように液晶表示パネル100を駆動する。なお、ゲートドライバ10の構成及び動作については、周知技術を適用すれば足りるため、ここでは詳細な説明を割愛する。

【0033】

次に、ソースドライバ20の構成及び動作について、詳細な説明を行う。

【0034】

図2は、ソースドライバ20の一構成例を示す回路図である。

30

【0035】

図2に示すように、本構成例のソースドライバ20は、ガンマ電圧生成部21と、デジタル/アナログ変換部22 (以下、DAC [Digital/Analog Converter] 22と呼ぶ) と、ソースアンプ23と、バッファアンプ24-1と、バッファアンプ24-2と、セレクタ25と、を有して成る。

【0036】

ガンマ電圧生成部21は、 x ビット (本実施例では $x = 8$) のデジタル/アナログ変換処理に必要な $2^{x+1} - 1$ ($= 2^9 - 1$) 値のガンマ電圧 $G_0 \sim G_{255}$ を生成する手段である。

【0037】

DAC 22は、8ビットの階調値を有するデジタル入力データに応じて、ガンマ電圧 $G_0 \sim G_{255}$ の一を選択し、これをアナログ出力データとして送出する手段である。

40

【0038】

ソースアンプ23は、昇圧電圧 $2V_{DDH}$ によって駆動され、DAC 22のアナログ出力データ (ガンマ電圧 $G_0 \sim G_{255}$ のいずれか) を緩衝増幅することで、デジタル入力データの階調値に応じたデータ電圧 V_{DAT} を生成する手段である。

【0039】

図3は、データ電圧 V_{DAT} のガンマ特性を説明するための図である。

【0040】

図3に示すように、ソースアンプ23は、デジタル入力データの階調値 $0 \sim 255$ に対応して、 V_0 (例えば $0.8 [V]$) $\sim V_{255}$ (例えば $4 [V]$) の電圧値を有する

50

データ電圧 V_{DAT} を出力する。

【0041】

一方、バッファアンプ 24 - 1 は、電源電圧 V_{DDH} によって駆動され、ガンマ電圧 G_{127} を緩衝増幅することで、デジタル入力データの最大階調値 255 に対して、その半分の階調値 127 に相当する第 1 プリチャージ電圧 V_{LP1} (低インピーダンス出力) を生成する手段である。

【0042】

また、バッファアンプ 24 - 2 は、電源電圧 V_{DDH} によって駆動され、ガンマ電圧 G_{63} を緩衝増幅することで、デジタル入力データの間階調値 127 に対して、その半分の階調値 63 に相当する第 2 プリチャージ電圧 V_{LP2} (低インピーダンス出力) を生成する手段である。

10

【0043】

セレクト 25 は、液晶表示パネル 100 に対して、上記のデータ電圧 V_{DAT} 、第 1 プリチャージ電圧 V_{LP1} 、第 2 プリチャージ電圧 V_{LP2} 、並びに、基準電圧 V_{SS} (接地電圧 GND) のいずれかーを選択的に印加する手段であり、スイッチ $SW1 \sim SW4$ を有して成る。スイッチ $SW1$ は、データ電圧 V_{DAT} の印加端 (ソースアンプ 23 の出力端) とソース電圧 V_S の出力端との間を導通 / 遮断する手段である。スイッチ $SW2$ は、第 1 プリチャージ電圧 V_{LP1} の印加端 (バッファアンプ 24 - 1 の出力端) とソース電圧 V_S の出力端との間を導通 / 遮断する手段である。スイッチ $SW3$ は、第 2 プリチャージ電圧 V_{LP2} の印加端 (バッファアンプ 24 - 2 の出力端) とソース電圧 V_S の出力端との間を導通 / 遮断する手段である。スイッチ $SW4$ は、基準電圧 V_{SS} (接地電圧 GND) の印加端とソース電圧 V_S の出力端との間を導通 / 遮断する手段である。

20

【0044】

なお、図 2 において、液晶表示パネル 100 は、ソース線の配線抵抗、スイッチング素子のオン抵抗、液晶セルの画素容量、及び、その他の合成容量から成るパネル負荷として描写されている。

【0045】

図 4 は、ソース電圧 V_S のパルス駆動を説明するための図である。なお、本図中の上段には、 N フレーム目と $(N+1)$ フレーム目の第 1 水平期間 1H におけるゲート電圧印加期間、第 1 プリチャージ電圧印加期間、第 2 プリチャージ電圧印加期間、及び、データ電圧印加期間が示されており、下段にはソース電圧 V_S の電圧波形が示されている。

30

【0046】

図 4 に示すように、本実施形態のソースドライバ 20 は、ゲート選択期間中、ソースアンプ 23 からデータ電圧 V_{DAT} を印加するよりも先に、バッファアンプ 24 - 1 或いはバッファアンプ 24 - 2 から、第 1 プリチャージ電圧 V_{LP1} 或いは第 2 プリチャージ電圧 V_{LP2} を印加する構成とされている。

【0047】

すなわち、セレクト 25 は、液晶表示パネル 100 に対するソース電圧 V_S の印加に際して、昇圧電圧 $2V_{DDH}$ を用いて生成されるデータ電圧 V_{DAT} の印加よりも先に、所定のプリチャージ期間 T_p だけ、電源電圧 V_{DDH} を用いて生成される第 1、第 2 プリチャージ電圧 V_{LP1} 、 V_{LP2} の印加を行う構成とされており、ソースアンプ 23 では、上記の第 1、第 2 プリチャージ電圧 V_{LP1} 、 V_{LP2} からデータ電圧 V_{DAT} までの電圧差を充電すれば足りることになる。

40

【0048】

このような構成とすることにより、昇圧電圧 $2V_{DDH}$ によって駆動されるソースアンプ 23 から液晶表示パネル 100 への電圧印加 (負荷容量の充電) を極力回避して、その消費電力を低減することが可能となる。

【0049】

なお、上記のプリチャージ期間 T_p については、ゲート選択期間の終了時点で、所望の電圧を液晶表示パネル 100 に印加し得るのであれば、いかなる長さに設定してもよい。

50

特に、レジスタ等を用いて任意に調整可能な構成としておけば、利便性を向上することが可能となる。例えば、液晶表示パネル 100 の負荷容量が大きい場合であれば、ソース電圧 V_S の立上がり鈍ることに鑑み、プリチャージ期間 T_p を長めに設定すればよい。

【0050】

また、本実施形態のソースドライバ 20 において、セクタ 25 は、デジタル入力データの階調値に応じて、データ電圧 V_{DAT} よりも先に印加すべきプリチャージ電圧 V_{LP1} 、 V_{LP2} を選択する構成とされている。

【0051】

具体的に述べると、デジタル入力データの最上位ビットが「1」であれば、その階調値は 128 以上であることから、セクタ 25 は、第 1 プリチャージ電圧 V_{LP1} を選択する（図 4 下段、 N フレーム目におけるソース電圧 V_S （階調値 175 相当）のプリチャージ挙動を参照）。一方、デジタル入力データの最上位ビットが「0」であれば、その階調値は 127 以下であることから、セクタ 25 は、第 2 プリチャージ電圧 V_{LP2} を選択する（図 4 下段、 $(N+1)$ フレーム目におけるソース電圧 V_S （階調値 80 相当）のプリチャージ挙動を参照）。 10

【0052】

このような構成であれば、データ電圧 V_{DAT} の印加に先立ち、不必要に高いプリチャージ電圧を印加せずに済むため、より一層の消費電力低減を実現することが可能となる。

【0053】

なお、第 1、第 2 プリチャージ電圧 V_{LP1} 、 V_{LP2} のレベル設定については、任意に設定すればよいが、本実施形態のソースドライバ 20 では、液晶表示パネル 100 の焼付き防止のために、ソース電圧 V_S をフレーム毎に極性反転させる構成（いわゆるソース交流駆動方式）が採用されていることに鑑み、これに最適なレベル設定を行っている。 20

【0054】

より具体的に述べると、ソース交流駆動方式のソースドライバ 20 において、8 ビットの階調値を有するデジタル入力データに応じて画像（特に静止画像）を表示する場合、隣接する N フレームと $(N+1)$ フレームの間では、必ず中間階調値 127 を跨ぐようにソース電圧 V_S を印加する形となることから、本実施形態のソースドライバ 20 では、第 1 プリチャージ電圧 V_{LP1} を上記した中間階調値 127 に相当する電圧レベルに設定し、第 2 プリチャージ電圧 V_{LP2} をその半分の電圧レベルに設定している。 30

【0055】

また、図 2 では、1 系統のソース線のみを描写して、ソースドライバ 20 の回路構成を説明したが、実際には、図 5 に示すように、 m 系統（例えば、 $QVGA$ サイズのカラー液晶表示パネルでは、 $m = 720 (= 240 \times 3 RGB)$ ）のソース線毎に、それぞれ、 $DAC_{22-1} \sim DAC_{22-m}$ 、ソースドライバ $23-1 \sim 23-m$ 、及び、セクタ $25-1 \sim 25-m$ が接続されている。

【0056】

これに対して、第 1、第 2 プリチャージ電圧 V_{LP1} 、 V_{LP2} を生成するためのバッファアンプ $24-1$ 、 $24-2$ は、全てのソース線に共通して用いられており、2 系統を追加するだけで足りる。従って、バッファアンプ $24-1$ 、 $24-2$ の追加に伴う回路規模の増大については、ほとんど無視することができる。 40

【0057】

次に、コモンドライバ 30 の構成及び動作について、詳細な説明を行う。

【0058】

図 6 は、コモンドライバ 30 の一構成例を示す回路図である。

【0059】

図 6 に示すように、本構成例のコモンドライバ 30 は、正側のコモンアンプ 31 と、負側のコモンアンプ 32 と、セクタ 33 と、を有して成る。

【0060】

正側のコモンアンプ 31 は、昇圧電圧 $2V_{DDH}$ によって駆動され、所定の正電圧 V_C 50

OMH (例えば 3.6 [V]) を生成する手段である。

【0061】

負側のコモンアンプ 32 は、電源電圧 VDDH によって駆動され、所定の負電圧 VCOML (例えば -1 [V]) を生成する手段である。

【0062】

セクタ 33 は、液晶表示パネル 100 に対して、上記の正電圧 VCOMH、電源電圧 VDDH、基準電圧 VSS (接地電圧 GND)、並びに、負電圧 VCOML のいずれかーを選択的に印加する手段であり、スイッチ SW5 ~ SW8 を有して成る。スイッチ SW5 は、正電圧 VCOMH の印加端 (コモンアンプ 31 の出力端) とコモン電圧 VCOM の出力端との間を導通 / 遮断する手段である。スイッチ SW6 は、電源電圧 VDDH の印加端とコモン電圧 VCOM の出力端との間を導通 / 遮断する手段である。スイッチ SW7 は、基準電圧 VSS (接地電圧 GND) の印加端とコモン電圧 VCOM の出力端との間を導通 / 遮断する手段である。スイッチ SW8 は、負電圧 VCOML の印加端 (コモンアンプ 32 の出力端) とコモン電圧 VCOM の出力端との間を導通 / 遮断する手段である。

10

【0063】

図 7 は、コモン電圧 VCOM のパルス駆動を説明するための図であり、コモン電圧 VCOM の電圧波形が示されている。

【0064】

図 7 に示す通り、本実施形態のコモンドライバ 30 は、コモン電圧 VCOM を 1 水平期間 (例えば 40 ~ 50 [μ s]) 毎に極性反転する構成 (いわゆるコモン交流駆動方式) とされている。

20

【0065】

例えば、2.2 インチ、QVGA サイズの液晶表示パネルでは、11 [nF] 程度の負荷容量に対して、コモン電圧 VCOM が約 5 [V] の振幅を持って周期的に印加され、前記負荷容量の充放電が繰り返される。

【0066】

このとき、本実施形態のコモンドライバ 30 は、コモン電圧 VCOM のハイレベル遷移 (負電圧 VCOML から正電圧 VCOMH へのレベル遷移) に際して、正電圧 VCOMH の印加よりも先に、所定の期間ずつ基準電圧 VSS (接地電圧 GND) 及び電源電圧 VDDH の印加を順次行う構成 (4 値駆動方式) とされている。

30

【0067】

より具体的に述べると、コモン電圧 VCOM のハイレベルに際しては、まず、スイッチ SW7 を介して、基準電圧 VSS (接地電圧 GND) の印加端とコモン電圧 VCOM の出力端との間が導通され、コモン電圧 VCOM の電圧レベルが負電圧 VCOML から基準電圧 VSS (接地電圧 GND) まで引き上げられる。その後、スイッチ SW6 を介して、電源電圧 VDDH の印加端とコモン電圧 VCOM の出力端との間が導通され、コモン電圧 VCOM の電圧レベルが基準電圧 VSS (接地電圧 GND) から電源電圧 VDDH まで引き上げられ、最後に、スイッチ SW5 を介して、正電圧 VCOMH の印加端とコモン電圧 VCOM の出力端との間が導通され、コモン電圧 VCOM の電圧レベルが電源電圧 VDDH から正電圧 VCOMH まで引き上げられる。

40

【0068】

すなわち、正側のコモンアンプ 31 では、電源電圧 VDDH から正電圧 VCOMH までの電圧差を充電すれば足りることになり、基準電圧 VSS (接地電圧 GND) から電源電圧 VDDH までのレベル遷移期間については、外部供給される 1 倍系の電源電圧 VDDH を有効に活用して、消費電流を半減させることができる。

【0069】

このような構成とすることにより、昇圧電圧 2VDDH によって駆動される正側のコモンアンプ 31 から液晶表示パネル 100 への電圧印加を極力回避して、その消費電力を低減することが可能となる。

【0070】

50

また、本実施形態のコモンドライバ 30 では、その 4 値駆動方式の採用に際して、外部供給される電源電圧 V_{DDH} をコモン電圧 V_{COM} として直接引き込む構成が採用されており、バッファアンプを設ける必要がないので、回路規模を増大させるおそれはない。

【0071】

また、図 7 に示すように、本実施形態のコモンドライバ 30 は、コモン電圧 V_{COM} のローレベル遷移（正電圧 V_{COMH} から負電圧 V_{COML} へのレベル遷移）に際しても、負電圧 V_{COML} の印加よりも先に、所定の期間ずつ電源電圧 V_{DDH} 及び基準電圧 V_{SS} （接地電圧 GND ）の印加を順次行う構成とされている。

【0072】

このように、コモン電圧 V_{COM} のローレベル遷移に際して、電源電圧 V_{DDH} を経由する構成であれば、コモン電圧 V_{COM} の出力端から電源電圧 V_{DDH} の印加端（数 $[mA]$ の電流が常時消費されている 1 倍電源系）に向けて、数百 $[\mu A]$ の電流が還流する形となるので、さらなる消費電力の低減を図ることが可能となる。

10

【0073】

ただし、消費電力の低減よりも電源電圧 V_{DDH} の安定性向上を優先する場合には、コモン電圧 V_{COM} のローレベル遷移時に電源電圧 V_{DDH} を経由しないように、レジスタ設定によってセクタ 33 の切替制御を行えばよい。

【0074】

次に、セクタ 33 の回路構成について、図 8 を参照しながら詳細に説明する。

【0075】

20

図 8 は、セクタ 33 の一構成例を示す回路図である。

【0076】

図 8 に示すように、本構成例のセクタ 33 は、スイッチ $SW5$ として、P チャネル型電界効果トランジスタ $P1$ を有して成り、スイッチ $SW6$ として、P チャネル型電界効果トランジスタ $P2$ 、 $P3$ を有して成り、スイッチ $SW7$ として、N チャネル型電界効果トランジスタ $N1$ を有して成り、スイッチ $SW8$ として、N チャネル型電界効果トランジスタ $N2$ を有して成る。

【0077】

トランジスタ $P1$ のソース及びバックゲートは、正電圧 V_{COMH} の印加端（コモンアンプ 31 の出力端）に接続されている。トランジスタ $P1$ のドレインは、コモン電圧 V_{COM} の出力端に接続されている。

30

【0078】

トランジスタ $P2$ のソースは、トランジスタ $P3$ のドレインに接続されている。トランジスタ $P2$ のドレインは、コモン電圧 V_{COM} の出力端に接続されている。トランジスタ $P2$ のバックゲートは、正電圧 V_{COMH} の印加端（コモンアンプ 31 の出力端）に接続されている。トランジスタ $P3$ のソース及びバックゲートは、電源電圧 V_{DDH} の印加端に接続されている。コモン電圧 V_{COM} の出力端に接続されている。

【0079】

トランジスタ $N1$ のソースは、基準電圧 V_{SS} （接地電圧 GND ）の印加端に接続されている。トランジスタ $N1$ のバックゲートは、負電圧 V_{COML} の印加端（コモンアンプ 32 の出力端）に接続されている。トランジスタ $N1$ のドレインは、コモン電圧 V_{COM} の出力端に接続されている。

40

【0080】

トランジスタ $N2$ のソース及びバックゲートは、負電圧 V_{COML} の印加端（コモンアンプ 32 の出力端）に接続されている。トランジスタ $N2$ のドレインは、コモン電圧 V_{COM} の出力端に接続されている。

【0081】

以下では、スイッチ $SW6$ として、トランジスタ $P2$ のほかに、トランジスタ $P3$ を設けた理由について説明する。

【0082】

50

液晶駆動装置 200 のスタンバイ時などにおいて、昇圧回路 40 が非駆動状態とされ、昇圧電圧 2VDDH が供給されなくなった場合、正側のコモンアンプ 31 の出力電圧レベルが基準電圧 VSS (接地電圧 GND) まで低下する。このとき、仮にトランジスタ P3 が設けられていなければ、トランジスタ P2 は、ゲートが不定、バックゲートが基準電圧 VSS (接地電圧 GND)、ソースが電源電圧 VDDH となるため、常にオンとなり、液晶表示パネル 100 には、意図しないコモン電圧 VCOM が印加され続けてしまう。

【0083】

そこで、本構成例のセクタ 33 では、スイッチ SW6 として、トランジスタ P2 のほかに、電源電圧 VDDH でバックゲートを取ったトランジスタ P3 が設けられている。なお、トランジスタ P3 は、液晶駆動装置 200 の通常動作時には常にオンとされ、スタンバイ時にのみオフとされる。

10

【0084】

このような構成とすることにより、液晶駆動装置 200 のスタンバイ時などでも、トランジスタ P3 を用いて、上記の電流経路を確実に遮断することが可能となるので、外部供給される電源電圧 VDDH をコモン電圧 VCOM として直接引き込むという本実施形態の構成を問題なく採用することが可能となる。

【0085】

なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

【産業上の利用可能性】

20

【0086】

本発明は、液晶駆動装置、及び、これを用いた液晶表示装置の消費電力低減を図る上で有用な技術である。

【図面の簡単な説明】

【0087】

【図1】は、本発明に係る液晶表示装置の一実施形態を示すブロック図である。

【図2】は、ソースドライバ 20 の一構成例を示す回路図である。

【図3】は、データ電圧 VDAT のガンマ特性を説明するための図である。

【図4】は、ソース電圧 VS のパルス駆動を説明するための図である。

【図5】は、ソースドライバ 20 の全体構成を示す回路図である。

30

【図6】は、コモンドライバ 30 の一構成例を示す回路図である。

【図7】は、コモン電圧 VCOM のパルス駆動を説明するための図である。

【図8】は、セクタ 33 の一構成例を示す回路図である。

【図9】は、ソースドライバの一従来例を示す回路図である。

【図10】は、従来におけるソース電圧のパルス駆動を説明するための図である。

【図11】は、コモンドライバの一従来例を示す回路図である。

【図12】は、従来におけるコモン電圧のパルス駆動を説明するための図である。

【符号の説明】

【0088】


- 10 ゲートドライバ
- 20 ソースドライバ
- 21 ガンマ電圧生成部
- 22、22-1～22-m デジタル/アナログ変換部 (DAC)
- 23、23-1～23-m ソースアンプ
- 24-1、24-2 バッファアンプ
- 25、25-1～25-m セクタ
- 30 コモンドライバ
- 31 コモンアンプ (正側)
- 32 コモンアンプ (負側)
- 33 セクタ

40


50

10


【圖 2】




【図 3】




【図 4】




【図 6】




【図 7】




【図 5】




【図 8】




【図 9】




【図 10】



【図 12】



【図 11】



フロントページの続き

(51) Int.Cl.

F I

テーマコード (参考)

G 0 2 F	1/133	5 2 0
G 0 2 F	1/133	5 2 5
G 0 2 F	1/133	5 7 5
G 0 2 F	1/133	5 5 0

本发明的目的是提供一种能够降低其功耗的液晶驱动装置和使用该液晶驱动装置的液晶显示装置。 解决方案：在根据本发明的液晶驱动装置200中，源极驱动器20和公共驱动器30中的至少一个通过使用升压电压2VDDH施加电压来施加公共电压VCOM的源极电压VS和高电平转变。 ，首先执行使用电源电压VDDH的电压施加。 点域1

