

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-15050

(P2010-15050A)

(43) 公開日 平成22年1月21日(2010.1.21)

(51) Int.Cl.	F I	テーマコード (参考)
G02F 1/1368 (2006.01)	G02F 1/1368	2H092
G02F 1/1345 (2006.01)	G02F 1/1345	2H093
G02F 1/133 (2006.01)	G02F 1/133 550	2H193
G09F 9/30 (2006.01)	G09F 9/30 338	5C006
G09G 3/20 (2006.01)	G09G 3/20 624E	5C080
審査請求 未請求 請求項の数 11 O L (全 25 頁) 最終頁に続く		

(21) 出願番号 特願2008-176043 (P2008-176043)
 (22) 出願日 平成20年7月4日(2008.7.4)

(71) 出願人 502356528
 株式会社 日立ディスプレイズ
 千葉県茂原市早野3300番地
 (74) 代理人 100083552
 弁理士 秋田 収喜
 (74) 代理人 100103746
 弁理士 近野 恵一
 (72) 発明者 大和久 芳治
 千葉県茂原市早野3300番地 株式会社
 日立ディスプレイズ内
 Fターム(参考) 2H092 GA14 GA17 GA29 GA59 GA60
 JA25 JA26 JA46 JB05 JB68
 JB69 KA04 KA05 NA01 NA26
 PA06

最終頁に続く


(54) 【発明の名称】 表示装置

(57) 【要約】

【課題】 液晶表示装置の表示品位を向上させる。

【解決手段】 第1の領域には、第1のTFT素子、前記第1のTFT素子のソースまたはドレインに接続された第1の電極、および前記第1の電極と対をなす第2の電極が、それぞれ、第1の方向および第2の方向にマトリクス状に配置された第1の回路が設けられ、前記第1の領域の外側に位置する第2の領域には、複数個の第2のTFT素子を有する第2の回路が設けられている表示装置であって、前記マトリクス状に配置された複数個の前記第2の電極は、前記第1の方向に沿って並んだ前記第2の電極毎に共通化されており、前記共通化された前記第2の電極は、それぞれ、前記複数本の共通電極用給電配線のうちのいずれか1本と、前記絶縁基板の表面のうちの前記第1の領域の外側であり、かつ、前記第2の領域の外側に位置する第3の領域に設けられた第3のTFT素子を介して接続している表示装置。

【選択図】 図4(b)



【特許請求の範囲】

【請求項 1】

絶縁基板の表面上に複数本の走査信号線、複数本の映像信号線、複数個の T F T 素子、複数個の第 1 の電極、複数個の第 2 の電極、および複数本の共通電極用給電配線が設けられており、

前記絶縁基板の表面のうちの第 1 の領域の上には、第 1 の T F T 素子、前記第 1 の T F T 素子のソースまたはドレインに接続された第 1 の電極、および前記第 1 の電極と対をなす第 2 の電極が、それぞれ、第 1 の方向および第 2 の方向にマトリクス状に配置された第 1 の回路が設けられ、

前記絶縁基板の表面のうちの前記第 1 の領域の外側に位置する第 2 の領域の上には、複数個の第 2 の T F T 素子を有する第 2 の回路が設けられている表示装置であって、

前記複数本の共通電極用給電配線は、前記第 1 の領域の外側に配置されており、

前記マトリクス状に配置された複数個の前記第 2 の電極は、前記第 1 の領域の前記第 1 の方向に沿って並んだ前記第 2 の電極毎に共通化されており、

前記共通化された前記第 2 の電極は、それぞれ、前記複数本の共通電極用給電配線のうちのいずれか 1 本と、前記絶縁基板の表面のうちの前記第 1 の領域の外側であり、かつ、前記第 2 の領域の外側に位置する第 3 の領域に設けられた第 3 の T F T 素子を介して接続していることを特徴とする表示装置。

【請求項 2】

前記複数本の走査信号線は、それぞれ、前記第 1 の領域を通る部分と、前記第 1 の領域の外側を通る部分とを有し、

前記複数本の走査信号線の前記第 1 の領域を通る部分は、それぞれ、前記第 1 の方向に沿って延在しており、かつ、それぞれの走査信号線の前記第 1 の領域を通る部分は、前記第 2 の方向に沿って並んでおり、

前記共通化された前記第 2 の電極と前記共通電極用給電配線との間に介在する第 3 の T F T 素子は、ゲートが走査信号線に接続していることを特徴とする請求項 1 に記載の表示装置。

【請求項 3】

1 つの前記共通化された前記第 2 の電極のそれぞれと対をなす前記第 1 の電極に接続された前記第 1 の T F T 素子のゲートは、同じ走査信号線に接続されており、

前記第 3 の T F T 素子のゲートは、当該第 3 の T F T 素子に接続された前記第 2 の電極と対をなす前記第 1 の電極に接続された前記第 1 の T F T 素子のゲートと同じ走査信号線に接続されていることを特徴とする請求項 2 に記載の表示装置。

【請求項 4】

前記複数本の共通電極用給電配線は、第 1 の共通電極用給電配線と、第 2 の共通電極用給電配線とを有し、

前記第 2 の方向に沿って並んだ複数個の前記第 2 の電極は、前記第 3 の T F T 素子を介して前記第 1 の共通電極用給電配線に接続されている前記第 2 の電極と、前記第 3 の T F T 素子を介して前記第 2 の共通電極用給電配線に接続されている前記第 2 の電極とが交互に並んでいることを特徴とする請求項 1 に記載の表示装置。

【請求項 5】

前記第 1 の共通電極用給電配線と前記第 2 の共通電極用給電配線とは、1 フレーム期間中に加わる電圧の電位が異なり、かつ、あらかじめ定められたフレーム期間毎に、前記第 1 の共通電極用給電配線に加わる電圧の電位と、前記第 2 の共通電極用給電配線に加わる電圧の電位とが入れ替わることを特徴とする請求項 4 に記載の表示装置。

【請求項 6】

前記第 2 の回路は、前記複数本の映像信号線のそれぞれに加える映像信号が入力される映像信号入力端子と、前記複数本の映像信号線との間に介在し、

1 つの前記映像信号入力端子は、前記複数本の映像信号線のうちのあらかじめ定められた本数の映像信号線のそれぞれと、前記第 2 の T F T 素子を介して接続していることを特

10

20

30

40

50

徴とする請求項 1 に記載の表示装置。

【請求項 7】

前記マトリクス状に配置された複数の前記第 1 の T F T 素子は、それぞれ、ゲートが 1 本の前記走査信号線に接続し、前記ドレインまたは前記ソースのうちの前記第 1 の電極に接続していないほうが 1 本の前記映像信号線にしており、かつ、それぞれの前記第 1 の T F T 素子の前記ゲートに接続している前記走査信号線と前記ドレインまたは前記ソースに接続している前記映像信号線との組み合わせが異なり、

前記第 2 の回路は、前記複数本の映像信号線のそれぞれに加える映像信号を生成する回路を有することを特徴とする請求項 1 に記載の表示装置。

【請求項 8】

前記第 1 の T F T 素子は、半導体層の全部が非晶質半導体であり、前記第 2 の T F T 素子および前記第 3 の T F T 素子は、半導体層の一部分または全部が多結晶半導体であることを特徴とする請求項 1 に記載の表示装置。

【請求項 9】

前記第 1 の T F T 素子は、半導体層の全部が非晶質半導体であり、前記第 2 の T F T 素子および前記第 3 の T F T 素子は、半導体層の一部分または全部がチャンネル長方向と概ね同じ方向に長く延びる帯状半導体単結晶の集合体であることを特徴とする請求項 1 に記載の表示装置。

【請求項 10】

前記第 1 の T F T 素子、前記第 2 の T F T 素子、および前記第 3 の T F T 素子は、それぞれ、前記絶縁基板の前記表面上に、ゲート電極、ゲート絶縁膜、および前記半導体層がこの順序で積層されていることを特徴とする請求項 8 または請求項 9 に記載の表示装置。

【請求項 11】

前記複数本の走査信号線、前記複数本の映像信号線、前記複数の T F T 素子、前記複数の第 1 の電極、前記複数の第 2 の電極、および前記複数本の共通電極用給電配線が設けられた前記絶縁基板は、一对の基板の間に液晶材料が封入された液晶表示パネルにおける前記一对の基板のうちの一方の基板であることを特徴とする請求項 1 に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置に関し、特に、液晶表示パネルの表示領域の外側に T F T 素子を有する回路が配置された T F T 液晶表示装置に適用して有効な技術に関するものである。

【背景技術】

【0002】

従来、液晶表示装置は、一对の基板の間に液晶材料を封入した液晶表示パネルを有する表示装置であり、たとえば、携帯電話端末や P D A などの携帯型電子機器の表示部、テレビや P C 用のディスプレイなどに用いられている。

【0003】

携帯型電子機器の表示部などに用いられる液晶表示パネルは、アクティブマトリクス型と呼ばれる駆動方法で映像や画像を表示する表示パネルであり、その表示領域は、アクティブ素子として用いる T F T 素子、T F T 素子のソースに接続された第 1 の電極（以下、画素電極という）、画素電極と対をなす第 2 の電極（以下、対向電極という）、および液晶層を有する画素の集合で構成されている。

【0004】

また、アクティブマトリクス型の液晶表示パネルは、T F T 素子、画素電極、および対向電極の他に、複数本の走査信号線、複数本の映像信号線、および複数本の共通電極用給電配線なども設けられている。

【0005】

このとき、複数本の走査信号線は、それぞれ、表示領域を通る部分が第 1 の方向に延在

10

20

30

40

50

しており、それぞれの走査信号線の表示領域を通る部分は、第2の方向に並んでいる。またこのとき、複数本の映像信号線は、それぞれ、表示領域を通る部分が第2の方向に延在しており、それぞれの映像信号線の表示領域を通る部分は、第1の方向に並んでいる。すなわち、表示領域には、複数本の走査信号線と複数本の映像信号線とによる格子が形成されている。そして、それぞれの画素のTFT素子は、当該格子の格子点（走査信号線と映像信号線とが交差する位置）の近傍に配置されており、ゲートが1本の走査信号線に接続し、ドレインが1本の映像信号線に接続している。またこのとき、それぞれの画素のTFT素子は、ゲートが接続している走査信号線とドレインが接続している映像信号線との組み合わせが異なる。

【0006】

また、それぞれの画素の第2の電極は、表示領域の外側に設けられた共通電極用給電配線に接続されている。

【0007】

液晶表示パネルを駆動させるときには、たとえば、外部から入力された信号に基づいて、それぞれの画素の画素電極に加える映像信号（階調電圧）を生成し、生成した階調電圧を所定の順序および所定のタイミングでそれぞれの映像信号線に加えるとともに、映像信号線に加えた階調電圧を書き込む画素（画素電極）を選択する信号をそれぞれの走査信号線に加える。このとき、それぞれの画素の対向電極には、共通電極用給電配線を介して共通電位の電圧を加えておく。そして、画素電極に加えられた階調電圧と、対向電極に加えられた電圧との電位差に応じて変化する電界の強さによって液晶層の液晶分子の向きを制御することで、それぞれの画素における光の透過率または反射率を制御する。

【0008】

またこのとき、液晶表示パネルの駆動方法は、たとえば、液晶層の液晶分子を駆動させる電界の電気力線の向きによって、縦電界駆動方式と呼ばれる駆動方法と、横電界駆動方式と呼ばれる駆動方法に大別される。縦電界駆動方式の液晶表示パネルは、一对の基板のうちの一方の基板にTFT素子および画素電極を設け、他方の基板に対向電極を設けている。横電界駆動方式の液晶表示パネルは、一对の基板のうちの一方の基板に、TFT素子、画素電極、および対向電極を設けている。

【0009】

また、液晶表示パネルの駆動方法は、たとえば、1フレーム期間における各画素の極性の関係、すなわち、それぞれの画素の画素電極に加えられた階調電圧の電位と対向電極の電位との関係で分類することある。液晶表示パネルの駆動方法を、1フレーム期間における各画素の極性の関係により分類する場合、その駆動方法には種々の方法があり、その1つとして、ライン反転駆動と呼ばれる駆動方法がある。

【0010】

ライン反転駆動は、たとえば、1フレーム期間における各画素の極性の関係をみたときに、走査信号線の延在方向に沿って並んだ画素の極性は同じ極性であり、映像信号線の延在方向で隣接する2つの画素の極性は反対の極性であるような駆動方法である。

【0011】

ライン反転駆動において、映像信号線の延在方向で隣接する2つの画素の極性が反対の極性になるようにする方法としては、たとえば、当該2つの画素の対向電極の電位を等しい電位に固定しておき、一方の画素の画素電極に加える階調電圧の電位を対向電極の電位よりも高くし、他方の画素の画素電極に加える階調電圧の電位を対向電極の電位よりも低くする方法がある。

【0012】

また、ライン反転駆動において、映像信号線の延在方向で隣接する2つの画素の極性が反対の極性になるようにする方法としては、たとえば、コモン反転と呼ばれる駆動方法を組み合わせる方法がある。コモン反転を組み合わせたライン反転駆動では、たとえば、対向電極の電位として第1の電位と第2の電位の2つを用意し、映像信号線の延在方向で隣接する2つの画素のうちの一方の画素の対向電極を第1の電位にし、他方の画素の対向電

10

20

30

40

50

極を第2の電位にする。このようにコモン反転を組み合わせたライン反転駆動をさせる液晶表示パネルは、1フレーム期間におけるすべての画素の対向電位の電極が等しいライン反転駆動の液晶表示パネルに比べて、駆動電力を低減することができる。

【0013】

ところで、従来の液晶表示パネルは、映像信号線に加える映像信号を生成する駆動回路や、走査信号線に加える走査信号を生成する駆動回路として、たとえば、それらの駆動回路が形成されたチップ状の半導体装置（ドライバIC）を用いていた。しかしながら、近年の液晶表示パネルでは、たとえば、TFT素子や画素電極などを有する基板に、それらの駆動回路を内蔵させることもある。

【0014】

また、近年の液晶表示パネルでは、たとえば、一对の基板のうちの映像信号線を有する基板に、1つの映像信号入力端子に入力された映像信号（階調信号）を、あらかじめ定められた本数の映像信号線に振り分けるためのスイッチ回路を内蔵させることもある。

【0015】

一对の基板のうちの、TFT素子、画素電極、走査信号線、および映像信号線などを有する基板に、駆動回路やスイッチ回路を内蔵させる場合、それらの回路は、表示領域の外側に設けられる。このとき、駆動回路やスイッチ回路は、TFT素子を有する回路である。またこのとき、駆動回路やスイッチ回路は、高速で動作させる必要があるので、それらの回路のTFT素子は、半導体層の一部または全部が多結晶シリコンなどの多結晶半導体であることが望ましい。

【0016】

しかしながら、従来の液晶表示パネルにおける表示領域のTFT素子は、たとえば、半導体層をアモルファスシリコンなどの非晶質半導体で形成することも多い。

【0017】

そのため、表示領域の外側に駆動回路やスイッチ回路を内蔵させた液晶表示パネルでは、たとえば、表示領域のTFT素子は半導体層の全部をアモルファスシリコンで形成し、表示領域の外側のTFT素子は半導体層の一部または全部を多結晶シリコンで形成する方法が提案されている（たとえば、特許文献1を参照）。

【特許文献1】特開平5-55570号公報

【発明の開示】

【発明が解決しようとする課題】

【0018】

コモン反転を組み合わせたライン反転駆動で液晶表示パネルを駆動させる場合、当該液晶表示パネルには、たとえば、第1の共通電極用給電配線および第2の共通電極用給電配線を設け、映像信号線の延在方向に沿って並んだ画素についてみたときに、第1の共通電極用給電配線に接続された対向電極を有する画素と、第2の共通電極用給電配線に接続された対向電極を有する画素とが交互に並ぶようにする。そして、1フレーム期間中、第1の共通電極用給電配線には第1の電位の電圧を加え、第2の共通電極用給電配線には第2の電位の電圧を加えることで、ライン反転駆動を実現させる。

【0019】

このとき、表示領域にマトリクス状に配置された複数の対向電極は、走査信号線の延在方向に沿って並んだ画素の対向電極毎に共通化されており、たとえば、走査信号線の延在方向に沿って長く伸びる1つの帯状の電極を、それぞれの画素の画素電極と対向させることで、それぞれの画素の対向電極として機能させている。

【0020】

ところで、液晶表示パネルを駆動させるときには、通常、あらかじめ定められたフレーム期間毎（たとえば、1フレーム期間毎）に画素の極性を反転させるフレーム反転と呼ばれる方法で駆動させる。そのため、コモン反転を組み合わせたライン反転駆動では、あるフレーム期間に第1の電位だった対向電極の電位が、たとえば、次のフレーム期間では第2の電位に変わる。

10

20

30

40

50

【0021】

また、近年の液晶表示装置は、狭額縁化の要請が高まっており、表示領域の外側に配置される第1の共通電極用給電配線および第2の共通電極用給電配線の数を少なくする傾向がある。そのため、近年の液晶表示装置では、たとえば、1本の共通電極用給電配線に、多数の共通化された対向電極が接続されている。

【0022】

このようなコモン反転を組み合わせたライン反転駆動で駆動させる従来の液晶表示装置では、フレーム反転の際に、1本の共通電極用給電配線に接続されたすべての対向電極の電位が別の電位に変わる。そのため、このような駆動方法の液晶表示装置では、たとえば、あるフレーム期間の終了間際に階調電圧が加えられた画素電極を有する画素の対向電極の電位が、次のフレーム期間の開始直後に別の電位に変わってしまう。またさらに、たとえば、1本の共通電極用給電配線に接続されている複数の共通化された対向電極では、フレーム期間の開始時刻と画素電極に階調電圧が加えられる時刻との時間差が長くなるほど、対向電極の電位が別の電位に変わるまでの時間が短くなる。そのため、このような駆動方法の液晶表示装置では、縦方向のシェーディングが発生し、表示品位が低下するという問題があった。

【0023】

またさらに、コモン反転を組み合わせたライン反転駆動で駆動させる従来の液晶表示装置では、1本の共通電極用給電配線に多数の共通化された対向電極が接続されているので、たとえば、第1の共通電極用給電配線に加える電圧を第1の電位から第2の電位に変え

10

20

【0024】

本発明の目的は、液晶表示装置の表示品位を向上させることが可能な技術を提供することにある。

【0025】

本発明の他の目的は、液晶表示装置の低消費電力化が可能な技術を提供することにある。

【0026】

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

30

【課題を解決するための手段】

【0027】

本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。

【0028】

(1) 絶縁基板の表面上に複数本の走査信号線、複数本の映像信号線、複数個のTFT素子、複数個の第1の電極、複数個の第2の電極、および複数本の共通電極用給電配線が設けられており、前記絶縁基板の表面のうちの第1の領域の上には、第1のTFT素子、前記第1のTFT素子のソースまたはドレインに接続された第1の電極、および前記第1の電極と対をなす第2の電極が、それぞれ、第1の方向および第2の方向にマトリクス状に配置された第1の回路が設けられ、前記絶縁基板の表面のうちの前記第1の領域の外側に位置する第2の領域の上には、複数個の第2のTFT素子を有する第2の回路が設けられている表示装置であって、前記複数本の共通電極用給電配線は、前記第1の領域の外側に配置されており、前記マトリクス状に配置された複数個の前記第2の電極は、前記第1の領域の前記第1の方向に沿って並んだ前記第2の電極毎に共通化されており、前記共通化された前記第2の電極は、それぞれ、前記複数本の共通電極用給電配線のうちのいずれか1本と、前記絶縁基板の表面のうちの前記第1の領域の外側であり、かつ、前記第2の領域の外側に位置する第3の領域に設けられた第3のTFT素子を介して接続している表示装置。

40

【0029】

50

(2) 前記(1)の表示装置において、前記複数本の走査信号線は、それぞれ、前記第1の領域を通る部分と、前記第1の領域の外側を通る部分とを有し、前記複数本の走査信号線の前記第1の領域を通る部分は、それぞれ、前記第1の方向に沿って延在しており、かつ、それぞれの走査信号線の前記第1の領域を通る部分は、前記第2の方向に沿って並んでおり、前記共通化された前記第2の電極と前記共通電極用給電配線との間に介在する第3のTFT素子は、ゲートが走査信号線に接続している表示装置。

【0030】

(3) 前記(2)の表示装置において、1つの前記共通化された前記第2の電極のそれぞれと対をなす前記第1の電極に接続された前記第1のTFT素子のゲートは、同じ走査信号線に接続されており、前記第3のTFT素子のゲートは、当該第3のTFT素子に接

10

【0031】

(4) 前記(1)の表示装置において、前記複数本の共通電極用給電配線は、第1の共通電極用給電配線と、第2の共通電極用給電配線とを有し、前記第2の方向に沿って並んだ複数個の前記第2の電極は、前記第3のTFT素子を介して前記第1の共通電極用給電配線に接続されている前記第2の電極と、前記第3のTFT素子を介して前記第2の共通電極用給電配線に接続されている前記第2の電極とが交互に並んでいる表示装置。

【0032】

(5) 前記(4)の表示装置において、前記第1の共通電極用給電配線と前記第2の共通電極用給電配線とは、1フレーム期間中に加わる電圧の電位が異なり、かつ、あらかじめ定められたフレーム期間毎に、前記第1の共通電極用給電配線に加わる電圧の電位と、前記第2の共通電極用給電配線に加わる電圧の電位とが入れ替わる表示装置。

20

【0033】

(6) 前記(1)の表示装置において、前記第2の回路は、前記複数本の映像信号線のそれぞれに加える映像信号が入力される映像信号入力端子と、前記複数本の映像信号線との間に介在し、1つの前記映像信号入力端子は、前記複数本の映像信号線のうちのあらかじめ定められた本数の映像信号線のそれぞれと、前記第2のTFT素子を介して接続している表示装置。

【0034】

30

(7) 前記(1)の表示装置において、前記マトリクス状に配置された複数個の前記第1のTFT素子は、それぞれ、ゲートが1本の前記走査信号線に接続し、前記ドレインまたは前記ソースのうちの前記第1の電極に接続していないほうが1本の前記映像信号線にしており、かつ、それぞれの前記第1のTFT素子の前記ゲートに接続している前記走査信号線と前記ドレインまたは前記ソースに接続している前記映像信号線との組み合わせが異なり、前記第2の回路は、前記複数本の映像信号線のそれぞれに加える映像信号を生成する回路を有する表示装置。

【0035】

(8) 前記(1)の表示装置において、前記第1のTFT素子は、半導体層の全部が非晶質半導体であり、前記第2のTFT素子および前記第3のTFT素子は、半導体層の一部または全部が多結晶半導体となる表示装置。

40

【0036】

(9) 前記(1)の表示装置において、前記第1のTFT素子は、半導体層の全部が非晶質半導体であり、前記第2のTFT素子および前記第3のTFT素子は、半導体層の一部または全部がチャンネル長方向と概ね同じ方向に長く延びる帯状半導体単結晶の集合体となる表示装置。

【0037】

(10) 前記(8)または(9)の表示装置において、前記第1のTFT素子、前記第2のTFT素子、および前記第3のTFT素子は、それぞれ、前記絶縁基板の前記表面上に、ゲート電極、ゲート絶縁膜、および前記半導体層がこの順序で積層されている表示装

50

置。

【0038】

(11) 前記(1)の表示装置において、前記複数本の走査信号線、前記複数本の映像信号線、前記複数個のTFT素子、前記複数個の第1の電極、前記複数個の第2の電極、および前記複数本の共通電極用給電配線が設けられた前記絶縁基板は、一对の基板の間に液晶材料が封入された液晶表示パネルにおける前記一对の基板のうちの一方の基板である表示装置。

【発明の効果】

【0039】

本発明によれば、コモン反転を組み合わせたライン反転駆動で駆動させる表示装置の表示品位を向上させることができる。また、本発明によれば、コモン反転を組み合わせたライン反転駆動で駆動させる表示装置の消費電力を低減させることができる。

【発明を実施するための最良の形態】

【0040】

以下、本発明について、図面を参照して実施の形態(実施例)とともに詳細に説明する。

なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

【0041】

図1(a)乃至図1(d)は、本発明に関連する従来の液晶表示装置の概略構成の一例を示す模式図である。

図1(a)は、従来の液晶表示装置における液晶表示パネルの概略構成の一例を示す模式平面図である。図1(b)は、液晶表示パネルにおける1つの画素の回路構成の一例を示す模式回路図である。図1(c)は、液晶表示パネルにおける1つの画素の回路構成を別の形式で示す模式回路図である。図1(d)は、図1(a)に示した液晶表示パネルにおける表示領域および映像信号線選択回路の回路構成の一例を示す模式回路図である。

【0042】

本発明は、たとえば、コモン反転を組み合わせたライン反転駆動で駆動させる液晶表示装置の液晶表示パネルに適用される。このとき、液晶表示パネルは、たとえば、図1(a)に示すような構成になっている。なお、液晶表示装置は、液晶表示パネルの他にも、たとえば、バックライトなどの複数の部品を有するが、本発明は、液晶表示パネルの構成に関するものであるため、他の部品の説明については省略する。

【0043】

液晶表示パネルは、第1の基板1および第2の基板2の一对の基板の間に液晶材料(図示しない)を封入した表示パネルであり、複数本の走査信号線GL、複数本の映像信号線DL、第1の共通電極用給電配線CB1、第2の共通電極用給電配線CB2、複数本の共通化配線CL、複数本の映像信号入力線DTL、映像信号線選択回路3、および駆動信号入力線4などを有する。このとき、複数本の走査信号線GL、複数本の映像信号線DL、第1の共通電極用給電配線CB1、第2の共通電極用給電配線CB2、複数本の共通化配線CL、複数本の映像信号入力線DTL、映像信号線選択回路3、および駆動信号入力線4は、たとえば、第1の基板1に設けられている。またこのとき、第1の基板1は、第2の基板2よりも面積が広く、第2の基板2と重なっていない領域に、たとえば、液晶表示パネルを駆動させるためのICチップ5が実装されている。

【0044】

複数本の走査信号線GLは、それぞれ、一方の端部がICチップ5に接続しており、かつ、表示領域DAを通る部分と、表示領域DAの外側を通る部分とを有する。このとき、それぞれの走査信号線GLの表示領域DAを通る部分は、第1の方向(以下、x方向という)に延在している。またこのとき、それぞれの走査信号線GLの表示領域DAを通る部分は、第2の方向(以下、y方向という)に並んでいる。またさらに、図1(a)では一部を省略しているが、第1の基板1には、さらに多数のM本の走査信号線GLが設けられ

ている。以下の説明において、M本の走査信号線GLを区別する必要がある場合は、添え字mを付し、走査信号線 GL_m (mは1, 2, 3, ..., Mのうちのいずれかの整数)と記載する。また、走査信号線 GL_m は、表示領域DAの上端側から、 GL_1 , GL_2 , ..., GL_M の順に並んでおり、走査信号線 GL_M の下側にはダミーの走査信号線 GL_{M+1} が配置されているとする。

【0045】

複数本の映像信号線DLは、それぞれ、一方の端部が映像信号線選択回路3に接続しており、かつ、表示領域DAを通る部分と、表示領域DAの外側を通る部分とを有する。このとき、それぞれの映像信号線DLの表示領域DAを通る部分は、y方向に延在している。またこのとき、それぞれの映像信号線DLの表示領域DAを通る部分は、x方向に並んでいる。またさらに、図1(a)では一部を省略しているが、第1の基板1には、さらに多数の3N本の映像信号線DLが設けられている。以下の説明において、3N本の映像信号線DLを区別する必要がある場合は、添え字nを付し、映像信号線 DL_n (nは1, 2, 3, ..., 3Nのうちのいずれかの整数)と記載する。また、映像信号線 DL_n は、表示領域DAの左端側から、 DL_1 , DL_2 , ..., DL_{3N} の順に並んでおり、映像信号線 DL_{3N} の右側にはダミーの映像信号線 DL_{3N+1} が配置されているとする。

【0046】

複数本の共通化配線CLは、それぞれ、x方向に延在しており、表示領域DAの外側に設けられた第1の共通電極用給電配線CB1または第2の共通電極用給電配線CB2に接続している。このとき、それぞれの共通化配線CLは、y方向に並んでおり、かつ、第1の共通電極用給電配線CB1に接続している共通化配線CLと、第2の共通電極用給電配線CB2に接続している共通化配線CLとが交互に並んでいる。またさらに、図1(a)では一部を省略しているが、第1の基板1には、たとえば、M本の共通化配線CLが設けられており、隣接する2本の共通化配線CLの間には、1本の走査信号線GLが通っている。以下の説明において、M本の共通化配線CLを区別する必要がある場合は、添え字mを付し、共通化配線 CL_m (mは1, 2, 3, ..., Mのうちのいずれかの整数)と記載する。また、共通化配線 CL_m は、表示領域DAの上端側から、 CL_1 , CL_2 , ..., CL_M の順に並んでいるとする。

【0047】

なお、図1(a)に示した例では、第1の基板1に、2本の第1の共通電極用給電配線CB1および2本の第2の共通電極用給電配線CB2を設けているが、これに限らず、1本ずつであってもよいことはもちろんである。

【0048】

このような構成の液晶表示パネルの表示領域DAは、x方向およびy方向にマトリクス状に配置された多数の画素の集合で設定されている。このとき、表示領域DAにおいて1つの画素が占有する領域は、たとえば、隣接する2本の走査信号線 GL_m , GL_{m+1} (mは1, 2, 3, ..., Mのうちのいずれかの整数)と隣接する2本の映像信号線 DL_n , DL_{n+1} (nは1, 2, 3, ..., 3Nのうちのいずれかの整数)とで囲まれる領域に相当する。またこのとき、1つの画素は、たとえば、図1(b)に示すように、第1のTFT素子 Tr_1 、第1のTFT素子 Tr_1 のソースに接続された第1の電極PX (以下、画素電極という)、および画素電極PXと対をなす第2の電極CT (以下、対向電極という)を有する。すなわち、表示領域DAには、第1のTFT素子 Tr_1 、画素電極PX、および対向電極CTが、それぞれ、x方向およびy方向にマトリクス状に配置されている。このとき、マトリクス状に配置された第1のTFT素子 Tr_1 は、それぞれ、走査信号線 GL_m と映像信号線 DL_n とが交差する位置の近傍に配置されており、ゲートが1本の走査信号線 GL_m に接続し、ドレインが1本の映像信号線 DL_n に接続している。またこのとき、それぞれの第1のTFT素子 Tr_1 は、ゲートが接続している走査信号線GLとドレインが接続している映像信号線DLとの組み合わせが異なるのは言うまでもない。

【0049】

10

20

30

40

50

また、マトリクス状に配置された対向電極 $C T$ は、それぞれ、1本の共通化配線 $C L_m$ に接続している。このとき、マトリクス状に配置された対向電極 $C T$ のうちの、 x 方向に沿って並んだ対向電極 $C T$ は、1本の共通化配線 $C L_m$ により共通化されている。

【0050】

またさらに、1つの画素は、たとえば、画素電極 $P X$ 、対向電極 $C T$ 、および液晶材料により形成される画素容量 C_{LC} （液晶容量と呼ぶこともある）と、画素電極 $P X$ 、対向電極 $C T$ 、および第1の基板1に形成された絶縁層により形成される保持容量 C_{STG} （補助容量または蓄積容量と呼ぶこともある）とを有する。なお、近年の液晶表示パネルには、保持容量 C_{STG} を設けてないものもある。

【0051】

また、図1（b）に示した例では、第1のTFT素子 $T r 1$ のゲートが、隣接する2本の走査信号線 $G L_m$ 、 $G L_{m+1}$ のうちの上側の走査信号線 $G L_m$ に接続しているが、これに限らず、下側の走査信号線 $G L_{m+1}$ に接続されていてもよいことは言うまでもない。ただし、この場合、隣接する2本の走査信号線 $G L_m$ 、 $G L_{m+1}$ の間には、共通化配線 $C L_{m+1}$ が通るので、当該第1のTFT素子 $T r 1$ を有する画素の対向電極 $C T$ は、共通化配線 $C L_{m+1}$ により共通化される。

【0052】

また、図1（b）に示した例では、第1のTFT素子 $T r 1$ のドレインが、隣接する2本の映像信号線 $D L_n$ 、 $D L_{n+1}$ のうちの左側の映像信号線 $D L_n$ に接続しているが、これに限らず、右側の映像信号線 $D L_{n+1}$ に接続されていてもよいことは言うまでもない。

【0053】

ところで、液晶表示パネルにおける1つの画素の回路構成を図示するときには、たとえば、図1（c）に示すように、1つの画素が有する第1のTFT素子 $T r 1$ および画素電極 $P X$ のみを示すことがある。このように、1つの画素の回路構成を第1のTFT素子 $T r 1$ および画素電極 $P X$ のみで示した場合、表示領域 $D A$ の回路構成は、たとえば、図1（d）に示すような構成になっている。なお、図1（d）において、それぞれの画素の画素電極 $P X$ に示した $R_{m,n}$ 、 $G_{m,n}$ 、および $B_{m,n}$ （ $m=1, 2, 3, 4, n=1, 2, N$ ）は、それぞれの画素電極 $P X$ に加えられる映像信号（階調電圧）である。

【0054】

液晶表示パネルが、たとえば、RGB方式のカラー表示に対応している場合、図1（b）および図1（c）に示した1つの画素は、サブ画素と呼ばれる画素であり、赤色フィルタを有する画素、緑色フィルタを有する画素、および青色フィルタを有する画素の3つの画素で映像または画像の1ドットの色を表現する。このとき、1ドットの色は、添え字 m, n の組み合わせが同じ映像信号 $R_{m,n}$ 、 $G_{m,n}$ 、 $B_{m,n}$ （たとえば、映像信号 $R_{1,1}$ 、 $G_{1,1}$ 、 $B_{1,1}$ ）のそれぞれが加えられる画素電極 $P X$ を有する3つの画素により表現する。

【0055】

またこのとき、 x 方向に並んだ複数本の映像信号線 $D L$ は、たとえば、隣接する3本の映像信号線 $D L_n$ 、 $D L_{n+1}$ 、 $D L_{n+2}$ （ n は1, 2, 3, ..., $3N$ のうちの3の倍数から2を減じた整数）毎に分けられており、1組の映像信号線（3本の映像信号線）は、映像信号線選択回路3を介して、 N 本の映像信号入力線 $D T L_j$ （ j は1, 2, 3, ..., N のうちのいずれかの整数）のうちの1本、すなわち、 N 個の映像信号入力端子 $D T_j$ のうちの1つに接続されている。映像信号線選択回路3は、たとえば、図1（d）に示すように、それぞれの映像信号線 $D L_n$ 、 $D L_{n+1}$ 、 $D L_{n+2}$ と映像信号入力端子 $D T_j$ との間に介在する第2のTFT素子 $T r 2$ と、第2のTFT素子 $T r 2$ のゲートに接続される3本の選択信号線 $D S_1$ 、 $D S_2$ 、 $D S_3$ を有する。このとき、1組の映像信号線 $D L_n$ 、 $D L_{n+1}$ 、 $D L_{n+2}$ のそれぞれに接続している3つの第2のTFT素子 $T r 2$ のゲートは、それぞれ、異なる選択信号線 $D S_1$ 、 $D S_2$ 、 $D S_3$ に接続されている。

10

20

30

40

50

【0056】

図2は、図1(d)に示した構成の液晶表示パネルの駆動方法の一例を示すタイミングチャート図である。

【0057】

図1(d)に示した構成の液晶表示パネルを駆動させるときには、映像信号入力端子 DT_j 、走査信号線 GL_m 、選択信号線 DS_1 、 DS_2 、 DS_3 のそれぞれに加える信号を、たとえば、図2に示すようなタイミングで切替制御する。

【0058】

それぞれの走査信号線 GL_m に加える走査信号は、それぞれの映像信号線 DL_n に加えられる映像信号を加える（書き込む）画素電極 PX を選択する信号である。このとき、それぞれの走査信号線 GL_m に加わる走査信号は、1フレーム期間を1周期とする信号であり、たとえば、1フレーム期間（たとえば、フレーム期間 FLP_{i+1} ）が始まってから m 番目のライン選択期間 GSP_m だけ電圧が H レベルであり、他の期間は電圧が L レベルであるような信号である。なお、1ライン選択期間は、1フレーム期間を走査信号線 GL の本数 M で除した期間である。また H レベルの電圧は、第1の TFT 素子 Tr_1 がオンになる電圧であり、 L レベルの電圧は、第1の TFT 素子 Tr_1 がオフになる電圧である。

【0059】

また、映像信号線選択回路3の選択信号線 DS_1 、 DS_2 、 DS_3 に加わる選択信号は、映像信号入力端子 DT_j に加えられた映像信号（階調電圧）を伝送する映像信号線 DL を選択する信号である。このとき、それぞれの選択信号線 DS_1 、 DS_2 、 DS_3 に加わる選択信号は、たとえば、1ライン選択期間を1周期とする信号であり、1ライン選択期間を1組の映像信号線の本数で除した選択期間だけ電圧が H レベルであり、他の期間は電圧が L レベルであるような信号である。またこのとき、それぞれの選択信号線 DS_1 、 DS_2 、 DS_3 に加わる選択信号は、たとえば、選択信号線 DS_1 、 DS_2 、 DS_3 のうちの1本の選択信号線に加わる選択信号の電圧が H レベルであるときに、他の2本の選択信号線に加わる選択信号の電圧が L レベルになるようにする。なお、 H レベルの電圧は、第2の TFT 素子 Tr_2 がオンになる電圧であり、 L レベルの電圧は、第2の TFT 素子 Tr_2 がオフになる電圧である。

【0060】

また、1つの映像信号入力端子 DT_1 には、第2の TFT 素子 Tr_2 を介して当該映像信号入力端子 DT_1 に接続されている3本の映像信号線 DL_1 、 DL_2 、 DL_3 に対して加える映像信号 $R_{m,1}$ 、 $G_{m,1}$ 、 $B_{m,1}$ を加える。このとき、たとえば、1ライン選択期間中、映像信号入力端子 DT_1 と映像信号線 DL_1 、 DL_2 、 DL_3 は、この順番で接続される。そのため、映像信号入力端子 DT_1 に、図2に示したような順番で映像信号 $R_{m,1}$ 、 $G_{m,1}$ 、 $B_{m,1}$ を加えると、映像信号 $R_{m,1}$ は映像信号線 DL_1 に、映像信号 $G_{m,1}$ は映像信号線 DL_2 に、映像信号 $B_{m,1}$ は映像信号線 DL_3 に、それぞれ伝送される（振り分けられる）。同様に、映像信号入力端子 DT_2 に、図2に示したような順番で映像信号 $R_{m,2}$ 、 $G_{m,2}$ 、 $B_{m,2}$ を加えると、映像信号 $R_{m,2}$ は映像信号線 DL_4 に、映像信号 $G_{m,2}$ は映像信号線 DL_5 に、映像信号 $B_{m,2}$ は映像信号線 DL_6 に、それぞれ伝送される（振り分けられる）。このようにすることで、それぞれの画素の画素電極 PX に加えられる映像信号が、図1(d)に示したようになる。なお、図1(d)および図2では省略しているが、映像信号入力端子 DT_j （ j は3、4、5、・・・、 N のうちいずれかの整数）のそれぞれについても、同じように映像信号を加える。

【0061】

また、詳細な説明は省略するが、図2に示したような制御は、たとえば、第1の基板1に搭載されたICチップ5で行う。

【0062】

このように、映像信号線選択回路3を設けると、映像信号入力端子 DT の数を、映像信号線 DL の数よりも少なくすることができるので、たとえば、ICチップ5の映像信号出

力端子の数を減らすことができる。

【0063】

なお、図2に示したそれぞれの信号の入力タイミングおよび切替タイミングは、一例であり、それぞれの信号の入力タイミングおよび切替タイミングは、適宜変更可能であることはもちろんである。すなわち、実際に液晶表示パネルを駆動させるときには、図2に示した例と同様の方法により、1フレーム期間にすべての画素電極PXに所定の映像信号（階調電圧）を加えられればよい。

【0064】

図3（a）および図3（b）は、図1（d）に示した構成の液晶表示パネルの駆動方法の一例とその問題点を説明するための模式図である。

図3（a）は、図1（d）に示した構成の液晶表示パネルをライン反転駆動させる場合の画素の極性を示す模式回路図である。図3（b）は、図1（d）に示した構成の液晶表示パネルをライン反転駆動させる場合の各信号の入力タイミングおよび切替タイミングの一例を示すタイミングチャート図である。

【0065】

液晶表示パネルの駆動方法には、たとえば、ライン反転駆動と呼ばれる駆動方法がある。ライン反転駆動は、1フレーム期間における各画素の極性をみたときに、たとえば、図3（a）に示すように、走査信号線GLの延在方向（x方向）に並んだ画素はすべて同じ極性であり、映像信号線DLの延在方向（y方向）で隣接する2つの画素は反対の極性であるような駆動方法である。なお、図3（a）において、各画素の極性は、それぞれの画素電極PXに付した＋または－の記号で示しており、＋が正極性、－が負極性を意味している。正極性は、対向電極CTの電圧と同じ電位またはそれより高い電位の階調電圧を画素電極PXに加えて階調を表現する場合の画素の極性であり、負極性は、対向電極CTの電圧と同じ電位またはそれより低い電位の階調電圧を画素電極PXに加えて階調を表現する場合の画素の極性である。

【0066】

従来の一般的な液晶表示パネルをライン反転駆動させる場合、たとえば、すべての画素の対向電極CTの電位を等しくしていることが多い。これに対し、図1（a）および図1（d）に示したような構成の液晶表示パネルは、コモン反転と呼ばれる駆動方法を組み合わせて、ライン反転駆動させることが可能である。

【0067】

コモン反転を組み合わせたライン反転駆動の場合、たとえば、対向電極CTに加える電圧として、第1の電位Vc1の電圧と、第2の電位Vc2の電圧の2種類の電圧を用いる。そして、1フレーム期間中、たとえば、第1の共通電極用給電配線CB1には第1の電位Vc1の電圧を加え、第2の共通電極用給電配線CB2には第2の電位Vc2の電圧を加える。このとき、第1の電位Vc1が第2の電位Vc2よりも低いとすると、第1の共通電極用給電配線CB1に接続された対向電極CTを有する画素の画素電極PXには、第1の電位Vc1と同じ電位またはそれより高い電位の階調電圧を加えて階調を表現する。またこのとき、第2の共通電極用給電配線CB2に接続された対向電極CTを有する画素の画素電極PXには、第2の電位Vc2と同じ電位またはそれより低い電位の階調電圧を加えて階調を表現する。画素の極性は、当該画素の対向電極CTの電位と画素電極PXの電位との関係で決まる。そのため、第1の共通電極用給電配線CB1に接続された対向電極CTを有する画素は正極性になり、第2の共通電極用給電配線CB2に接続された対向電極CTを有する画素は負極性になる。したがって、図3（a）に示した例と同じライン反転駆動が実現される。

【0068】

またこのとき、たとえば、次のフレーム期間は、第1の共通電極用給電配線CB1に第2の電位Vc2の電圧を加え、第2の共通電極用給電配線CB2には第1の電位Vc1の電圧を加え、上記のような方法で各画素の画素電極PXに階調電圧を加えれば、各画素の極性が、図3（a）に示した例と反対の関係になる。

【0069】

しかしながら、図1(a)および図1(d)に示したような構成の液晶表示パネルにおいて、コモン反転を組み合わせたライン反転駆動をする場合、映像信号入力端子 DT_j 、走査信号線 GL_m 、選択信号線 DS_1 、 DS_2 、 DS_3 、第1の共通電極用給電配線 CB_1 、および第2の共通電極用給電配線 CB_2 のそれぞれに加える信号または電圧を、たとえば、図3(b)に示すようなタイミングで切替制御する。

【0070】

すなわち、第1の共通電極用給電配線 CB_1 に加える電圧は、フレーム期間 FLP_i における電位が第2の電位 V_{c2} であるとする、フレーム期間 FLP_{i+1} の開始時に、第2の電位 V_{c2} から第1の電位 V_{c1} に切り替わる。このとき、第2の共通電極用給電配線 CB_2 に加える電圧は、フレーム期間 FLP_i における電位が第1の電位 V_{c1} であり、たとえば、フレーム期間 FLP_{i+1} が開始してから1ライン選択期間が経過したとき(ライン選択期間 GSP_2 の開始時)に、第1の電位 V_{c1} から第2の電位 V_{c2} に切り替わる。

【0071】

またこのとき、複数本の共通化配線 CL_m において、添え字 m が奇数の共通化配線 $CL_{m=odd}$ は第1の共通電極用給電配線 CB_1 に接続されているので、共通化配線 $CL_{m=odd}$ の電位は、フレーム期間 FLP_i の開始時に、同時に第2の電位 V_{c2} から第1の電位 V_{c1} に切り替わる。同様に、添え字 m が偶数の共通化配線 $CL_{m=even}$ は第2の共通電極用給電配線 CB_2 に接続されているので、共通化配線 $CL_{m=even}$ の電位は、フレーム期間 FLP_{i+1} が開始してから1ライン選択期間が経過したとき(ライン選択期間 GSP_2 の開始時)に、第1の電位 V_{c1} から第2の電位 V_{c2} に切り替わる。

【0072】

したがって、走査信号線 GL (共通化配線 CL)の数 M が偶数であるとする、前のフレーム期間 FLP_i における最後のライン選択期間 GSP_M に階調電圧が加えられる画素は、対向電極 CT が第1の電位 V_{c1} であり、フレーム期間 FLP_i における当該画素の極性は、正極性である。

【0073】

しかしながら、それらの画素の対向電極 CT の電位は、図3(b)に示したように、次のフレーム期間 FLP_{i+1} が開始してから1ライン選択期間が経過したとき(ライン選択期間 GSP_2 の開始時)に、第1の電位 V_{c1} から第2の電位 V_{c2} に変化してしまい、液晶層に加わる電界が変化してしまう。

【0074】

また、このような現象は、前のフレーム期間 FLP_i における最後のライン選択期間 GSP_M に階調電圧が加えられる画素に限らず、たとえば、1フレーム期間の開始時刻と画素電極 PX に階調電圧が加えられる時刻との時間差が長い画素ほど、対向電極 CT の電位が別の電位に変わるまでの時間が短くなる。そのため、このような駆動方法の液晶表示装置では、縦方向のシェーディングが発生し、表示品位が低下するという問題があった。

【0075】

またさらに、コモン反転を組み合わせたライン反転駆動で駆動させる従来の液晶表示装置では、1本の共通電極用給電配線、たとえば、第1の共通電極用給電配線 CB_1 に多数の共通化された対向電極 CT が接続されている。そのため、このような液晶表示装置では、第1の共通電極用給電配線 CB_1 に加える電圧を第1の電位 V_{c1} から第2の電位 V_{c2} に切り替えるとき、および第2の電位 V_{c2} から第1の電位 V_{c1} に切り替えるときの負荷容量が大きくなる。また、このようなことは、第2の共通電極用給電配線 CB_2 に加える電圧を第2の電位 V_{c2} から第1の電位 V_{c1} に切り替えるとき、および第1の電位 V_{c1} から第2の電位 V_{c2} に切り替えるときにも言える。そのため、このような方法で駆動させる従来の液晶表示装置では、対向電極 CT の電位を切り替える(反転させる)ときの負荷容量が大きくなり、消費電力が増大するという問題があった。

【実施例】

【0076】

図4(a)および図4(b)は、本発明による一実施例の液晶表示装置の概略構成の一例を示す模式図である。

図4(a)は、本実施例の液晶表示装置における液晶表示パネルの概略構成の一例を示す模式平面図である。図4(b)は、図4(a)に示した液晶表示パネルにおける対向電極選択回路の回路構成の一例を示す模式回路図である。

【0077】

本実施例の液晶表示装置は、たとえば、図4(a)に示すような構成の液晶表示パネルを有する。なお、図4(a)に示した液晶表示パネルの構成は、表示領域DAの外側に対向電極選択回路6を設けた点以外は、図1(a)乃至図1(d)に示した液晶表示パネルの構成と基本的に同じである。そのため、本実施例では、図1(a)乃至図1(d)に示した液晶表示パネルと同じ構成である部分についての説明は省略する。

【0078】

本実施例の液晶表示パネルは、第1の基板1の表示領域DAの外側に、2つの対向電極選択回路6が設けられている。対向電極選択回路6は、1フレーム期間のそれぞれのライン選択期間において、第1の共通電極用給電配線CB1または第2の共通電極用給電配線と接続する共通化配線CL(対向電極CT)を選択する回路である。このとき、表示領域DAの外側に配置された2つの対向電極選択回路6のうちの、表示領域DAの左側に配置された対向電極選択回路6は、表示領域DAの上半分にある共通化配線CLを選択する回路である。また、表示領域DAの右側に配置された対向電極選択回路6は、表示領域DAの下半分にある共通化配線CLを選択する回路である。

【0079】

このとき、表示領域DAの右側に配置された対向電極選択回路6は、その一部が、たとえば、図4(b)に示すような構成になっている。図4(b)に示した4本の共通化配線 CL_{m-1} 、 CL_m 、 CL_{m+1} 、 CL_{m+2} は、それぞれ、第3のTFTE素子 Tr_3 を介して第1の共通電極用給電配線CB1または第2の共通電極用給電配線CB2に接続している。また、図示は省略するが、表示領域DAの下半分にあるすべての共通化配線CLは、それぞれ、第3のTFTE素子 Tr_3 を介して第1の共通電極用給電配線CB1または第2の共通電極用給電配線CB2に接続している。またこのとき、表示領域DAのy方向には、第1の共通電極用給電配線CB1に接続された共通化配線CLと、第2の共通電極用給電配線に接続された共通化配線CLとが交互に並んでいる。

【0080】

またさらに、1本の共通化配線 CL_m と第1の共通電極用給電配線CB1との間に介在する第3のTFTE素子 Tr のゲートは、その共通化配線 CL_m に接続されている対向電極CTを有する画素の第1のTFTE素子 Tr のゲートと同じ走査信号線 GL_m に接続されている。そのため、共通化配線 CL_m は、その共通化配線 CL_m に接続されている第3のTFTE素子 Tr_3 がオンになっている期間、すなわち、1フレーム期間のうちの、走査信号線 GL_m に加えられる走査信号がHレベルになっている1ライン選択期間 GSP_m だけ、第1の共通電極用給電配線CB1に接続される。

【0081】

また、他の共通化配線CLについても同様であり、その共通化配線CLに接続されている第3のTFTE素子 Tr_3 がオンになる1ライン選択期間だけ、第1の共通電極用給電配線CB1または第2の共通電極用給電配線CB2に接続される。

【0082】

図5は、本実施例の液晶表示パネルの駆動方法の一例を示すタイミングチャート図である。

【0083】

本実施例の液晶表示パネルは、たとえば、コモン反転を組み合わせたライン反転駆動で駆動させ、かつ、各画素の極性は、1フレーム期間毎に反転させる。このとき、映像信号

入力端子 DT_1 、 DT_2 、走査信号線 GL_1 、 GL_2 、 GL_3 、 GL_4 、 GL_M 、第1の共通電極用給電配線 CB_1 、および第2の共通電極用給電配線 CB_2 のそれぞれに加える信号は、たとえば、図5に示したようなタイミングで切替制御する。なお、これらの信号の切替制御は、図2に示した例、すなわち従来の液晶表示パネルにおいて、コモン反転を組み合わせたライン反転駆動で駆動させ、かつ、各画素の極性は、1フレーム期間毎に反転させる場合と同じであるため、詳細な説明は省略する。

【0084】

このとき、第1の共通電極用給電配線 CB_1 に加える電圧は、フレーム期間 FLP_i における電位が第2の電位 V_{c2} であるとする、フレーム期間 FLP_{i+1} の開始時に、第2の電位 V_{c2} から第1の電位 V_{c1} に切り替わる。またこのとき、第2の共通電極用給電配線 CB_2 に加える電圧は、フレーム期間 FLP_i における電位が第1の電位 V_{c1} であり、たとえば、フレーム期間 FLP_{i+1} が開始してから1ライン選択期間が経過したとき（ライン選択期間 GSP_2 の開始時）に、第1の電位 V_{c1} から第2の電位 V_{c2} に切り替わる。

【0085】

しかしながら、本実施例の液晶表示パネルにおいて、第1の共通電極用給電配線 CB_1 に接続される共通化配線 CL_m は、それぞれ、第3のTFT素子 Tr_3 を介して接続している。そして、それぞれの第3のTFT素子 Tr_3 は、ゲートが接続している走査信号線 GL_m の走査信号がHレベルになる1ライン選択期間 GSP_m だけ、オンになる。そのため、フレーム期間 FLP_{i+1} において、第1の共通電極用給電配線 CB_1 に接続されるそれぞれの共通化配線 CL_m の電位は、第3のTFT素子 Tr_3 のゲートが接続している走査信号線 GL_m の走査信号がLレベルからHレベルに変わるときに、第2の電圧 V_{c2} から第1の電圧 V_{c1} に切り替わる。また、その次のフレーム期間 FLP_{i+2} において、第1の共通電極用給電配線 CB_1 に接続されるそれぞれの共通化配線 CL_m の電位は、第3のTFT素子 Tr_3 のゲートが接続している走査信号線 GL_m の走査信号がLレベルからHレベルに変わるときに、第1の電圧 V_{c1} から第2の電圧 V_{c2} に切り替わる。

【0086】

同様に、第2の共通電極用給電配線 CB_2 に接続されるそれぞれの共通化配線 CL_m は、第3のTFT素子 Tr_3 のゲートが接続している走査信号線 GL_m の走査信号がLレベルからHレベルに変わるときに、第1の電位 V_{c1} から第2の電位 V_{c2} に切り替わる。また、その次のフレーム期間 FLP_{i+2} において、第2の共通電極用給電配線 CB_2 に接続されるそれぞれの共通化配線 CL_m の電位は、第3のTFT素子 Tr_3 のゲートが接続している走査信号線 GL_m の走査信号がLレベルからHレベルに変わるときに、第2の電圧 V_{c2} から第1の電圧 V_{c1} に切り替わる。

【0087】

すなわち、本実施例の液晶表示パネルにおけるそれぞれの共通化配線 CL_m の電位は、1フレーム期間分の時間周期で、第1の電位 V_{c1} から第2の電位 V_{c2} 、または第2の電位 V_{c2} から第1の電位 V_{c1} に切り替わる。またこのとき、それぞれの共通化配線 CL_m の電位は、当該共通化配線 CL_m に接続された対向電極 CT を有する画素の画素電極 PX に階調電圧が書き込まれるタイミングで切り替わる。したがって、本実施例の液晶表示パネルは、縦方向のシェーディングの発生を抑制でき、表示品位を向上させることができる。

【0088】

また、本実施例の液晶表示パネルは、それぞれの共通化配線 CL_m が第1の共通電極用給電配線 CB_1 または第2の共通電極用給電配線 CB_2 に接続している期間が1ライン選択期間だけであり、1フレーム期間において1本の共通電極用給電配線との導通が確保されているのは、常に1本の共通化配線 CL だけである。したがって、同時に電位を切り替える対向電極 CT の数が、従来の液晶表示パネルに比べて非常に少なくなり、対向電極 CT の電位を切り替えるときに生じる負荷容量が低減する。そのため、本実施例の液晶表示パネルは、消費電力を低減させることができる。

【0089】

図6(a)乃至図6(c)、図7(a)および図7(b)、図8(a)および図8(b)は、本実施例の液晶表示パネルにおける第1の基板の概略構成の一例を示す模式図である。

図6(a)は、本実施例の液晶表示パネルにおける第1の基板の画素の平面構成の一例を示す模式平面図である。図6(b)は、図6(a)のA-A'線における断面構成の一例を示す模式断面図である。図6(c)は、図6(a)のB-B'線における断面構成の一例を示す模式断面図である。

図7(a)は、本実施例の液晶表示パネルにおける映像信号線選択回路の平面構成の一例を示す模式平面図である。図7(b)は、図7(a)のC-C'線における断面構成の一例を示す模式断面図である。

図8(a)は、本実施例の液晶表示パネルにおける対向電極選択回路の平面構成の一例を示す模式平面図である。図8(b)は、図8(a)のD-D'線における断面構成の一例を示す模式断面図である。

【0090】

本実施例の液晶表示パネルは、原理的には、画素電極PXと対向電極CTが異なる基板に配置されている縦電界駆動方式であっても、画素電極PXと対向電極CTが同じ基板(第1の基板1)に配置されている横電界駆動方式であってもよい。しかしながら、対向電極CTを共通化させる共通化配線CLと、第1の共通電極用給電配線CB1または第2の共通電極用給電配線CB2との間に第3のTFT素子Tr3を介在させる点を考慮すると、横電界駆動方式の液晶表示パネルであることが望ましい。

【0091】

横電界駆動方式の液晶表示パネルは、第1のTFT素子Tr1、画素電極PX、および対向電極CTが第1の基板1に設けられている。このとき、第1の基板1は、ガラス基板などの絶縁基板の表面の上に、走査信号線GL、映像信号線DL、第1のTFT素子Tr1などが積層配置されており、その構成は、たとえば、図6(a)乃至図6(c)に示すような構成になっている。

【0092】

まず、絶縁基板100の表面の上には、走査信号線GLおよび走査信号線GLを覆う第1の絶縁層101が形成されている。また、第1の絶縁層101の上には、第1のTFT素子Tr1の半導体層102、映像信号線DL(第1のTFT素子Tr1のドレイン電極を含む)、および第1のTFT素子Tr1のソース電極103、ならびにそれらを覆う第2の絶縁層104が形成されている。このとき、第1のTFT素子Tr1の半導体層102は、たとえば、チャンネルが形成される能動層、ドレン領域、およびソース領域を有し、かつ、それらすべてがアモルファスシリコンなどの非晶質半導体で形成されている。なお、第1のTFT素子Tr1の平面レイアウト、すなわち半導体層102の平面形状やソース電極103および映像信号線DLのドレイン電極部の平面形状が適宜変更可能であることはもちろんである。

【0093】

また、第2の絶縁層104の上には、走査信号線GLの延在方向(x方向)に沿って長く延びる共通化された対向電極CTおよび対向電極CTを覆う第3の絶縁層105が形成されている。なお、図6(a)および図6(c)には、x方向に並んだ複数個の画素にわたって延在する帯状の対向電極CTを設け、それぞれの画素の画素電極CTとそれらを共通化する共通化配線CLを一体化させた場合を例に挙げているが、これに限らず、画素毎に独立した対向電極CTを形成し、それらを共通化配線CLで接続して共通化してもよいことはもちろんである。

【0094】

また、第3の絶縁層105の上には、複数のスリットを有する櫛歯状の画素電極PXが形成されている。このとき、画素電極PXは、第2の絶縁層104および第3の絶縁層105に形成されたコンタクトホールCH1によりソース電極103に接続している。なお

、画素電極 P X のスリットの数や方向が適宜変更可能であることはもちろんである。また、図示は省略するが、第 3 の絶縁層 1 0 5 の上には、たとえば、画素電極 P X を覆う保護膜または配向膜などが形成されている。

【0095】

このように、表示領域 D A に配置される第 1 の T F T 素子 T r が、絶縁基板 1 0 0 の表面上に、ゲート電極（走査信号線 G L）、ゲート絶縁膜（第 1 の絶縁層 1 0 1）、および半導体層 1 0 2 の順に積層されたボトムゲート構造である場合、映像信号線選択回路 3 の第 2 の T F T 素子 T r 2 も、同様のボトムゲート構造にすることが望ましい。このとき、映像信号線選択回路 3 の構成は、たとえば、図 7（a）および図 7（b）に示すような構成にする。

10

【0096】

絶縁基板 1 0 0 の表面には、選択信号線 D S₁、D S₂、D S₃ が形成されており、選択信号線 D S₁、D S₂、D S₃ は、第 1 の絶縁層 1 0 1 で覆われている。選択信号線 D S₁、D S₂、D S₃ は、たとえば、走査信号線 G L を形成する工程で同時に形成する。

【0097】

また、第 1 の絶縁層 1 0 1 の上には、第 2 の T F T 素子 T r 2 の半導体層 1 0 6、映像信号線 D L、および映像信号入力線 D T L が形成されており、それらは第 2 の絶縁層 1 0 4 で覆われている。第 2 の T F T 素子 T r 2 は、第 1 の T F T 素子 T r 1 に比べて高速で動作をさせる必要がある。そのため、第 2 の T F T 素子 T r 2 の半導体層 1 0 6 は、多結晶シリコンなどの多結晶半導体、またはチャネル長方向に長く伸びる帯状半導体結晶の集合体で形成することが望ましい。このとき、第 2 の T F T 素子 T r 2 の半導体層 1 0 6 は、たとえば、チャネルが形成される能動層、ドレン領域、およびソース領域のすべてが多結晶半導体で形成されていてもよいし、能動層の全部または一部のみが多結晶半導体で形成されていてもよい。なお、第 2 の T F T 素子 T r 2 の平面レイアウト、すなわち半導体層 1 0 6 の平面形状や映像信号入力線 D T L および映像信号線 D L の平面形状が適宜変更可能であることはもちろんである。

20

【0098】

第 1 の T F T 素子 T r 1 および第 2 の T F T 素子 T r 2 がともにボトムゲート構造である場合に、第 1 の T F T 素子 T r 1 の半導体層 1 0 2 をアモルファスシリコンで形成し、第 2 の T F T 素子 T r 2 の半導体層 1 0 6 の一部または全部を多結晶シリコンで形成する方法については、たとえば、特許文献 1 などに記載されているので、詳細な説明は省略する。

30

【0099】

また、このようなボトムゲート構造の第 1 の T F T 素子 T r 1 および第 2 の T F T 素子 T r 2 を有する第 1 の基板 1 に対向電極選択回路 6 を設けるときには、対向電極選択回路 6 の第 3 の T F T 素子 T r 3 も、同様のボトムゲート構造にすることが望ましい。このとき、対向電極選択回路 6 の構成は、たとえば、図 8（a）および図 8（b）に示すような構成にする。

【0100】

絶縁基板 1 0 0 の表面には、当該対向電極選択回路 6 の形成領域を横切る走査信号線 G L が形成されており、それぞれの走査信号線 G L の上には、第 1 の絶縁層 1 0 1 を介して第 3 の T F T 素子 T r の半導体層 1 0 7 が積層されている。また、第 1 の絶縁層 1 0 1 の上には、第 1 の共通電極用給電配線 C B 1、第 2 の共通電極用給電配線 C B 2、および第 3 の T F T 素子 T r のドレイン電極 1 0 8 が形成されている。このとき、第 1 の共通電極用給電配線 C B 1 および第 2 の共通電極用給電配線 C B 2 は、それぞれ、第 3 の T F T 素子 T r 3 のソース電極部を有する。

40

【0101】

また、第 1 の絶縁層 1 0 1 の上には、第 1 の共通電極用給電配線 C B 1、第 2 の共通電極用給電配線 C B 2、第 3 の T F T 素子 T r 3 のドレイン電極 1 0 8 などを覆う第 2 の絶縁層 1 0 4 が形成されており、第 2 の絶縁層 1 0 4 の上には、帯状の対向電極 C T が形成

50

されている。このとき、それぞれの対向電極 C T は、第 2 の絶縁層 1 0 4 に形成されたコンタクトホール C H 2 によりドレイン電極 1 0 8 と接続している。

【0102】

また、第 2 の絶縁層 1 0 4 の上には、帯状の対向電極 C T を覆う第 3 の絶縁層 1 0 5 が形成されている。

【0103】

またこのとき、第 3 の T F T 素子 T r 3 は、オンになっている 1 ライン選択期間に、第 1 の共通電極用給電配線 C B 1 または第 2 の共通電極用給電配線 C B 2 に加わっている電圧を対向電極 C T (共通化配線 C L) に急速に加えなければならない。そのため、第 3 の T F T 素子 T r 3 の半導体層 1 0 7 は、第 2 の T F T 素子 T r 2 の半導体層 1 0 6 と同様に、チャンネルが形成される能動層、ドレン領域、およびソース領域のすべて、あるいは能動層の全部または一部のみを多結晶半導体で形成することが望ましい。

【0104】

このように、表示領域 D A にアモルファスシリコンで形成された半導体層 1 0 2 を有する第 1 の T F T 素子 T r 1 が配置され、表示領域 D A の外側に多結晶シリコンで形成された半導体層 1 0 6 を有する第 2 の T F T 素子 T r 2 が配置されている第 1 の基板 1 に、多結晶シリコンで形成された半導体層 1 0 7 を有する第 3 の T F T 素子 T r 3 を追加配置する場合、その製造手順は、第 1 の T F T 素子 T r 1 および第 2 の T F T 素子 T r 2 のみを有する従来の第 1 の基板 1 の製造手順と同じでよい。そのため、本実施例の液晶表示パネルは、製造コストの上昇も抑えることができる。

【0105】

以上説明したように、本実施例の液晶表示装置 (液晶表示パネル) によれば、表示品位を向上させることができる。また、本実施例の液晶表示装置によれば、消費電力を低減させることができる。また、本実施例の液晶表示装置によれば、製造コストの上昇を抑えることもできる。

【0106】

またさらに、本実施例の液晶表示装置によれば、第 3 の T F T 素子 T r 3 によりそれぞれの共通化配線 C L (共通化された対向電極 C T) の電位の切り替えを行うので、表示領域 D A の外側に配置する共通電極用給電配線の本数の増加を抑えることができ、かつ、対向電極選択回路 6 の回路規模 (専有面積) も小さく抑えることができる。そのため、液晶表示装置の狭額縁化が可能になる。

【0107】

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。

【0108】

たとえば、第 1 の基板 1 に設ける共通電極用給電配線 C B 1, C B 2 の数や対向電極選択回路 6 の数、およびそれらの配置位置は、図 4 (a) に示した例に限らず、適宜変更可能であることはもちろんである。

【0109】

また、前記実施例では、コモン反転を組み合わせたライン反転駆動で液晶表示パネルを駆動させる場合を例に挙げているが、本発明は、これに限らず、たとえば、1 フレーム期間におけるすべての画素の極性が同じ極性になるフレーム反転駆動にコモン反転を組み合わせ駆動させる液晶表示パネルにも適用可能であることはもちろんである。

【0110】

また、前記実施例では、第 1 の T F T 素子 T r 1 の半導体層 1 0 2 をアモルファスシリコンで形成している場合を例に挙げたが、これに限らず、第 1 の T F T 素子 T r 1 の半導体層 1 0 2 の全部、あるいは能動層の全部または一部が多結晶シリコンで形成されていてもよいことはもちろんである。この場合、第 1 の T F T 素子 T r 1、第 2 の T F T 素子 T r 2、および第 3 の T F T 素子 T r 3 は、前記実施例で説明したボトムゲート構造に限ら

ず、絶縁基板の表面上に、半導体層、ゲート絶縁膜（第1の絶縁層101）、ゲート電極（走査信号線GL）の順に積層されたトップゲート構造であってもよいことはもちろんである。

【0111】

また、前記実施例では、第1の基板1の表示領域DAの外側に、半導体層の全部または一部が多結晶シリコンでなる第2のTFT素子Tr2を有する映像信号線選択回路3が設けられている場合を例に挙げている。しかしながら、表示領域DAの外側に設ける、第2のTFT素子Tr2を有する回路は、映像信号線選択回路3に限らず、たとえば、映像信号線DLに加える映像信号（階調電圧）を生成する回路や、走査信号線GLに加える走査信号を生成する回路であってもよいことはもちろんである。

10

【図面の簡単な説明】

【0112】

【図1（a）】従来の液晶表示装置における液晶表示パネルの概略構成の一例を示す模式平面図である。

【図1（b）】液晶表示パネルにおける1つの画素の回路構成の一例を示す模式回路図である。

【図1（c）】液晶表示パネルにおける1つの画素の回路構成を別の形式で示す模式回路図である。

【図1（d）】図1（a）に示した液晶表示パネルにおける表示領域および映像信号線選択回路の回路構成の一例を示す模式回路図である。

20

【図2】図1（d）に示した構成の液晶表示パネルの駆動方法の一例を示すタイミングチャート図である。

【図3（a）】図1（d）に示した構成の液晶表示パネルをライン反転駆動させる場合の画素の極性を示す模式回路図である。

【図3（b）】図1（d）に示した構成の液晶表示パネルをライン反転駆動させる場合の各信号の入力タイミングおよび切替タイミングの一例を示すタイミングチャート図である。

【図4（a）】本実施例の液晶表示装置における液晶表示パネルの概略構成の一例を示す模式平面図である。

【図4（b）】図4（a）に示した液晶表示パネルにおける対向電極選択回路の回路構成の一例を示す模式回路図である。

30

【図5】本実施例の液晶表示パネルの駆動方法の一例を示すタイミングチャート図である。

【図6（a）】本実施例の液晶表示パネルにおける第1の基板の画素の平面構成の一例を示す模式平面図である。

【図6（b）】図6（a）のA-A'線における断面構成の一例を示す模式断面図である。

【図6（c）】図6（a）のB-B'線における断面構成の一例を示す模式断面図である。

【図7（a）】本実施例の液晶表示パネルにおける映像信号線選択回路の平面構成の一例を示す模式平面図である。

40

【図7（b）】図7（a）のC-C'線における断面構成の一例を示す模式断面図である。

【図8（a）】本実施例の液晶表示パネルにおける対向電極選択回路の平面構成の一例を示す模式平面図である。

【図8（b）】図8（a）のD-D'線における断面構成の一例を示す模式断面図である。

【符号の説明】


【0113】

1…第1の基板


50

1 0 0 … 絶縁基板	
1 0 1 … 第 1 の絶縁層	
1 0 2 , 1 0 6 , 1 0 7 … 半導体層	
1 0 3 … ソース電極	
1 0 4 … 第 2 の絶縁層	
1 0 5 … 第 3 の絶縁層	
1 0 8 … ドレイン電極	
2 … 第 2 の基板	
3 … 映像信号線選択回路	
4 … 駆動信号入力線	10
5 … I C チップ	
6 … 対向電極選択回路	
$G L, G L_1, G L_2, G L_3, G L_4, G L_{m-1}, G L_m, G L_{m+1}, G L_{m+2}$ … 走査信号線	
$D L, D L_1, D L_2, D L_3, D L_4, D L_5, D L_6, D L_7, D L_{3N-1}, D L_{3N}, D L_n, D L_{n+1}$ … 映像信号線	
$D T L$ … 映像信号入力線	
$D T_1, D T_2, D T_N$ … 映像信号入力端子	
$P X$ … 画素電極	
$C T$ … 対向電極	20
$C L, C L_m$ … 共通化配線	
$C B 1$ … 第 1 の共通電極用給電配線	
$C B 2$ … 第 2 の共通電極用給電配線	
$D S_1, D S_2, D S_3$ … 選択信号線	
$T r 1$ … 第 1 の T F T 素子	
$T r 2$ … 第 2 の T F T 素子	
$T r 3$ … 第 3 の T F T 素子	


【図 1 (a)】




【図 1 (b)】




【図 1 (c)】




【図 1 (d)】



【図 2】




【図 3 (a)】




【図 3 (b)】

図3(b)




【図 4 (a)】




【図 4 (b)】

図4(b)




【図 5】

図5




【図 6 (a)】

図6(a)




【図 6 (b)】

図6(b)




【図 6 (c)】


図6(c)




【図 7 (a) 】




【図 7 (b) 】



【図 8 (a) 】



【図 8 (b) 】



フロントページの続き

(51)Int.Cl.				F I						テーマコード (参考)
G 0 9 G	3/36	(2006.01)		G 0 9 G	3/20	6 2 4 D				5 C 0 9 4
				G 0 9 G	3/20	6 2 1 B				
				G 0 9 G	3/20	6 1 1 A				
				G 0 9 G	3/36					
				G 0 9 G	3/20	6 8 0 G				

F ターム (参考)	2H093	NA16	NA32	NA53	NC18	NC34	NC35	ND01	ND09	ND39	ND42
		ND49	NE03								
	2H193	ZA04	ZC02	ZD23	ZD32	ZF59	ZP03				
	5C006	AA22	AC27	BB16	BC02	BC06	FA47				
	5C080	AA10	BB05	CC03	DD01	DD26	FF11	JJ02	JJ03	JJ04	JJ06
	5C094	AA02	AA22	BA03	BA43	DA09	DB01				

专利名称(译)	显示		
公开(公告)号	JP2010015050A	公开(公告)日	2010-01-21
申请号	JP2008176043	申请日	2008-07-04
[标]申请(专利权)人(译)	株式会社日立制作所		
申请(专利权)人(译)	日立显示器有限公司		
[标]发明人	大和久芳治		
发明人	大和久 芳治		
IPC分类号	G02F1/1368 G02F1/1345 G02F1/133 G09F9/30 G09G3/20 G09G3/36		
FI分类号	G02F1/1368 G02F1/1345 G02F1/133.550 G09F9/30.338 G09G3/20.624.E G09G3/20.624.D G09G3/20.621.B G09G3/20.611.A G09G3/36 G09G3/20.680.G		
F-TERM分类号	2H092/GA14 2H092/GA17 2H092/GA29 2H092/GA59 2H092/GA60 2H092/JA25 2H092/JA26 2H092/JA46 2H092/JB05 2H092/JB68 2H092/JB69 2H092/KA04 2H092/KA05 2H092/NA01 2H092/NA26 2H092/PA06 2H093/NA16 2H093/NA32 2H093/NA53 2H093/NC18 2H093/NC34 2H093/NC35 2H093/ND01 2H093/ND09 2H093/ND39 2H093/ND42 2H093/ND49 2H093/NE03 2H193/ZA04 2H193/ZC02 2H193/ZD23 2H193/ZD32 2H193/ZF59 2H193/ZP03 5C006/AA22 5C006/AC27 5C006/BB16 5C006/BC02 5C006/BC06 5C006/FA47 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD01 5C080/DD26 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C094/AA02 5C094/AA22 5C094/BA03 5C094/BA43 5C094/DA09 5C094/DB01 2H192/AA24 2H192/BB13 2H192/BB91 2H192/BC31 2H192/CB05 2H192/CB34 2H192/CB35 2H192/CC04 2H192/FA44 2H192/FA46 2H192/FA73 2H192/FB15 2H192/FB27 2H192/FB34 2H192/GD61 2H192/JA32 2H193/ZA07 2H193/ZA08 2H193/ZA09 2H193/ZB03 2H193/ZB08 2H193/ZB09 2H193/ZB14 2H193/ZC04 2H193/ZC16 2H193/ZC25 2H193/ZD13 2H193/ZD34 2H193/ZF24 2H193/ZF36 2H193/ZF43 2H193/ZF60 2H193/ZQ16		
外部链接	Espacenet		

摘要(译)

要解决的问题：提高液晶显示器的显示质量。ŽSOLUTION：在显示器中，第一电路，其中第一TFT元件，连接到第一TFT元件的源极或漏极的第一电极和每个形成每个第一电极的对应物的第二电极分别以第一方向的矩阵形状设置，并且第二方向设置在第一区域中，并且具有多个第二TFT元件的第二电路设置在位于第一区域外侧的第二区域中。以矩阵形状设置的多个第二电极与沿第一方向布置的每个第二电极共用，并且共用的每个第二电极连接到用于公共电极的多个供电配线中的任何一个。第三TFT元件设置在第三区域中，该第三区域位于第一区域的外侧并且位于绝缘基板的表面的第二区域的外侧。Ž

