

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-310317

(P2008-310317A)

(43) 公開日 平成20年12月25日(2008.12.25)

| (51) Int.Cl. | F I | テーマコード(参考) |
|-----------------------------|----------------|------------|
| G09G 3/36 (2006.01) | G09G 3/36 | 2H093 |
| G09G 3/20 (2006.01) | G09G 3/20 612D | 5C006 |
| G02F 1/133 (2006.01) | G09G 3/20 612E | 5C080 |
| | G09G 3/20 612K | |
| | G09G 3/20 622C | |

審査請求 未請求 請求項の数 13 O L (全 19 頁) 最終頁に続く

(21) 出願番号 特願2008-152226 (P2008-152226)
 (22) 出願日 平成20年6月10日 (2008.6.10)
 (31) 優先権主張番号 10-2007-0059333
 (32) 優先日 平成19年6月18日 (2007.6.18)
 (33) 優先権主張国 韓国 (KR)

(71) 出願人 390019839
 三星電子株式会社
 SAMSUNG ELECTRONICS
 CO., LTD.
 大韓民国京畿道水原市靈通区梅灘洞416
 416, Maetan-dong, Yeongtong-gu, Suwon-si,
 Gyeonggi-do 442-742
 (KR)

(74) 代理人 110000051
 特許業務法人共生国際特許事務所
 (72) 発明者 南 ヒョン 祐
 大韓民国 忠清南道 牙山市 湯井面 明
 岩里 クリスタルキュービック棟 1504
 号

最終頁に続く


(54) 【発明の名称】 液晶表示装置の駆動装置とこれを含む液晶表示装置

(57) 【要約】

【課題】ゲート電圧生成部の動作仕様を満足させる液晶表示装置の駆動装置とこれを含む液晶表示装置を提供する。

【解決手段】本発明による液晶表示装置の駆動装置は、ゲートオン電圧を生成するゲートオン電圧生成部及びゲートオフ電圧を生成するゲートオフ電圧生成部を備え、ゲートオン電圧生成部は、所定の基準電圧と接地電圧との間に連結される第1及び第2抵抗と、第1抵抗と第2抵抗との間の接点に連結される電圧フォロワと、電圧フォロワの出力端に連結される電荷ポンプ回路と、電荷ポンプ回路に連結されるゲートオン電圧出力端子と、を含む。このように、電荷ポンプ回路の前段に電圧フォロワにおいて負荷の変動による影響を遮断することでブランク時間にゲートオン電圧が急激に上昇することを防止することができる。また、抵抗値が同一な2つの抵抗を通じて基準電圧を分配することで抵抗にかかるストレスを最小化することができる。

【選択図】 図6



【特許請求の範囲】

【請求項 1】

ゲートオン電圧を生成するゲートオン電圧生成部及びゲートオフ電圧を生成するゲートオフ電圧生成部を備える液晶表示装置の駆動装置であって、

前記ゲートオン電圧生成部は、

所定の基準電圧と接地電圧との間に連結される第 1 及び第 2 抵抗と、

前記第 1 抵抗と前記第 2 抵抗との間の接点に連結される電圧フォロワと、

前記電圧フォロワの出力端に連結される電荷ポンプ回路と、

前記電荷ポンプ回路に連結されるゲートオン電圧出力端子と、を含むことを特徴とする液晶表示装置の駆動装置。

10

【請求項 2】

前記第 1 及び第 2 抵抗の抵抗値は同一であることを特徴とする請求項 1 に記載の液晶表示装置の駆動装置。

【請求項 3】

前記電荷ポンプ回路は、

前記電圧フォロワの出力端と前記ゲートオン電圧出力端子との間に順次に連結される第 1 乃至第 4 ダイオードと、

前記第 1 ダイオードと第 2 ダイオードとの間の第 1 ノードに一端が連結され、他端がスイッチング電圧の入力を受ける第 1 キャパシタと、

前記第 2 ダイオードと前記第 3 ダイオードとの間の第 2 ノードに一端が連結され、他端が前記基準電圧の入力を受ける第 2 キャパシタと、

前記第 3 ダイオードと前記第 4 ダイオードとの間の第 3 ノードに一端が連結され、他端が前記スイッチング電圧の入力を受ける第 3 キャパシタと、

前記第 4 ダイオードと前記ゲートオン電圧出力端子との間の第 4 ノードに一端が連結され、他端が前記基準電圧の入力を受ける第 4 キャパシタと、を含むことを特徴とする請求項 2 に記載の液晶表示装置の駆動装置。

20

【請求項 4】

前記ゲートオン電圧及び前記ゲートオフ電圧の入力を受けて複数のクロック信号を生成するクロック信号生成部を更に備えることを特徴とする請求項 3 に記載の液晶表示装置の駆動装置。

30

【請求項 5】

前記クロック信号に基づいてゲート電圧を生成するゲート駆動部を更に備えることを特徴とする請求項 4 に記載の液晶表示装置の駆動装置。

【請求項 6】

前記ゲート駆動部は前記ゲート電圧を順次に生成する複数のステージを含み、前記ステージは前記液晶表示装置に集積されることを特徴とする請求項 5 に記載の液晶表示装置の駆動装置。

【請求項 7】

前記基準電圧は 1.2 V であり、前記スイッチング電圧は 0 V と 1.2 V の間の値を有することを特徴とする請求項 1 に記載の液晶表示装置の駆動装置。

40

【請求項 8】

行列に配置される複数の画素及びこれに連結されるスイッチング素子と、

前記スイッチング素子を順次に導通及び遮断させるための駆動電圧を生成するゲート駆動部と、

ゲートオン電圧を生成するゲートオン電圧生成部及びゲートオフ電圧を生成するゲートオフ電圧生成部を含むゲート電圧生成部と、を備え、

前記ゲートオン電圧生成部は、

所定の基準電圧と接地電圧との間に連結される第 1 及び第 2 抵抗と、

前記第 1 抵抗と前記第 2 抵抗との間の接点に連結される電圧フォロワと、

前記電圧フォロワの出力端に連結される電荷ポンプ回路と、

50

前記電荷ポンプ回路に連結されるゲートオン電圧出力端子と、を含むことを特徴とする液晶表示装置。

【請求項 9】

前記第 1 及び第 2 抵抗の抵抗値は同一であることを特徴とする請求項 8 に記載の液晶表示装置。

【請求項 10】

前記電荷ポンプ回路は、

前記電圧フォロワの出力端と前記ゲートオン電圧出力端子との間に順次に連結される第 1 乃至第 4 ダイオードと、

前記第 1 ダイオードと第 2 ダイオードとの間の第 1 ノードに一端が連結され、他端がスイッチング電圧の入力を受ける第 1 キャパシタと、

前記第 2 ダイオードと前記第 3 ダイオードとの間の第 2 ノードに一端が連結され、他端が前記基準電圧の入力を受ける第 2 キャパシタと、

前記第 3 ダイオードと前記第 4 ダイオードとの間の第 3 ノードに一端が連結され、他端が前記スイッチング電圧の入力を受ける第 3 キャパシタと、

前記第 4 ダイオードと前記ゲートオン電圧出力端子との間の第 4 ノードに一端が連結され、他端が前記基準電圧の入力を受ける第 4 キャパシタと、を含むことを特徴とする請求項 9 に記載の液晶表示装置。

【請求項 11】

前記ゲートオン電圧及び前記ゲートオフ電圧の入力を受けて複数のクロック信号を生成するクロック信号生成部を更に備えることを特徴とする請求項 10 に記載の液晶表示装置。

【請求項 12】

前記ゲート駆動部は前記クロック信号に基づいて前記駆動電圧を生成することを特徴とする請求項 11 に記載の液晶表示装置。

【請求項 13】

前記ゲート駆動部は前記駆動電圧を順次に生成する複数のステージを含み、

前記ステージは前記液晶表示装置に集積されることを特徴とする請求項 12 に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置の駆動装置及びこれを含む液晶表示装置に関するものである。

【背景技術】

【0002】

近年、重くて大きい陰極線管（CRT）の代わりに有機発光表示装置（OLED）、プラズマ表示装置（PDP）、液晶表示装置（LCD）のような平板表示装置が活発に開発されている。

【0003】

PDP は気体放電によって発生するプラズマを利用して文字や映像を表示する装置であり、OLED は特定有機物又は高分子の電界発光を利用して文字又は映像を表示する。液晶表示装置は 2 つの表示板の間に入っている液晶層に電場を印加し、この電場の強さを調節して液晶層を通過する光の透過率を調節することで所望する画像を得る。

【0004】

このような平板表示装置の中で、例えば液晶表示装置はスイッチング素子を含む画素と表示信号線が備えられた表示板、そして表示信号線の中でゲート線にゲート信号を出力して画素のスイッチング素子を順次に導通 / 遮断させるゲート駆動部、つまり、シフトレジスタを含む。

【0005】

シフトレジスタは互いに連結されている複数のステージを含み、各ステージは複数の

10

20

30

40

50

トランジスターを含む。

このシフトレジスタは複数のクロック信号に同期してゲートオン電圧とゲートオフ電圧を順次にゲート線に印加する。

【0006】

この時、ゲートオン電圧とゲートオフ電圧を生成するゲート電圧生成部は所定の基準電圧の入力を受けて電荷ポンプ(charge pump)回路を利用して所望する電圧のゲート電圧を生成してゲート駆動部とクロック信号を生成するクロック信号生成部に出力する。

【0007】

しかし、フレームとフレームの間にはクロック信号が生成されないブランク時間があり、このブランク時間にゲートオン電圧が大きく上昇して集積回路からなるゲート電圧生成部の動作仕様(operation specification)の許容限界値に近接するか許容限界値を超える場合を生じるといった問題点がある。

【発明の開示】

【発明が解決しようとする課題】

【0008】

そこで、本発明は上記従来の問題点に鑑みてなされたものであって、本発明の目的は、ゲート電圧生成部の動作仕様を満足させる液晶表示装置の駆動装置とこれを含む液晶表示装置を提供することにある。

【課題を解決するための手段】

【0009】

上記目的を達成するためになされた本発明の一特徴による液晶表示装置の駆動装置は、ゲートオン電圧を生成するゲートオン電圧生成部及びゲートオフ電圧を生成するゲートオフ電圧生成部を備える液晶表示装置の駆動装置であって、前記ゲートオン電圧生成部は、所定の基準電圧と接地電圧との間に連結される第1及び第2抵抗と、前記第1抵抗と前記第2抵抗との間の接点に連結される電圧フォロワ(voltage follower)と、前記電圧フォロワの出力端に連結される電荷ポンプ回路と、前記電荷ポンプ回路に連結されるゲートオン電圧出力端子と、を含む。

この時、前記第1及び第2抵抗の抵抗値は同一であってもよい。

また、前記電荷ポンプ回路は、前記電圧フォロワの出力端と前記ゲートオン電圧出力端子との間に順次に連結される第1乃至第4ダイオードと、前記第1ダイオードと第2ダイオードとの間の第1ノードに一端が連結され、他端がスイッチング電圧の入力を受ける第1キャパシタと、前記第2ダイオードと前記第3ダイオードとの間の第2ノードに一端が連結され、他端が前記基準電圧の入力を受ける第2キャパシタと、前記第3ダイオードと前記第4ダイオードとの間の第3ノードに一端が連結され、他端が前記スイッチング電圧の入力を受ける第3キャパシタと、前記第4ダイオードと前記ゲートオン電圧出力端子との間の第4ノードに一端が連結され、他端が前記基準電圧の入力を受ける第4キャパシタと、を含む。

また、本発明による液晶表示装置の駆動装置は前記ゲートオン電圧及び前記ゲートオフ電圧の入力を受けて複数のクロック信号を生成するクロック信号生成部を更に備えることができる。

また、前記クロック信号に基づいてゲート電圧を生成するゲート駆動部を更に備えることができる。

この時、前記ゲート駆動部は前記ゲート電圧を順次に生成する複数のステージを含み、前記ステージは前記液晶表示装置に集積されてもよい。

一方、前記基準電圧は1.2Vであり、前記スイッチング電圧は0Vと1.2Vの間の値を有することができる。

【0010】

上記目的を達成するためになされた本発明の一特徴による液晶表示装置は、行列に配置される複数の画素及びこれに連結されるスイッチング素子と、前記スイッチング素子を順

10

20

30

40

50

次に導通及び遮断させるための駆動電圧を生成するゲート駆動部と、ゲートオン電圧を生成するゲートオン電圧生成部及びゲートオフ電圧を生成するゲートオフ電圧生成部を含むゲート電圧生成部と、を備え、前記ゲートオン電圧生成部は、所定の基準電圧と接地電圧との間に連結される第1及び第2抵抗と、前記第1抵抗と前記第2抵抗との間の接点に連結される電圧フォロワと、前記電圧フォロワの出力端に連結される電荷ポンプ回路と、前記電荷ポンプ回路に連結されるゲートオン電圧出力端子と、を含む。

この時、前記第1及び第2抵抗の抵抗値は同一であってもよい。

前記電荷ポンプ回路は、前記電圧フォロワの出力端と前記ゲートオン電圧出力端子との間に順次に連結される第1乃至第4ダイオードと、前記第1ダイオードと第2ダイオードとの間の第1ノードに一端が連結され、他端がスイッチング電圧の入力を受ける第1キャパシタと、前記第2ダイオードと前記第3ダイオードとの間の第2ノードに一端が連結され、他端が前記基準電圧の入力を受ける第2キャパシタと、前記第3ダイオードと前記第4ダイオードとの間の第3ノードに一端が連結され、他端が前記スイッチング電圧の入力を受ける第3キャパシタと、前記第4ダイオードと前記ゲートオン電圧出力端子との間の第4ノードに一端が連結され、他端が前記基準電圧の入力を受ける第4キャパシタと、を含むことができる。

本発明の液晶表示装置は、前記ゲートオン電圧及び前記ゲートオフ電圧の入力を受けて複数のクロック信号を生成するクロック信号生成部を更に備えることができる。

また、前記ゲート駆動部は前記クロック信号に基づいて前記駆動電圧を生成することができる。

この時、前記ゲート駆動部は前記駆動電圧を順次に生成する複数のステージを含み、前記ステージは前記液晶表示装置に集積されてもよい。

【発明の効果】

【0011】

本発明によれば、電荷ポンプ回路の前段に電圧フォロワにおいて負荷の変動による影響を遮断することでブランク時間にゲートオン電圧が急激に上昇することを防止することができる。また、抵抗値が同一である2つの抵抗を通じて基準電圧を分配することで抵抗にかかるストレスを最小化することができる。

【発明を実施するための最良の形態】

【0012】

以下、本発明の液晶表示装置の駆動装置とこれを含む液晶表示装置を実施するための最良の形態の具体例を、図面を参照しながら詳しく説明する。

【0013】

図面において多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似の部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の“直上”にあるとする時には、中間に他の部分がないことを意味する。

【0014】

まず、図1及び図2を参照して本発明の一実施例による液晶表示装置について詳細に説明する。

【0015】

図1は、本発明の一実施例による液晶表示装置のブロック図であり、図2は、本発明の一実施例による液晶表示装置の1つの画素に対する等価回路図である。

【0016】

図1に示したように、本発明の一実施例による液晶表示装置は、液晶表示板組立体300とこれに連結されたゲート駆動部400及びデータ駆動部500、ゲート駆動部400に連結されたゲート電圧生成部700及びクロック信号生成部750、データ駆動部500に連結された階調電圧生成部800、そしてこれらを制御する信号制御部600を含む。

。

10

20

30

40

50

【0017】

液晶表示板組立体300は、等価回路で見ると、複数の信号線($G_1 - G_n$ 、 $D_1 - D_m$)と、これに連結されてほぼ行列形態で配列された複数の画素PXを含む。また、図2に示した構造で見ると、液晶表示板組立体300は互いに対向する下部及び上部表示板(100、200)とその間に入っている液晶層3を含む。

【0018】

信号線($G_1 - G_n$ 、 $D_1 - D_m$)はゲート信号(“走査信号”とも言う)を伝達する複数のゲート線($G_1 - G_n$)とデータ信号を伝達する複数のデータ線($D_1 - D_m$)を含む。ゲート線($G_1 - G_n$)はほぼ行方向に伸びて互いにほぼ平行し、データ線($D_1 - D_m$)はほぼ列方向に伸びて互いにほぼ平行する。

10

【0019】

各画素PX、例えば、 i 番目($i = 1, 2, n$)ゲート線 G_i と j 番目($j = 1, 2, m$)データ線 D_j に連結された画素PXは、信号線($G_i D_j$)に連結されたスイッチング素子Qとこれに連結された液晶キャパシタClc及びストレージキャパシタCstを含む。ストレージキャパシタCstは必要に応じて省略してもよい。

【0020】

スイッチング素子Qは下部表示板100に備えられる薄膜トランジスタなどの三端子素子で、その制御端子はゲート線 G_i と連結され、入力端子はデータ線 D_j と連結され、出力端子は液晶キャパシタClc及びストレージキャパシタCstと連結されている。

【0021】

液晶キャパシタClcは下部表示板100の画素電極191と上部表示板200の共通電極270を2つの端子とし、画素電極191及び共通電極270の2つの電極間の液晶層3は誘電体として機能する。画素電極191はスイッチング素子Qと連結され、共通電極270は上部表示板200の前面に形成されて共通電圧Vcomの印加を受ける。図2とは異なって共通電極270が下部表示板100に備えられる場合もあり、この時には2つの電極(191、270)のうちの少なくとも1つを線状又は棒状に作ることができる。

20

【0022】

液晶キャパシタClcの補助的な役割を果たすストレージキャパシタCstは下部表示板100に備えられた別個の信号線(図示せず)と画素電極191が絶縁体を介して重なって構成され、この別個の信号線には共通電圧Vcomなどの決められた電圧が印加される。しかし、ストレージキャパシタCstは画素電極191が絶縁体を媒介として直上の前段ゲート線と重なることで構成され得る。

30

【0023】

一方、色表示を実現するためには各画素PXが基本色のうちの1つを固有に表示(空間分割)したり、各画素PXが時間に応じて交互に基本色を表示(時間分割)したりして、これら基本色の空間的、時間的合計で所望する色を認識させる。基本色の例としては赤色、緑色、青色などの三原色がある。図2は、空間分割の一例で各画素PXが画素電極191に対応する上部表示板200の領域に基本色のうちの1つを示す色フィルター230を備えることを示している。図2とは異なって色フィルター230は下部表示板100の画素電極191上又は下に形成してもよい。

40

【0024】

液晶表示板組立体300の外側面には光を偏光させる少なくとも1つの偏光子(図示せず)が付着されている。

【0025】

再び図1を参照すると、階調電圧生成部800は画素PXの透過率と関係する2対の階調電圧集合(又は基準階調電圧集合)を生成する。2対のうちの1対は共通電圧Vcomに対して正の値を有し、他の1対は負の値を有する。

【0026】

ゲート駆動部400は、画素PXのスイッチング素子Qと同一な工程で形成されて液晶

50

表示板組立体 300 に集積され、液晶表示板組立体 300 のゲート線 ($G_1 - G_n$) と連結されてゲートオン電圧 V_{on} とゲートオフ電圧 V_{off} の組み合わせからなるゲート信号をゲート線 ($G_1 - G_n$) に印加する。

【0027】

ゲート電圧生成部 700 はゲートオン電圧 V_{on} を生成するゲートオン電圧生成部 710 とゲートオフ電圧 V_{off} を生成するゲートオフ電圧生成部 720 を含み、ゲートオン電圧 V_{on} はクロック信号生成部 750 に出力され、ゲートオフ電圧 V_{off} はクロック信号生成部 750 とゲート駆動部 400 に出力される。

【0028】

クロック信号生成部 750 はゲートオン電圧 V_{on} とゲートオフ電圧 V_{off} の入力を受けて位相の互いに異なる 2 つのクロック信号 ($CLK1$ 、 $CLK2$) を生成してゲート駆動部 400 に出力する。

10

【0029】

データ駆動部 500 は、液晶表示板組立体 300 のデータ線 ($D_1 - D_m$) に連結され、階調電圧生成部 800 からの階調電圧を選択し、これをデータ信号としてデータ線 ($D_1 - D_m$) に印加する。しかし、階調電圧生成部 800 が全ての階調に対する電圧を全て提供せず、決められた数の基準階調電圧のみを提供する場合にデータ駆動部 500 は基準階調電圧を分圧して全階調に対する階調電圧を生成し、この中でデータ信号を選択することもできる。

【0030】

信号制御部 600 はゲート駆動部 400 及びデータ駆動部 500 などを制御する。

20

【0031】

このようなデータ駆動部 500、信号制御部 600、階調電圧生成部 800 の各駆動装置のそれぞれは、少なくとも 1 つの集積回路チップ形態で液晶表示板組立体 300 上に直接装着することができ、可撓性印刷回路フィルム (図示せず) 上に装着されて T C P 形態で液晶表示板組立体 300 に付着することもでき、また、別途の印刷回路基板 (図示せず) 上に装着することもできる。これとは異なって、これら駆動装置 (500、600、800) が信号線 ($G_1 - G_n$ 、 $D_1 - D_m$) 及び薄膜トランジスタスイッチング素子 Q などと共に液晶表示板組立体 300 に集積することもできる。また、駆動装置 (400、500、600、800) は単一チップで集積することもでき、この場合、これらのうちの少なくとも 1 つ又はこれらを構成する少なくとも 1 つの回路素子が単一チップの外側にあってもよい。

30

【0032】

以下ではこのような液晶表示装置の動作について詳細に説明する。

【0033】

信号制御部 600 は外部のグラフィック制御器 (図示せず) から入力映像信号 (R 、 G 、 B) 及びその表示を制御する入力制御信号の入力を受ける。入力制御信号の例としては垂直同期信号 V_{sync} と水平同期信号 H_{sync} 、メインクロック $MCLK$ 、データイネーブル信号 DE などがある。

【0034】

信号制御部 600 は入力映像信号 (R 、 G 、 B) と入力制御信号に基づいて入力映像信号 (R 、 G 、 B) を液晶表示板組立体 300 の動作条件に合わせて適切に処理し、ゲート制御信号 $CONT1$ 及びデータ制御信号 $CONT2$ を生成した後、ゲート制御信号 $CONT1$ をゲート駆動部 400 に出力し、データ制御信号 $CONT2$ と処理したデジタル映像信号 DAT をデータ駆動部 500 に出力する。

40

【0035】

ゲート制御信号 $CONT1$ は走査開始を指示する走査開始信号 STV とゲートオン電圧 V_{on} の出力周期を制御する少なくとも 1 つのクロック信号を含む。ゲート制御信号 $CONT1$ はまたゲートオン電圧 V_{on} の持続時間を限定する出力イネーブル信号 OE を更にも含むことができる。

50

【 0 0 3 6 】

データ制御信号CONT2は1行(束)の画素PXに対する映像データの伝送開始を知らせる水平同期開始信号STHと、データ線(D₁ - D_m)にデータ信号の印加を命令するロード信号LOAD及びデータクロック信号CLKを含む。データ制御信号CONT2はまた共通電圧Vcomに対するデータ信号の電圧極性(以下、“共通電圧に対するデータ信号の電圧極性”略して“データ信号の極性”と言う)を反転させる反転信号RVSを更に含むことができる。

【 0 0 3 7 】

信号制御部600からのデータ制御信号CONT2によってデータ駆動部500は1行(束)の画素PXに対するデジタル映像信号DATを受信し、各デジタル映像信号DAT 10
に対応する階調電圧を選択することでデジタル映像信号DATをアナログデータ信号に変換した後、これを対応するデータ線(D₁ - D_m)に印加する。

【 0 0 3 8 】

ゲート駆動部400は、信号制御部600からのゲート制御信号CONT1によってゲートオン電圧Vonをゲート線(G₁ - G_n)に印加して、このゲート線(G₁ - G_n)
に連結されたスイッチング素子Qを導通させる。その結果、データ線(D₁ - D_m)に印加されたデータ信号が導通したスイッチング素子Qを通じて対応する画素PXに印加される。

【 0 0 3 9 】

画素PXに印加されたデータ信号の電圧と共通電圧Vcomの差は液晶キャパシタC1
cの充電電圧、つまり、画素電圧として現れる。液晶分子は画素電圧の大きさに応じてその配列を異ならせ、それによって液晶層3を通過する光の偏光が変化する。このような偏光の変化は表示板組立体300に付着された偏光子によって光の透過率変化として現れる。
。

【 0 0 4 0 】

1水平周期(“1H”とも言い、水平同期信号Hsync及びデータイネーブル信号DEの一周期と同一)を単位としてこのような過程を繰り返すことによって、全てのゲート線(G₁ - G_n)に対して順次にゲートオン電圧Vonを印加し、全ての画素PXにデータ信号を印加して1つのフレームの映像を表示する。

【 0 0 4 1 】

1つのフレームが終了すると次のフレームが開始され、各画素PXに印加されるデータ信号の極性が直前フレームにおける極性と反対になるようにデータ駆動部500に印加される反転信号RVSの状態が制御される(“フレーム反転”)。この時、1つのフレーム内でも反転信号RVSの特性に応じて1つのデータ線を通じて流れるデータ信号の極性が変わったり(例：行反転、点反転)、1つの画素行に印加されるデータ信号の極性も互いに異なったり(例：列反転、点反転)することがある。

【 0 0 4 2 】

次に、本発明の液晶表示装置の一実施例によるゲート駆動部について図3乃至図5を参照して更に詳しく説明する。

【 0 0 4 3 】

図3は、本発明の一実施例によるゲート駆動部のブロック図である。図4は、図3に示したゲート駆動部用シフトレジスタのj番目ステージの回路図の一例であり、図5は、図3に示したゲート駆動部の信号波形図である。

【 0 0 4 4 】

図3に示したゲート駆動部400は、一列に配列されてゲート線(G₁ - G_n)にそれぞれ連結されている複数のステージ410を含むシフトレジスタ400aで構成され、走査開始信号STV、初期化信号INT、複数のクロック信号(CLK1、CLK2)及びゲートオフ電圧Voffが入力される。各ゲート線(G₁ - G_n)の端にはNMOSトランジスタT14が連結され、ゲートオフ電圧Voffが入力される。

【 0 0 4 5 】

10

20

30

40

50

各ステージ410は、セット端子S、ゲート電圧端子GV、一对のクロック端子(CK1、CK2)、リセット端子R、フレームリセット端子FR、そしてゲート出力端子OUT1及びキャリア出力端子OUT2を有している。ただし、最後のダミーステージはリセット端子Rとフレームリセット端子FRを有していない。

【0046】

各ステージ、例えば、j番目ステージST_jのセット端子Sには前段ステージST_{j-1}のキャリア出力、つまり、前段キャリア出力Cout(j-1)が、リセット端子Rには後端ステージST_{j+1}のゲート出力、つまり、後端ゲート出力Gout(j+1)が入力され、クロック端子(CK1、CK2)にはクロック信号(CLK1、CLK2)が入力され、ゲート電圧端子GVにはゲートオフ電圧Voffが入力される。ゲート出力端子OUT1はゲート出力Gout(j)を出力し、キャリア出力端子OUT2はキャリア出力Cout(j)を出力する。

10

【0047】

但し、シフトレジスタ400aの第1ステージには前段キャリア出力の代わりに走査開始信号STVが入力される。また、j番目ステージST_jのクロック端子CK1にクロック信号CLK1が、クロック端子CK2にクロック信号CLK2が入力される場合、これに隣接した(j-1)番目及び(j+1)番目ステージ(ST_{j-1}、ST_{j+1})のクロック端子CK1にはクロック信号CLK2が、クロック端子CK2にはクロック信号CLK1が入力される。

【0048】

各クロック信号(CLK1、CLK2)は画素のスイッチング素子Qを駆動できるように電圧レベルがハイである場合はゲートオン電圧Vonと同一であり、ローである場合にはゲートオフ電圧Voffと同一である。図5に示したように、各クロック信号(CLK1、CLK2)はデューティ比が50%であり、2つのクロック信号(CLK1、CLK2)の位相差は180°であり得る。

20

【0049】

図4を参照すると、本発明の一実施例によるゲート駆動部400の各ステージ、例えば、j番目ステージは、図4に示したように入力部420、プルアップ駆動部430、プルダウン駆動部440及び出力部450を含む。これらは少なくとも1つのNMOSトランジスタ(T1-T15)を含み、プルアップ駆動部430と出力部450はキャパシタ(C1-C3)を更に含む。しかし、NMOSトランジスタの代わりにPMOSトランジスタを使用することもできる。また、キャパシタ(C1-C3)は実際に工程時に形成されるゲートとドレイン/ソース間寄生容量であり得る。

30

【0050】

入力部420はセット端子Sとゲート電圧端子GVに順次に直列に連結されている3個のトランジスタ(T11、T10、T5)を含む。トランジスタ(T11、T5)のゲートはクロック端子CK2に連結され、トランジスタT10のゲートはクロック端子CK1に連結されている。トランジスタT11とトランジスタT10の間の接点は接点J1に連結され、トランジスタT10とトランジスタT5の間の接点は接点J2に連結されている。

40

【0051】

プルアップ駆動部430は、セット端子Sと接点J1の間に連結されているトランジスタT4とクロック端子CK1と接点J3の間に連結されているトランジスタT12、そしてクロック端子CK1と接点J4の間に連結されているトランジスタT7を含む。トランジスタT4のゲートとドレインはセット端子Sに共通に連結され、ソースは接点J1に連結され、トランジスタT12のゲートとドレインはクロック端子CK1に共通に連結され、ソースは接点J3に連結されている。トランジスタT7のゲートは接点J3に連結されると共にキャパシタC1を通じてクロック端子CK1に連結され、ドレインはクロック端子CK1に、ソースは接点J4に連結され、接点J3と接点J4の間にキャパシタC2が連結されている。

50

【 0 0 5 2 】

プルダウン駆動部 4 4 0 は、ゲート電圧端子 G V に共通に連結されるソースを通じてゲートオフ電圧 V_{off} の入力を受けてドレインを通過して接点 (J 1、J 2、J 3、J 4) に出力する複数のトランジスタ (T 6、T 9、T 1 3、T 8、T 3、T 2) を含む。トランジスタ T 6 のゲートはフレームリセット端子 F R に、ドレインは接点 J 1 に連結され、トランジスタ T 9 のゲートはリセット端子 R に、ドレインは接点 J 1 に連結され、トランジスタ (T 1 3、T 8) のゲートは接点 J 2 に共通に連結され、ドレインはそれぞれ接点 (J 3、J 4) に連結されている。トランジスタ T 3 のゲートは接点 J 4 に、トランジスタ T 2 のゲートはリセット端子 R に連結され、2 つのトランジスタ (T 3、T 2) のドレインは接点 J 2 に連結されている。

10

【 0 0 5 3 】

出力部 4 5 0 は、ドレインとソースとがそれぞれクロック端子 C K 1 とゲート及びキャリア出力端子 (O U T 1、O U T 2) との間に連結され、ゲートが接点 J 1 に連結されている一対のトランジスタ (T 1、T 1 5) と、トランジスタ T 1 のゲートとソースの間、つまり、接点 J 1 と接点 J 2 の間に連結されているキャパシタ C 3 を含む。トランジスタ T 1 のソースは接点 J 2 に連結されている。

【 0 0 5 4 】

以下では、このようなステージの動作について説明する。

【 0 0 5 5 】

説明の便宜のためにクロック信号 (C L K 1、C L K 2) のハイレベルに該当する電圧の大きさはゲートオン電圧 V_{on} と同一で高電圧と言ひ、クロック信号 (C L K 1、C L K 2) のローレベルに該当する電圧の大きさはゲートオフ電圧 V_{off} と同一で低電圧と言う。

20

【 0 0 5 6 】

まず、クロック信号 C L K 2 及び前段キャリア出力 C o u t (j - 1) がハイになると、トランジスタ (T 1 1、T 5) とトランジスタ T 4 が導通する。その結果、2 つのトランジスタ (T 1 1、T 4) は高電圧を接点 J 1 に伝達し、トランジスタ T 5 は低電圧を接点 J 2 に伝達する。これによってトランジスタ (T 1、T 1 5) が導通してクロック信号 C L K 1 がゲート及びキャリア出力端子 (O U T 1、O U T 2) に出力されるが、この時、接点 J 2 の電圧とクロック信号 C L K 1 が全て低電圧であるので、ゲート及びキャリア出力電圧 [G o u t (j)、C o u t (j)] は低電圧になる。これと同時に、キャパシタ C 3 は高電圧と低電圧の差に相当する大きさの電圧を充電する。

30

【 0 0 5 7 】

この時、クロック信号 C L K 1 及び後端ゲート出力 G o u t (j + 1) はローで、接点 J 2 もローであるので、これらにゲートが連結されているトランジスタ (T 1 0、T 9、T 1 2、T 1 3、T 8、T 2) は全てオフ状態である。

【 0 0 5 8 】

次いで、クロック信号 C L K 2 がローになるとトランジスタ (T 1 1、T 5) が遮断され、これと同時にクロック信号 C L K 1 がハイになるとトランジスタ T 1 の出力電圧及び接点 J 2 の電圧が高電圧となる。この時、トランジスタ T 1 0 のゲートには高電圧が印加されるが、接点 J 2 に連結されているソースの電位がまた同一な高電圧であるので、ゲートソース間の電位差が 0 になってトランジスタ T 1 0 は遮断状態を維持する。従って、接点 J 1 は浮遊状態になり、そのためにキャパシタ C 3 によって高電圧だけ電位が更に上昇する。

40

【 0 0 5 9 】

一方、クロック信号 C L K 1 及び接点 J 2 の電位が高電圧であるので、トランジスタ (T 1 2、T 1 3、T 8) が導通する。この状態でトランジスタ T 1 2 とトランジスタ T 1 3 が高電圧と低電圧の間で直列に連結され、そのために接点 J 3 の電位は2 つのトランジスタ (T 1 2、T 1 3) の導通時の抵抗状態の抵抗値によって分圧された電圧値を有する。しかし、トランジスタ T 1 3 の導通時の抵抗状態の抵抗値がトランジスタ

50

T 1 2 の導通時の抵抗状態の抵抗値に比べて非常に大きく、例えば約 1 0 , 0 0 0 倍程度に設定されているとすると接点 J 3 の電圧は高電圧とほとんど同一である。これにより、トランジスタ T 7 が導通してトランジスタ T 8 と直列に連結され、そのために接点 J 4 の電位は 2 つのトランジスタ (T 7 、 T 8) の導通時の抵抗状態の抵抗値によって分圧された電圧値を有する。この時、2 つのトランジスタ (T 7 、 T 8) の抵抗状態の抵抗値がほとんど同一に設定されていると接点 J 4 の電位は高電圧と低電圧の中間値を有し、それによってトランジスタ T 3 は遮断状態を維持する。この時、後段ゲート出力 G o u t (j + 1) が依然としてローであるので、トランジスタ (T 9 、 T 2) も遮断状態を維持する。従って、ゲート及びキャリア出力端子 (O U T 1 、 O U T 2) はクロック信号 C L K 1 にのみ連結され、低電圧とは遮断されて高電圧を出力する。

10

【 0 0 6 0 】

一方、キャパシタ C 1 とキャパシタ C 2 は両端の電位差に相当する電圧をそれぞれ充電するが、接点 J 3 の電圧は接点 J 5 の電圧より低い。

【 0 0 6 1 】

次いで、後段ゲート出力 G o u t (j + 1) 及びクロック信号 C L K 2 がハイになってクロック信号 C L K 1 がローになると、トランジスタ (T 9 、 T 2) が導通して接点 (J 1 、 J 2) に低電圧を伝達する。この時、接点 J 1 の電圧はキャパシタ C 3 を放電しながら低電圧に下がるが、キャパシタ C 3 の放電時間によって低電圧に完全に下がりきるにはある程度の時間を要する。従って、2 つのトランジスタ (T 1 、 T 1 5) は後段ゲート出力 G o u t (j + 1) がハイになってもしばらく間の導通状態を維持し、そのためにゲート及びキャリア出力端子 (O U T 1 、 O U T 2) がクロック信号 C L K 1 と連結されて低電圧を出力する。次いで、キャパシタ C 3 が完全放電されて接点 J 1 の電位が低電圧に至るとトランジスタ T 1 5 が遮断されてキャリア出力端子 O U T 2 がクロック信号 C L K 1 と遮断されるので、キャリア出力 C o u t (j) は浮遊状態になって低電圧を維持する。これと同時に、ゲート出力端子 O U T 1 はトランジスタ T 1 が遮断されてもトランジスタ T 2 を通じて低電圧と連結されるので、低電圧を出力し続ける。この時、後段ステージ S T _{j + 1} のゲート出力 G o u t (j + 1) が前段ゲート線 G _j に連結されたトランジスタ T 1 4 に印加されてトランジスタ T 1 4 は導通され、それによってゲートオフ電圧 V o f f をゲート線 G _j に出力する。その結果、ゲート線 G _j は低電圧に更に一度固定される。

20

30

【 0 0 6 2 】

一方、トランジスタ (T 1 2 、 T 1 3) が遮断されるので、接点 J 3 が浮遊状態となる。また、接点 J 5 の電圧が接点 J 4 の電圧より低くなるが、キャパシタ C 1 によって接点 J 3 の電圧が接点 J 5 の電圧より低い状態を維持するためにトランジスタ T 7 は遮断される。これと同時に、トランジスタ T 8 も遮断状態になるので、接点 J 4 の電圧もその分低くなってトランジスタ T 3 も遮断状態を維持する。また、トランジスタ T 1 0 はゲートがクロック信号 C L K 1 の低電圧に連結され、接点 J 2 の電圧もローであるので、遮断状態を維持する。

【 0 0 6 3 】

次に、クロック信号 C L K 1 がハイになるとトランジスタ (T 1 2 、 T 7) が導通され、接点 J 4 の電圧が上昇してトランジスタ T 3 を導通させて低電圧を接点 J 2 に伝達するので、ゲート出力端子 O U T 1 は低電圧を出力し続ける。つまり、後段ゲート出力 G o u t (j + 1) の出力がローであっても接点 J 2 の電圧を低電圧にする。

40

【 0 0 6 4 】

一方、トランジスタ T 1 0 のゲートがクロック信号 C L K 1 の高電圧に連結され、接点 J 2 の電圧が低電圧であるので、導通して接点 J 2 の低電圧を接点 J 1 に伝達する。一方、2 つのトランジスタ (T 1 、 T 1 5) のドレインにはクロック端子 C K 1 が連結されていてクロック信号 C L K 1 が継続して印加される。特に、トランジスタ T 1 は他のトランジスタに比べて相対的に大きく作るが、これによってゲートドレイン間の寄生容量が大きくてドレインの電圧変化がゲート電圧に影響を与えることがある。即ち、クロッ

50

ク信号CLK1がハイになる時、ゲートドレイン間寄生容量のためにゲート電圧が上がってトランジスタT1が導通することがある。従って、接点J2の低電圧を接点J1に伝達することによってトランジスタT1のゲート電圧を低電圧に維持してトランジスタT1が導通することを防止する。

【0065】

その後、前段キャリア出力Cout(j-1)がハイになるまで接点J1の電圧は低電圧を維持し、接点J2の電圧はクロック信号CLK1がハイでクロック信号CLK2がローである時はトランジスタT3を通じて低電圧になり、その反対の場合にはトランジスタT5を通じて低電圧を維持する。

【0066】

一方、トランジスタT6は最後のダミーステージST_{n+1}で発生する初期化信号INTの入力を受けてゲートオフ電圧Voffを接点J1に伝達して接点J1の電圧を更に一度低電圧に設定する。

【0067】

このような方式で、ステージ410は、前段キャリア信号Cout(j-1)及び後段ゲート信号Gout(j+1)に基づき、クロック信号(CLK1、CLK2)に同期してキャリア信号Cout(j)及びゲート信号Gout(j)を生成する。

【0068】

次に、図6乃至図8を参照して本発明の一実施例によるゲートオン電圧生成部についてより詳しく説明する。

【0069】

図6は本発明の一実施例によるゲートオン電圧生成部の回路図の一例であり、図7は従来技術によるゲートオン電圧生成部を示す図面であり、図8は本発明の一実施例によるゲートオン電圧生成部と従来技術によるゲートオン電圧生成部のゲートオン電圧の波形を比較する図面である。

【0070】

図6を参照すると、本実施例によるゲートオン電圧生成部710は基準電圧AVDDと接地電圧の間に連結されている2つの抵抗(R1、R2)、2つの抵抗(R1、R2)の接点に連結されている電圧フォロワ、そして電荷ポンプ回路711を含む。

【0071】

電荷ポンプ回路711は電圧フォロワVFとゲートオン電圧出力端子GVOの間に連結されている複数の第1乃至第4ダイオード(d1-d4)、そして第1乃至第4ダイオード(d1-d4)の間に一端が連結されている第1乃至第3キャパシタ(C1、C2、C3)と第4ダイオードd4とゲートオン電圧出力端子GVOの間に一端が連結されている第4キャパシタを含む。第1及び第3キャパシタ(C1、C3)の他端はスイッチング電圧SWの入力を受け、第2及び第4キャパシタ(C2、C4)の他端は基準電圧AVDDの入力を受ける。

【0072】

この時、例えば、ゲートオン電圧Vonの大きさは約2.8Vであり、ゲートオフ電圧Voffの大きさは約-1.0Vである。また、基準電圧AVDDは1.2Vであり、スイッチング電圧SWは0Vと1.2Vの間の値を有する周期関数である。

【0073】

以下、このような値を一例にしてゲートオン電圧Vonを生成する過程を説明する。

【0074】

ダイオード(d1-d4)のしきい電圧は一般に0.5V乃至0.7V程度であるが、計算の便宜のために0Vと仮定する。つまり、線形回路であるとして、後の計算結果で4つのダイオード(d1-d4)のしきい電圧の合計である2.0乃至2.8Vを引けばよい。

【0075】

一方、2つの抵抗(R1、R2)の抵抗値は同一であり、これによって基準電圧AVD

10

20

30

40

50

Dは2つの抵抗(R1、R2)によって半分になって電圧フォロワVFに6Vが伝達される。

【0076】

電圧フォロワVFはこの値をそのままダイオードd1のアノード端子に伝達し、しきい電圧を0Vに仮定したので、全てのノード(N1 - N4)の電圧は6Vとなる。

【0077】

この時、スイッチング電圧SWは0Vであり、各キャパシタ(C1 - C4)にかかる電圧はノード(N1 - N4)を基準に6V、-6V、6V及び-6Vとなる。

【0078】

次いで、スイッチング電圧SWが12Vになると、第1及び第3キャパシタ(C1、C3)の他端が12Vに変わりながら第1ノードN1と第3ノードN3の電圧は18Vに変化する。また、第1ノードN1の電圧と第3ノードN3の電圧がそのまま第2ノードN2と第4ノードN4にそれぞれ伝達されて第2ノードN2と第4ノードN4の電圧もまた18Vとなる。

10

【0079】

次に、スイッチング電圧SWが0Vになると、第1ノードN1は6Vに下がりながら第2ダイオードd2が遮断される。この時、第3ノードN3もまた電圧が低下するが、第2ノードN2の電圧である18Vが伝達されて18Vを維持する。この時、第4ダイオードd4は第3ノードN3の電圧の一時的な電圧降下によって遮断されて第4キャパシタC4は浮遊状態になって直前の電圧を維持する。

20

【0080】

次に、スイッチング電圧SWが12Vになると第1ノードN1の電圧は18Vに、第3ノードN3の電圧は直前の18Vと12Vが加えられて30Vになって第4ダイオードd4が導通し、この電圧が第4ノードN4に伝達されてゲートオン電圧Vonは30Vを出力する。

【0081】

再び、スイッチング電圧SWが0Vになると第3ノードN3の電圧は18Vに変わりながら第4ダイオードd4のアノード電圧がカソード電圧より低くなって遮断され、それによって第4キャパシタC4が浮遊状態になって直前の電圧の30Vを出力し続ける。

【0082】

結果として、ダイオード(d1 - d4)のしきい電圧の合計である2.0V乃至2.8Vを引けば27.2V乃至28Vとなる。

30

【0083】

このように生成されたゲートオン電圧Von及びゲートオフ電圧Voffは上述したようにクロック信号生成部750に入力され、クロック信号生成部750はゲート電圧(Von、Voff)に基づいてクロック信号(CLK1、CLK2)を生成してゲート駆動部400に出力する。

【0084】

一方、図7を参照すると従来技術によるゲートオン電圧生成部はダイオード(d5 - d8)とキャパシタ(C5 - C8)からなる電荷ポンプ回路712が本発明の一実施例によるゲートオン電圧生成部710と同一である。

40

【0085】

しかし、従来技術では、基準電圧AVDDが抵抗R3を通じて電圧降下された後、本発明の一実施例によるゲートオン電圧生成部710とは異なって直接ダイオードd5のアノードに入力される。

【0086】

これによって負荷の変動がある場合に、電荷ポンプ回路712の入力端、つまり、第5ダイオードd5にそのまま影響を与え、再びゲートオン電圧Vonが増加する現象が発生する。これについて図8を参照して詳しく説明する。

【0087】

50

図 8 に示すクロック信号 CLK は 2 つのクロック信号 (CLK 1、CLK 2) のうちのいずれか 1 つである。

【 0 0 8 8 】

図示したように、フレームとフレームの間にはクロック信号 CLK が出力されないブランク時間 BT が存在し、この時間にはクロック信号生成部 7 5 0 とゲート駆動部 4 0 0 が動作しないが、ゲートオン電圧生成部 7 1 0 と他の駆動回路 (4 0 0、7 5 0) との断絶が一時的に起こる。

【 0 0 8 9 】

図 7 に示した回路は基準電圧 AVDD から電荷ポンプ回路 7 1 2 を経てゲートオン電圧出力端子 GVO に流れる電流経路を有する。しかし、ブランク時間 BT には電流の流れのない状態になって、基準電圧 AVDD は抵抗 R 3 での電圧降下がなくそのままダイオード d 5 のアノードに伝達される。しかし、この時にも電荷ポンプ回路 7 1 2 は、スイッチング電圧 SW が続けて印加されてゲートオン電圧 Vonc を生成し、ブランク時間 BT 以外の時間に生成されるゲートオン電圧 Vonc に比べて大きい電圧を生成する。

10

【 0 0 9 0 】

つまり、図 6 を参照して説明したように、電荷ポンプ回路 7 1 1 に 6 V が入力される時に 3 0 V を生成するので、図 7 に示した電荷ポンプ回路 7 1 2 に 1 2 V が入力されるとこれに 6 V が加えられた 3 6 V を生成する。これによって、ゲートオン電圧生成部が動作仕様の許容限界値にほとんど近接する、あるいは動作仕様の許容限界値を超えるゲートオン電圧 Vonc を出力して寿命短縮を招く。また、図 8 に点線で表示したようにゲートオン電圧 Vonc に基づいて生成されるクロック信号 CLK もまた許容限界値を超え、ゲート駆動部 4 0 0 のトランジスタ (T 1 - T 1 5) とスイッチング素子 Q に過剰のストレスを与えて寿命を短縮させることがある。

20

【 0 0 9 1 】

しかし、本発明の一実施例によるゲートオン電圧生成部 7 1 0 は電荷ポンプ回路 7 1 1 の前段に電圧フォロワ VF を置いて負荷の変動による影響を遮断する。つまり、電圧フォロワ VF はほぼ入力インピーダンスが無限大で出力インピーダンスが 0 であるので、電圧フォロワ VF の前後を分離する役割を果たして常に電荷ポンプ回路 7 1 1 には、一定の電圧、つまり、上記で例に挙げた 6 V が入力される。従って、ゲートオン電圧 Von は、許容限界値に対して多くの余裕を有して出力され、ブランク時間 BT で測定した結果、約 1 . 5 V 程度だけ増加することが明らかになった。

30

【 0 0 9 2 】

また、図 7 に示した抵抗 R 3 は基準電圧 AVDD と電荷ポンプ回路 7 1 2 の間に直列に連結されるため、6 V の電圧降下を作るための抵抗値は選択の幅が大きい。例えば、抵抗 R 3 の抵抗値として現在 3 0 0 (ohm) を使用し、この抵抗 R 3 には 2 0 m A の電流が流れて 1 2 0 m W の電力が消費される。また、これは許容限界値である 1 0 0 m W を超えるもので、抵抗 R 3 自体にも過剰のストレスを与える。

【 0 0 9 3 】

しかし、図 6 に示した本発明の一実施例では 2 つの抵抗 (R 1、R 2) の抵抗値が同一であればよいので、抵抗 (R 1、R 2) の選択が比較的に自由である。つまり、2 つの抵抗 (R 1、R 2) の抵抗値が 3 6 0 以上であれば 1 0 0 m W の許容限界値に入るために選択の幅が広く、抵抗にかかるストレスを減らすことができる。

40

【 0 0 9 4 】

以上、本発明を実施するための最良の形態について説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

【 図面の簡単な説明 】

【 0 0 9 5 】

【 図 1 】 本発明の一実施例による液晶表示装置のブロック図である。

【 図 2 】 本発明の一実施例による液晶表示装置の 1 つの画素に対する等価回路図である。

50

【図 3】本発明の一実施例によるゲート駆動部のブロック図である。

【図 4】図 3 に示したゲート駆動部用シフトレジスタの j 番目ステージの回路図の一例である。

【図 5】図 3 に示したゲート駆動部の信号波形図である。

【図 6】図 1 に示したゲート電圧生成部でゲートオン電圧生成部の回路図の一例である。

【図 7】従来技術によるゲートオン電圧生成部を示す図面である。

【図 8】本発明の一実施例によるゲートオン電圧生成部と従来技術によるゲートオン電圧生成部のゲートオン電圧の波形を比較する図面である。

【符号の説明】

【0096】

10

3 液晶層

100 下部表示板

191 画素電極

200 上部表示板

230 色フィルター

270 共通電極

300 液晶表示板組立体

400 ゲート駆動部

400 a シフトレジスタ

410 ステージ

20

420 入力部

430 プルアップ駆動部

440 プルダウン駆動部

450 出力部

500 データ駆動部

600 信号制御部

700 ゲート電圧生成部

710 ゲートオン電圧生成部

711、712 電荷ポンプ回路

750 クロック信号生成部

30

800 階調電圧生成部

AVDD 基準電圧

R、G、B 入力映像データ

DE データイネーブル信号

MCLK メインクロック

Hsync 水平同期信号

Vsync 垂直同期信号

CONT1 ゲート制御信号

CONT2 データ制御信号

DAT デジタル映像信号

40

PX 画素

Clc 液晶キャパシタ

Cst ストレージキャパシタ

Q スイッチング素子

STV 走査開始信号

INT 初期化信号

CLK、CLK1、CLK2 クロック信号

CK1、CK2 クロック端子


S セット端子

R リセット端子


50

- FR フレームリセット端子
- GV ゲート電圧端子
- GVO ゲートオン電圧出力端子
- OUT1 ゲート出力端子
- OUT2 キャリー出力端子
- Von、Vonc ゲートオン電圧
- Voff ゲートオフ電圧
- VF 電圧フォロワ
- SW スイッチング電圧
- BT ブランク時間


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 7 】



【 図 6 】



【 図 8 】



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
 G 0 9 G 3/20 6 2 3 C
 G 0 2 F 1/133 5 5 0

(72)発明者 成 煥 俊
 大韓民国 忠清南道 天安市 雙龍2洞 ウォルボンイルソンアパート 509棟 501号

(72)発明者 全 明 河
 大韓民国 忠清南道 天安市 斗亭洞 1945番地 203号

(72)発明者 權 赫 泰
 大韓民国 大邱市 南区 大明洞 2564-32

(72)発明者 朴 佼 ヒョン
 大韓民国 大邱市 壽城区 池山洞 1073-1

Fターム(参考) 2H093 NA16 NA32 NA33 NA53 NC03 NC09 NC11 NC22 NC34 NC35
 ND31
 5C006 AA22 AC22 BB16 BC03 BC06 BC11 BF25 BF36 BF37 BF43
 BF46 BF49 FA26 GA01
 5C080 AA10 BB05 CC03 DD30 FF07 FF11 JJ02 JJ03 JJ04 JJ06

| | | | |
|----------------|---|---------|------------|
| 专利名称(译) | 用于液晶显示装置的驱动装置和包括该驱动装置的液晶显示装置 | | |
| 公开(公告)号 | JP2008310317A | 公开(公告)日 | 2008-12-25 |
| 申请号 | JP2008152226 | 申请日 | 2008-06-10 |
| [标]申请(专利权)人(译) | 三星电子株式会社 | | |
| 申请(专利权)人(译) | 三星电子株式会社 | | |
| [标]发明人 | 南ヒョン祐 成煥俊 全明河 權赫泰 朴俊ヒョン | | |
| 发明人 | 南ヒョン祐 成煥俊 全明河 權赫泰 朴俊ヒョン | | |
| IPC分类号 | G09G3/36 G09G3/20 G02F1/133 | | |
| CPC分类号 | G11C19/184 G09G3/3648 G09G3/3677 G09G3/3696 G09G2310/0286 G09G2310/06 G09G2330/04 | | |
| FI分类号 | G09G3/36 G09G3/20.612.D G09G3/20.612.E G09G3/20.612.K G09G3/20.622.C G09G3/20.623.C G02F1/133.550 G11C19/00 G11C19/00.J G11C19/28.D G11C19/28.230 | | |
| F-TERM分类号 | 2H093/NA16 2H093/NA32 2H093/NA33 2H093/NA53 2H093/NC03 2H093/NC09 2H093/NC11 2H093/NC22 2H093/NC34 2H093/NC35 2H093/ND31 5C006/AA22 5C006/AC22 5C006/BB16 5C006/BC03 5C006/BC06 5C006/BC11 5C006/BF25 5C006/BF36 5C006/BF37 5C006/BF43 5C006/BF46 5C006/BF49 5C006/FA26 5C006/GA01 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD30 5C080/FF07 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 2H193/ZA04 2H193/ZC02 2H193/ZC15 2H193/ZD23 2H193/ZF03 5B074/AA10 5B074/CA01 5B074/DA03 5B074/EA01 | | |
| 优先权 | 1020070059333 2007-06-18 KR | | |
| 外部链接 | Espacenet | | |

摘要(译)

要解决的问题：提供满足栅极电压产生部分的操作规范的液晶显示器的驱动单元，以及包含该驱动单元的液晶显示器。解决方案：用于本发明的液晶显示器的该驱动单元设置有用于产生栅极导通电压的栅极导通电压产生部分，以及用于产生栅极截止电压的栅极截止电压产生部分，栅极 - 电压产生部分包括连接在规定的参考电压和接地电压之间的第一和第二电阻，连接在第一电阻和第二电阻之间的电压跟随器，连接到电压跟随器的输出端的电荷泵电路，以及栅极导通电压输出端子连接到电荷泵电路。通过将电压跟随器设置在电荷泵电路的前级中以防止由负载的波动引起的影响，防止栅极导通电压在空白时间中突然升高。通过将参考电压分配通过具有相同电阻值的两个电阻，也可以使施加在电阻上的应力最小化。

