

(19)日本国特許庁 ( J P )

# (12) 公開特許公報 ( A )

(11)特許出願公開番号

特開2002 - 23708

( P2002 - 23708A )

(43)公開日 平成14年1月25日 (2002.1.25)

| (51) Int. Cl <sup>7</sup> | 識別記号 | F I           | テ-マ-ト* ( 参考 ) |
|---------------------------|------|---------------|---------------|
| G 0 9 G 3/36              |      | G 0 9 G 3/36  | 2 H 0 9 3     |
| G 0 2 F 1/133             | 550  | G 0 2 F 1/133 | 5 C 0 0 6     |
| G 0 9 G 3/20              | 611  | G 0 9 G 3/20  | 5 C 0 8 0     |
|                           | 623  |               | 623 L         |

審査請求 未請求 請求項の数 10 O L ( 全 7 数 )

(21)出願番号 特願2000 - 209116(P2000 - 209116)  
 (22)出願日 平成12年7月10日(2000.7.10)

(71)出願人 000005821  
 松下電器産業株式会社  
 大阪府門真市大字門真1006番地  
 (72)発明者 河島 秀弥  
 大阪府門真市大字門真1006番地 松下電器  
 産業株式会社内  
 (74)代理人 100092794  
 弁理士 松田 正道


最終頁に続く

(54)【発明の名称】 駆動回路、表示装置および駆動方法

### (57)【要約】

【課題】 スイッチング素子と画素電極とをマトリクス状に有するアクティブマトリクスを用いて、液晶などの表示材料を交流駆動する表示装置において駆動電力を低減するためには、周辺回路に電位変調回路等を追加する必要があり、回路規模が大きくなっていった。

【解決手段】 画像信号配線からの給電を受け、画像信号の電位をサンプリングするC MOS構成の半導体スイッチング素子と、前記C - MOS構成の半導体スイッチング素子のPチャンネルトランジスタおよびNチャンネルトランジスタのそれぞれのゲート電極と前記画像信号配線との間に設けられた容量とを備えたことを特徴とする駆動回路。



- 8 . . . . . 走査信号配線
- 9 . . . . . 画像信号配線
- 10 . . . . . TFT
- 11 . . . . . NチャンネルTFT
- 12 . . . . . PチャンネルTFT
- 13 . . . . . 外部入力信号配線
- 14 . . . . . NチャンネルTFTゲート配線
- 15 . . . . . PチャンネルTFTゲート配線
- 16 . . . . . 画素TFTゲート・ソース間容量Cgs
- 17 . . . . . PチャンネルTFTゲート・ソース間容量Cgsp
- 18 . . . . . NチャンネルTFTゲート・ソース間容量Cgsn
- 19 . . . . . 液晶容量Clc
- 20 . . . . . 画素TFTのゲート電極と画素電極間の寄生容量Cgd
- 30 . . . . . 対向電極
- 31 . . . . . 画素電極

## 【特許請求の範囲】

【請求項 1】 所定の入力信号の給電を受け、前記入力信号の電位をサンプリングして画像信号の電位として画像信号配線に出力する C-MOS 構成の半導体スイッチング素子と、前記 C-MOS 構成の半導体スイッチング素子の P チャネルトランジスタおよび N チャネルトランジスタのそれぞれのゲート電極と前記画像信号配線との間にそれぞれ設けられた容量とを備えたことを特徴とする駆動回路。

【請求項 2】 請求項 1 に記載の駆動回路と、前記画像信号配線と互いに交差して、複数の格子領域を形成する走査信号配線と、前記複数の格子領域上にマトリクス状に配置された、前記走査信号配線と前記画像信号配線とからの給電を受ける半導体スイッチング素子と、前記複数の格子領域上にマトリクス状に配置された、前記半導体スイッチング素子を介して、前記画像信号配線から供給される信号を表示材料に印加するための画素電極と、前記画素電極と対向して前記表示材料を保持する対向電極とを備え、前記画素電極に印加される信号の電位と前記対向電極の電位との差は、前記所定の入力信号の電位と前記対向電極の電位との差より大きいことを特徴とする表示装置。

【請求項 3】 請求項 2 に記載の表示装置の駆動方法であって、前記 C-MOS 構成の半導体スイッチング素子の P チャネルトランジスタおよび N チャネルトランジスタのそれぞれのゲート電極の電位を、それぞれ独立したタイミングで変化させることにより、前記画像信号の電位を変化させて前記画素電極に信号を印加する工程を備えたことを特徴とする表示装置の駆動方法。

【請求項 4】 前記 C-MOS 構成の半導体スイッチング素子の P チャネルトランジスタと N チャネルトランジスタとは、同時にはオン状態にならないことを特徴とする請求項 3 に記載の駆動回路の駆動方法。

【請求項 5】 前記 C-MOS 構成の半導体スイッチング素子に入力される画像信号の電圧の極性は、表示画面の 1 フィールド毎もしくは 1 走査線毎に反転することを特徴とする請求項 4 または 5 に記載の駆動回路の駆動方法。

【請求項 6】 前記画像信号の電圧の絶対値は、前記極性毎に異なることを特徴とする請求項 5 に記載の駆動回路の駆動方法。

【請求項 7】 前記 C-MOS 構成の半導体スイッチング素子の P チャネルトランジスタがオン期間の前記画像信号の電位を  $V_{s^+}$ 、前記 C-MOS 構成の半導体スイッチング素子の N チャネルトランジスタがオン期間の前記画像信号の電位を  $V_{s^-}$  とすると、

前記画像信号の電位  $V_{s^+}$  が印加される場合は、前記対向電極に対する前記画素電極の電位が高く、前記画像信号の電位  $V_{s^-}$  が印加される場合は、前記対向電極に対する前記画素電極の間の電位が低いことを特徴とする請求項 6 に記載の表示装置の駆動方法。

【請求項 8】 前記対向電極の電位は一定であることを特徴とする請求項 3 に記載の表示装置の駆動方法。

【請求項 9】 請求項 2 から 8 のいずれかに記載の本発明の全部または一部の手段の全部または一部の機能をコンピュータにより実行させるためのプログラムおよび/またはデータを担持した媒体であって、コンピュータにより処理可能なことを特徴とする媒体。

【請求項 10】 請求項 2 から 8 のいずれかに記載の本発明の全部または一部の手段の全部または一部の機能をコンピュータにより実行させるためのプログラムおよび/またはデータであることを特徴とする情報集合体。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は C-MOS 構成の薄膜トランジスタ（以下 TFT と呼ぶ）等のスイッチング素子を用いサンプル・ホールド回路を構成し、前記のスイッチング素子と画素電極とをマトリクス状に有するアクティブマトリクスを用いて、液晶などの表示材料を交流駆動して画像表示を行う表示装置の駆動方法に関して、駆動電力の低減及び駆動回路の簡略化を目的とした駆動回路、表示装置、表示装置の駆動方法等に関する。

## 【0002】

【従来の技術】従来、液晶表示装置においては、駆動電圧及び駆動回路の消費電力の低減を目的として、対向反転駆動、シンクロゲート駆動、容量結合駆動等の駆動方法が考案されてきた。

【0003】以下に、一例として従来の技術による液晶表示装置等に用いられる駆動回路による、対向反転駆動方法について説明する。

【0004】図 3 は従来の対向反転駆動方法の駆動波形のタイミングを示すものである。また、図 4 は TFT と画素電極とがマトリクス状に配置された画像表示部分の等価回路である。図 3 において、1 は画素電極 TFT のゲート電極に印加される電圧波形、2 は画素電極 TFT の画像信号配線に印加される電圧波形、3 は画素電極との間に液晶材料を保持する為の対向電極に印加される電圧波形である。ただし図 3 (a) は n 番目のフィールド、図 3 (b) は n + 1 番目フィールド (n : 正整数) の場合の波形をそれぞれ示すが、ここにおいては図 3 (a) を参照して説明を行う。図 4 において 4 は画素電極 TFT のゲート電極、5 は画像信号配線、6 は対向電極、7 は画素電極を示している。また、図示しないが、それぞれの画像信号配線 5 には、画像信号を入力するための入力信号配線と、その信号をサンプリングするための半導体スイッチング素子とが設けられている。

【0005】以上のように構成された液晶表示装置について、以下にその動作について説明する。

【0006】まず、画像信号配線5に印加された電圧波形2は、画素電極TF T 4のゲート電極4に印加される電圧1がハイレベル、即ちTF Tがオン状態になったときに画素電極7に伝達される。その後前記ゲート電極4に印加される電圧1がロウレベル、即ちTF Tがオフ状態になった瞬間に対向電極6の電位を変化させる。こ

$$V^* = \{ C1c / (C1c + Cgd) \} \times Vcom \quad (1)$$

このように、対向電極6の電位を変化させることにより画像信号電圧は実効的に  $V^*$  だけ高く液晶材料に印加させる事が出来る。これは、駆動回路を構成する場合には、画像信号電圧を  $V^*$  分低い振幅で入力する事が出来ることを意味し、この分だけ駆動電力の低減を実現することができる。

【0008】また、シンクロゲート駆動、容量結合駆動方法を用いた場合においても、画素電極に保持容量を設け、保持容量電極を変化させたり、画素TF Tがオフ期間にゲート電極電位を変化させることにより駆動電圧の低下を促し、駆動電力の低減を図っている。

【0009】

【発明が解決しようとする課題】しかしながら、上記の従来例の構成では、対向電極を変化させたり、TF Tゲートがオフ期間にゲート電極を変化させたりするために、液晶表示装置を駆動するための、画像表示部分の外部に設けられた周辺回路に電位変調回路を追加する必要があり、回路規模が大きくなるという問題点を有していた。

【0010】本発明は上記従来の問題点を解決し、通常の駆動回路と同様の構成で駆動電圧の低減を図ることが可能な駆動回路、表示装置およびその駆動方法を得ることを目的とする。

【0011】

【課題を解決するための手段】上記の目的を達成するために、第1の本発明(請求項1に対応)は、所定の入力信号の給電を受け、前記入力信号の電位をサンプリングして画像信号の電位として画像信号配線に出力するCMOS構成の半導体スイッチング素子と、前記CMOS構成の半導体スイッチング素子のPチャネルトランジスタおよびNチャネルトランジスタのそれぞれのゲート電極と前記画像信号配線との間にそれぞれ設けられた容量とを備えたことを特徴とする駆動回路である。

【0012】また、第2の本発明(請求項2に対応)は、第1の本発明の駆動回路と、前記画像信号配線と互いに交差して、複数の格子領域を形成する走査信号配線と、前記複数の格子領域上にマトリクス状に配置された、前記走査信号配線と前記画像信号配線とからの給電を受ける半導体スイッチング素子と、前記複数の格子領域上にマトリクス状に配置された、前記半導体スイッチング素子を介して、前記画像信号配線から供給される

の動作により画素電極7が保持している信号電圧3は変化する。このときの画素電極電位の変化量3を  $V^*$  とし、画素電極と対向電極間の液晶容量を  $C1c$ 、画素TF Tのゲート電極と画素電極間の浮遊容量を  $Cgd$ 、対向電極電圧の変化量を  $Vcom$  とすると、 $V^*$  は以下の式で表せる。

【0007】

【数1】

信号を表示材料に印加するための画素電極と、前記画素電極と対向して前記表示材料を保持する対向電極とを備え、前記画素電極に印加される信号の電位と前記対向電極の電位との差は、前記所定の入力信号の電位と前記対向電極の電位との差より大きいことを特徴とする表示装置である。

【0013】また、第3の本発明(請求項3に対応)は、第2の本発明の表示装置の駆動方法であって、前記CMOS構成の半導体スイッチング素子のPチャネルトランジスタおよびNチャネルトランジスタのそれぞれのゲート電極の電位を、それぞれ独立したタイミングで変化させることにより、前記画像信号の電位を変化させて前記画素電極に信号を印加する工程を備えたことを特徴とする表示装置の駆動方法である。

【0014】また、第4の本発明(請求項4に対応)は、前記CMOS構成の半導体スイッチング素子のPチャネルトランジスタとNチャネルトランジスタとは、同時にはオン状態にならないことを特徴とする上記本発明である。

【0015】また、第5の本発明(請求項5に対応)は、前記CMOS構成の半導体スイッチング素子に入力される画像信号の電圧の極性は、表示画面の1フィールド毎もしくは1走査線毎に反転することを特徴とする上記本発明である。

【0016】また、第6の本発明(請求項6に対応)は、前記画像信号の電圧の絶対値は、前記極性毎に異なることを特徴とする上記本発明である。

【0017】また、第7の本発明(請求項7に対応)は、前記CMOS構成の半導体スイッチング素子のPチャネルトランジスタがオン期間の前記画像信号の電位を  $Vs^+$ 、前記CMOS構成の半導体スイッチング素子のNチャネルトランジスタがオン期間の前記画像信号の電位を  $Vs^-$  とすると、前記画像信号の電位  $Vs^+$  が印加される場合は、前記対向電極に対する前記画素電極の電位が高く、前記画像信号の電位  $Vs^-$  が印加される場合は、前記対向電極に対する前記画素電極の間の電位が低いことを特徴とする上記本発明である。

【0018】また、第8の本発明(請求項8に対応)は、前記対向電極の電位は一定であることを特徴とする上記本発明である。

【0019】また、第9の本発明(請求項9に対応)

は、第 2 から第 8 のいずれかの本発明の全部または一部の手段の全部または一部の機能をコンピュータにより実行させるためのプログラムおよび/またはデータを担持した媒体であって、コンピュータにより処理可能なことを特徴とする媒体である。

【0020】また、第 10 の本発明（請求項 10 に対応）は、第 2 から第 8 のいずれかの本発明の全部または一部の手段の全部または一部の機能をコンピュータにより実行させるためのプログラムおよび/またはデータであることを特徴とする情報集合体である。

【0021】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照しながら説明する。

【0022】（実施の形態）図 1 に、本発明の実施の形態による駆動回路および表示装置である、TFT アクティブマトリクス駆動 LCD の表示要素の電気的等価回路を示す。各表示要素は走査信号配線 8、画像信号配線 9 の交点に TFT 10 を有し、画像信号配線 9 には、C-MOS 構成をした N チャンネル TFT 11 および P チャンネル TFT 12 が接続され、N チャンネル TFT ゲート配線 14 と P チャンネル TFT ゲート配線 15 とにそれぞれ印加される電圧が独立に変化することによって、外部入力画像信号配線 13 より入力された画像信号をスイッチ動的にサンプリングする。TFT 10 には寄生容量として 1 本の画像信号配線上の全ての画素 TFT のゲート電極との総和である画素 TFT ゲート・ソース間容量  $C_{gs16}$  と、画素 TFT のゲート電極と画素電極間の寄生容量  $C_{gd20}$  とがある。

【0023】さらに意図的に形成された容量として、P チャンネル TFT ゲート・ソース間容量  $C_{gsp17}$  と N チャンネル TFT ゲート・ソース間容量  $C_{gsn18}$  及び液晶容量  $C_{lc19}$  がある。なお、P チャンネル TFT ゲート・ソース間容量  $C_{gsp17}$ 、N チャンネル TFT ゲート・ソース間容量  $C_{gsn18}$ 、液晶容量  $C_{lc19}$  を具体的に構成するためには、2 層の導電体電極間の誘電体薄膜による容量形成方法や、液晶材料の誘電率で決定されるコンデンサなどが用いられる。

【0024】上記の各要素電極には、外部からの駆動電圧として、走査信号配線 8 には走査信号  $V_g$  を、外部入力画像信号配線 13 には画像信号電圧  $V_{sig}$  を、C-MOS 構成の N チャンネル TFT ゲート配線 14 には選択信号  $V_{gn}$  P チャンネル TFT ゲート配線 15 には選択信号  $V_{gp}$  を、そして液晶容量  $C_{lc19}$  の対向電極 30\*

$$V_p = \{ C_{gsp} / (C_{gsp} + C_{gs}) \} \times (V_{pH} - V_{pL}) \quad (2)$$

次に、前記 n 番目のフィールド目の走査信号配線 8 に印加される電圧がロウレベル  $V_{gL}$ 、即ちオフ状態になった瞬間にも、画素 TFT 10 の寄生容量等の影響により  $V_{lc}$  だけ電圧は下がる。

$$V_{lc} = \{ C_{gd} / (C_{lc} + C_{gd}) \} \times (V_{pH} - V_{pL}) \quad (3)$$

したがって、上記式 (1) ~ (3) より、奇数フィールド 50

\*には、設計事項として定められる一定の電圧をそれぞれ印加する。上記した寄生ないしは意図的に形成した各種の容量を介した駆動電圧の影響は、画像信号配線 9、及び画素電極 31 に現れる。

【0025】上記のように構成された、本発明の実施の形態による駆動回路および表示装置である TFT アクティブマトリクス駆動 LCD について、以下、その動作を図面を参照しながら説明するとともに、これにより、本発明の駆動方法について説明を行う。

10 【0026】まず、図 2 はあるフィールド目及び前記あるフィールド目の次のフィールド目の走査信号線 8、N チャンネル TFT ゲート配線 14、P チャンネル TFT ゲート配線 15、及び画素電極 31 に印加される電圧波形のタイミングを示したものである。外部入力画像信号配線 13 には  $V_{s+}$  及び  $V_{s-}$  電圧がフィールド毎に極性を反転しながら印加されている。

20 【0027】走査信号配線 8 に印加される波形 21 のハイレベル電圧を  $V_{gH}$ 、ロウレベル電圧を  $V_{gL}$  とすると、画素 TFT 10 のゲート電極に  $V_{gH}$  が印加されている状態、即ち画素 TFT 10 がオン状態の時は、N チャンネル TFT ゲート電圧波形 22 または P チャンネルゲート電圧波形 23 により、外部入力信号配線 13 の電圧がサンプリングされた信号が、画像信号配線 9 に印加され、画素 TFT 10 を経て画素電極 31 に電圧  $V_{s+}$  または  $V_{s-}$  で印加される。

【0028】次に、画像信号の各フィールド毎に動作を説明する。

【0029】まず、あるフィールド目 (n 番目とする) の期間においては、外部入力信号配線 13 に電圧  $V_{s+}$  の信号が入力される。この信号をサンプリングして画像信号配線 9 に伝達するタイミングにおいて、C-MOS 構成のスイッチング回路の P チャンネル TFT 12 のゲート電圧がロウレベル  $V_{pL}$ 、即ちオン状態になり、N チャンネル TFT 11 のゲート電圧がロウレベル  $V_{nL}$ 、即ちオフ状態となることにより、この期間の画素電極 31 の電圧 24 は  $V_{s+}$  になる。次に、P チャンネル TFT 12 のゲート電圧がハイレベル、即ちオフ状態になった瞬間に、各種の容量の影響で ( $V_{s+} - V_p$ ) の電圧に上がる。

【0030】この時の電圧  $V_p$  は以下の式で表せる。

【0031】

【数 2】

【0032】この時の電圧  $V_{lc}$  は以下の式で表せる。

【0033】

【数 3】

号電圧が、画素電極 31 には電圧 ( $V_{s^+} + V_{p-} - V_{1c}$ ) として印加され、次のフィールドまで画素 TFT 10 の液晶容量に保持される。

【0034】次に、前記あるフィールド目の次のフィールド目の走査においては、上記と同様に外部入力信号配線 13 に電圧  $V_{s^-}$  の信号が入力される。この信号をサンプリングして画像信号配線 9 に伝達するタイミングにおいて、C-MOS 構成のスイッチング回路の N チャンネル TFT 11 電圧のゲート電圧はハイレベル  $V_{nH}$ 、即

$$V_n = \{ C_{gsn} / (C_{gsn} + C_{gs}) \} \times (V_{nH} - V_{nL}) \quad (4)$$

次に、前記 ( $n+1$  番目) のフィールドの走査信号配線 8 に印加される電圧がロウレベル  $V_{gL}$ 、即ちオフ状態になった瞬間にも、画素 TFT 10 の寄生容量等の影響により前記の  $V_{1c}$  だけ電圧が下がる。

【0038】以上のように、( $n+1$ ) フィールド目の走査においては、外部より  $V_{s^-}$  で入力された信号電圧が、画素電極 31 に電圧 ( $V_{s^-} - V_n - V_{1c}$ ) にて印加され、次のフィールドまで画素 TFT 10 の液晶容量に保持される。

【0039】即ち、外部から入力された振幅が  $|V_{s^+} - V_{s^-}|$  の交流信号は、画素電極 31 に  $|V_{s^+} - V_{s^-} + V_{p+} - V_n|$  の電圧に増幅されて印加することが出来る。

【0040】以上のように本発明の実施の形態によれば、表示装置内に構成した駆動回路である、外部入力信号をサンプリングする為の C-MOS 構成のスイッチング素子の P チャンネル N チャンネル各々のゲート電極と画像信号配線間に容量を設け、極性反転された  $V_{s^+}$  信号が外部から入力された場合には P チャンネル TFT を動作させ、 $V_{s^-}$  信号が入力された場合には N チャンネル TFT を独立に動作させる事により、表示装置を駆動するための外部周辺回路に電位変調回路を追加する必要なく、表示装置の外部から入力された振幅が  $|V_{s^+} - V_{s^-}|$  の交流信号を、画素電極に対し、 $|V_{s^+} - V_{s^-} + V_{p+} - V_n|$  の電圧に増幅して印加することが出来る。

【0041】なお、実施の形態においては、P チャンネル TFT ゲート・ソース間容量  $C_{gsp}$  17 と N チャンネル TFT ゲート・ソース間容量  $C_{gsn}$  18 は、意図的に形成された容量として説明を行ったが、これは各 TFT に寄生する容量としても良い。また、画素 TFT 10 のドレイン側に液晶容量に印加された電圧を保持する為に蓄積容量を設けても良い。さらに蓄積容量の TFT ドレインとの対向側の電圧は、一定のレベルであれば任意で良い。また、スイッチング素子は TFT に限らず、C-MOS 構成を有した半導体スイッチング素子であればよい。

【0042】また、本発明の駆動回路、表示装置および駆動方法は、実施の形態においては液晶表示装置に対して用いられるとして説明を行ったが、これに限定する必要はなく、他にプラズマディスプレイ、EL (エレクト

ちオン状態になり、P チャンネル TFT 12 のゲート電圧はハイレベル  $V_{pH}$ 、即ちオフ状態となることにより、この期間の画像信号配線 9 の電圧は、 $V_{s^-}$  になる。

【0035】次に、N チャンネル TFT のゲート電圧がロウレベル即ちオフ状態になった瞬間に各種の容量の影響で ( $V_{s^-} - V_n$ ) の電圧に下がる。

【0036】この時の  $V_n$  電圧は以下の式で表せる。

【0037】

【数 4】

ロールミネッセンス) ディスプレイ等に対し用いてもよい。

【0043】また、上記の説明においては、本発明の実施の形態における駆動回路、表示装置および表示装置の駆動方法について説明を行ったが、本発明は、上述した本発明の全部または一部の手段の全部または一部の機能をコンピュータにより実行させるためのプログラムおよび/またはデータを担持した媒体であり、コンピュータにより読み取り可能且つ、読み取られた前記プログラムおよび/またはデータが前記コンピュータと協働して前記機能を実行する媒体として実現してもよい。

【0044】また、本発明は、上述した本発明の全部または一部の手段の全部または一部の機能をコンピュータにより実行させるためのプログラムおよび/またはデータであり、前記コンピュータと協働して前記機能を実行することを特徴とする情報集合体として実現してもよい。

【0045】また、上記において、データとは、データ構造、データフォーマット、データの種類などを含む。また、媒体とは、ROM 等の記録媒体、インターネット等の伝送媒体、光・電波・音波等の伝送媒体を含む。また、担持した媒体とは、例えば、プログラムおよび/またはデータを記録した記録媒体、やプログラムおよび/またはデータを伝送する伝送媒体等をふくむ。

【0046】さらに、コンピュータにより処理可能とは、例えば、ROM などの記録媒体の場合であれば、コンピュータにより読みとり可能であることであり、伝送媒体の場合であれば、伝送対象となるプログラムおよび/またはデータが伝送の結果として、コンピュータにより取り扱えることであることを含み、情報集合体とは、例えば、プログラムおよび/またはデータ等のソフトウェアを含むものである。

【0047】したがって、以上説明した様に、本発明の構成は、ソフトウェア的に実現しても良いし、ハードウェア的に実現しても良い。

【0048】

【発明の効果】以上のように本発明は、表示装置内に外部入力信号をサンプリングする為の C-MOS 構成のスイッチング素子の P チャンネル N チャンネル各々のゲート電極と画像信号配線間に容量を設け、外部から入力される

極性反転された信号に応じてPチャンネルトランジスタとNチャンネルトランジスタとを独立に動作させる事により、液晶表示装置を駆動するための周辺回路に電位変調回路を追加する必要なく、画像信号出力回路の低消費電力化が図れる。

【図面の簡単な説明】

【図1】本発明の実施の形態におけるTFTアクティブマトリクス駆動LCDの表示要素の電気的等価回路図

【図2】本発明実施の形態における駆動波形のタイミングの説明のための図

【図3】従来の対向反転駆動方法の駆動波形のタイミングの説明のための図


【図4】従来のTFTと画素電極がマトリクス状に配置された画像表示部分の等価回路図

【符号の説明】

- 1 画素電極TFTのゲート電極に印加される電圧波形
- 2 画素電極TFTの画像信号配線に印加される電圧波形
- 3 画素電極との間に液晶材料を保持する為の対向電極に印加される電圧波形
- 4 画素電極TFTのゲート電極
- 5 画像信号配線


- \* 6 対向電極
- 7 画素電極
- 8 走査信号配線
- 9 画像信号配線
- 10 TFT
- 11 NチャンネルTFT
- 12 PチャンネルTFT
- 13 外部入力信号配線
- 14 NチャンネルTFTゲート配線
- 15 PチャンネルTFTゲート配線
- 16 画素TFTゲート・ソース間容量Cgs
- 17 PチャンネルTFTゲート・ソース間容量Cgs p
- 18 NチャンネルTFTゲート・ソース間容量Cgs n
- 19 液晶容量Clc
- 20 画素TFTのゲート電極と画素電極間の寄生容量Cgd
- 21 走査信号配線8に印加される波形
- 22 NチャンネルTFTゲート電圧波形
- 23 Pチャンネルゲート電圧波形
- 24 画素電極の電圧
- 30 対向電極
- \* 31 画素電極

【図1】




- 8 ..... 走査信号配線
- 9 ..... 画像信号配線
- 10 ..... TFT
- 11 ..... NチャンネルTFT
- 12 ..... PチャンネルTFT
- 13 ..... 外部入力信号配線
- 14 ..... NチャンネルTFTゲート配線
- 15 ..... PチャンネルTFTゲート配線
- 16 ..... 画素TFTゲート・ソース間容量Cgs
- 17 ..... PチャンネルTFTゲート・ソース間容量Cgs p
- 18 ..... NチャンネルTFTゲート・ソース間容量Cgs n
- 19 ..... 液晶容量Clc
- 20 ..... 画素TFTのゲート電極と画素電極間の寄生容量Cgd
- 30 ..... 対向電極
- 31 ..... 画素電極

【図2】




- 21 ..... 走査信号配線8に印加される波形
- 22 ..... NチャンネルTFTゲート電圧波形
- 23 ..... Pチャンネルゲート電圧波形
- 24 ..... 画素電極の電圧

【図3】



【図4】



フロントページの続き

- Fターム(参考) 2H093 NA16 NA32 NA33 NC09 NC11  
 NC18 NC34 ND38 ND42  
 5C006 AC09 BB16 BC13 BF11 BF37  
 FA46 FA47  
 5C080 AA05 AA06 AA10 BB05 DD26  
 EE19 EE29 FF11 JJ02 JJ03  
 JJ04

|             |  |         |            |
|-------------|--|---------|------------|
| 专利名称(译)     | 驱动电路，显示装置和驱动方法   |         |            |
| 公开(公告)号     | <a href="#">JP2002023708A</a>  | 公开(公告)日 | 2002-01-25 |
| 申请号         | JP2000209116   | 申请日     | 2000-07-10 |
| 申请(专利权)人(译) | 松下电器产业有限公司   |         |            |
| [标]发明人      | 河島秀弥   |         |            |
| 发明人         | 河島 秀弥  |         |            |
| IPC分类号      | G02F1/133 G09G3/20 G09G3/36  |         |            |
| FI分类号       | G09G3/36 G02F1/133.550 G09G3/20.611.A G09G3/20.623.L   |         |            |
| F-TERM分类号   | 2H093/NA16 2H093/NA32 2H093/NA33 2H093/NC09 2H093/NC11 2H093/NC18 2H093/NC34 2H093/ND38 2H093/ND42 5C006/AC09 5C006/BB16 5C006/BC13 5C006/BF11 5C006/BF37 5C006/FA46 5C006/FA47 5C080/AA05 5C080/AA06 5C080/AA10 5C080/BB05 5C080/DD26 5C080/EE19 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 2H193/ZA04 2H193/ZC02 2H193/ZC15 2H193/ZF59 |         |            |
| 代理人(译)      | 松田 正道  |         |            |
| 外部链接        | <a href="#">Espacenet</a>  |         |            |

摘要(译)

为了降低其中通过使用具有矩阵中的开关元件和像素电极的有源矩阵来对诸如液晶之类的显示材料进行AC驱动的显示装置的驱动功率，将电势调制电路等添加到外围电路中。这样做是必要的，并且电路规模已经变大。半导体开关元件具有：C-MOS，其被配置为从图像信号线接收电力并采样图像信号的电势；以及半导体开关元件，其具有C-MOS配置的P沟道晶体管和N沟道晶体管。一种驱动电路，包括设置在栅电极和图像信号布线之间的电容器。

