

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4567385号
(P4567385)

(45) 発行日 平成22年10月20日(2010.10.20)

(24) 登録日 平成22年8月13日(2010.8.13)

(51) Int.Cl.

F I

G O 2 F 1/1368 (2006.01)

G O 2 F 1/1368

請求項の数 4 (全 10 頁)

(21) 出願番号	特願2004-189074 (P2004-189074)	(73) 特許権者	000116024
(22) 出願日	平成16年6月28日(2004.6.28)		ローム株式会社
(65) 公開番号	特開2006-11100 (P2006-11100A)		京都府京都市右京区西院溝崎町2 1 番地
(43) 公開日	平成18年1月12日(2006.1.12)	(74) 代理人	100086380
審査請求日	平成19年6月28日(2007.6.28)		弁理士 吉田 稔
		(74) 代理人	100103078
			弁理士 田中 達也
		(74) 代理人	100117167
			弁理士 塩谷 隆嗣
		(74) 代理人	100117178
			弁理士 古澤 寛
		(72) 発明者	仁井 啓介
			京都市右京区西院溝崎町2 1 番地 ローム株式会社内

最終頁に続く

(54) 【発明の名称】 液晶表示装置の製造方法

(57) 【特許請求の範囲】

【請求項 1】

T F T 素子を構成する半導体層を基板上に形成する工程を有する液晶表示装置の製造方法であって、

上記半導体層を形成する工程の後に、上記基板上に上記半導体層を囲う枠状部を形成する工程と、

上記半導体層を囲う四方から上記基板に直交する方向に対して傾斜した方向に沿って指向性を有する薄膜形成法としてのスパッタ法または蒸着法を施すことにより、上記枠状部の内向き側面に遮光膜を形成する工程と、をさらに有することを特徴とする、液晶表示装置の製造方法。

【請求項 2】

上記半導体層を形成する工程の後に、上記半導体層に生じた段差部の平滑化を行なう工程を有し、

上記枠状部の形成は、上記平滑化を行なう工程においてなされる、請求項 1 に記載の液晶表示装置の製造方法。

【請求項 3】

上記平滑化を行なう工程は、上記基板のうち上記半導体層を含む領域をマスク材料により覆い、このマスク材料にエッチバック処理を施すことにより行い、

上記枠状部の形成は、上記エッチバック処理において、上記マスク材料のうち上記半導体層を囲う部分を残存させることにより行なう、請求項 2 に記載の液晶表示装置の製造方

10

20

法。

【請求項 4】

上記マスク材料は SiO_2 である、請求項 3 に記載の液晶表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、TFT素子を備えた液晶表示装置の製造方法に関する。

【背景技術】

【0002】

従来の画素スイッチング用の薄膜トランジスタ (Thin Film Transistor、以下 TFT) 素子を備えた液晶表示装置としては、図 10 に示すものがある。この液晶表示装置 X は、TFT素子 91 を構成する半導体層 92 を備えており、この半導体層 92 の一部がチャンネル領域 92a とされている。液晶表示装置 X が使用される際に、液晶層 93 を照明するための照明装置 (図示略) からの光がチャンネル領域 92a に入射すると、このチャンネル領域 92a において光電変換効果により光電流が発生し、TFT素子 91 の機能が適切に発揮されない。液晶表示装置 X においては、チャンネル領域 92a 下方の遮光対策として、下側遮光膜 94 が設けられている。また、チャンネル領域 92a 上方の遮光対策として、データ線 95a および容量線 95b が TFT素子 91 の上方を覆うように形成されており、これらのデータ線 95a および容量線 95b が上側遮光膜 95 として兼用されている。

10

20

【0003】

しかしながら、基板 90 上には絶縁膜 96 など複数の透光性を有する膜が複雑な形状で積層されている。このため、たとえば、TFT素子 91 からその側方に遠ざかった位置において絶縁膜 96 に入射した光が、屈折および反射を繰り返して、チャンネル領域 92a に照射される場合がある。このような光に対しては、下側遮光膜 94 および上側遮光膜 95 は、遮光効果を果たさないため、上記光電流が発生することとなり、TFT素子 91 の機能を適切に発揮させることが困難であった。

【0004】

【特許文献 1】特開 2002 - 124679 号公報 (図 3)

【発明の開示】

30

【発明が解決しようとする課題】

【0005】

本発明は、上記した事情のもとで考え出されたものであって、漏光による光電流の発生を防止し、TFT素子の特性を適切に防止することが可能な液晶表示装置の製造方法を提供することをその課題とする。

【課題を解決するための手段】

【0006】

上記課題を解決するため、本発明では、次の技術的手段を講じている。

【0007】

本発明によって提供される液晶表示装置の製造方法は、TFT素子を構成する半導体層を基板上に形成する工程を有する液晶表示装置の製造方法であって、上記半導体層を形成する工程の後に、上記基板上に上記半導体層を囲う枠状部を形成する工程と、上記半導体層を囲う四方から上記基板に直交する方向に対して傾斜した方向に沿って指向性を有する薄膜形成法としてのスパッタ法または蒸着法を施すことにより、上記枠状部の内向き側面に遮光膜を形成する工程と、をさらに有することを特徴としている。

40

【0008】

このような構成によれば、上記遮光膜の形成において、上記枠状部材の内向き側面に上記遮光膜を適切に形成することができる。また、上記半導体層へと向かってくる上記遮光膜の材料を、上記枠状部の角部により遮ることが可能であり、上記半導体層に上記遮光膜の材料が不当に付着することを防止することができる。また、上記遮光膜の材料は高い指

50

向性で出射されるために、上記棒状部の内向き側面に適切に上記遮光膜を形成しつつ、上記半導体層に上記遮光膜の材料が不当に付着することを防止するのに適している。

【 0 0 0 9 】

本発明の好ましい実施の形態においては、上記半導体層を形成する工程の後に、上記半導体層に生じた段差部の平滑化を行なう工程を有し、上記棒状部の形成は、上記平滑化を行なう工程においてなされる。このような構成によれば、上記棒状部を形成するための特別な工程が不要であり、製造工程の効率を低下させることなく、上記棒状部を容易に形成することができる。

【 0 0 1 0 】

本発明の好ましい実施の形態においては、上記平滑化を行なう工程は、上記基板のうち上記半導体層を含む領域をマスク材料により覆い、このマスク材料にエッチバック処理を施すことにより行い、上記棒状部の形成は、上記エッチバック処理において、上記マスク材料のうち上記半導体層を囲う部分を残存させることにより行なう。エッチバック処理とは、たとえば積層構造物において、パターン形成された各層間に生じた段差を縮小化するために用いられる、平坦化技術の一手法である。一般に、段差部を埋めるように絶縁膜を塗布し、ホトレジストを用いて上記絶縁膜のうち所定部分をエッチングすることによりなされる。エッチバック処理は、他の平坦化技術と比較して比較的簡単であること、対象物の微細化への対応が容易であることなどの長所を有する。このような構成によれば、上記棒状部をエッチバック処理により所定の位置に正確な形状で仕上げるのが可能であり、上記棒状部の内向き側面を利用して、上記半導体層を適切に囲うように上記遮光膜を形成するのに適している。

【 0 0 1 1 】

本発明の好ましい実施の形態においては、上記マスク材料は SiO_2 である。このような構成によれば、上記棒状部を所望の形状に仕上げるのに有利である。 SiO_2 は、エッチングにおける加工性に優れているために、上記半導体層を適切に覆うように上記棒状部を形成することができる。また、エッチバック処理においてエッチング速度を制御することにより、上記棒状部を上記 T F T 素子に対して適切な高さとするのが好ましいが、 SiO_2 を用いれば上記棒状部の高さを比較的正確に仕上げるができる。

【 0 0 1 2 】

【 0 0 1 3 】

【 0 0 1 4 】

【 0 0 1 5 】

【 0 0 1 6 】

【 0 0 1 7 】

【 0 0 1 8 】

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなる。

【発明を実施するための最良の形態】

【 0 0 1 9 】

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。

【 0 0 2 0 】

図 1 および図 2 は、本発明に係る液晶表示装置の製造方法の一例によって製造された液晶表示装置の一例を示している。この液晶表示装置 A は、T F T 基板 1 A および対向基板 1 B と、これらの基板間に介在する液晶層 7 とを備えている。なお、図 2 においては、説明の便宜のため層間絶縁膜 5 2 が省略されている。

【 0 0 2 1 】

T F T 基板 1 A は、たとえばガラス製であり、複数の T F T 素子 T がマトリクス状に配置されている。

【 0 0 2 2 】

T F T 素子 T は、半導体層 2、ゲート絶縁膜 5 1、ゲート電極 3 1、ソース電極 3 2 な

10

20

30

40

50

どから構成されている。T F T 素子 T は、この液晶表示装置 A にマトリクス状に配置された複数の画素（図示略）について、それぞれの画素に対応する液晶層 7 の偏光状態を切り替えるいわゆるスイッチングのために用いられるものである。

【 0 0 2 3 】

半導体層 2 は、チャンネル領域 2 1、ソース領域 2 2、およびドレイン領域 2 3 を有しており、T F T 基板 1 A 上に形成されている。半導体層 2 は、多結晶シリコン（以下、poly-Si）により形成されている。チャンネル領域 2 1 は、ゲート電極 3 1 からの電界によりいわゆるチャンネルが形成される領域である。ソース領域 2 2 およびドレイン領域 2 3 は、それぞれソース電極 3 2 およびドレイン 3 3 と接合されている。なお、半導体層 2 は、poly-Si に代えてアモルファスシリコン（a-Si）により形成しても良い。

10

【 0 0 2 4 】

ゲート電極 3 1 は、チャンネル領域 2 1 に作用させる電界を発生させるためのものであり、たとえば、アルミニウム、タンタル、タングステンなどの金属薄膜により形成されている。このゲート電極 3 1 が高電位または低電位の状態とされることにより、上記画素に対するスイッチングがなされる。ゲート絶縁膜 5 1 は、ゲート電極 3 1 などと半導体層 2 とを絶縁するためのものであり、たとえば SiO_2 や Si_3N_4 などにより形成されている。

【 0 0 2 5 】

ソース電極 3 2 は、図外のソース配線から信号電圧が供給されるものであり、たとえばゲート電極 3 1 と同様に金属薄膜により形成されている。ドレイン 3 3 は、T F T 素子 T から画素電極 3 4 に信号電圧を供給するためのものであり、たとえば上述した金属薄膜により形成されている。

20

【 0 0 2 6 】

遮光部 4 は、枠状部 4 1 と遮光膜 4 2 とにより構成されており、図 2 に良く表れているように T F T 素子 T の半導体層 2 およびゲート電極 3 1 などを囲うように設けられている。枠状部 4 1 は、 SiO_2 を用いて、T F T 基板 1 A 上に形成されている。枠状部 4 1 は、その上面 4 1 b がゲート電極 3 1 の上面よりも十分に高位となる高さとなっている。遮光膜 4 2 は、枠状部 4 1 の内向き側面 4 1 a および上面 4 1 b に形成されており、半導体層 2 に側方から向かってくる光を遮るためのものである。遮光膜 4 2 は、たとえば Ti または W により形成されている。Ti または W によれば、後述するように、スパッタ法または蒸着法などを用いて形成するのに適している。

30

【 0 0 2 7 】

画素電極 3 4 は、液晶層 7 の偏光状態を切り替えるために電圧を印加するためのものであり、透明電極（ITO）として形成されている。この画素電極 3 4 には、T F T 素子 T のスイッチング機能により、その画素の表示状態に応じた電圧がドレイン 3 3 を介して供給される。

【 0 0 2 8 】

配光膜 6 A は、液晶層 7 の液晶材料 7 1 に混入された液晶分子を一方向に並べるためのものであり、ラビング処理などの配光処理が施されている。配光膜 6 A は、たとえばポリイミド樹脂を用いて薄膜として形成されている。

40

【 0 0 2 9 】

対向基板 1 B は、T F T 基板 1 A と対向するように設けられており、たとえばガラス製である。対向基板 1 B の下面には、共通電極 3 5 および配光膜 6 B が形成されている。

【 0 0 3 0 】

液晶層 7 は、T F T 基板 1 A および対向基板 1 B 間の領域のうちシール材料（図示略）により密閉された空間に、ネマチック液晶などの液晶を含む液晶材料 7 1 が充填されたものである。液晶層 7 の所定部分の偏光状態が表示される画像に応じて変更されることにより、この液晶層 7 を透過する光の強度が調整されることとなり、液晶表示装置 A の画像表示が実現される。

【 0 0 3 1 】

50

次に、液晶表示装置 A の製造方法について、図面を参照しつつ以下に説明する。

【 0 0 3 2 】

まず、図 3 に示すようにガラス製の基板材料 1 A ' を準備し、この基板材料 1 A ' 上に半導体層 2 を形成する。半導体層 2 の形成は、たとえば C V D 法により poly-Si の膜を成膜し、この膜に対してフォトリソグラフィを用いたパターニングを施すことにより行なう。

【 0 0 3 3 】

半導体層 2 を形成した後は、図 4 に示すように、この半導体層 2 を覆うようにゲート絶縁膜 5 1 を形成する。このゲート絶縁膜 5 1 の形成は、たとえば C V D 法により SiO_2 や Si_3N_4 などの膜を形成した後にパターニングを施すことにより行なう。このゲート絶縁膜 5 1 上に、スパッタリング法などによりアルミニウム、タンタル、タングステンなどの金属薄膜を成膜したのちにパターニングを施すことにより、ゲート電極 3 1 を形成する。

【 0 0 3 4 】

次いで、半導体層 2 およびゲート電極 3 1 に生じた段差部の平滑化を目的として、エッチバック処理を行なう。本実施形態においては、このエッチバック処理の際に、遮光部 4 を構成する枠状部 4 1 も形成する。まず、図 5 に示すように、半導体層 2 およびゲート電極 3 1 などを含む基板材料 1 A ' の略全面を覆うように SiO_2 の膜 5 5 を形成する。この膜 5 5 は、その厚さがこの後に形成する枠状部 4 1 の高さとなるため、その上面がゲート電極 3 1 の上面よりも十分に高位となるものとしておく。次いで、図 6 に示すように、肩部 5 4 および枠状部 4 1 を形成する。肩部 5 4 および枠状部 4 1 の形成は、膜 5 5 に対してエッチバック処理を施すことにより行なう。肩部 5 4 は、図 6 (a) に良く表れているように、ゲート電極 3 1 の上面縁部からゲート絶縁膜 5 1 に向けてなだらかな傾斜面を有し、かつ、図 6 (b) に良く表れているように、ゲート電極 3 1 を囲う形状とされる。枠状部 4 1 は、図 6 (b) に良く表れているように、膜 5 5 のうち、平面視において半導体層 2 およびゲート電極 3 1 から離間し、かつこれらを囲う枠状の部分を残存させることにより形成する。図 6 (a) に良く表れているように、枠状部 4 1 は、その上面 4 1 b がゲート電極 3 1 の上面よりも十分に高位となる高さとなっている。枠状部 4 1 の材料として SiO_2 を用いれば、微細な形状に形成された半導体層 2 を適切に覆うような形状に枠状部 4 1 を仕上げるのに好適である。

【 0 0 3 5 】

枠状部 4 1 を形成した後は、枠状部 4 1 の内向き側面 4 1 a および上面 4 1 b に遮光膜 4 2 を形成する。まず、図 7 (a) に示すように、枠状部 4 1 の右側部分 4 1 R に対して、Ti または W を用いてスパッタ法または蒸着法などの指向性を有する薄膜形成法を施す。この際、上記薄膜形成法は、基板材料 1 A ' に直交する方向に対して傾斜した方向から行い、本実施形態においては、基板材料 1 A ' の面内方向に対して角度 θ だけ傾斜した方向から行なう。スパッタ法または蒸着法は、Ti または W などの金属材料を高い指向性で加工対象に向けて放射するものである。本実施形態においては、Ti または W などが放射される方向からは、ゲート電極 3 1 および半導体層 2 が、枠状部 4 1 の左側部分 4 1 L の影となっていることにより、ゲート電極 3 1 および半導体層 2 に Ti または W の薄膜が形成されることを回避することができる。一方、枠状部 4 1 の右側部分 4 1 R の内向き側面 4 1 a は、枠状部 4 1 の左側部分 4 1 L の影とはならないために、遮光膜 4 2 を適切に形成することができる。また、図 7 (b) に示すように、図 7 (a) に示した方向とは反対側から、基板材料 1 A ' の面内方向に対して角度 θ だけ傾斜した方向から上記薄膜形成法を施すことにより、枠状部 4 1 の左側部分 4 1 L の内向き側面 4 1 a に遮光膜 4 2 を形成する。このような処理を、枠状部 4 1 に向けて四方から行なうことにより、枠状部 4 1 の内向き側面 4 1 a をすべてに遮光膜 4 2 を形成することができる。遮光膜 4 2 を Ti または W により形成すれば、後述する工程において遮光膜 4 2 が不当に侵食されるなどの不具合を回避するのに適している。

【 0 0 3 6 】

この後は、従来技術などと同様の既知の工程により、液晶表示装置 A を完成させる。たとえば、半導体層 2 にソース領域 2 2 およびドレイン領域 2 3 を形成するためのインプラを施した後に、基板材料 1 A ' の全面を覆うように層間絶縁膜 5 2 を形成する。また、層間絶縁膜 5 2 の所定箇所にソース領域 2 2 およびドレイン領域 2 3 へと通じるコンタクトホールを形成し、その上面に金属膜をパターンングすることによりソース電極 3 2 およびドレイン 3 3 を形成する。次いで、これらを覆うように保護膜 5 3 を形成し、その上に画素電極 3 4 をパターン形成する。そして、ポリイミド樹脂などを用いて配光膜 6 A を形成することにより、TFT 基板 1 A が得られる。一方、ガラスなどの基板材料 1 B ' に共通電極 3 5 および配光膜 6 B を積層させて、対向基板 1 B を形成する。TFT 基板 1 A および対向基板 1 B を対向させ、これらの間の空間をその周縁部にシール部材（図示略）を設けることにより区画し、その区画領域内に液晶材料 7 1 を充填して密封することにより液晶層 7 を形成する。そして、適宜、制御 IC（図示略）や接続端子部（図示略）を設けることにより、液晶表装置 A が得られる。

10

【0037】

次に、液晶表示装置 A の作用について説明する。

【0038】

本実施形態によれば、TFT 素子 T の側方遠方において、層間絶縁膜 5 2 に入射した光が層間絶縁膜 5 2 内で反射を繰り返して TFT 素子 T に向かってきても、このような光は、遮光膜 4 2 により遮られるために、半導体層 2 に到達しない。したがって、半導体層 2 において側方からの漏光に起因して光電変換効果により光電流が生じることを防止することが可能であり、TFT 素子 T の機能を適切に発揮させることができる。遮光膜 4 2 は、半導体層 2 を四方から囲うように設けられた枠状部 4 1 の内向き側面 4 1 a に形成されていることにより、半導体層 2 の四方について遮光するのに好適である。

20

【0039】

液晶表示装置 A の製造においては、TFT 基板 T の厚さ方向に対して傾斜した方向から薄膜形成法を施すことにより遮光膜 4 2 を形成するために、ゲート電極 3 1 および半導体層 2 に遮光膜 4 2 の金属材料が不当に付着することを回避可能であり、TFT 素子 T としての機能が阻害される虞れが無い。

【0040】

また、上述した製造方法によれば、枠状部 4 1 は、半導体層 2 とゲート電極 3 1 との段差部を平滑化するためのエッチバック処理において一括して形成することができるために、液晶表示装置 A を従来の液晶表示装置と同等の効率で製造することができる。

30

【0041】

上述したように、本実施形態によれば、半導体層 2 の四方について適切に遮光することが可能であるが、さらに、半導体層 2 の上下方向についての遮光対策を図っても良い。たとえば、図 8 に示された実施形態においては、半導体層 2 の上方および下方に上部遮光膜 4 3 および下部遮光膜 4 4 が形成されている。これらは、遮光膜 4 2 と同様に Ti または W により形成すれば良い。

【0042】

図 9 に示された実施形態においては、枠状部 4 3 自体が遮光性を有する点が、上述した実施形態と異なる。枠状部 4 3 は、たとえば顔料が混入された樹脂により形成されている。このような実施形態によっても、半導体層 2 の遮光を適切に行なうことが可能であり、光電流の発生を抑制して TFT 素子 T の機能を適切に発揮させることができる。

40

【0043】

本発明に係る液晶表示装置は、上述した実施形態に限定されるものではない。本発明に係る液晶表示装置の各部の具体的な構成は、種々に設計変更自在である。

【0044】

枠状部は、矩形状の外形を有するものに限定されず、たとえばリング形状であっても良い。遮光部は、枠状部とこれに形成された遮光膜とにより構成されたものが、遮光性および製造効率の向上に好ましいが、本発明はこれに限定されず、半導体層の側方から向かっ

50

てくる光を適切に遮ることが可能な材質および形状であれば良く、たとえば、起立した壁状の遮光部材を設けても良い。

【 0 0 4 5 】

上述した実施形態における T F T 素子、その他の液晶表示装置各部の構造は、それらの一例でありこれらに限定されるものではない。本発明は、T F T 素子の構成部材として光電変換効果が生じる半導体層を有するあらゆる液晶表示装置に適用することができる。

【図面の簡単な説明】

【 0 0 4 6 】

【図 1】本発明に係る液晶表示装置の製造方法の一例によって製造された液晶表示装置の一例を示す要部断面図である。

10

【図 2】図 1 の I I - I I 線に沿う要部断面図である。

【図 3】本発明に係る液晶表示装置の製造方法を示す要部断面図である。

【図 4】本発明に係る液晶表示装置の製造方法を示す要部断面図である。

【図 5】本発明に係る液晶表示装置の製造方法を示す要部断面図である。

【図 6】本図 (a) は、本発明に係る液晶表示装置の製造方法を示す要部断面図であり、本図 (b) は、本発明に係る液晶表示装置の製造方法を示す要部平面図である。

【図 7】本図 (a) , (b) は、本発明に係る液晶表示装置の製造方法を示す要部断面図である。

【図 8】本発明に係る液晶表示装置の製造方法の一例によって製造された液晶表示装置の他の例を示す要部断面図である。

20

【図 9】本発明に係る液晶表示装置の製造方法の一例によって製造された液晶表示装置の他の例を示す要部断面図である。

【図 10】従来の液晶表示装置の一例を示す要部断面図である。

【符号の説明】


【 0 0 4 7 】

A	液晶表示装置
T	T F T 素子
1 A	T F T 基板
1 B	対向基板
2	半導体層
4	遮光部
7	液晶層
2 1	チャンネル領域
2 2	ソース領域
2 3	ドレイン領域
3 1	ゲート電極
3 2	ソース電極
3 3	ドレイン
3 4	画素電極
3 5	共通電極
4 1	枠状部
4 2	遮光膜
4 3	上部遮光膜
4 4	下部遮光膜
5 1	ゲート絶縁膜
5 2	層間絶縁膜
5 3	保護膜
6 A , 6 B	配光膜
7 1	液晶材料


30

40


【図 7】




(b)




【図 8】



【図 9】



【図 10】



フロントページの続き

審査官 鈴木 俊光

(56)参考文献 特開 2 0 0 4 - 0 4 5 5 7 6 (J P , A)
特開 2 0 0 2 - 1 7 4 8 2 5 (J P , A)
特開 2 0 0 4 - 1 5 8 5 1 8 (J P , A)
特開 2 0 0 0 - 0 9 1 5 8 1 (J P , A)
特開 2 0 0 4 - 1 7 0 6 5 6 (J P , A)
特開 2 0 0 3 - 0 9 8 5 4 6 (J P , A)
特開平 0 9 - 0 9 2 8 3 8 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
G 0 2 F 1 / 1 3 6 8

专利名称(译)	液晶显示装置的制造方法		
公开(公告)号	JP4567385B2	公开(公告)日	2010-10-20
申请号	JP2004189074	申请日	2004-06-28
[标]申请(专利权)人(译)	罗姆股份有限公司		
申请(专利权)人(译)	ROHM株式会社		
当前申请(专利权)人(译)	ROHM株式会社		
[标]发明人	仁井啓介		
发明人	仁井 啓介		
IPC分类号	G02F1/1368		
FI分类号	G02F1/1368		
F-TERM分类号	2H092/JA24 2H092/JB51 2H092/NA11 2H092/NA17 2H092/NA21 2H192/AA24 2H192/BC31 2H192/CB02 2H192/EA14 2H192/HA13		
代理人(译)	吉田稔 田中达也		
审查员(译)	铃木俊光		
其他公开文献	JP2006011100A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种液晶显示器，其能够防止由于泄漏光而产生光电流并且允许TFT元件的特性适当地起作用，并且提供一种制造液晶显示器的方法。解决方案：液晶显示器A包括一对基板1A，1B，保持在一对基板1A，1B之间的液晶层7，在基板1A上以矩阵排列的多个像素电极34，以及TFT元件T具有多个半导体层2，所述多个半导体层2设置在与所述多个像素电极34对应的基板1A上。所述显示器具有遮光部4，所述遮光部4形成围绕所述基板1A的面内方向的所述半导体层2所述TFT元件T形成。Z

【 図 1 】

