

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4187962号
(P4187962)

(45) 発行日 平成20年11月26日(2008.11.26)

(24) 登録日 平成20年9月19日(2008.9.19)

(51) Int.Cl.

F I

G 0 9 G 3/36 (2006.01)

G 0 2 F 1/133 (2006.01)

G 0 9 G 3/20 (2006.01)

G 0 9 G 3/36

G 0 2 F 1/133 5 2 0

G 0 2 F 1/133 5 5 0

G 0 2 F 1/133 5 7 0

G 0 9 G 3/20 6 2 1 F

請求項の数 3 (全 17 頁) 最終頁に続く

(21) 出願番号 特願2001-358351 (P2001-358351)
(22) 出願日 平成13年11月22日(2001.11.22)
(65) 公開番号 特開2003-162256 (P2003-162256A)
(43) 公開日 平成15年6月6日(2003.6.6)
審査請求日 平成16年4月16日(2004.4.16)
審判番号 不服2005-24176 (P2005-24176/J1)
審判請求日 平成17年12月15日(2005.12.15)

(73) 特許権者 000005049
シャープ株式会社
大阪府大阪市阿倍野区長池町2番2号
(74) 代理人 100090273
弁理士 國分 孝悦
(72) 発明者 形川 晃一
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内
(72) 発明者 田中 克憲
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内
(72) 発明者 岸田 克彦
神奈川県川崎市中原区上小田中4丁目1番
1号 富士通株式会社内

最終頁に続く

(54) 【発明の名称】 マトリクス表示装置

(57) 【特許請求の範囲】

【請求項1】

複数の画素がマトリクス状に配設されたマトリクス表示装置であって、
上記複数の画素に表示画像に応じた表示画像電圧をそれぞれ供給する複数のデータ信号線と、

上記データ信号線により供給される表示画像電圧を上記複数の画素に供給するために上記複数の画素を走査する複数の走査信号線とを備え、

上記画素に表示画像電圧を供給する所定時間前に当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにし、かつ上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には当該画素に対する上記予備書込み電圧の供給を停止し、

上記予備書込み電圧を、上記データ信号線を介して上記画素に供給し、

上記表示画像電圧を上記画素に供給するための表示画像書込み信号と、上記表示画像書込み信号とは信号幅が異なり、上記予備書込み電圧を上記画素に供給するための予備書込み信号とを、上記走査信号線により上記画素に供給し、

上記表示画像電圧と上記予備書込み電圧との何れか一方を選択し、選択した電圧を上記データ信号線を介して上記画素に供給するためのスイッチング回路と、

上記表示画像書込み信号を生成するパルス生成回路と、

上記パルス生成回路により生成された上記表示画像書込み信号を所定の信号でマスクして上記予備書込み信号を生成するパルスマスク回路とをさらに備えたことを特徴とするマ

10

20

トリクス表示装置。

【請求項 2】

上記予備書込み電圧は、一定の電圧であることを特徴とする請求項 1 に記載のマトリクス表示装置。

【請求項 3】

上記データ信号線は、上記予備書込み電圧を供給した後、上記予備書込み電圧から電圧を切り換えて上記表示画像電圧を供給するように駆動されることを特徴とする請求項 1 に記載のマトリクス表示装置。

【発明の詳細な説明】

【0001】

10

【発明の属する技術分野】

本発明は、マトリクス表示装置に関し、特に、表示画素がマトリクス状に配設された液晶表示装置に用いて好適なものである。

【0002】

【従来の技術】

近年、表示装置の省エネルギー（低消費電力化）および省スペース（小型化）の要求により、従来の CRT に代わり、表示画素がマトリクス状に配置された液晶表示装置等のマトリクス表示装置が普及してきた。上記液晶表示装置をモニタとして用いたデスクトップ型のパーソナル・コンピュータや液晶テレビ等が普及してきた。

【0003】

20

例えば、マトリクス表示装置の 1 つである液晶表示装置は、複数のスキャンラインと複数のデータラインとがマトリクス状に配列され、上記スキャンラインとデータラインとの交差部に画像を表示するための表示画素が配設されていた。上記液晶表示装置では、上記スキャンラインおよびデータラインを駆動し、上記スキャンラインにより 1 表示ライン毎に順次走査して、表示する画像の階調に応じた表示データ電圧を上記データラインを介して各表示画素に印加していた。このようにして、液晶表示装置は、各表示画素に対応する液晶に上記表示データ電圧を印加して上記液晶を配向させ、バックライトの光の透過を制御することで所望の画像を表示していた。

【0004】

【発明が解決しようとする課題】

30

しかしながら、上述したような従来の液晶表示装置においては、液晶が表示データ電圧を印加されてから、それに応じた配向を実際に示す（応答する）までの液晶の応答速度は、図 10 に示すように応答前後の表示画像の階調、すなわち応答前後に液晶に印加する表示データ電圧に応じてばらつきがあるという問題があった。

【0005】

図 10 は、表示画像の階調変化に対する液晶の応答速度の一例を示す図である。

図 10 において、応答前の表示画像の階調値を縦方向に示し、応答後、すなわち表示すべき表示画像の階調値を横方向に示している。表示画像の階調値は、“1”が黒を表示し、“64”が白を表示するものとする。表示画像の階調値“16”、“32”および“48”は、黒と白との中間の階調であり、階調値が大きくなるに従い、表示画像は明るくなる（白に近づく）。

40

【0006】

また、応答前および応答後の表示画像の階調値が交差するそれぞれの欄に、階調変化に対する液晶の応答速度を記号 A～E にて示している。記号 A～E は、記号 A→B→C→D→E の順に応答速度が遅くなることを示しており、記号 A が最も応答速度が速く、記号 E が最も応答速度が遅い。

【0007】

図 10 において、例えば、応答前の表示画像の階調値が“1”、応答後の表示画像の階調値が“32”の場合には、液晶の応答速度は最も遅い（記号 E）。また、例えば、応答後の表示画像の階調値が“64”の場合には、応答前の表示画像の階調値にかかわらず、液

50

晶の応答速度は最も速い（記号A）。

【0008】

このように、液晶の応答速度は、応答前後の表示画像の階調に応じてばらつきがあるため、従来の液晶表示装置において動画像を表示する場合には、液晶の応答速度のばらつきによって残像が発生し、表示画像が明瞭に見えないという問題があった。

【0009】

この液晶の応答速度のばらつきによって発生する残像を抑制する1つの方法として、液晶表示装置のバックライトを表示中にON-OFF制御し、バックライトをCRTのように駆動してパルス状に点灯させることにより、観察者の目に見える残像を抑制する方法があった。しかしながら、上記方法は、液晶表示装置の液晶自体の応答速度がある階調変化に

10

【0010】

本発明は、このような問題を解決するためになされたものであり、応答前後の表示画像の階調にかかわらず表示装置における応答速度を速くし、表示画像を速やかに表示することができるようにすることを目的とする。

【0011】

【課題を解決するための手段】

本発明のマトリクス表示装置は、マトリクス状に配設された複数の画素に表示画像に応じた表示画像電圧をそれぞれ供給する複数のデータ信号線と、上記表示画像電圧を上記複数の画素に供給するために上記複数の画素を走査する複数の走査信号線とを備え、上記画素に表示画像電圧を供給する所定時間前に当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにし、かつ上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には当該画素に対する上記予備書込み電圧の供給を停止し、上記予備書込み電圧を、上記データ信号線を介して上記画素に供給し、上記表示画像電圧を上記画素に供給するための表示画像書込み信号と、上記表示画像書込み信号とは信号幅が異なり、上記予備書込み電圧を上記画素に供給するための予備書込み信号とを、上記走査信号線により上記画素に供給し、上記表示画像電圧と上記予備書込み電圧との何れか一方を選択し、選択した電圧を上記データ信号線を介して上記画素に供給するためのスイッチング回路と、上記表示画像書込み信号を生成するパルス生成回路と、上記パルス生成回路により生成された上記表示画像書込み信号を所定の信号でマスクして上記予備書込み信号を生成するパルスマスク回路とをさらに備えたことを特徴としている。

20

30

上記のように構成した本発明によれば、表示画像の階調変化に対して速やかに応答可能な電圧を予備書込み電圧として上記画素に供給することで、応答後の表示画像の階調にかかわらず応答速度を速くすることができるようになる。また、画素に供給される表示画像電圧に係る表示画像にてコントラストが低下してしまう場合には当該画素に対する予備書込み電圧の供給を停止することで、表示画像のコントラストの低下を抑止することができるようになる。

【0012】

【発明の実施の形態】

以下、本発明の実施形態を図面に基づいて説明する。

40

（第1の実施形態）

図1は、本発明の第1の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。

図1において、1は信号源であり、表示部（液晶パネル）13に画像を表示させるためのクロック信号および表示信号等を制御回路2に供給する。

【0013】

制御回路2は、ゲート駆動回路8、データ駆動回路9等を制御するためのものであり、タイミングコントローラ3およびゲート制御信号生成回路4を備えている。タイミングコントローラ3は、上記信号源1から供給されるクロック信号および表示信号等に基づいて、スイッチング用パルスSPを生成し基準電圧作成回路6に出力する。また、タイミングコ

50

ントローラ 3 は、上記信号源 1 から供給されるクロック信号および表示信号等に基づいて、ゲート制御信号を生成するための信号をゲート制御信号生成回路 4 に出力する。

【0014】

さらに、タイミングコントローラ 3 は、上記信号源 1 から供給されるクロック信号および表示信号等に基づいて、データ駆動回路 9 を制御する制御信号 C T L 1、ゲート駆動回路 8 およびデータ駆動回路 9 をそれぞれ動作させるためのクロック信号 C L K 2、C L K 1 を生成し出力する。

【0015】

ゲート制御信号生成回路 4 は、タイミングコントローラ 3 から供給される信号に基づいて、ゲート駆動回路 8 を制御する制御信号 C T L 2 を生成し出力する。基準電圧作成回路 6 は、電源回路 7 から供給される電圧を抵抗等を用いて分圧し、分圧により得られた数種の基準電圧および電源回路 7 から供給される予備書込み電圧をデータ駆動回路 9 に供給する。

10

【0016】

ゲート駆動回路 8 は、画素にデータ（電圧）を取り込むタイミングを形成する複数のゲートドライバ 10-1 ~ 10-n（n は自然数）により構成される。ゲートドライバ 10-1 ~ 10-n は、タイミングコントローラ 3 から供給されるクロック信号 C L K 2 およびゲート信号生成回路 4 から供給される制御信号 C T L 2 に基づいて、表示部 13 の各スキャンラインをそれぞれ駆動することにより、表示部 13 が有する複数のスキャンラインを順次駆動する。

20

【0017】

データ駆動回路 9 は、画素にデータ（電圧）を印加する複数のデータドライバ 11-1 ~ 11-m（m は自然数）により構成される。データドライバ 11-1 ~ 11-m は、タイミングコントローラ 3 から供給されるクロック信号 C L K 1 および制御信号 C T L 1 に基づいて、表示部 13 の各データラインに表示データ等に応じた電圧を印加する。

【0018】

表示部 13 は、複数のスキャンラインと複数のデータラインとがマトリクス状に配列され、上記スキャンラインとデータラインとの交差部に画像を表示するための画素が配設されている。上記スキャンラインおよびデータラインが、上述した複数のゲートドライバ 10-1 ~ 10-n および複数のデータドライバ 11-1 ~ 11-m によりそれぞれ駆動制御され、信号源 1 から供給された表示信号に係る画像が表示部 13 に表示される。

30

【0019】

なお、図 1 においては、説明の便宜上、スキャンライン G 1 ~ G n、データライン D L、およびスキャンライン G 1 ~ G n とデータライン D L との交差部に配設される画素 12-1 ~ 12-n のみ示している。

【0020】

画素 12-1 ~ 12-n は、M O S トランジスタとコンデンサとによりそれぞれ構成される。M O S トランジスタのゲートはスキャンラインに接続され、ドレイン（ソース）はデータラインに接続され、ソース（ドレイン）はコンデンサの一方の電極に接続される。また、コンデンサの他方の電極は、コモン電圧 V C を供給するコモン電極に接続される。

40

【0021】

図 2 は、図 1 に示した液晶表示装置にて、複数のゲートドライバ 10-1 ~ 10-n および複数のデータドライバ 11-1 ~ 11-m によりスキャンラインおよびデータラインをそれぞれ駆動する際の駆動波形の一例を示す図である。図 2（A）は、表示データ書込み時の駆動波形であり、図 2（B）は、予備書込み時の駆動波形である。

【0022】

図 2（A）において、S L W 1 はスキャンラインの駆動波形であり、D P は表示データ書込みパルスである。また、D L W はデータラインの駆動波形であり、R V は予備書込み電圧、D V は表示データ電圧である。このように本実施形態では、データラインに印加するデータ波形は、従来、表示データ電圧 D V のみであったものを、データ波形の一部を所定

50

の時間だけ予備書込み電圧 R V にし、その後表示データ電圧 D V にする。なお、予備書込み電圧 R V は、図 9 に示すように、応答後の表示画像の階調値にかかわらず、階調変化に対する応答速度が常に最も速い階調値 “ 6 4 ”、すなわち白データに相当する電圧であることが望ましい。

【 0 0 2 3 】

図 2 (A) に示すように、表示データ書込み時にスキャンラインに供給される表示データ書込みパルス D P は、データラインに表示データ電圧 D V が印加されている時刻 L D にて立下ることで、画素に対して表示データ電圧 D V を供給する (書き込む) 。

【 0 0 2 4 】

図 2 (B) において、図 2 (A) と同様に S L W 2 はスキャンラインの駆動波形であり、D L W はデータラインの駆動波形である。また、P P は予備書込みパルスである。予備書込み時には、スキャンラインに供給される予備書込みパルス P P は、データラインに予備書込み電圧 R V が印加されている時刻 L R にて立下ることで、画素に対して予備書込み電圧 R V を供給する (書き込む) 。

【 0 0 2 5 】

ここで、表示データ電圧 D V および予備書込み電圧 R V は、図 3 に示すようにして生成される。

図 3 は、データラインの駆動動作において、表示データ電圧 D V および予備書込み電圧 R V を生成する動作を説明するための図である。なお、この図 3 において、上記図 1 に示したブロック等と同一の機能を有するブロック等には同一の符号を付している。

【 0 0 2 6 】

図 3 において、基準電圧作成回路 6 は、分圧回路 3 1 およびスイッチング回路 3 2 により構成される。分圧回路 3 1 は、電源回路 7 から供給される電圧を抵抗等を用いて分圧し、スイッチング回路 3 2 に供給する。スイッチング回路 3 2 は、2つの入力端子と1つの出力端子をそれぞれ備える複数の3端子スイッチ S W 1 ~ S W 5 により構成される。

【 0 0 2 7 】

3端子スイッチ S W 1 ~ S W 5 の1つの入力端子には、分圧回路 3 1 から供給される分圧により得られた互いに異なる基準電圧がそれぞれ供給され、他の入力端子には、電源回路 7 から供給される予備書込み電圧 R V が供給される。また、3端子スイッチ S W 1 ~ S W 5 は、制御回路 2 から供給されるスイッチング用パルス S P により同期して制御される。したがって、分圧により得られた互いに異なる基準電圧、または予備書込み電圧 R V の何れか一方が電圧 V B 1 ~ V B 5 として3端子スイッチ S W 1 ~ S W 5 からデータ駆動回路 9 内のデータドライバ 1 1 - 3 に供給される。

【 0 0 2 8 】

データドライバ 1 1 - 3 は、抵抗分圧回路 3 3 および駆動回路 3 4 により構成される。抵抗分圧回路 3 3 は、基準電圧作成回路 6 から供給される電圧 V B 1 ~ V B 5 を抵抗分圧し、64階調の電圧を生成し駆動回路 3 4 に供給する。駆動回路 3 4 は、制御回路 2 から供給される制御信号 C T L 1 に含まれるデータ制御信号 D C T L に応じて、抵抗分圧回路 3 3 から供給される電圧の何れか1つの電圧をデータライン D L に出力する。

【 0 0 2 9 】

したがって、データドライバ 1 1 - 3 は、基準電圧作成回路 6 から供給された電圧 V B 1 ~ V B 5 が分圧により得られた互いに異なる基準電圧の場合には、64階調の電圧の何れか1つの電圧をデータライン D L に出力する。一方、データドライバ 1 1 - 3 は、供給された電圧 V B 1 ~ V B 5 が予備書込み電圧 R V の場合には、予備書込み電圧をデータライン D L に出力する。

【 0 0 3 0 】

なお、図 3 においては、電源回路 7 から基準電圧作成回路 6 内のスイッチング回路 3 2 に通常の電圧と区別して、予備書込み電圧 R V を供給するようにしているが、分圧回路 3 1 により得られた基準電圧の何れか (例えば、最も高い電圧値を示す電圧) を予備書込み電圧 R V としてスイッチング回路 3 2 に供給するようにしても良い。また、本実施形態では

、表示部 1 3 にて表示可能な階調が 6 4 階調である場合を示しているが、表示部 1 3 にて表示可能な階調が 2 5 6 階調の場合には、抵抗分圧回路 3 3 にて、電圧 $V_{B1} \sim V_{B5}$ を 2 5 6 階調に抵抗分圧すれば良い。

【0031】

また、図 2 (A) および (B) に示す表示データ書込みパルス DP および予備書込みパルス PP は、図 4 (A) および (B) に示すようにして生成される。

【0032】

図 4 (A) は、スキャンラインの駆動動作において、表示データ書込みパルス DP および予備書込みパルス PP を生成する動作を説明するための図である。

図 4 (A) において、10 はゲートドライバであり、ゲートパルス生成回路 4 1 およびゲートパルスマスク回路 4 2 を備えている。ゲートパルス生成回路 4 1 は、制御回路 2 から供給されるクロック信号 CLK 2 および制御信号 CTL 2 に基づいて、表示データ書込みパルス DP に相当するゲートパルス GP を生成しゲートパルスマスク回路 4 2 に供給する。

【0033】

ゲートパルスマスク回路 4 2 は、制御回路 2 から供給されるクロック信号 CLK 2 および制御信号 CTL 2 に基づいて、ゲートパルス生成回路 4 1 から供給されたゲートパルス GP に対してマスク処理を行うか否か判断する。さらに、ゲートパルスマスク回路 4 2 は、判断結果に応じてゲートパルス GP にマスク処理を行い、スキャンラインに出力する。

【0034】

具体的には、ゲートパルスマスク回路 4 2 は、制御回路 2 から供給される制御信号 CTL 2 等に基づいて、表示データ書込みを行うためにスキャンラインを走査するか、予備書込みを行うためにスキャンラインを走査するかを判断する。上記判断の結果、ゲートパルスマスク回路 4 2 は、表示データ書込みを行うと判断した場合には、ゲートパルス GP にマスク処理を施さず、表示データ書込みパルス DP として出力する。一方、ゲートパルスマスク回路 4 2 は、予備書込みを行うと判断した場合には、ゲートパルス GP にマスク処理を施し、予備書込みパルス PP として出力する。

【0035】

図 4 (B) は、表示データ書込みパルス DP および予備書込みパルス PP の生成原理を説明するための図である。

図 4 (B) において、PCTL 1 ~ 3 は、制御信号 CTL 2 に含まれるパルス制御信号であり、例えば、図 4 (B) に示すようにパルス制御信号 PCTL 1 の 1 クロック後（時刻 T 2）にパルス制御信号 PCTL 2 が出力され、パルス制御信号 PCTL 2 の 1 クロック後（時刻 T 3）にパルス制御信号 PCTL 3 が出力される。

【0036】

時刻 T 1 にて、パルス制御信号 PCTL 1 の立ち上がりとともに、ゲートパルス生成回路 4 1 にて 2 クロック幅のゲートパルス GP が生成される。表示データ書込みを行う場合には、生成されたゲートパルス GP は、ゲートパルスマスク回路 4 2 にて何ら処理が施されずに、表示データ書込みパルス DP として出力される。一方、予備書込みを行う場合には、生成されたゲートパルス GP は、ゲートパルスマスク回路 4 2 にてパルス制御信号 PCTL 2 を用いてゲートパルス GP の斜線部 MP に対してマスク処理が施され、表示データ書込みパルス DP よりもパルス幅の短い予備書込みパルス PP として出力される。

【0037】

次に、図 1 に示した液晶表示装置の動作について説明する。

なお、以下の説明では、表示部 1 3 におけるスキャンラインおよびデータラインの駆動動作のみについて説明する。

図 5 は、図 1 に示した液晶表示装置の動作を示すタイミングチャートである。通常、液晶表示装置では、コモン電圧 VC に対して正電圧で駆動する正フィールドと負電圧で駆動する負フィールドが存在するが、図 5 においては説明の便宜上、正フィールドにおける 3 つのスキャンラインと 1 つのデータラインの駆動波形のみを示している。なお、負フィール

10

20

30

40

50

ドにおいては、コモン電圧に対する電圧極性が逆となるだけで、図 5 に示す駆動波形と同様である。

【0038】

図 5 に示すように、データライン D L は、一定の電圧値である予備書込み電圧 R V の印加後に、表示データに応じた電圧値である表示データ電圧 D V を印加するように駆動される。また、1 組の予備書込み電圧 R V と表示データ電圧 D V とが、コモン電圧 V C に対して交互（正電圧→負電圧→正電圧→…）になるように駆動される。

【0039】

図 5 において、まずスキャンライン G 1 に予備書込みパルス P P 1 が供給されると、時刻 L R 1 にて予備書込みパルス P P 1 が立ち下がることによりスキャンライン G 1 とデータライン D L との交差部に配設された画素に予備書込み電圧 R V が供給される。これにより、スキャンライン G 1 とデータライン D L との交差部に配設された画素に対応する液晶には、予備書込み電圧 R V が印加される。

10

【0040】

次に、同様に、スキャンライン G 2 に予備書込みパルス P P 3 が供給されると、時刻 L R 2 にて予備書込みパルス P P 3 が立ち下がることにより、スキャンライン G 2 とデータライン D L との交差部に配設された画素に対応する液晶に、予備書込み電圧 R V が印加される。

【0041】

さらに、スキャンライン G 1 に表示データ書込みパルス D P 1 が供給されるとともに、スキャンライン G 3 に予備書込みパルス P P 5 が供給される。このとき、まず、時刻 L R 3 にてスキャンライン G 3 に供給された予備書込みパルス P P 5 が立ち下がることにより、スキャンライン G 3 とデータライン D L との交差部に配設された画素に対応する液晶に、予備書込み電圧 R V が印加される。その後、時刻 L D 1 にてスキャンライン G 1 に供給された表示データ書込みパルス D P 1 が立ち下がることにより、スキャンライン G 1 とデータライン D L との交差部に配設された画素に表示データ電圧 D V が供給される。これにより、スキャンライン G 1 とデータライン D L との交差部に配設された画素に対応する液晶には、表示データ電圧 D V が印加され、表示データ電圧 D V に応じた階調の画像が表示される。

20

【0042】

さらに、スキャンライン G 1 に予備書込みパルス P P 1 が供給された後、1 フレーム期間 F T が経過すると再び、スキャンライン G 1 に予備書込みパルス P P 2 が供給され、時刻 L R 4 にて予備書込みパルス P P 2 が立ち下がることにより、スキャンライン G 1 とデータライン D L との交差部に配設された画素に対応する液晶に、再び予備書込み電圧 R V が印加される。

30

その後、同様に、スキャンライン G 2 に予備書込みパルス P P 4 が供給されることにより、時刻 L R 5 にてスキャンライン G 2 とデータライン D L との交差部に配設された画素に対応する液晶に、予備書込み電圧 R V が再び印加される。

【0043】

続いて、スキャンライン G 1 に表示データ書込みパルス D P 2 が供給されるとともに、スキャンライン G 3 に予備書込みパルス P P 6 が供給されることで、まず、時刻 L R 6 にてスキャンライン G 3 とデータライン D L との交差部に配設された画素に対応する液晶に、予備書込み電圧 R V が印加された後、時刻 L D 3 にてスキャンライン G 1 とデータライン D L との交差部に配設された画素に表示データ電圧 D V が供給される。

40

上述した動作を繰り返すことにより、表示部 1 3 に所望の表示画像を表示する。

【0044】

ここで、図 5 において、P C 1、P C 2 は予備書込み期間である。予備書込み期間 P C 1、P C 2 は、画素に予備書込み電圧 R V を印加した（画素が予備書込み電圧 R V を取り込んだ）後に、画素に表示データ電圧 D V を印加する（画素が表示データ電圧 D V を取り込む）までの時間である。上記予備書込み期間 P C 1、P C 2 は、印加した予備書込み電圧

50

R Vに応じて表示される画像を、観察者が認識できないように1～3ms程度が望ましい。

【0045】

以上、詳しく説明したように本実施形態によれば、複数のデータラインと複数のスキャンラインとがマトリクス状に配置され、上記データラインと上記スキャンラインとの交差部に画素が配設され液晶表示装置にて、データラインおよびスキャンラインにより表示データ電圧DVを画素に供給するよりも、予備書込み期間だけ前に、応答後の表示画像の階調値にかかわらず階調変化に対する応答速度が速い階調値の予備書込み電圧RVを画素に供給する。

【0046】

これにより、表示データ電圧DVを画素に供給する際には、応答後の表示画像の階調値にかかわらず階調変化に対する応答速度が速い予備書込み電圧RVが画素に常に供給されているので、応答後の表示画像の階調値、すなわち表示データ電圧DVにかかわらず液晶表示装置を構成する液晶の応答速度を速くすることができ、表示画像を速やかに表示部13に表示することができる。したがって、従来の液晶表示装置にて発生していた応答前後の表示画像の階調に依存した液晶の応答速度のばらつきがなくなり、動画像を表示したとしても残像が発生せず、表示画像を鮮明に表示することができる。

【0047】

(第2の実施形態)

上述した第1の実施形態における液晶表示装置においては、例えば、黒画像を表示する表示データを画素に対して供給する場合、予備書込み動作にて予備書込み電圧RVを画素に対して供給すると表示画像のコントラストが低下してしまうことがある。そこで、第2の実施形態によるマトリクス表示装置を適用した液晶表示装置では、画素に対して供給する表示データ(表示データ電圧DV)に応じて、予備書込み電圧RVを印加するようにして、表示画像のコントラストの低下が発生する表示データである場合には、予備書込み電圧RVとは異なる電圧、例えば表示データ電圧DVを印加するようにしたものである。

【0048】

図6は、本発明の第2の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。

なお、この図6において、図1に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。

【0049】

図6において、制御回路2'は、タイミングコントローラ3およびゲート制御信号生成回路4に加え、さらにメモリ51を有している。メモリ51は、表示画像のコントラストが低下する表示信号が信号源51からタイミングコントローラ3に供給されたとき、その表示信号に係る表示データを読み込む。また、メモリ51は、表示画像のコントラストが低下する表示データが供給される画素に対して、予備書込み動作において予備書込み電圧RVを供給しないように基準電圧作成回路6およびデータ駆動回路9に指示する。具体的には、メモリ51は、表示画像のコントラストが低下する表示データが供給される画素にて本来予備書込み動作を行うタイミングにおいて、予備書込み電圧RVを供給しないように基準電圧作成回路6およびデータ駆動回路9に指示する。

【0050】

上記指示に応じて、基準電圧作成回路6およびデータ駆動回路9は、本来予備書込み動作を行うタイミングにて、予備書込み電圧RVと異なる電圧(例えば、表示データ電圧DV)を供給するようにデータドライバ11-1～11-mに指示し、予備書込み電圧RVが画素に対して供給されることを抑止する。

【0051】

次に、図6に示した液晶表示装置の動作について説明する。

なお、以下の説明では、表示部13におけるスキャンラインおよびデータラインの駆動動作のみについて説明する。

【0052】

図7は、図6に示した液晶表示装置の動作を示すタイミングチャートである。なお、図7においては、説明の便宜上、図5と同様に、正フィールドにおける3つのスキャンラインと1つのデータラインの駆動波形のみを示している。

図7において、予備書込み動作にて予備書込み電圧を印加した後、表示データ電圧を印加する場合の動作については、図5に示した第1の実施形態における液晶表示装置と同じであるので説明は省略する。

【0053】

図7の表示データ部62にて表示画像のコントラストが低下する表示データの表示データ電圧DVが供給されたとする。この表示データ部62は、表示データ書込みパルスDP4が立ち下がる時刻LD4にて、スキャンラインG2とデータラインDLとの交差部に配設された画素に対応する液晶に印加される表示データ電圧である。

10

【0054】

このような場合、第2の実施形態における液晶表示装置では、表示データ部62に対応する予備書込み動作を行う予備書込み部61にて、スキャンラインG2とデータラインDLとの交差部に配設された画素に対して予備書込み電圧RVが印加されないように制御する。

すなわち、スキャンラインG2に予備書込みパルスPP4が供給されるとき、制御回路2'は、データラインDLにて予備書込み電圧RVを印加せず、表示データ電圧DVが印加されるように基準電圧作成回路6およびデータドライバ11-1~11-mを制御する。

20

【0055】

したがって、スキャンラインG2に供給された予備書込みパルスPP4が立ち下がる時刻LR5にて、スキャンラインG2とデータラインDLとの交差部に配設された画素には異なるスキャンラインの画素に供給する表示データ電圧DVが供給される。これにより、スキャンラインG2とデータラインDLとの交差部に配設された画素に対応する液晶には、表示データ電圧DVが印加される。

【0056】

これにより、予備書込み動作にて予備書込み電圧RVを供給すると、表示画像のコントラストが低下してしまう表示データ電圧DVを供給する場合には、予備書込み動作にて予備書込み電圧RVを印加しないようにして、表示画像のコントラストの低下を抑止することができる。

30

【0057】

なお、本実施形態では、表示画像のコントラストの低下を抑止するために、表示画像のコントラストの低下が発生する表示データ電圧DVを画素に対して供給する場合、予備書込み動作にて予備書込み電圧RVを印加しないようにデータラインの駆動波形を制御したが、データラインの駆動波形を制御せずにスキャンラインの駆動波形を制御するようにしても良い。

【0058】

具体的には、表示画像のコントラストの低下が発生する表示信号が信号源51からタイミングコントローラ3に供給されたとき、その表示信号に係る表示データをメモリ51に読み込む。そして、メモリ51は、表示画像のコントラストが低下する表示データが供給される画素に対して、予備書込み動作を行わないようにゲート制御信号生成回路4に指示する。この指示に基づいて、ゲート制御信号生成回路4は、本来予備書込み動作を行うタイミングにおいて、予備書込みパルスPPを出力しないようにゲートドライバ10-1~10-nに指示するようにしても良い。

40

【0059】

また、本実施形態では、表示画像のコントラストの低下を抑止するために、表示画像のコントラストの低下が発生する表示データ電圧DVを画素に対して供給する場合、予備書込み動作にて予備書込み電圧RVの代わりに表示データ電圧DVを用いているが、表示データ電圧DVに限らず、表示画像のコントラストの低下が発生しないように一定の電圧であ

50

れば良い。

【0060】

また、上述した第1および第2の実施形態においては、1つの表示データ書込みパルスDPに対して、予備書込み期間PC1、PC2前に1つの予備書込みパルスPPを供給するようにしているが、予備書込み期間PC1、PC2中に複数の予備書込みパルスPPを供給するようにしても良い。例えば、図8に示すように、例えば、表示データ書込みパルスDP1に対する予備書込み期間PC1中に2回の予備書込みパルスPP1、PP1'を供給するようにして、予備書込み期間PC1、PC2中に2回の予備書込みパルスPPを供給するようにしても良い。

【0061】

このように、予備書込み期間中に複数の予備書込みパルスPPを供給するようにした場合には、予備書込み電圧RV（例えば白を表示する電圧）を安定した状態で保持することができ、表示データ電圧DVを書き込んだ際の応答速度を安定して速くすることができる。

【0062】

また、上述した第1および第2の実施形態においては、データラインに印加する予備書込み電圧RVおよび表示データ電圧DVを基準電圧作成回路6およびデータドライバ11-3にて作成するようにしていたが、データドライバ11-3のみで作成するようにしても良いし、他の回路にて予備書込み電圧RVおよび表示データ電圧DVを作成するようにしても良い。

【0063】

また、上述した第1および第2の実施形態に示した予備書込みパルスPPおよび表示データ書込みパルスDPに限らず、図9に示すような予備書込みパルスPP-A、PP-B、PP-Cおよび表示データ書込みパルスDP-A、DP-B、DP-Cを用いるようにしても良い。

【0064】

図9は、予備書込みパルスおよび表示データ書込みパルスの他の例を示す図である。図9において、PCTL0~3は、図4（B）に示した信号と同様のパルス制御信号であり、パルス制御信号PCTL1の1クロック後にパルス制御信号PCTL2が出力され、パルス制御信号PCTL2の1クロック後にパルス制御信号PCTL3が出力される。

【0065】

予備書込みパルスPP-Aは、パルス制御信号PCTL1の立ち上がりとともに、ゲートパルス生成回路41にて生成される2クロック幅のゲートパルスGPの位相を1クロック前にずらしたものである。この予備書込みパルスPP-Aは、タイミングコントローラ3の制御により、ゲート制御信号生成回路4からパルス制御信号PCTL1を通常よりも1クロック早く（時刻T0にて）出力する、すなわちパルス制御信号PCTL0により生成することができる。

【0066】

また、表示データ書込みパルスDP-Aは、時刻T1にてパルス制御信号PCTL1の立ち上がりとともに、ゲートパルス生成回路41にて生成される2クロック幅のゲートパルスGPを、パルス制御信号PCTL1を用いてゲートパルスマスク回路42にてマスク処理することにより生成することができる。

【0067】

このような予備書込みパルスPP-A、表示データ書込みパルスDP-Aを用いたとしても、データラインDLにより印加される電圧RV、DVを画素に供給するタイミングである予備書込みパルスPP-A、表示データ書込みパルスDP-Aの立下るタイミング（それぞれ時刻T2、T3）は変化しないため、上述した第1および第2の実施形態に示した液晶表示装置と同様に動作させることができる。

【0068】

同様に、パルス制御信号PCTL0の立ち上がりとともに生成される2クロック幅のゲートパルスGPによる予備書込みパルスPP-B、およびパルス制御信号PCTL0の立ち

10

20

30

40

50

上がりとともに生成される２クロック幅のゲートパルスＧＰの位相を１クロック後にずらしたものであるいはパルス制御信号ＰＣＴＬ１の立ち上がりとともに生成される２クロック幅のゲートパルスＧＰによる表示データ書込みパルスＤＰ－Ｂを用いても、上述した第１および第２の実施形態に示した液晶表示装置と同様に動作させることができる。

【００６９】

また、同様に、パルス制御信号ＰＣＴＬ１の立ち上がりとともに生成される２クロック幅のゲートパルスＧＰを、パルス制御信号ＰＣＴＬ２およびＰＣＴＬ１を用いてそれぞれマスク処理して得られる予備書込みパルスＰＰ－Ｃおよび表示データ書込みパルスＤＰ－Ｃを用いても、上述した第１および第２の実施形態に示した液晶表示装置と同様に動作させることができる。

10

このように、予備書込みパルスＰＰ、表示データ書込みパルスＤＰには、時刻Ｔ２、Ｔ３にてそれぞれ立下る任意のパルス信号を用いることができる。

【００７０】

また、上述した第１および第２の実施形態においては、液晶表示装置を一例として示したが、本発明は液晶表示装置に限らず、ＰＤＰ（Plasma Display Panel：プラズマディスプレイパネル）、ＥＬ（Electro Luminescence：エレクトロ・ルミネセンス）装置、表示部にＬＥＤ（Light Emitting Diode：発光ダイオード）を用いた表示装置等のマトリクス表示装置に適用することができるものである。

【００７１】

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

20

本発明の諸態様を付記として以下に示す。

【００７２】

（付記１）複数の画素がマトリクス状に配設されたマトリクス表示装置であって、上記複数の画素に表示画像に応じた表示画像電圧をそれぞれ供給する複数のデータ信号線と、

上記データ信号線により供給される表示画像電圧を上記複数の画素に供給するために上記複数の画素を走査する複数の走査信号線とを備え、

30

上記画素に表示画像電圧を供給する所定時間前に、当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにしたことを特徴とするマトリクス表示装置。

【００７３】

（付記２）上記予備書込み電圧は、一定の電圧であることを特徴とする付記１に記載のマトリクス表示装置。

（付記３）上記予備書込み電圧は、上記データ信号線を介して上記画素に供給することを特徴とする付記１に記載のマトリクス表示装置。

（付記４）上記表示画像電圧と上記予備書込み電圧との何れか一方を選択し、選択した電圧を上記データ信号線を介して上記画素に供給するためのスイッチング回路をさらに備えたことを特徴とする付記３に記載のマトリクス表示装置。

40

（付記５）上記データ信号線は、上記予備書込み電圧を供給した後、上記予備書込み電圧から電圧を切り換えて上記表示画像電圧を供給するように駆動されることを特徴とする付記３に記載のマトリクス表示装置。

【００７４】

（付記６）上記走査信号線は、上記表示画像電圧を上記画素に供給するための表示画像書込み信号と、上記予備書込み電圧を上記画素に供給するための予備書込み信号とを上記画素に供給することを特徴とする付記３に記載のマトリクス表示装置。

【００７５】

（付記７）上記表示画像書込み信号および上記予備書込み信号は、パルス状の信号であり、上記表示画像書込み信号は、上記データ信号線を介して上記表示画像電圧が上記画素に

50

供給されているときに立下り、上記表示画像書込み信号は、上記データ信号線を介して上記予備書込み電圧が上記画素に供給されているときに立下ることを特徴とする付記 6 に記載のマトリクス表示装置。

(付記 8) 上記データ信号線は、上記予備書込み電圧を供給した後、上記予備書込み電圧から電圧を切り換えて上記表示画像電圧を供給するように駆動され、上記複数の走査信号線の何れか 1 つの走査信号線にて上記表示画像書込み信号が供給されるとともに、上記 1 つの走査信号線とは異なる少なくとも 1 つの走査信号線にて上記予備書込み信号が供給されることを特徴とする付記 6 に記載のマトリクス表示装置。

【0076】

(付記 9) 上記表示画像書込み信号と上記予備書込み信号とは、信号幅および位相の少なくとも一方が異なることを特徴とする付記 6 に記載のマトリクス表示装置。

(付記 10) 上記表示画像書込み信号と上記予備書込み信号とは信号幅が異なり、上記表示画像書込み信号を生成するパルス生成回路と、上記パルス生成回路により生成された上記表示画像書込み信号を所定の信号でマスクして上記予備書込み信号を生成するパルスマスク回路とをさらに備えたことを特徴とする付記 6 に記載のマトリクス表示装置。

【0077】

(付記 11) 上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には、当該画素に対する上記予備書込み電圧の供給を停止することを特徴とする付記 1 に記載のマトリクス表示装置。

(付記 12) 上記予備書込み電圧を上記画素に供給するための予備書込み信号を上記走査信号線を介して上記画素に供給することを抑止することにより、上記画素に対する上記予備書込み電圧の供給を停止することを特徴とする付記 11 に記載のマトリクス表示装置。

(付記 13) 上記表示画像にて発生するコントラストの低下は表示画像電圧によるものであり、上記表示画像電圧が所定の値より小さい場合には、画素に対する上記予備書込み電圧の供給を停止することを特徴とする付記 11 に記載のマトリクス表示装置。

(付記 14) 上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には、上記予備書込み電圧として上記表示画像電圧を供給することを特徴とする付記 1 に記載のマトリクス表示装置。

【0078】

(付記 15) 複数のデータ信号線と複数の走査信号線の交点に複数の画素がマトリクス状に配設されたマトリクス表示装置の駆動方法であって、上記画素に表示画像に応じた表示画像電圧を供給する所定時間前に、当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにしたことを特徴とするマトリクス表示装置の駆動方法。

【0079】

(付記 16) 上記予備書込み電圧は、一定の電圧であることを特徴とする付記 15 に記載のマトリクス表示装置の駆動方法。

(付記 17) 上記データ信号線を介して上記予備書込み電圧を上記画素に供給した後、連続して上記表示画像電圧を供給するように上記データ信号線を駆動することを特徴とする付記 15 に記載のマトリクス表示装置の駆動方法。

【0080】

(付記 18) 上記予備書込み電圧を上記画素に供給するための予備書込み信号を上記画素に供給した所定時間後に、上記予備書込み信号に対して信号幅および位相の少なくとも一方が異なり、上記表示画像電圧を上記画素に供給するための表示画像書込み信号を上記画素に供給することを特徴とする付記 15 に記載のマトリクス表示装置の駆動方法。

(付記 19) 上記予備書込み信号は、上記表示画像書込み信号を所定の信号によりマスクして生成することを特徴とする付記 18 に記載のマトリクス表示装置の駆動方法。

【0081】

【発明の効果】

本発明によれば、応答前および応答後に表示画像として表示する画像の階調変化にかかわらず、表示装置における応答速度を速くし、表示画像を速やかに表示することができるとともに、表示画像のコントラストの低下を抑止することができる。

【図面の簡単な説明】

【図１】第１の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。

【図２】第１の実施形態における液晶表示装置を駆動する駆動波形の一例を示す図である。

【図３】表示データ電圧および予備書込み電圧を生成する動作を説明するための図である。

【図４】表示データ書込みパルスおよび予備書込みパルスを生成する動作を説明するための図である。

【図５】第１の実施形態における液晶表示装置の動作を示すタイミングチャートである。

【図６】第２の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。

【図７】第２の実施形態における液晶表示装置の動作を示すタイミングチャートである。

【図８】液晶表示装置の動作を示すタイミングチャートの他の例を示す図である。

【図９】予備書込みパルスおよび表示データ書込みパルスの他の例を示す図である。

【図１０】表示画素の階調変化に対する応答速度の一例を示す図である。

【符号の説明】


- １ 信号源
- ２ 制御回路
- ３ タイミングコントローラ
- ４ ゲート制御信号生成回路
- ６ 基準電圧作成回路
- ７ 電源回路
- ８ ゲート駆動回路
- ９ データ駆動回路
- １０－１～１０－ｎ ゲートドライバ
- １１－１～１１－ｍ データドライバ
- １２－１～１２－ｎ 画素
- １３ 表示部
- Ｇ１～Ｇｎ スキャンライン
- ＤＬ データライン

10


20

30


【図 1】




【図 2】




【図 3】



【図 4】




【図 5】




液晶表示装置の動作を示すタイミングチャート

【図 6】




第2の実施形態における液晶表示装置の構成例

【図 7】




液晶表示装置の動作を示すタイミングチャート

【図 8】



液晶表示装置の動作を示すタイミングチャートの他の例

【図 9】



【図 10】

		応答後階調				
		1(黒)	16	32	48	64(白)
応答前階調	1(黒)		E	E	D	A
	16	A		D	B	A
	32	A	A		C	A
	48	A	B	C		A
	64(白)	A	A	A	A	
		A B C D E 早い ← → 遅い				

階調変化に対する液晶の応答速度の一例

フロントページの続き

(51)Int.Cl. F I
G 0 9 G 3/20 6 2 3 C
G 0 9 G 3/20 6 4 1 C

(72)発明者 鈴木 俊明
神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

合議体
審判長 江塚 政弘
審判官 山下 雅人
審判官 杉野 裕幸

(56)参考文献 特開平4-42211 (JP, A)
特開2001-42282 (JP, A)
特開平10-97224 (JP, A)
特開2000-298259 (JP, A)
特開2000-122596 (JP, A)
特開平10-97224 (JP, A)
特開2001-125546 (JP, A)
特開平11-142807 (JP, A)

(58)調査した分野(Int.Cl., DB名)
G09G3/30-3/38
G02F1/133 505-580

Figure 1 is a block diagram of a power supply system. The system includes a power source (電源回路) connected to a power resistor (RV 32) and a voltage divider (分圧回路). The voltage divider is connected to a switch array (SW1 to SW5) which is controlled by a control circuit (制御回路). The switch array outputs five voltages (VB1 to VB5) to a voltage divider (抵抗分圧回路) and a differential amplifier (差動回路). The differential amplifier outputs a differential signal (DL) to a control circuit (制御回路). The control circuit also receives a signal from the power source and outputs a signal (SP) to the switch array.

データ信号電圧の生成動作の説明図