

(19) 日本国特許庁(JP)

再公表特許(A1)

(11) 国際公開番号

WO2008/010334

発行日 平成21年12月17日 (2009.12.17)

(43) 国際公開日 平成20年1月24日 (2008.1.24)

(51) Int. Cl.	F I	テーマコード (参考)
GO2F 1/1343 (2006.01)	GO2F 1/1343	2H092
GO2F 1/1339 (2006.01)	GO2F 1/1339 500	2H093
GO2F 1/133 (2006.01)	GO2F 1/133 550	2H189


審査請求 有 予備審査請求 未請求 (全 45 頁)

出願番号	特願2008-525797 (P2008-525797)	(71) 出願人	000005049
(21) 国際出願番号	PCT/JP2007/057049		シャープ株式会社
(22) 国際出願日	平成19年3月30日 (2007.3.30)		大阪府大阪市阿倍野区長池町22番22号
(31) 優先権主張番号	特願2006-197319 (P2006-197319)	(74) 代理人	110000338
(32) 優先日	平成18年7月19日 (2006.7.19)		特許業務法人原謙三国際特許事務所
(33) 優先権主張国	日本国 (JP)	(72) 発明者	津幡 俊英
(31) 優先権主張番号	特願2006-332592 (P2006-332592)		日本国大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
(32) 優先日	平成18年12月8日 (2006.12.8)	(72) 発明者	八木 敏文
(33) 優先権主張国	日本国 (JP)		日本国大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
		Fターム(参考)	2H092 JA26 JA36 JA46 JB38 JB58 JB65 JB66 JB69 KA12 KA13 KA22 KA23 KB22 KB25 NA16 PA03
		最終頁に続く	

(54) 【発明の名称】 アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機

(57) 【要約】

非表示領域(55)に設けられたコンタクトホール(48)を介して接続された保持容量配線(18)およびCs幹配線(50)と、保持容量配線(18)と同じ層に設けられ、Cs幹配線(50)と非表示領域(55)にて交差する走査信号線(16)とを備えたアクティブマトリクス基板であって、保持容量配線(18)およびCs幹配線(50)の間にある絶縁層は、コンタクトホール(48)を形成するための削り貫き部と、削り貫き部に接する第1の膜厚部(53)と、少なくとも保持容量配線(18)およびCs幹配線(50)が交差する部分に位置し、第1の膜厚部(53)よりも膜厚の大きな第2の膜厚部とを備える。これにより、保持容量配線(18)とCs幹配線(50)とが精度良く接続され、かつCs幹配線(50)と走査信号線(16)との短絡が生じにくいアクティブマトリクス基板を実現することができる。



【特許請求の範囲】

【請求項 1】

複数の保持容量配線とこれらを覆う絶縁膜とを備えたアクティブマトリクス基板であって、

各保持容量配線は、非表示領域において、絶縁膜の上層にある幹配線にコンタクトホールを介して接続され、

上記絶縁膜は、該コンタクトホール内に刳り貫かれた部分を有し、この刳り貫かれた部分に隣接する領域の膜厚が小さくなっていることを特徴とするアクティブマトリクス基板。

【請求項 2】

表示領域の各画素領域に、第 1 および第 2 のトランジスタと、第 1 のトランジスタに接続する第 1 の画素電極と、第 2 のトランジスタに接続する第 2 の画素電極とを備えたアクティブマトリクス基板であって、

各画素領域を通る第 1 および第 2 の保持容量配線と、該第 1 および第 2 の保持容量配線を覆う絶縁膜とを備え、

非表示領域において、上記第 1 の保持容量配線が絶縁膜の上層にある第 1 の幹配線に第 1 のコンタクトホールを介して接続されるとともに、上記第 2 の保持容量配線が絶縁膜の上層にある第 2 の幹配線に第 2 のコンタクトホールを介して接続されており、

上記絶縁膜は、上記第 1 のコンタクトホール内に刳り貫かれた部分を有し、この刳り貫かれた部分に隣接する領域の膜厚が小さくなっているとともに、上記第 2 のコンタクトホール内に刳り貫かれた部分を有し、この刳り貫かれた部分に隣接する領域の膜厚が小さくなっていることを特徴とするアクティブマトリクス基板。

【請求項 3】

複数の走査信号線とこれらを覆う絶縁膜とを備えたアクティブマトリクス基板であって、

各走査信号線は、非表示領域において、絶縁膜の上層にある引き出し配線にコンタクトホールを介して接続され、

上記絶縁膜は、上記コンタクトホール内に刳り貫かれた部分を有し、この刳り貫かれた部分に隣接する領域の膜厚が小さくなっていることを特徴とするアクティブマトリクス基板。

【請求項 4】

上記絶縁膜は、上記刳り貫かれた部分に隣接する第 1 の膜厚部と、この第 1 の膜厚部に隣接し、該第 1 の膜厚部より膜厚の大きな第 2 の膜厚部とを備えることを特徴とする請求項 1～3 のいずれか 1 項に記載のアクティブマトリクス基板。

【請求項 5】

上記絶縁膜は、ゲート絶縁膜であることを特徴とする請求項 4 に記載のアクティブマトリクス基板。

【請求項 6】

上記ゲート絶縁膜は複数のゲート絶縁層からなり、

上記第 1 の膜厚部においては少なくとも 1 つのゲート絶縁層が他層より薄く形成されていることを特徴とする請求項 5 に記載のアクティブマトリクス基板。

【請求項 7】

上記ゲート絶縁膜は複数のゲート絶縁層からなり、上記第 1 の膜厚部において 1 以上のゲート絶縁層を有し、第 2 の膜厚部において第 1 の膜厚部より多いゲート絶縁層を有することを特徴とする請求項 5 に記載のアクティブマトリクス基板。

【請求項 8】

有機物を含むゲート絶縁層を備えることを特徴とする請求項 7 に記載のアクティブマトリクス基板。

【請求項 9】

少なくとも 1 つのゲート絶縁層が平坦化膜であることを特徴とする請求項 7 に記載の

10

20

30

40

50

クティブマトリクス基板。

【請求項 10】

上記第2の膜厚部においては、最下層のゲート絶縁層が平坦化膜であることを特徴とする請求項7に記載のアクティブマトリクス基板。

【請求項 11】

上記第2の膜厚部には最下層のゲート絶縁層としてスピノングラス（SOG）材料からなるSOG膜が形成される一方で、第1の膜厚部では該SOG膜が形成されていないことを特徴とする請求項7に記載のアクティブマトリクス基板。

【請求項 12】

上記平坦化膜の基板面に接する部分の厚みが、基板面に形成される金属配線の厚みよりも大きいことを特徴とする請求項10に記載のアクティブマトリクス基板。

10

【請求項 13】

上記コンタクトホールが複数形成されていることを特徴とする請求項1に記載のアクティブマトリクス基板。

【請求項 14】

上記コンタクトホール内には、保持容量配線と幹配線とを接続する接続電極が形成されていることを特徴とする請求項1に記載のアクティブマトリクス基板。

【請求項 15】

上記接続電極は、表示領域の画素電極と同一材料で形成されていることを特徴とする請求項14に記載のアクティブマトリクス基板。

20

【請求項 16】

上記幹配線は、表示領域に設けられるデータ信号線と同一材料で形成されていることを特徴とする請求項1に記載のアクティブマトリクス基板。

【請求項 17】

ゲート絶縁膜の上層に、第1および第2の層間絶縁膜を備え、上記コンタクトホールはゲート絶縁膜並びに第1および第2の層間絶縁膜を貫いていることを特徴とする請求項5に記載のアクティブマトリクス基板。

【請求項 18】

表示領域に、トランジスタと画素電極とを接続する画素内コンタクトホールを有し、この画素内コンタクトホール下のゲート絶縁膜が、第2の膜厚部と同じ構造であることを特徴とする請求項17記載のアクティブマトリクス基板。

30

【請求項 19】

非表示領域のコンタクトホールで接続する両配線が異なる層に形成され、この両配線の交差部全体が、第1の膜厚部の外周内に位置していることを特徴とする請求項18記載のアクティブマトリクス基板。

【請求項 20】

上記交差部において、両配線のうち下層側に位置する配線のエッジと、第1の膜厚部のエッジとの間隔が60 μm以上であることを特徴とする請求項19記載のアクティブマトリクス基板。

【請求項 21】

上記ゲート絶縁膜における第1の膜厚部のエッジ近傍が順テーパ形状であることを特徴とする請求項5記載のアクティブマトリクス基板。

40

【請求項 22】

上記ゲート絶縁膜は、各画素領域において、保持容量配線と重畳する領域の中に膜厚の小さくなった薄膜部を備えることを特徴とする請求項5記載のアクティブマトリクス基板。

【請求項 23】

上記ゲート絶縁膜は、各画素領域において、トランジスタのゲート電極と重畳する部分に膜厚が小さくなった薄膜部を有しており、

上記薄膜部とトランジスタのソース電極との重畳面積は、上記薄膜部とトランジスタの

50

ドレイン電極との重畳面積より小さいことを特徴とする請求項 5 記載のアクティブマトリクス基板。

【請求項 2 4】

上記第 1 および第 2 の幹配線は、それぞれの電位波形の位相が互いに 180 度ずれるように電位制御されることを特徴とする請求項 2 記載のアクティブマトリクス基板。

【請求項 2 5】

上記第 1 の保持容量配線が、上記各トランジスタがオフされた後に電位が上昇してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるとともに、上記第 2 の保持容量配線が、上記各トランジスタがオフされた後に電位が下降してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるか、あるいは、

10

上記第 1 の保持容量配線が、上記各トランジスタがオフされた後に電位が下降してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるとともに、上記第 2 の保持容量配線が、上記各トランジスタがオフされた後に電位が上昇してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されることを特徴とする請求項 2 に記載のアクティブマトリクス基板。

【請求項 2 6】

上記第 1 の保持容量配線の電位が上昇するのと、第 2 の保持容量配線の電位が下降するのとが一水平期間ずれているか、あるいは、上記第 1 の保持容量配線の電位が下降するのと、第 2 の保持容量配線の電位が上昇するのとが一水平期間ずれていることを特徴とする請求項 2 5 に記載のアクティブマトリクス基板。

20

【請求項 2 7】

上記絶縁膜はゲート絶縁膜であって、割り貫かれた部分に隣接する第 1 の膜厚部と、該第 1 の膜厚部に隣接し、これより膜厚の大きな第 2 の膜厚部とを備え、

各コンタクトホールで接続する両配線が異なる層に形成され、この両配線の交差部全体が、上記第 1 の膜厚部の外周内に位置していることを特徴とする請求項 2 記載のアクティブマトリクス基板。

【請求項 2 8】

非表示領域において、第 2 の幹配線に接続する第 2 の保持容量配線が第 1 の幹配線とも交差しており、

30

この第 2 の保持容量配線と第 1 の幹配線とが交差する部分が、上記第 1 の膜厚部の外周内に位置するが、この第 2 の保持容量配線と第 1 の幹配線とが交差する部分のゲート絶縁膜構造は、上記第 2 の膜厚部と同一であることを特徴とする請求項 2 7 記載のアクティブマトリクス基板。

【請求項 2 9】

非表示領域に設けられたコンタクトホールを介して接続された 2 つの配線と、これら配線の一方の配線と同じ層に設けられ、他方の配線と非表示領域にて交差する交差配線とを備えたアクティブマトリクス基板であって、

上記 2 つの配線間にある絶縁層は、上記コンタクトホールを形成するための割り貫き部と、割り貫き部に接する第 1 の膜厚部と、少なくとも上記他方の配線および交差配線が交差する部分に位置し、第 1 の膜厚部より膜厚の大きな第 2 の膜厚部とを備えることを特徴とするアクティブマトリクス基板。

40

【請求項 3 0】

表示領域の各画素領域に、第 1 および第 2 のトランジスタと、第 1 のトランジスタに接続する第 1 の画素電極と、第 2 のトランジスタに接続する第 2 の画素電極と、第 1 の画素電極下を横切る第 1 の保持容量配線と、第 2 の画素電極下を横切る第 2 の保持容量配線とが形成され、

第 1 の保持容量配線が非表示領域に設けられたコンタクトホールを介して第 1 の幹配線に接続され、第 2 の保持容量配線が非表示領域に設けられたコンタクトホールを介して第 2 の幹配線に接続され、

50

上記第 1 および第 2 の保持容量配線が同じ層に形成され、上記第 1 および第 2 の幹配線が同じ層に形成され、

第 1 および第 2 の保持容量配線と同じ層に形成された走査信号線が、第 1 および第 2 の幹配線それぞれと非表示領域にて交差していることを特徴とする請求項 2 9 記載のアクティブマトリクス基板。

【請求項 3 1】

請求項 1 または 2 に記載のアクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、

上記絶縁膜はゲート絶縁膜であり、上記スペーサは、表示領域に配される第 1 のスペーサと非表示領域に配される第 2 のスペーサとからなり、

第 1 のスペーサ下のゲート絶縁膜構造と、第 2 のスペーサ下のゲート絶縁膜構造とが同一であることを特徴とする液晶パネル。

【請求項 3 2】

上記ゲート絶縁膜は、上記割り貫かれた部分に隣接する第 1 の膜厚部と、この第 1 の膜厚部に隣接し、該第 1 の膜厚部より膜厚の大きな第 2 の膜厚部とを有しており、第 2 のスペーサ下にあたる部分が第 2 の膜厚部となっていることを特徴とする請求項 3 1 記載の液晶パネル。

【請求項 3 3】

第 1 および第 2 のスペーサそれぞれが、ゲート絶縁膜で覆われる 1 つ金属配線の上に重なるように設けられ、該 1 つ金属配線が、走査信号線あるいは保持容量配線であることを特徴とする請求項 3 1 記載の液晶パネル。

【請求項 3 4】

第 1 のスペーサが、ゲート絶縁膜の上層にあるデータ信号線と走査信号線との交差部分あるいは上記データ信号線と保持容量配線との交差部分に重なるように設けられ、第 2 のスペーサが、幹配線と走査信号線との交差部分あるいは幹配線と保持容量配線との交差部分に重なるように設けられていることを特徴とする請求項 3 1 記載の液晶パネル。

【請求項 3 5】

第 2 のスペーサの比誘電率は、液晶層内の液晶材料の平均比誘電率よりも小さいことを特徴とする請求項 3 1 記載の液晶パネル。

【請求項 3 6】

上記ゲート絶縁膜は、上記第 1 の膜厚部において 1 以上のゲート絶縁層を有するとともに第 2 の膜厚部において第 1 の膜厚部より多いゲート絶縁層を有し、

上記第 2 の膜厚部においては、いずれかのゲート絶縁層が平坦化膜であることを特徴とする請求項 3 2 に記載の液晶パネル。

【請求項 3 7】

ゲート絶縁膜と液晶層との間に層間絶縁膜が形成され、該層間絶縁膜に有機物を含む層が含まれていることを特徴とする請求項 3 2 記載の液晶パネル。

【請求項 3 8】

上記有機物は、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、およびノボラック系樹脂のいずれかであることを特徴とする請求項 3 7 記載の液晶パネル。

【請求項 3 9】

請求項 2 8 記載のアクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、

上記スペーサは、表示領域に配される第 1 のスペーサと非表示領域に配される第 2 のスペーサとからなり、

第 2 の保持容量配線および第 1 の幹配線が交差する部分と重なるように第 2 のスペーサが設けられるとともに、第 1 のスペーサ下のゲート絶縁膜構造は、第 2 のスペーサ下のゲート絶縁膜構造と同一であり、

上記第 2 のスペーサの比誘電率は、液晶層内の液晶材料の平均比誘電率よりも小さいこ

10

20

30

40

50

とを特徴とする液晶パネル。

【請求項 4 0】

第 1 のスペーサは、ゲート絶縁膜の上層にあるデータ信号線と走査信号線あるいはいずれかの保持容量配線との交差部分に重なるように設けられていることを特徴とする請求項 3 9 記載の液晶パネル。

【請求項 4 1】

請求項 3 記載のアクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、

上記絶縁膜はゲート絶縁膜であり、上記スペーサは、表示領域に配される第 1 のスペーサと非表示領域に配される第 2 のスペーサとからなり、

第 1 のスペーサ下のゲート絶縁膜構造と、第 2 のスペーサ下のゲート絶縁膜構造とが同一であることを特徴とする液晶パネル。

【請求項 4 2】

請求項 1 ～ 3 および 2 9 のいずれか 1 項に記載のアクティブマトリクス基板を備えることを特徴とする液晶パネル。

【請求項 4 3】

請求項 1 ～ 3 および 2 9 のいずれか 1 項に記載のアクティブマトリクス基板を備えることを特徴とする表示装置。

【請求項 4 4】

請求項 4 3 に記載の表示装置と、テレビジョン放送を受信するチューナ部とを備えていることを特徴とするテレビジョン受像機。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

本発明は、液晶表示装置、各種 E L 表示装置等の表示装置、およびそれらに用いられるアクティブマトリクス基板に関する。

【背景技術】

【0 0 0 2】

アクティブマトリクス基板は、液晶表示装置、E L (Electro Luminescence: エレクトロルミネッセンス) 表示装置等のアクティブマトリクス型表示装置において幅広く用いられている。一般的なアクティブマトリクス基板は、その表示領域に、複数の走査信号線、複数のデータ信号線、およびこれらの各交点に設けられた T F T (Thin Film Transistor: 薄膜トランジスタ) を有しており、この T F T を介して、データ信号線から画素電極に適宜電位信号が伝送される。また、T F T のオフ期間中の自己放電や T F T のオフ電流による映像劣化を防止するため、あるいは液晶駆動における各種変調信号を伝送するために、各画素領域 (表示領域) に保持容量配線を備えたアクティブマトリクス基板も存在する。

【0 0 0 3】

ところで、表示領域に形成される複数の保持容量配線は、表示領域の周囲に設けられる非表示領域において共通配線 (幹配線) に接続される。例えば、図 3 7 (a) ・図 3 7 (b) に示す従来技術では、非表示領域において、各補助容量線 8 1 1 は、コンタクトホール 8 0 8 を介して、データ線 8 0 4 と同一層の導電膜で形成される集合補助容量線 8 1 3 (共通配線) に接続される (特許文献 1 ・ 2 参照)。なお、関連する公知文献として、下記特許文献 3 ・ 4 を挙げるができる。

【特許文献 1】日本国公開特許公報「特開 2 0 0 2 - 6 7 7 3 号公報 (平成 1 4 年(2002) 1 月 1 1 日公開)」

【特許文献 2】日本国公開特許公報「特開平 1 0 - 3 1 9 4 3 3 号公報 (平成 1 0 年(1998) 1 2 月 4 日公開)」

【特許文献 3】日本国公開特許公報「特開平 7 - 1 1 4 0 4 4 号公報 (平成 7 年(1995) 5 月 2 日公開)」

10

20

30

40

50

【特許文献４】日本国公開特許公報「特開平７－２８７２５２号公報（平成７年(1995)１０月３１日公開）」

【発明の開示】

【発明が解決しようとする課題】

【０００４】

ここで、上記従来技術では、各補助容量線８１１とゲート線８０２とは同一のレイヤーに形成され、集合補助容量線８１３（共通配線）はこれらより上層（データ線８０４と同一層）に形成され、非表示領域において集合補助容量線８１３はゲート線８０２（走査信号線）と交差している。したがって、この交差部分では、ゲート線８０２上に絶縁膜８０３を介して集合補助容量線８１３が形成されることになり、ゲート線８０２と集合補助容量線８１３との短絡を確実に防止するためには、非表示領域の絶縁膜８０３にも相応の厚さが要求される。

10

【０００５】

一方で、絶縁膜８０３の厚みが増すと、コンタクトホール形成時のエッチング深さが増すことになり、絶縁膜８０３の膜厚や膜質のばらつき等によるコンタクトホール８０８の形成不良が発生し易くなる。例えば、コンタクトホール形成位置の膜厚が大きくなっていると、絶縁膜エッチング時にホールが開き切らず、各補助容量線８１１と集合補助容量線８１３とが接続不良となるおそれがある。

【０００６】

また、非表示領域において各走査信号線を、コンタクトホールを介して外部接続用の引き出し配線に接続する部分についても同様の問題がある。すなわち、引き出し配線と他の配線（例えば、集合補助容量線）との短絡を確実に防止するには、非表示領域の絶縁膜にも相応の厚さが要求されるが、この絶縁膜の厚みが増すと、コンタクトホール形成時のエッチング深さが増すことになり、絶縁膜の膜厚や膜質のばらつき等によるコンタクトホールの形成不良が発生し易くなる。

20

【０００７】

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、非表示領域において２つの配線（例えば、保持容量配線とその幹配線）を精度良く接続でき、かつこれらの配線と他の配線（例えば、走査信号線）との短絡が生じにくいアクティブマトリクス基板を提供する点にある。

30

【０００８】

本発明に係るアクティブマトリクス基板は、複数の保持容量配線とこれらを覆う絶縁膜とを備えたアクティブマトリクス基板であって、各保持容量配線は、非表示領域において、絶縁膜の上層にある幹配線にコンタクトホールを介して接続され、上記絶縁膜は、該コンタクトホール内に（コンタクトホールの開口下に）削り貫かれた部分を有し、この削り貫かれた部分に隣接する領域の膜厚が小さくなっていることを特徴とする。また、本アクティブマトリクス基板は、非表示領域に設けられたコンタクトホールを介して接続された２つの配線と、これら配線の一方の配線と同じ層に設けられ、他方の配線と非表示領域にて交差する交差配線とを備えたアクティブマトリクス基板であって、上記２つの配線間にある絶縁層は、上記コンタクトホールを形成するための削り貫き部と、削り貫き部に接する第１の膜厚部と、少なくとも上記他方の配線および交差配線が交差する部分に位置し、第１の膜厚部より膜厚の大きな第２の膜厚部とを備えることを特徴とするともいえる。例えば、上記２つの配線は保持容量配線とその幹配線で、交差配線は走査信号線である。

40

【０００９】

上記構成は、非表示領域において上記絶縁膜に局所的に膜厚の小さくなった部分を形成しておき、その一部（例えば中央部）を削り貫いて上記コンタクトホール（保持容量配線と幹配線を接続するコンタクトホール）を形成することで得られる。

【００１０】

このように、非表示領域の絶縁膜について、コンタクトホール形成位置およびその近傍を薄く、その他の部分を厚くしておけば、幹配線と他の配線（例えば、走査信号線）との

50

短絡を確実に回避しながら、該幹配線を保持容量配線に精度良く接続することができる。

【0011】

本発明に係るアクティブマトリクス基板は、表示領域の各画素領域に、第1および第2のトランジスタと、第1のトランジスタに接続する第1の画素電極と、第2のトランジスタに接続する第2の画素電極とを備えたアクティブマトリクス基板であって、各画素領域を通る第1および第2の保持容量配線と、該第1および第2の保持容量配線を覆う絶縁膜とを備え、非表示領域において、上記第1の保持容量配線が絶縁膜の上層にある第1の幹配線に第1のコンタクトホールを介して接続されるとともに、上記第2の保持容量配線が絶縁膜の上層にある第2の幹配線に第2のコンタクトホールを介して接続されており、上記絶縁膜は、上記第1のコンタクトホール内に（第1のコンタクトホールの開口下に）削り貫かれた部分を有し、この削り貫かれた部分に隣接する領域の膜厚が小さくなっているとともに、上記第2のコンタクトホール内に（第2のコンタクトホールの開口下に）削り貫かれた部分を有し、この削り貫かれた部分に隣接する領域の膜厚が小さくなっていることを特徴とする。

10

【0012】

本アクティブマトリクス基板によれば、上記第1および第2の保持容量配線の電位を個別制御することによって1つの画素領域に輝度の異なる複数の領域を形成すること（マルチピクセル駆動）が可能となり、この場合においても上記の効果を望むことができる。この場合、上記第1および第2の幹配線は、それぞれの電位波形の位相が互いに180度ずれるように電位制御されても構わない。

20

【0013】

また、上記第1および第2の幹配線はそれぞれ、第1および第2のトランジスタがオフされた後に電位が上昇あるいは降下するとともに、その状態が次フレームでこれらトランジスタがオフされるまで続くように電位制御されても良い。すなわち、上記第1の保持容量配線が、上記各トランジスタがオフされた後に電位が上昇してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるとともに、上記第2の保持容量配線が、上記各トランジスタがオフされた後に電位が下降してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるか、あるいは、上記第1の保持容量配線が、上記各トランジスタがオフされた後に電位が下降してその状態が次フレームで上記各トランジスタがオフされるまで続くように電位制御されるとともに、

30

【0014】

この場合、上記第1の保持容量配線の電位が上昇するのと、第2の保持容量配線の電位が下降するのが一水平期間ずれているか、あるいは、上記第1の保持容量配線の電位が下降するのと、第2の保持容量配線の電位が上昇するのとが一水平期間ずれていてもよい。

【0015】

本アクティブマトリクス基板においては、上記絶縁膜はゲート絶縁膜であって、削り貫かれた部分に隣接する第1の膜厚部と、該第1の膜厚部に隣接し、これより膜厚の大きな第2の膜厚部とを備え、各コンタクトホールで接続する両配線が異なる層に形成され、この両配線の交差部全体が、上記第1の膜厚部の外周内に位置していてもよい。このように、各幹配線下のより多くの部分を第1の膜厚部（ゲート絶縁膜が薄い部分）とすることで、各幹配線と対向電極との距離が広がり、両者間の寄生容量を低減することができる。これにより、各幹配線を伝わる信号の鈍りを抑制することができる。該構成では、さらに、非表示領域において、第2の幹配線に接続する第2の保持容量配線が第1の幹配線とも交差しており、この第2の保持容量配線と第1の幹配線とが交差する部分が、上記第1の膜厚部の外周内に位置するも、この第2の保持容量配線と第1の幹配線とが交差する部分のゲート絶縁膜構造は、上記第2の膜厚部（ゲート絶縁膜が厚い部分）と同一であることが望ましい。こうすれば、上記効果を得ながら第2の保持容量配線と第1の幹配線との短絡

40

50

も防止することができる。

【0016】

本発明に係るアクティブマトリクス基板は、複数の走査信号線とこれらを覆う絶縁膜とを備えたアクティブマトリクス基板であって、各走査信号線は、非表示領域において、絶縁膜の上層にある引き出し配線にコンタクトホールを介して接続され、上記絶縁膜は、上記コンタクトホール内に（コンタクトホールの開口下に）削り貫かれた部分を有し、この削り貫かれた部分に隣接する領域の膜厚が小さくなっていることを特徴とする。

【0017】

上記構成は、非表示領域において上記絶縁膜に周囲より膜厚の小さな部分を形成するとともにその一部（例えば中央部）を削り貫いて上記コンタクトホール（走査信号線と引き出し配線を接続するコンタクトホール）を形成することで得られる。

10

【0018】

このように、非表示領域の絶縁膜について、上記コンタクトホールの形成位置を薄く、その他の部分を厚くしておけば、引き出し配線と他の配線（例えば、保持容量配線）との短絡を確実に回避しながら、該引き出し配線と走査信号線とを精度良く接続することができる。

【0019】

本発明に係るアクティブマトリクス基板においては、上記絶縁膜は、上記領域に該当する第1の膜厚部と、該第1の膜厚部に隣接し、これより膜厚の大きな第2の膜厚部とを備える。上記構成は、非表示領域に位置する絶縁膜に周囲（第2の膜厚部）より膜厚の小さな第1の膜厚部を形成するとともに該第1の膜厚部の一部（例えば中央部）を削り貫いて上記コンタクトホールを形成することで得られる。なお、第1の膜厚部は削り貫き部を取り囲むように形成されていることが好ましく、第2の膜厚部は、少なくとも非表示領域における幹配線および他配線の交差部に形成されていれば良い。

20

【0020】

本アクティブマトリクス基板においては、上記絶縁層はゲート絶縁膜であっても良く、このゲート絶縁膜は複数のゲート絶縁層からなり、上記薄膜部においては少なくとも1つのゲート絶縁層が薄く形成されていても構わない。また、上記ゲート絶縁膜は複数のゲート絶縁層からなり、薄膜部において1以上のゲート絶縁層を有し、他の部分においてそれより多いゲート絶縁層を有する構成とすることもできる。

30

【0021】

この場合、少なくとも1つのゲート絶縁層を平坦化膜としても良い。こうすれば、走査信号線およびデータ信号線の交差部の段差が小さくなり、データ信号線が走査信号線を乗り越える段差が軽減されるため、信号線交差部におけるデータ信号線の断線が発生し難くなる。また、例えば、ゲート絶縁層の1つにSiNx（窒化シリコン）膜を用いる場合、ゲート電極のテーパー部における緻密さがその他の領域より低下（膜質が低下）し、静電気によるSiNxの破壊が発生しやすい。ここで、複数のゲート絶縁層のいずれかに平坦化膜を用いれば、上記テーパー部においても絶縁膜の厚みを確保することができ、SiNx膜の破壊を防止できる。

【0022】

本アクティブマトリクス基板においては、上記ゲート絶縁膜が有機物を含むゲート絶縁層を備えても良い。有機物を含む材料としてはSOG（スピノングラス）材料やアクリル系樹脂材料、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、ノボラック系樹脂などがある。これらの材料は基板上に塗布することで形成できるので、ミクロンオーダーの厚膜化が比較的容易である。このため、走査信号線に接続された導電層や保持容量配線と他の配線との距離を大きくすることができ、短絡を発生し難くすることができる。

40

【0023】

また、上記他の部分においては、最下層のゲート絶縁層を平坦化膜とすることが好ましい。さらに、上記平坦化膜の基板面に接する部分の厚みが、基板面に形成されるゲート電

50

極の厚みよりも大きいことが好ましい。こうすれば、平坦化効果が向上し、各信号線間短絡の発生を一層抑制することができる。また、データ信号線の断線もより発生し難くなる。

【0024】

また、この最下層のゲート絶縁層を、スピンオンガラス（SOG）材料からなる平坦化膜（SOG膜）とすることが好ましい。こうすれば、第1ゲート絶縁層としてのSOG膜上に、第2ゲート絶縁層、高抵抗半導体層、および低抵抗半導体層をCVD法などにより連続して成膜することができる。これにより、製造工程の短縮が可能となる。この場合、上記薄膜部ではSOG膜を抜いておき、他の部分の最下層にSOG膜を形成する構成とすることもできる。また、ゲート絶縁膜における上記薄膜部のエッジ近傍を順テーパ形状とすれば、その上層に形成される各電極が断線しにくくなる。

10

【0025】

本アクティブマトリクス基板においては、上記コンタクトホールが複数形成されていても良い。このように、コンタクトホールを複数形成することで、コンタクトの冗長性が得られ、コンタクト不良の発生をさらに抑制することが可能となる。また、上記コンタクトホール内には、保持容量配線と幹配線とを接続する接続電極が形成されていても良い。こうすれば、コンタクトホール部分の面積を小さくできるので、非表示領域の面積を小さくできる。これにより、アクティブマトリクス基板を小型化できる。この場合、上記接続電極は、表示領域の画素電極と同一材料で形成されていても良い。こうすれば、接続電極を画素電極形成時に同時形成することができるので、アクティブマトリクス基板の製造工程を簡略化できる。また、上記幹配線は、表示領域のデータ信号線と同一材料で形成されていても良い。こうすれば、データ信号線形成時に幹配線を同時形成することができ、アクティブマトリクス基板の製造工程を簡略化できる。

20

【0026】

本アクティブマトリクス基板は、ゲート絶縁層の上層に、第1および第2の層間絶縁膜を備え、上記コンタクトホールはゲート絶縁膜並びに第1および第2の層間絶縁膜を貫いていても良い。この場合、各画素領域に、トランジスタと画素電極とを接続する画素内コンタクトホールが形成され、画素内コンタクトホール下のゲート絶縁膜は第2の膜厚部と同一の構造であっても良い。こうすれば、画素領域においてトランジスタ（そのドレイン電極）と保持容量配線とが短絡しにくくなり、欠陥画素の発生を抑制することができる。

30

【0027】

上記構成においては、非表示領域のコンタクトホールで接続する両配線が異なる層に形成され、この両配線の交差部全体が、第1の膜厚部の外周内に位置していることが好ましい。こうすれば、非表示領域のコンタクトホール部分における第2の層間絶縁膜の厚みと、画素内コンタクトホール部分における第2の層間絶縁膜の厚みとの差（膜厚差）を小さくでき、製造工程の簡易（短縮）化を図ることができる。例えば、上記交差部において、両配線のうち下層側に位置する配線のエッジと、第1の膜厚部のエッジとの間隔が60 μm 以上とする。こうすれば、上記膜厚差を0.1～0.2 μm 程度にできるため、同一の露光量で両コンタクトホールを形成することができる。これにより、第2層間絶縁膜が残ってコンタクト不良が発生するといったおそれを低減することができる。

40

【0028】

本アクティブマトリクス基板では、上記ゲート絶縁膜は、各画素領域において、保持容量配線と重畳する領域の中に膜厚の小くなった薄膜部を備えても良い。こうすれば、保持容量配線と薄膜部とが重なる位置で容量を支配的に決定でき、保持容量配線の仕上がり具合が容量ばらつきに与える影響が小さくなる。

【0029】

本アクティブマトリクス基板では、上記ゲート絶縁膜は、各画素領域において、トランジスタのゲート電極と重畳する部分に膜厚が小さくなった薄膜部を有しており、上記薄膜部とトランジスタのソース電極との重畳面積は、上記薄膜部とトランジスタのドレイン電極との重畳面積より小さい構成とすることもできる。こうすれば、トランジスタの特性を

50

維持しつつ、修正が容易でない信号線間（データ信号線・走査信号線間）短絡の発生を抑制することが可能となる。

【0030】

本発明の液晶パネルは、上記アクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、上記絶縁膜はゲート絶縁膜であり、上記スペーサは、表示領域に配される第1のスペーサと非表示領域に配される第2のスペーサとからなり、第1のスペーサ下のゲート絶縁膜構造と、第2のスペーサ下のゲート絶縁膜構造とが同一であることを特徴とする。

【0031】

このように、非表示領域・表示領域間でスペーサ下のゲート絶縁膜構造を一致させることで第1および第2のスペーサの高さ設定が容易になり、表示領域および非表示領域間のセルギャップの差を小さくすることができる。これにより、表示領域および非表示領域の境界近傍における輝度ムラの発生を抑制することができる。

10

【0032】

本液晶パネルにおいては、上記ゲート絶縁膜は、上記剥り貫かれた部分に隣接する第1の膜厚部と、この第1の膜厚部に隣接し、該第1の膜厚部より膜厚の大きな第2の膜厚部とを有しており、第2のスペーサ下にあたる部分が第2の膜厚部となっていることが好ましい。第2の膜厚部はゲート絶縁膜が厚く、ゲート絶縁膜にSOG材料等を用いることで平坦化効果が得られるためである。なお、上記ゲート絶縁膜は、上記第1の膜厚部において1以上のゲート絶縁層を有するとともに第2の膜厚部において第1の膜厚部より多いゲート絶縁層を有し、上記第2の膜厚部においては、いずれかのゲート絶縁層が平坦化膜であってもよい。

20

【0033】

本液晶パネルにおいては、第1および第2のスペーサそれぞれが、ゲート絶縁膜で覆われる1つ金属配線の上に重なるように設けられ、該1つ金属配線が、走査信号線あるいは保持容量配線であってもよい。

【0034】

このように、非表示領域・表示領域間でスペーサ下の積層構造を類似させることで第1および第2のスペーサの高さ設定がより容易になり、表示領域および非表示領域間のセルギャップの差をより小さくすることができる。

30

【0035】

本液晶パネルにおいては、第1のスペーサが、ゲート絶縁膜の上層にあるデータ信号線と走査信号線との交差部分あるいは上記データ信号線と保持容量配線との交差部分に重なるように設けられ、第2のスペーサが、幹配線と走査信号線との交差部分あるいは幹配線と保持容量配線との交差部分に重なるように設けられていてもよい。

【0036】

このように、非表示領域・表示領域間でスペーサ下の積層構造を類似させることで第1および第2のスペーサの高さ設定がより容易になり、表示領域および非表示領域間のセルギャップの差をより小さくすることができる。

【0037】

本液晶パネルにおいては、少なくとも第2のスペーサの比誘電率が、液晶層内の液晶材料の平均比誘電率よりも小さいことが好ましい。こうすれば、第2のスペーサをいずれかの幹配線上に設置した場合に、該幹配線および対向基板（電極）間の寄生容量が低減され、幹配線を伝わる信号の鈍りを抑制することができる。

40

【0038】

本液晶パネルにおいては、ゲート絶縁膜と液晶層との間に層間絶縁膜が形成され、該層間絶縁膜に有機物を含む層が含まれていてもよい。有機物を含む層間絶縁膜は、SiNxやSiO₂といった無機膜に比べ弾性がある。よって、表示領域と非表示領域のスペーサが対向基板側に形成され、かつスペーサがアクティブマトリクス基板と接触するような構成においては、有機物を含む層間絶縁膜が配置されていると、その弾性変形によって、

50

対向基板側のカラーフィルタ層やブラックマトリクスの厚みばらつき、あるいはスペーサ高さのばらつき、あるいはアクティブマトリクス基板の膜厚ばらつきが吸収されるという効果がある。なお、有機物を含む層間絶縁膜には、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、ノボラック系樹脂等を用いることができる。

【0039】

本液晶パネルは、上記アクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、上記スペーサは、表示領域に配される第1のスペーサと非表示領域に配される第2のスペーサとからなり、第2の保持容量配線および第1の幹配線が交差する部分と重なるように第2のスペーサが設けられるとともに、第1のスペーサ下のゲート絶縁膜構造は、第2のスペーサ下のゲート絶縁膜構造と同一であり、上記第2のスペーサは液晶層内の液晶材料よりも比誘電率が小さいことを特徴とする。

10

【0040】

このように、非表示領域・表示領域間でスペーサ下の積層構造を類似させることで第1および第2のスペーサの高さ設定がより容易になり、表示領域および非表示領域間のセルギャップの差をより小さくすることができる。

【0041】

また、第1の幹配線と第2の保持容量配線との短絡を防止するためにそれらの交差部を第2の膜厚部（ゲート絶縁膜が厚い部分）にすると、第1の幹配線および対向基板間の距離が縮まり、両者間の寄生容量は増加する。そこで、この交差部分上に、液晶材料の平均比誘電率よりも小さい比誘電率をもつスペーサを配することで、この寄生容量を低減することができる。

20

【0042】

本液晶パネルは、第1のスペーサは、ゲート絶縁膜の上層にあるデータ信号線と走査信号線あるいはいずれかの保持容量配線との交差部分に重なるように設けられていることが望ましい。

【0043】

本液晶パネルは、上記アクティブマトリクス基板とこれに対向する対向基板とを備え、この両基板間に、スペーサと液晶層とが設けられた液晶パネルであって、上記絶縁膜はゲート絶縁膜であり、上記スペーサは、表示領域に配される第1のスペーサと非表示領域に配される第2のスペーサとからなり、第1のスペーサ下のゲート絶縁膜構造と、第2のスペーサ下のゲート絶縁膜構造とが同一であることを特徴とする。

30

【0044】

このように、非表示領域・表示領域間でスペーサ下の積層構造を類似させることで第1および第2のスペーサの高さ設定がより容易になり、表示領域および非表示領域間のセルギャップの差をより小さくすることができる。

【0045】

また、本発明の表示装置は、上記アクティブマトリクス基板を備えることを特徴とする。

40

【0046】

また、本発明のテレビジョン受像機は、上記表示装置と、テレビジョン放送を受信するチューナ部とを備えていることを特徴とする。

【0047】

以上のように、非表示領域の絶縁膜について、保持容量配線およびその幹配線を接続するコンタクトホール形成位置を薄く、その他の部分を厚くしておくことで、幹配線と他の配線との短絡を確実に回避しながら、該幹配線および保持容量配線を精度良く接続することができる。また、走査信号線およびその引き出し配線を接続するコンタクトホール形成位置を薄く、その他の部分を厚くしておくことで、引き出し配線と他の配線との短絡を確実に回避しながら、該引き出し配線と走査信号線とを精度良く接続することができる。

50

。

【図面の簡単な説明】

【0048】

【図1】本実施の形態に係るアクティブマトリクス基板の構成を示す平面図である。

【図2】図1のA1-A2の断面を示す断面図である。

【図3】本アクティブマトリクス基板の他の構成を示す平面図である。

【図4】図3のA3-A4の断面を示す断面図である。

【図5】本アクティブマトリクス基板の他の構成を示す平面図である。

【図6】本アクティブマトリクス基板の他の構成を示す平面図である。

【図7】図6のB1-B2の断面を示す断面図である。

10

【図8】図6のB3-B4の断面を示す断面図である。

【図9】本アクティブマトリクス基板のコンタクトホール構成を示す平面図である。

【図10】図7・8に示す距離dとT1およびT2の差（膜厚差）との関係を示すグラフである。

【図11】本実施の形態に係る液晶パネルの構成を示す断面図である。

【図12】本実施の形態に係る液晶パネルの制御構成を示すブロック図である。

【図13】本実施の形態に係るテレビジョン受像機の構成を示すブロック図である。

【図14】本実施の形態に係るテレビジョン受像機の構成を示す斜視図である。

【図15】図5に示すアクティブマトリクス基板の駆動方法を示すタイミングチャートである。

20

【図16】図5に示すアクティブマトリクス基板の他の駆動方法を示すタイミングチャートである。

【図17】本アクティブマトリクス基板の他の駆動方法を示すタイミングチャートである。

。

【図18】図5に示すアクティブマトリクス基板の変形例を示す平面図である。

【図19】図18に示すアクティブマトリクス基板を用いた液晶パネルの構成を示す平面図である。

【図20】図19に示す液晶パネルの表示領域の線矢視断面図および非表示領域の線矢視断面図である。

【図21】図19に示す液晶パネルの変形例を示す平面図である。

30

【図22】図21に示す液晶パネルの表示領域の線矢視断面図および非表示領域の線矢視断面図である。

【図23】図19に示す液晶パネルの変形例を示す平面図である。

【図24】図23に示す液晶パネルの表示領域の線矢視断面図および非表示領域の線矢視断面図である。

【図25】図19に示す液晶パネルの変形例を示す平面図である。

【図26】図25に示す液晶パネルの表示領域の線矢視断面図および非表示領域の線矢視断面図である。

【図27】図19に示す液晶パネルの変形例を示す平面図である。

【図28】図27に示す液晶パネルの表示領域の線矢視断面図および非表示領域の線矢視断面図である。

40

【図29】図19に示す液晶パネルの変形例を示す平面図である。

【図30】図29に示す液晶パネルの表示領域の線矢視断面図および非表示領域の線矢視断面図である。

【図31】図19に示す液晶パネルの変形例を示す平面図である。

【図32】図31に示す液晶パネルの表示領域の線矢視断面図および非表示領域の線矢視断面図である。

【図33】図6に示すアクティブマトリクス基板を用いた液晶パネルの構成を示す平面図である。

【図34】図33に示す液晶パネルの表示領域の線矢視断面図および非表示領域の線矢視

50

断面図である。

【図 3 5】図 3 に示すアクティブマトリクス基板を用いた液晶パネルの構成を示す平面図である。

【図 3 6】図 3 5 に示す液晶パネルの表示領域の線矢視断面図および非表示領域の線矢視断面図である。

【図 3 7 (a)】従来のアクティブマトリクス基板の構成を示す平面図である。

【図 3 7 (b)】図 3 7 (a) に示すアクティブマトリクス基板の断面図である。

【符号の説明】

【0049】

7 ドレイン引き出し電極

10

8 ドレイン電極

9 ソース電極

10 10x 10y 10z アクティブマトリクス基板

11 48 68 コンタクトホール

12 TFT (トランジスタ)

15 データ信号線

16 走査信号線

17 画素電極

18 保持容量配線

21 第1ゲート絶縁層

20

22 第2ゲート絶縁層

31 57 薄膜部

40 ゲート絶縁膜

44 表示領域

50 Cs 幹配線

51 フォトスペーサ

52 62 92 剥り貫き部

53 63 71 93 第1の膜厚部

54 64 94 第2の膜厚部

55 非表示領域

30

59x ゲート引き出し配線

61 フォトスペーサ

PA 画素領域

【発明を実施するための最良の形態】

【0050】

本発明の実施の形態1について図1～図36に基づいて説明すれば以下のとおりである。図1は、本実施の形態に係るアクティブマトリクス基板（表示領域・非表示領域）の概略構成を示す平面図であり、図2は図1に示すA1－A2線矢視断面図である。

【0051】

図1に示されるように、アクティブマトリクス基板10は、その表示領域44において、互いに直交するように図中左右方向に形成された走査信号線16および図中上下方向に形成されたデータ信号線15と、各信号線（15・16）の交点近傍に形成されたTFT（Thin Film Transistor：薄膜トランジスタ）12と、画素電極17と、図中左右方向に形成された保持容量配線（Cs配線）18とを備える。以下、図中左右方向は走査信号線あるいは保持容量配線に沿う方向、図中上下方向はデータ信号線に沿う方向を意味する。

40

【0052】

TFT12は、そのソース電極9がデータ信号線15に接続され、そのドレイン電極8がドレイン引き出し配線37、ドレイン引き出し電極7、およびコンタクトホール11を介して画素電極17に接続される。なお、走査信号線16がTFT12のゲート電極を兼

50

ねている。画素電極 17 は I T O 等の透明電極であり、アクティブマトリクス基板 10 下からの光（バックライト光）を透過させる。

【0053】

アクティブマトリクス基板 10 においては、走査信号線 16 に送られる走査信号（ゲート ON 電圧）によって T F T 12 が ON（ソース電極 9 とドレイン電極 8 とが導通状態）となり、この状態においてデータ信号線 15 に送られるデータ信号（信号電圧）がソース電極 9、ドレイン電極 8、ドレイン引き出し配線 37、ドレイン引き出し電極 7、およびコンタクトホール 11 を介して画素電極 17 に書き込まれる。

【0054】

保持容量配線 18 は各画素領域 P A を図中左右方向に横切っており、この保持容量配線 18 が保持容量の一方電極（保持容量下電極）として、ドレイン引き出し電極 7 が他方の電極（保持容量上電極）として機能する。なお、この保持容量は、例えば、画素電極 17 に次のデータ信号が入力されるまでの間、画素電極 17 に書き込まれた電位を保持するための容量 C として機能する。

【0055】

一方図 1 に示されるように、アクティブマトリクス基板 10 は、その非表示領域 55 において、走査信号線の端部 16 x と、保持容量配線（C s 配線）の端部 18 x と、図中上下方向に形成された C s 幹配線（共通配線）50 とを備える。ここで、各保持容量配線の端部 18 x はコンタクトホール 48 を介して C s 幹配線 50 に接続されており、該 C s 幹配線 50 を介して各保持容量配線 18 に所定の電位が与えられる。具体的には、非表示領域 55 において各保持容量配線の端部 18 x と C s 幹配線 50 とが直交しており、その交差部 P の中にコンタクトホール 48 が形成されている。

【0056】

ここで、上記交差部分およびその近傍の断面構造を図 2 に示す。同図に示すように、非表示領域では、基板 20 上に保持容量配線の端部 18 x と走査信号線の端部 16 x とが形成され、これらを覆うようにゲート絶縁膜 40 が設けられる。ゲート絶縁膜 40 は、保持容量配線の端部 18 x と重畳する領域の中に、コンタクトホール 48 の一部となる（コンタクトホール 48 の開口下に位置する）削り貫き部 52 と、該削り貫き部 52 を取り囲む第 1 の膜厚部 53 とを備える。さらに、ゲート絶縁膜 40 は、該第 1 の膜厚部 53 を取り囲むように第 2 の膜厚部 54 を備え、この第 2 の膜厚部 54 は、例えば走査信号線の端部 16 x と重なっている。ここで、第 2 の膜厚部 54 は第 1 のゲート絶縁層 21 と第 2 のゲート絶縁層 22 とからなる一方で第 1 の膜厚部 53 は第 2 のゲート絶縁層 22 のみからなる。製造工程では、保持容量配線 18 および走査信号線 16 を覆うように第 1 のゲート絶縁層 21 を形成した後その一部（第 1 の膜厚部 53 および削り貫き部 52 に対応する箇所）をエッチング除去し、続いて第 2 のゲート絶縁層 22 を形成し、さらに、第 2 のゲート絶縁層 22 の削り貫き部 52 に対応する部分をエッチング除去する。これにより、第 1 および第 2 の膜厚部 53・54 並びに削り貫き部 52 が形成される。

【0057】

ゲート絶縁膜 40 上には、削り貫き部 52 以外の部分に C s 幹配線 50 が形成される。すなわち、C s 幹配線 50 には、（ゲート絶縁膜の）削り貫き部 52 と全体が重なるメタル抜き部 49 が設けられる構成となっている。

【0058】

さらに、C s 幹配線 50 上には第 1 の層間絶縁膜 25 が形成される。第 1 の層間絶縁膜 25 にはコンタクトホール 48 の一部となるホールが、C s 幹配線 50 と重なるように設けられており、コンタクトホール 48 内で C s 幹配線 50 の一部が露出する構造となっている。そして、ゲート絶縁膜の削り貫き部 52 およびメタル抜き部 49 並びに第 1 の層間絶縁膜 25 のホールを埋めるように接続電極 38（I T O）が形成されており、この接続電極 38 によって保持容量配線の端部 18 x と C s 幹配線 50 とが接続される。

【0059】

以上の構成を平面的にみると、図 1 に示すように、第 1 の膜厚部 53 は、全体が交差部

10

20

30

40

50

P (Cs 幹配線および保持容量配線の端部の交差部) と重畳しており、その外周 (エッジ) は図中上下方向を長手方向とする長方形形状となっている。メタル抜き部 49 は、その全体が第 1 の膜厚部 53 のエッジ内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール 48 は、その全体が第 1 の膜厚部 53 のエッジ内におさまる、かつメタル抜き部 49 と直角に交差するような図中上下方向を長手方向とする長方形形状となっている。このように、コンタクトホール 48 とメタル抜き部 49 とを直交させることで、両者間のズレマージンを大きくすることができる。

【0060】

なお、Cs 幹配線 50 および保持容量配線の端部 18x を接続するコンタクトホール 48 は図 1 のように 1 つである必要はなく、図 9 のように複数のコンタクトホール 48m とすることも可能である。

10

【0061】

このように、非表示領域 55 のゲート絶縁膜について、コンタクトホール 48 の形成位置を薄く、その他の部分を厚くしておけば、Cs 幹配線 50 と他の配線 (例えば、走査信号線の端部 16x) との短絡を確実に回避しながら、Cs 幹配線 50 と保持容量配線の端部 18x とを精度良く接続することができる。

【0062】

本アクティブマトリクス基板 10 の表示領域 44 については以下のとおりである。すなわち、保持容量配線 18 を覆うゲート絶縁膜上に、TF T 12 のドレイン電極 8 から引き出されたドレイン引き出し電極 7 および第 1 の層間絶縁膜がこの順に形成され、該第 1 の層間絶縁膜上に画素電極 17 が形成される。

20

【0063】

ドレイン引き出し電極 7 は、その全体が画素電極 17 および保持容量配線 18 と重畳する。ここで、各画素領域 PA に設けられるゲート絶縁膜は、ドレイン引き出し電極 7 と重畳する領域の中に、周囲より膜厚の小さくなった薄膜部 31 を有している。薄膜部 31 は、図 2 の第 1 の膜厚部 53 と同じ構成であり、第 2 のゲート絶縁層 22 のみからなる。なお、薄膜部 31 の周囲のゲート絶縁膜は、第 2 の膜厚部と同じ構造 (第 1 のゲート絶縁層 21 および第 2 のゲート絶縁層 22 からなる) となっている。平面的にみると、薄膜部 31 は左右方向を長手方向とする長方形形状であり、その全体が保持容量配線 18 およびドレイン引き出し電極 7 と重畳している。これにより、保持容量配線 18 およびドレイン引き出し電極 7 並びに薄膜部 31 の重なり部分で上記容量 C を支配的に決定できるようになるため、保持容量配線 18 の仕上がり具合が容量 C ばらつきに与える影響が小さくなる。さらに、各画素領域 PA には、その全体が薄膜部 31 およびドレイン引き出し電極 7 と重畳するコンタクトホール 11 が設けられ、このコンタクトホール 11 を介してドレイン引き出し電極 7 が画素電極 17 に接続される。

30

【0064】

また、各画素領域 PA のゲート絶縁膜には、TF T 12 と重畳する部分にも周囲より膜厚の小さくなった薄膜部 57 が設けられる。薄膜部 57 は第 1 の膜厚部と同じ構成であり、第 2 のゲート絶縁層のみからなる。ここで、ソース電極 9 と薄膜部 57 との重畳面積が、ドレイン電極 8 と薄膜部 57 との重畳面積より小さくなるように構成されている。こうすれば、TF T 12 の特性を維持しつつ、修正が容易でない信号線間 (データ信号線 15 ・ 走査信号線間 16) 短絡の発生を抑制することが可能となる。

40

【0065】

なお、第 1 ゲート絶縁層 21 としては、絶縁性の材料 (例えば、有機物を含む材料) を用いることが可能であるが、例えば、スピノンガラス (SOG) 材料を用いることができる。SOG 材料とは、スピノコート法などの塗布法によってガラス膜 (シリカ膜) を形成し得る材料のことである。SOG 材料の中でも、例えば有機成分を含むスピノンガラス材料 (いわゆる有機 SOG 材料) が好適である。有機 SOG 材料としては、特に、Si-O-C 結合を骨格とする SOG 材料や、Si-C 結合を骨格とする SOG 材料を好適に用いることができる。有機 SOG 材料は、比誘電率が低く、容易に厚い膜を形成すること

50

ができる。すなわち、有機 SOG 材料を用いれば、第 1 ゲート絶縁層 21 の比誘電率を低くして第 1 ゲート絶縁層 21 を厚く形成することが容易になるとともに平坦化を行うことも可能になる。本実施の形態では、第 1 ゲート絶縁層 21 の厚さを、 $1.5\ \mu\text{m} \sim 2.0\ \mu\text{m}$ 程度としている。なお、有機物を含む材料としては上記 SOG 材料のほか、アクリル系樹脂材料、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、ノボラック系樹脂などがある。

【0066】

なお、上記 Si-O-C 結合を有する SOG 材料としては、例えば、特開 2001-98224 号公報や特開平 6-240455 号公報に開示されている材料や、IDW'03 予稿集第 617 頁に開示されている東レ・ダウコーニング・シリコン株式会社製 DD1100 を挙げることができる。また、Si-C 結合を骨格とする SOG 材料としては、例えば、特開平 10-102003 号公報に開示されている材料を挙げることができる。

10

【0067】

また、第 1 ゲート絶縁層 21 に、シリカフィラーを含む有機 SOG 材料を用いることもできる。この場合、有機 SOG 材料から形成された基材中にシリカフィラーを分散させた構成とすることが好ましい。こうすれば、基板 20 が大型化しても、第 1 ゲート絶縁層 21 を、クラックを発生させることなく形成することができる。なお、シリカフィラーの粒径は、例えば、 $10\ \text{nm} \sim 30\ \text{nm}$ であり、その混入比率は、 $20\ \text{体積}\% \sim 80\ \text{体積}\%$ である。シリカフィラーを含む有機 SOG 材料としては、例えば、触媒化学社製 LNT-025 を用いることができる。

20

【0068】

第 2 ゲート絶縁層 22 は、第 1 ゲート絶縁層 21 上に形成する絶縁性の膜である。本実施の形態では、第 2 ゲート絶縁層 22 は窒化シリコン (SiNx) からなる膜であり、その窒化シリコン膜の厚さは $300\ \text{nm} \sim 500\ \text{nm}$ ($3000\ \text{\AA} \sim 5000\ \text{\AA}$) 程度となっている。

【0069】

また、データ信号線 15、ソース電極 9、ドレイン電極 8 および Cs 幹配線 50 等は、例えば、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属またはこれら金属の合金からなる単層膜または積層膜とすることができる。これらの膜厚は、 $100\ \text{nm} \sim 300\ \text{nm}$ ($1000\ \text{\AA} \sim 3000\ \text{\AA}$) の程度とすればよい。

30

【0070】

また、第 1 の層間絶縁膜 25 (チャンネル保護膜) としては、窒化シリコン、酸化シリコン等の無機絶縁膜または、それらの積層膜等が用いられる。本実施の形態では $200\ \text{nm} \sim 500\ \text{nm}$ ($2000\ \text{\AA} \sim 5000\ \text{\AA}$) 程度の膜厚の窒化シリコンを用いている。

【0071】

また、第 1 の層間絶縁膜 25 上に形成される画素電極 17 (表示領域) および接続電極 38 (非表示領域) は、例えば、ITO、IZO、酸化亜鉛、酸化スズ等の透明性を有する導電膜からなっており、膜厚は $100\ \text{nm} \sim 200\ \text{nm}$ ($1000\ \text{\AA} \sim 2000\ \text{\AA}$) 程度である。

【0072】

以下に、本アクティブマトリクス基板の製造方法の一例を、図 1・図 2 を用いて説明する。

40

【0073】

まず、透明絶縁性基板 20 上にチタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属またはこれら金属の合金をスパッタリング法等の方法にて成膜する。そして、この金属膜または合金膜をフォトリソ法にて必要な形状にパターン形成することによって、保持容量配線 18 および走査信号線 16 (各 TFT のゲート電極) が形成される。なお、非表示領域には保持容量配線の端部 18x が形成される。

【0074】

次いで、スピコート法を用いて、保持容量配線 18 および走査信号線 16 の上を覆う

50

ようにSOG材料等を塗布する。これにより、第1ゲート絶縁層21（平坦化膜）が形成される。そして、第1ゲート絶縁層21上にフォトレジストを塗布した後に、フォトマスクを用いて露光を行い、その後、現像を施す。次いで、ドライエッチングを行うことにより、第1ゲート絶縁層21を除去する。ドライエッチングは、例えば、四フッ化水素（ CF_4 ）と酸素（ O_2 ）との混合ガスを用いて行うことができる。このとき、四フッ化水素（ CF_4 ）と酸素（ O_2 ）との混合比率を調整することで、第1ゲート絶縁層除去部分のエッジ近傍を順テーパ形状にすることができる。

【0075】

このように第1ゲート絶縁層21をパターニングすることで、非表示領域の第1の膜厚部53と、表示領域の各薄膜部（保持容量配線18と重畳する薄膜部31およびTFT部の薄膜部57）を形成することができる。

10

【0076】

続いて、第2ゲート絶縁層22、半導体層（高抵抗半導体層および低抵抗半導体層）をプラズマCVD（化学的気相成長法）等によって連続して成膜した後に、フォトエッチング法等によってパターン形成する。

【0077】

次いで、データ信号線15、ソース電極9、ドレイン電極8、ドレイン引き出し配線37、ドレイン引き出し電極7、加えて、非表示領域にCs幹配線50を形成する。これらは全て同一工程により形成することができる。具体的には、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属またはこれら金属の合金をスパッタリング法等の方法にて成膜し、この金属膜または合金膜をフォトエッチング法等にて必要な形状にパターニングする。

20

【0078】

そして、アモルファスシリコン膜等の高抵抗半導体層（i層）、n+アモルファスシリコン膜等の低抵抗半導体層（n+層）に対して、データ信号線15、ソース電極9、およびドレイン電極8のパターンをマスクにし、ドライエッチングにてチャンネルエッチングを行う。このプロセスにてi層の膜厚が最適化され、TFT12が形成される。すなわち、データ信号線15、ソース電極8およびドレイン電極9にて覆われていない半導体層がエッチング除去され、TFT12の能力に必要なi層膜厚が残される。

【0079】

30

次いで、TFT12のチャンネルを保護する（チャンネルを覆う）第1の層間絶縁膜25を形成する。本実施の形態では、プラズマCVD法等を用いて、窒化シリコン、酸化シリコン等の無機絶縁膜を成膜した。

【0080】

さらに、表示領域ではコンタクトホール11の位置に基づいて第1の層間絶縁膜25をエッチングしてホールを形成するとともに、非表示領域ではコンタクトホール48の位置に基づいて第1の層間絶縁膜25および第2のゲート絶縁層22をエッチングしてホールを形成する。ここでは、例えば、感光性レジストをフォトリソグラフィ法（露光および現像）によりパターニングし、エッチングを行う。

【0081】

40

ついで、第1の層間絶縁膜上および各絶縁層（25・22）のホール内に、ITO、IZO、酸化亜鉛、酸化スズ等の透明性を有する導電膜をスパッタリング法等の方法によって成膜し、これをフォトエッチング法等の方法にて必要な形状にパターンする。これにより、表示領域においては画素電極17が形成され、コンタクトホール11では画素電極17とドレイン引き出し電極7とが接続される。また、非表示領域においては接続電極38が形成され、コンタクトホール48にてCs幹配線50と保持容量配線の端部18xとが接続される。

【0082】

本アクティブマトリクス基板は、図3のように構成することも可能である。図3に示されるように、アクティブマトリクス基板10yは、非表示領域55において、図中左右方

50

向に形成された走査信号線の端部 16 x と、図中左右方向に形成されたゲート引き出し配線の端部 59 x と、図中左右方向に形成された保持容量配線（Cs 配線）の端部 18 x と、図中上下方向に形成された Cs 幹配線（共通配線）50 とを備える。なお、表示領域 44 の構成は図 1 と同様である。ここで、走査信号線の端部 16 x はコンタクトホール 68 を介してゲート引き出し配線の端部 59 x に接続されている。具体的には、非表示領域 55 において走査信号線の端部 16 x とゲート引き出し配線の端部 59 x とが重畳しており、その重畳部 P の中にコンタクトホール 68 が形成されている。

【0083】

ここで、上記重畳部 P およびその近傍の断面構造（図 3 の A3 - A4 断面図）を図 4 に示す。同図に示すように、基板 20 上には走査信号線の端部 16 x が形成され、これを覆うようにゲート絶縁膜 40 が設けられる。ゲート絶縁膜 40 は、走査信号線の端部 16 x と重畳する領域の中に、コンタクトホール 68 の一部となる（コンタクトホール 68 の開口下に位置する）刳り貫き部 62 と、該刳り貫き部 62 を取り囲む第 1 の膜厚部 63 とを備える。さらに、ゲート絶縁膜 40 は、該第 1 の膜厚部 63 を取り囲むように第 2 の膜厚部 64 を備え、この第 2 の膜厚部 64 は、例えば Cs 幹配線 50 と重なっている。ここで、第 2 の膜厚部 64 は第 1 のゲート絶縁層 21 および第 2 のゲート絶縁層 22 とからなる一方で第 1 の膜厚部 63 は第 2 のゲート絶縁層 22 のみからなる。製造工程では、保持容量配線 18 および走査信号線 16 を覆うように第 1 のゲート絶縁層 21 を形成した後、その一部（第 1 の膜厚部 63 および刳り貫き部 62 に対応する箇所）をエッチング除去し、続いて第 2 のゲート絶縁層 22 を形成し、さらに、第 2 のゲート絶縁層 22 の刳り貫き部 62 に対応する部分をエッチング除去する。これにより、第 1 および第 2 の膜厚部 63・64 並びに刳り貫き部 62 が形成される。

【0084】

ゲート絶縁膜 40 上には、刳り貫き部 62 以外の部分にゲート引き出し配線の端部 59 x が形成される。すなわち、ゲート引き出し配線の端部 59 x には、ゲート絶縁膜の刳り貫き部 62 と全体が重なるメタル抜き部 69 が設けられる。

【0085】

ゲート引き出し配線の端部 59 x 上には第 1 の層間絶縁膜 25 が形成される。第 1 の層間絶縁膜 25 にはコンタクトホール 68 の一部となるホールが、ゲート引き出し配線の端部 59 x と重なるように設けられており、コンタクトホール内でゲート引き出し配線の端部 59 x の一部が露出するような構成となっている。そして、ゲート絶縁膜の刳り貫き部 62 およびメタル抜き部 69 並びに第 1 の層間絶縁膜 25 のホールを埋めるように接続電極 78（ITO）が形成されており、この接続電極 78 によって走査信号線の端部 16 x とゲート引き出し配線の端部 59 x とが接続される。

【0086】

以上の構成を平面的にみると、図 3 に示すように、第 1 の膜厚部 63 は、全体が交差部 P（ゲート引き出し配線の端部と走査線信号線の端部との交差部）と重畳しており、その外周（エッジ）は図中上下方向を長手方向とする長方形形状となっている。メタル抜き部 69 は、その全体が第 1 の膜厚部 63 のエッジ内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール 68 は、その全体が第 1 の膜厚部 63 のエッジ内におさまり、かつメタル抜き部 69 と直角に交差するような図中上下方向を長手方向とする長方形形状となっている。

【0087】

図 3 に示す本アクティブマトリクス基板 10 y とカラーフィルタ基板（CF 基板）とを備える液晶パネルの構成を図 35 に示す。ここではカラーフィルタ基板の構成要素のうち、フォトスペーサのみを図示している。図 35 に示すように、液晶パネル 504 j では、表示領域 44 において、各走査信号線 16 と重なるように、フォトスペーサ 51（第 1 のスペーサ）が配置されるとともに、非表示領域 55 において、各走査信号線の端部 16 x と重なるようにフォトスペーサ 61（第 2 のスペーサ）が配置される。なお、図示していないが、フォトスペーサ 51 は、表示領域 44 の各走査信号線 16 と重なるように図中左

右方向に間隔をおいて配置される。

【0088】

なお、フォトスペーサ51・61は柱状のスペーサであって、CF基板側に設けられるが、アクティブマトリクス基板側に設けることもできる。

【0089】

図36に、図35の表示領域におけるフォトスペーサ51を含む線矢視断面図および非表示領域におけるフォトスペーサ61を含む線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ51下には、透明絶縁性基板20側から順に、走査信号線16、第1ゲート絶縁層21、第2ゲート絶縁層22、および第1の層間絶縁膜25が配され、非表示領域のフォトスペーサ61下には、透明絶縁性基板20側から順に、走査信号線の端部16x、第1ゲート絶縁層21、第2ゲート絶縁層22、および第1の層間絶縁膜25が配される。

10

【0090】

図35の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ51・61の高さ設定が容易になり、表示領域44および非表示領域55間のセルギャップの差を小さくすることができる。

【0091】

本アクティブマトリクス基板は、図5のように構成することも可能である。このアクティブマトリクス基板は、1つのサブ画素(R、G、Bのいずれか1つに対応)に、輝度の異なる複数の領域を形成するマルチピクセル駆動に用いられる。

20

【0092】

図5に示すように、アクティブマトリクス基板10xは、その表示領域44において、互いに直交するように図中左右方向に形成された走査信号線16および図中上下方向に形成されたデータ信号線15と、各信号線(15・16)の交点近傍に形成された第1および第2のTFT12a・12bと、第1および第2の画素電極17a・17bと、図中左右方向に形成された第1および第2の保持容量配線(Cs配線)18a・18bとを備える。1つ画素領域PAには、この第1および第2のTFT12a・12bと第1および第2の画素電極17a・17bとが含まれる。

【0093】

第1のTFT12aは、そのソース電極9がデータ信号線15に接続され、そのドレイン電極8aがドレイン引き出し配線37a、ドレイン引き出し電極7a、およびコンタクトホール11aを介して第1の画素電極17aに接続される。同様に、第2のTFT12bは、そのソース電極9がデータ信号線15に接続され、そのドレイン電極8bがドレイン引き出し配線37b、ドレイン引き出し電極7b、およびコンタクトホール11bを介して第2の画素電極17bに接続される。なお、走査信号線16が第1および第2のTFT12a・12bのゲート電極を兼ねている。

30

【0094】

本アクティブマトリクス基板では、第1の保持容量配線18aはドレイン引き出し電極7aと重畳し、第2の保持容量配線18bは、ドレイン引き出し電極7bと重畳している。そして、ドレイン引き出し電極7aは容量C1の一方電極として機能し、第1の保持容量配線18aは該容量C1の他方電極として機能する。同様に、ドレイン引き出し電極7bは容量C2の一方電極として機能し、第2の保持容量配線18bは該容量C2の他方電極として機能する。これら容量C1・C2はそれぞれ、各画素電極電位の制御用容量および保持容量としての機能を兼ね備えている。

40

【0095】

すなわち、本アクティブマトリクス基板では、データ信号線15からのデータ(信号電位)が、各TFT(12a・12b)の共通のソース電極9と、ドレイン電極8a・8b等とを介して、第1および第2の画素電極17a・17bそれぞれに与えられるが、第1および第2の保持容量配線18a・18bには互いに逆位相の信号電圧が印加されており、第1および第2の画素電極17a・17bそれぞれが異なる電位に制御される。これに

50

より、1つの画素領域内に明るい領域と暗い領域とを形成でき、面積階調によって中間調を表現することができる。この結果、斜め視角における白浮きを改善できる等、表示品位を高めることができる。

【0096】

一方、アクティブマトリクス基板10xは、その非表示領域55において、走査信号線の端部16xと、第1および第2の保持容量配線(Cs配線)の端部18A・18Bと、図中上下方向に形成された第1および第2のCs幹配線(共通配線)50a・50bとを備える。

【0097】

ここで、第1の保持容量配線の端部18Aはコンタクトホール48aを介して第1のCs幹配線50aに接続されており、該第1のCs幹配線50aを介して第1の保持容量配線18aに信号電位が与えられる。具体的には、非表示領域55において第1の保持容量配線の端部18Aと第1のCs幹配線50aとが交差しており、その交差部P1の中にコンタクトホール48aが形成されている。同様に、第2の保持容量配線の端部18Bはコンタクトホール48bを介して第2のCs幹配線50bに接続されており、該第2のCs幹配線50bを介して第2の保持容量配線18bに(第1の保持容量配線18aとは逆位相の)信号電位が与えられる。具体的には、非表示領域55において第2の保持容量配線の端部18Bと第2のCs幹配線50bとが交差しており、その交差部P2の中にコンタクトホール48bが形成されている。

【0098】

本アクティブマトリクス基板10xには、交差部P1と重畳する位置に、第1の膜厚部53a、メタル抜き部49a、接続電極38a、およびコンタクトホール48aが設けられる。第1の膜厚部53aはゲート絶縁膜が周囲より薄くなっている(第1ゲート絶縁層のみからなる)部分である。ゲート絶縁膜は、第1の膜厚部53aを取り囲むように膜厚の大きな第2の膜厚部(図示せず)を有しており、この第2の膜厚部は、例えば走査信号線の端部16xや第2のCs幹配線50bと重なっている。メタル抜き部49aは、第1のCs幹配線50aの一部を削り貫いた部分であり、ゲート絶縁膜が削り貫かれた部分と重なる。

【0099】

ここで、第1の膜厚部53aは、全体が交差部P1(第1のCs幹配線50aと第1の保持容量配線の端部18Aとの交差部)と重畳しており、その外周(エッジ)は図中上下方向を長手方向とする長方形形状となっている。メタル抜き部49aは、その全体が第1の膜厚部53aのエッジ内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール48aは、その全体が第1の膜厚部53aのエッジ内におさまり、かつメタル抜き部49aと直角に交差するような図中上下方向を長手方向とする長方形形状となっている。なお、接続電極38a(ITO)は、メタル抜き部49aおよびコンタクトホール48aと重畳するように形成され、第1のCs幹配線50aと第1の保持容量配線の端部18Aとを接続している。

【0100】

本アクティブマトリクス基板10xには、交差部P2と重畳する位置に、第1の膜厚部53b、メタル抜き部49b、接続電極38b、およびコンタクトホール48bが設けられる。第1の膜厚部53bはゲート絶縁膜が周囲より薄くなっている(第1ゲート絶縁層のみからなる)部分である。ゲート絶縁膜は、第1の膜厚部53bを取り囲むように膜厚の大きな第2の膜厚部(図示せず)を有しており、この第2の膜厚部は、例えば走査信号線の端部16xや第2のCs幹配線50aと重なっている。

【0101】

メタル抜き部49bは、第2のCs幹配線50bの一部を削り貫いた部分であり、ゲート絶縁膜が削り貫かれた部と重なる。ここで、第1の膜厚部53bは、全体が交差部P2(第2のCs幹配線50bと第2の保持容量配線の端部18Bとの交差部)と重畳しており、その外周(エッジ)は図中上下方向を長手方向とする長方形形状となっている。メタ

ル抜き部 49b は、その全体が第 1 の膜厚部 53b のエッジ内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール 48b は、その全体が第 1 の膜厚部 53b のエッジ内におさまり、かつメタル抜き部 49b と直角に交差するような図中上下方向を長手方向とする長方形形状となっている。なお、接続電極 38b (ITO) は、メタル抜き部 49b およびコンタクトホール 48b と重畳するように形成され、第 2 の Cs 幹配線 50b と第 2 の保持容量配線の端部 18B とを接続している。

【0102】

また、表示領域 44 の構成は以下のとおりである。すなわち、ドレイン引き出し電極 7a は、その全体が第 1 の画素電極 17a および第 1 の保持容量配線 18a と重畳する。ここで、各画素領域 PA に設けられるゲート絶縁膜は、ドレイン引き出し電極 7a と重畳する領域の中に、周囲より膜厚の小さくなった薄膜部 31a を有している。薄膜部 31a は、第 1 の膜厚部 53a・53b (図 5 参照) と同じ構成であり、第 2 のゲート絶縁層 22 のみからなる。なお、薄膜部 31a の周囲のゲート絶縁膜は、第 2 の膜厚部と同じ構造 (第 1 のゲート絶縁層 21 および第 2 のゲート絶縁層 22 からなる) となっている。

【0103】

平面的にみると、薄膜部 31a は左右方向を長手方向とする長方形形状であり、その全体が第 1 の保持容量配線 18a およびドレイン引き出し電極 7a と重畳している。これにより、第 1 の保持容量配線 18a およびドレイン引き出し電極 7a 並びに薄膜部 31a の重なり部分で上記容量 C1 を支配的に決定できるようになる。さらに、各画素領域 PA には、全体が薄膜部 31a と重畳するコンタクトホール 11a が設けられ、このコンタクトホール 11a を介してドレイン引き出し電極 7a が第 1 の画素電極 17a に接続される。

【0104】

また、ドレイン引き出し電極 7b は、その全体が第 2 の画素電極 17b および第 2 の保持容量配線 18b と重畳する。ここで、各画素領域 PA に設けられるゲート絶縁膜は、ドレイン引き出し電極 7b と重畳する領域の中に、周囲より膜厚の小さくなった薄膜部 31b を有している。薄膜部 31b は、第 1 の膜厚部 53a・53b (図 5 参照) と同じ構成であり、第 2 のゲート絶縁層 22 のみからなる。なお、薄膜部 31b の周囲のゲート絶縁膜は、第 2 の膜厚部と同じ構造となっている。平面的にみると、薄膜部 31b は左右方向を長手方向とする長方形形状であり、その全体が第 2 の保持容量配線 18b およびドレイン引き出し電極 7b と重畳している。これにより、第 2 の保持容量配線 18b およびドレイン引き出し電極 7b 並びに薄膜部 31b の重なり部分で上記容量 C2 を支配的に決定できるようになる。さらに、各画素領域には、全体が薄膜部 31b と重畳するコンタクトホール 11b が設けられ、このコンタクトホール 11b を介してドレイン引き出し電極 7b が第 2 の画素電極 17b に接続される。

【0105】

なお、アクティブマトリクス基板 10x が MVA の液晶パネルに適用される場合には、第 1 および第 2 の画素電極 17a・17b に、例えば横 V 字形状 (V 字を 90 度回転させた形状) のスリットが形成される。

【0106】

図 15 は、図 5 の各部の動作を示すタイミングチャートである。ここで、Vg は走査信号線 16 の電圧、Vs はデータ信号線 15 の電圧 (ソース電圧)、Vcs1 は第 1 の保持容量配線 18a の電圧、Vcs2 は第 2 の保持容量配線 18b の電圧、Vlc1 は第 1 の画素電極 17a の電圧、Vlc2 は第 2 の画素電極 17b の電圧である。液晶表示装置においては、液晶が分極しないよう、一般にフレーム反転、ライン反転、ドット反転といった交流駆動を行う。すなわち、n フレーム目にソース電圧の中央値 Vsc に対してプラス極性のソース電圧 (Vsp) を与え、次の (n+1) フレーム目では Vsc に対してマイナス極性のソース電圧 (Vsn) を与え、かつフレームごとにドット反転を行う。また、第 1 の保持容量配線 18a の電圧および第 2 の保持容量配線 18b の電圧をそれぞれ振幅電圧 Vad で振幅させるとともに、両者の位相を 180 度ずらす。すなわち、T2 で Vg が「L」となった (各 TFT12a・12b がオフした) 直後に、Vcs1 が「H」、V

10

20

30

40

50

c s 2が「L」となるように両者を制御する。

【0107】

また、図16のように、V c s 1を、T 2でV gが「L」となった（各T F T 1 2 a・1 2 bがオフした）直後のT 3で「H i g h」になったまま（あるいは「L o w」になったまま）の波形とし、V c s 2を、T 3から1水平期間（1H）後のT 4で「L o w」になったまま（あるいは「H i g h」になったまま）の波形とすることもできる。すなわち、各トランジスタがオフされた後に、V c s 1を突き上げて該フレームではこの突き上げたままの状態を維持するとともに、V c s 1の突き上げから1H期間ずらしてV c s 2を突き下げて該フレームではこの突き下げたままの状態を維持するような電位制御を行うか、あるいは、各トランジスタがオフされた後に、V c s 1を突き下げて該フレームではこの突き下げたままの状態を維持するとともに、V c s 1の突き下げから1H期間ずらしてV c s 2を突き上げて該フレームではこの突き上げたままの状態を維持するような電位制御を行う。こうすれば、V c s 1およびV c s 2波形のなまりがドレイン実効電位に与える影響が小さくなり、輝度ムラの低減に有効である。

10

【0108】

なお、図5に示すアクティブマトリクス基板は各保持容量配線を上下（データ信号線に沿った方向）に隣接する画素同士で共有する構成であるが、各保持容量配線を上下に隣接する画素同士で共有しない構成では、図17に示すように、V c s 1を、T 2でV gが「L」となった（各T F T 1 2 a・1 2 bがオフした）直後のT 3で「H i g h」になったまま（あるいは「L o w」になったまま）の波形とし、同様に、V c s 2を、T 2でV gが「L」となった直後のT 3で「L o w」になったまま（あるいは「H i g h」になったまま）の波形とすることもできる。すなわち、各トランジスタがオフされた後に、V c s 1を突き上げて該フレームではこの突き上げたままの状態を維持するとともに、V c s 1の突き上げと同期してV c s 2を突き下げて該フレームではこの突き下げたままの状態を維持するような電位制御を行うか、あるいは、各トランジスタがオフされた後に、V c s 1を突き下げて該フレームではこの突き下げたままの状態を維持するとともに、V c s 1の突き下げと同期してV c s 2を突き上げて該フレームではこの突き上げたままの状態を維持するような電位制御を行ってもよい。この場合も、V c s 1およびV c s 2波形のなまりがドレイン実効電位に与える影響が小さくなり、輝度ムラの低減に有効である。

20

【0109】

本アクティブマトリクス基板10xを、図18のように変形することも可能である。すなわち、第1の膜厚部（ゲート絶縁膜が薄い部分）を、第1および第2のC s 幹配線50a・50bにおける、隣接する2本の走査信号線で挟まれる領域にある部分をできるだけ多く含むように形成する。

30

【0110】

図18に示すアクティブマトリクス基板では、第1の膜厚部71aの外周は、交差部P1を含む図中左右方向を長手方向とする長方形形状である。ここで、左右方向に延びる一边は第1の保持容量配線の端部18Aを挟む2本の走査信号線の一方に近接し、第1のC s 幹配線50aおよび第2のC s 幹配線50bを横切るとともに、左右方向に延びるもう一边は上記2本の走査信号線の他方に近接し、第1のC s 幹配線50aおよび第2のC s 幹配線50bを横切る。なお、メタル抜き部49aは、その全体が交差部P1内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール48aは、その全体が交差部P1内におさまる、かつメタル抜き部49aと直角に交差するような図中上下方向を長手方向とする長方形形状となっている。

40

【0111】

一方、図18に示す第1の膜厚部71b（ゲート絶縁膜が厚い部分）の外周は、交差部P2および交差部P3（第1のC s 幹配線50aと第2の保持容量配線の端部18Bとの交差部）を含む図中左右方向を長手方向とする長方形形状である。ここで、左右方向に延びる一边は第1の保持容量配線の端部18Bを挟む2本の走査信号線の一方に近接し、第1のC s 幹配線50aおよび第2のC s 幹配線50bを横切るとともに、左右方向に延び

50

るもう一边は上記2本の走査信号線の他方に近接し、第1のCs幹配線50aおよび第2のCs幹配線50bを横切る。ただし、交差部P3にあたる部分は第2の膜厚部36（ゲート絶縁膜が厚い部分）となっている。なお、メタル抜き部49bは、その全体が交差部P2内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール48bは、その全体が交差部P2内におさまり、かつメタル抜き部49bと直角に交差するような図中上下方向を長手方向とする長方形形状となっている。

【0112】

図18のようなアクティブマトリクス基板では、第1のCs幹配線50aの電位が対向基板（CF基板、図示せず）に形成される共通電極のそれと異なるために両者間の寄生容量によって第1のCs幹配線50a（ひいては、第1の保持容量配線18a）の電位波形が鈍ってしまう場合があるが、上記構成のように、第1の膜厚部71a（ゲート絶縁膜が薄い部分）を、第1および第2のCs幹配線50a・50bにおける、隣接する2本の走査信号線で挟まれる領域にある部分をできるだけ多く含むように広く形成することで、第1のCs幹配線50aのより多くの部分の位置を（ガラス基板側に）下げ、対向基板（CF）との距離を広げて上記寄生容量を低減することができる。これにより、各Cs幹配線の電位波形をシャープにすることができる。第1の膜厚部71bについても同様のことがいえ、さらに、交差部P3にあたる部分が第2の膜厚部36（ゲート絶縁膜が厚い部分）となっているため、第1のCs幹配線50aと第2の保持容量配線の端部18Bとの短絡の発生も防止することができる。

【0113】

図18に示す本アクティブマトリクス基板とカラーフィルタ基板（適宜CF基板と記す）とを備える液晶パネルの構成を図19に示す。ここではCF基板の構成要素のうち、フォトスペーサのみを図示している。図19に示すように、液晶パネル504aでは、表示領域44において、各走査信号線16と重なるように、フォトスペーサ51（第1のスペーサ）が配置されるとともに、非表示領域55において、各走査信号線の端部16xと重なるようにフォトスペーサ61（第2のスペーサ）が配置される。なお、図示していないが、フォトスペーサ51は、表示領域44の各走査信号線16と重なるように図中左右方向に間隔をおいて配置される。

【0114】

図20に、図19の表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ51下には、透明絶縁性基板20側から順に、走査信号線16、第1ゲート絶縁層21、第2ゲート絶縁層22、および第1の層間絶縁膜25が配され、非表示領域のフォトスペーサ61下には、透明絶縁性基板20側から順に、走査信号線の端部16x、第1ゲート絶縁層21、第2ゲート絶縁層22、および第1の層間絶縁膜25が配される。

【0115】

このように、非表示領域・表示領域間でフォトスペーサ下の構造（特に、ゲート絶縁膜40の構造）を一致させることで各フォトスペーサ51・61の高さ設定が容易になり、表示領域44および非表示領域55間のセルギャップの差を小さくすることができる。これにより、表示領域44および非表示領域55の境界近傍における輝度ムラの発生を抑制することができる。

【0116】

なお、液晶層の配向を垂直配向とする所謂VAモードの液晶表示装置においては、表示領域のセルギャップ対して非表示領域のセルギャップが $-0.4\mu\text{m}$ から $+0.2\mu\text{m}$ 、好ましくは $-0.2\mu\text{m}$ から $+0.1\mu\text{m}$ であればよい。すなわち、CF基板側のカラーフィルタ層やブラックマトリクスの厚みのばらつき、あるいはフォトスペーサの高さのばらつき、あるいはアクティブマトリクス基板の厚みのばらつき等があっても、表示領域と非表示領域とで上記セルギャップの差が上記数値範囲内であればよい。なお、マイナス側の範囲が広いのは、非表示領域のセルギャップがその内側にある表示領域のセルギャップより小さい場合は、表示領域のセルギャップより大きい場合に比して上記輝度ムラが視認

されにくいからである。

【0117】

なお、非表示領域を十分小さく設計できる場合、図21および図22（図21における表示領域の線矢視断面図および非表示領域の線矢視断面図）に示すように、液晶パネル504bのシール67内にビーズ状スペーサ76を含ませておくことで、非表示領域55のセルギャップを保持することができる。この場合、非表示領域55のフォトスペーサ61をフォトスペーサ51よりも低めに形成することもできる（フォトスペーサ61は、液晶パネルに外部から圧力が加わったときに、非表示領域のセルギャップが一定値以下にならないようにする機能を果たす）。

【0118】

本実施の形態に係る液晶パネルは図23のように構成することもできる。図23に示すように、液晶パネル504cでは、表示領域44において、走査信号線16と重なるようにフォトスペーサ51（第1のスペーサ）が配置される一方、非表示領域55において、各金属配線（走査信号線の端部16xや各保持容量配線の端部18A・18B）と重ならない位置にフォトスペーサ61（第2のスペーサ）が配置される。図24に、図23における表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ51下には、透明絶縁性基板20側から順に、走査信号線16、第1ゲート絶縁層21、第2ゲート絶縁層22、および第1の層間絶縁膜25が配され、非表示領域のフォトスペーサ61下には、透明絶縁性基板20側から順に、第1ゲート絶縁層21、第2ゲート絶縁層22、および第1の層間絶縁膜25が配される。

【0119】

この場合、非表示領域・表示領域間でフォトスペーサ下の構造は一致しないものの、ゲート絶縁膜40（第1ゲート絶縁層21および第2ゲート絶縁層22）の構造は一致する。ここで、第1ゲート絶縁層21は平坦化膜（SOG膜等）であるため、フォトスペーサ51下において透明絶縁性基板20上に形成される各膜の総膜厚と、フォトスペーサ61下において透明絶縁性基板20上に形成される各膜の総膜厚とはほとんど変わらない。したがって、図23・24に示す構成においても、各フォトスペーサ51・61の高さ設定が容易になり、表示領域44および非表示領域55間のセルギャップの差を小さくすることができる。これにより、表示領域44および非表示領域55の境界近傍における輝度ムラの発生を抑制することができる。

【0120】

なお、表示領域44側のフォトスペーサ51も金属配線（走査信号線等）上に設ける必要はないが、各画素電極17a・17bと重ならない位置に配することが望ましい。各画素電極17a・17bと重なる位置にフォトスペーサ51を配すると、フォトスペーサ51によって液晶配向が乱れるおそれがあるからである。

【0121】

本実施の形態に係る液晶パネルは図29のように構成することもできる。図29に示すように、液晶パネル504fでは、表示領域44において、第1の保持容量配線18aと重なるように、フォトスペーサ51（第1のスペーサ）が配置されるとともに、非表示領域55において、第1の保持容量配線の端部18Aと重なるようにフォトスペーサ61（第2のスペーサ）が配置される。

【0122】

図30に、図29の表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ51下には、透明絶縁性基板20側から順に、第1の保持容量配線18a、第1ゲート絶縁層21、第2ゲート絶縁層22、および第1の層間絶縁膜25が配され、非表示領域のフォトスペーサ61下には、透明絶縁性基板20側から順に、第1の保持容量配線の端部18A、第1ゲート絶縁層21、第2ゲート絶縁層22、および第1の層間絶縁膜25が配される。

【0123】

図29の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致している

ため、各フォトスペーサ 5 1・6 1 の高さ設定が容易になり、表示領域 4 4 および非表示領域 5 5 間のセルギャップの差を小さくすることができる。

【0 1 2 4】

本実施の形態に係る液晶パネルは図 3 1 のように構成することもできる。図 3 1 に示すように、液晶パネル 5 0 4 g では、表示領域 4 4 において、走査信号線 1 6 と重なるように、フォトスペーサ 5 1 (第 1 のスペーサ) が配置されるとともに、非表示領域 5 5 において、第 1 の保持容量配線の端部 1 8 A と重なるようにフォトスペーサ 6 1 (第 2 のスペーサ) が配置される。

【0 1 2 5】

図 3 2 に、図 3 1 の表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ 5 1 下には、透明絶縁性基板 2 0 側から順に、走査信号線 1 6、第 1 ゲート絶縁層 2 1、第 2 ゲート絶縁層 2 2、および第 1 の層間絶縁膜 2 5 が配され、非表示領域のフォトスペーサ 6 1 下には、透明絶縁性基板 2 0 側から順に、第 1 の保持容量配線の端部 1 8 A、第 1 ゲート絶縁層 2 1、第 2 ゲート絶縁層 2 2、および第 1 の層間絶縁膜 2 5 が配される。

【0 1 2 6】

図 3 1 の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ 5 1・6 1 の高さ設定が容易になり、表示領域 4 4 および非表示領域 5 5 間のセルギャップの差を小さくすることができる。

【0 1 2 7】

本実施の形態に係る液晶パネルは図 2 5 のように構成することもできる。図 2 5 に示すように、液晶パネル 5 0 4 d では、表示領域 4 4 において、走査信号線 1 6 とデータ信号線 1 5 との交差部分と重なるようにフォトスペーサ 5 1 (第 1 のスペーサ) が配置され、非表示領域 5 5 において、第 1 の C s 幹配線 5 0 a と各走査信号線の端部 1 6 x との交差部分と重なるようにフォトスペーサ 6 1 (第 2 のスペーサ) が配置される。図 2 6 に、図 2 5 における表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。図 2 6 に示すように、表示領域のフォトスペーサ 5 1 下には、透明絶縁性基板 2 0 側から順に、走査信号線 1 6、第 1 ゲート絶縁層 2 1、第 2 ゲート絶縁層 2 2、データ信号線 1 5、および第 1 の層間絶縁膜 2 5 が配され、非表示領域のフォトスペーサ 6 1 下には、透明絶縁性基板 2 0 側から順に、走査信号線の端部 1 6 x、第 1 ゲート絶縁層 2 1、第 2 ゲート絶縁層 2 2、第 1 の C s 幹配線 5 0 a、および第 1 の層間絶縁膜 2 5 が配される。

【0 1 2 8】

図 2 5 の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ 5 1・6 1 の高さ設定が容易になり、表示領域 4 4 および非表示領域 5 5 間のセルギャップの差を小さくすることができる。これにより、表示領域 4 4 および非表示領域 5 5 の境界近傍における輝度ムラの発生を抑制することができる。これにより、表示領域 4 4 および非表示領域 5 5 の境界近傍における輝度ムラの発生を抑制することができる。

【0 1 2 9】

加えて、非表示領域 5 5 においては第 1 の C s 幹配線 5 0 a の膜厚分だけフォトスペーサ 6 1 の高さを小さくでき、表示領域 4 4 においてはデータ信号線 1 5 の膜厚分だけフォトスペーサ 6 1 の高さを小さくできる。したがって、フォトスペーサを露光・現像する時間を短縮することができ、スループットの向上につながる。また、フォトスペーサを形成するための材料も削減することができる。なお、第 1 の C s 幹配線 5 0 a とデータ信号線 1 5 とは同一工程で形成され、同じ層 (ゲート絶縁膜 4 0 上) に配されている。

【0 1 3 0】

本実施の形態に係る液晶パネルは図 2 7 のように構成することもできる。図 2 7 に示すように、液晶パネル 5 0 4 e では、表示領域 4 4 において、走査信号線 1 6 あるいは第 2 の保持容量配線 1 8 b とデータ信号線 1 5 との交差部分と重なるようにフォトスペーサ 5 1 (第 1 のスペーサ) が配置され、非表示領域 5 5 において、走査信号線 1 6 の端部 1 6

10

20

30

40

50

xあるいは第2の保持容量配線の端部18Bと第1のCs幹配線50aとの交差部分と重なるようにフォトスペーサ61（第2のスペーサ）が配置される。図28に、図27における表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。図28に示すように、表示領域のフォトスペーサ51下には、透明絶縁性基板20側から順に、走査信号線16、第1ゲート絶縁層21、第2ゲート絶縁層22、データ信号線15、および第1の層間絶縁膜25が配され、非表示領域のフォトスペーサ61下には、透明絶縁性基板20側から順に、第2の保持容量配線の端部18B、第1ゲート絶縁層21、第2ゲート絶縁層22、第1のCs幹配線50a、および第1の層間絶縁膜25が配される。

【0131】

図27の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ51・61の高さ設定が容易になり、表示領域44および非表示領域55間のセルギャップの差を小さくすることができる。これにより、表示領域44および非表示領域55の境界近傍における輝度ムラの発生を抑制することができる。これにより、表示領域44および非表示領域55の境界近傍における輝度ムラの発生を抑制することができる。

【0132】

加えて、第2の保持容量配線の端部18Bと第1のCs幹配線50aとの交差部分（P3）にフォトスペーサ61が配されているため、フォトスペーサ61の比誘電率を（液晶層内の）液晶材料の平均比誘電率よりも低くすれば、上記交差部分P3における第1のCs幹配線50aおよびCF基板間の寄生容量を抑制することができる。

【0133】

上記したように、第1のCs幹配線50aと第2の保持容量配線の端部18Bとの短絡を防止するために交差部P3を第2の膜厚部36（ゲート絶縁膜が厚い部分）にすると、第1のCs幹配線50aおよびCF基板間の距離が縮まり、両者間の寄生容量は増加する。そこで、この交差部分P3上に、液晶材料の平均比誘電率よりも低い比誘電率をもつフォトスペーサ61を配することで、この寄生容量を低減することができる。一般的な垂直配向用液晶の平均比誘電率（ $\epsilon_{\parallel}$ と $\epsilon_{\perp}$ の平均）は6.0程度であるため、例えば、フォトスペーサ61に比誘電率4.3前後のアクリル系感光性樹脂を用いれば、寄生容量低減効果が得られる。なお、寄生容量低減の観点からは、フォトスペーサ61はアクティブマトリクス基板と当接しなくてもよく、また、フォトスペーサ61が交差部P3の面積と同等の底面積を有することが好ましい。なお、交差部P3上に配されるフォトスペーサ61には、比誘電率3.5～4.0程度のノボラック系樹脂、比誘電率3～5のウレタン系、比誘電率3前後のポリエステル系樹脂、比誘電率2～3程度のポリオレフィン系樹脂等を用いることができる。

【0134】

本アクティブマトリクス基板は、図6のように構成することも可能である。図6は、本実施の形態に係るアクティブマトリクス基板（表示領域・非表示領域）の概略構成を示す。図6に示されるように、アクティブマトリクス基板10zは、その非表示領域55において、走査信号線の端部16xと、保持容量配線（Cs配線）の端部18xと、図中上下方向に形成されたCs幹配線（共通配線）50とを備える。ここで、各保持容量配線の端部18xはコンタクトホール98を介してCs幹配線50に接続されており、該Cs幹配線50を介して各保持容量配線18に所定の電位が与えられる。具体的には、非表示領域55において各保持容量配線の端部18xとCs幹配線50とが交差しており、その交差部Pの中にコンタクトホール98が形成されている。

【0135】

ここで、上記交差部Pおよびその近傍の断面構造（図6のB1-B2断面図）を図7に示す。同図に示すように、基板20上には、保持容量配線の端部18xが形成されるとともにこれを覆うようにゲート絶縁膜40が設けられる。ゲート絶縁膜40は、保持容量配線の端部18xと重畳する領域の中に、コンタクトホール98の一部である割り貫き部92と、該割り貫き部92を取り囲む第1の膜厚部93とを備える。さらに、ゲート絶縁膜

40は、該第1の膜厚部93を取り囲むように第2の膜厚部94を備える。ここで、第1および第2の膜厚部93・94の境界Kが、保持容量配線の端部18xのエッジより距離dだけ外側に位置し、第2の膜厚部94は、例えば走査信号線の端部16x（図6参照）と重なっている。ここで、第2の膜厚部94は第1のゲート絶縁層21と第2のゲート絶縁層22とからなる一方で第1の膜厚部93は第2のゲート絶縁層22のみからなる。製造工程では、保持容量配線18および走査信号線16を覆うように第1のゲート絶縁層21を形成した後にその一部（第1の膜厚部93および剥り貫き部92に対応する箇所）をエッチング除去し、続いて第2のゲート絶縁層22を形成し、さらに、第2のゲート絶縁層22の剥り貫き部92に対応する部分をエッチング除去する。これにより、第1および第2の膜厚部93・94並びに剥り貫き部92が形成される。

10

【0136】

ゲート絶縁膜40上には、剥り貫き部92以外の部分にCs幹配線50が形成される。すなわち、Cs幹配線50には、（ゲート絶縁膜の）剥り貫き部92と全体が重なるメタル抜き部79が設けられる構成となっている。

【0137】

Cs幹配線50上には第1の層間絶縁膜25および第2の層間絶縁膜26が形成される。第1の層間絶縁膜25および第2の層間絶縁膜26にはコンタクトホール98の一部となるホールが、Cs幹配線50と重なるように設けられており、コンタクトホール内でCs幹配線50の一部が露出するような構成となっている。そして、ゲート絶縁膜の剥り貫き部92、メタル抜き部79、第1の層間絶縁膜25のホール、および第2の層間絶縁膜26のホールを埋めるように接続電極95（ITO）が形成されており、この接続電極95によって保持容量配線の端部18xとCs幹配線50とが接続される。

20

【0138】

以上の構成を平面的にみると、図6に示すように、該第1の膜厚部93の外周（エッジ）は図中左右方向を長手方向とする長方形形状となっており、交差部P（Cs幹配線および保持容量配線の端部の交差部）全体が第1の膜厚部93の外周内に位置している。メタル抜き部79は、その全体が第1の膜厚部93のエッジ内におさまるような図中左右方向を長手方向とする長方形形状である。コンタクトホール98は、その全体が第1の膜厚部93のエッジ内におさまり、かつメタル抜き部79と直角に交差するような図中上下方向を長手方向とする長方形形状となっている。

30

【0139】

本アクティブマトリクス基板10zの表示領域44について図6、図7および図8（図6のB3-B4断面図）を用いて説明すれば以下のとおりである。すなわち、TFT12のドレイン電極8に接続するドレイン引き出し電極7全体が画素電極17および保持容量配線18と重畳しており、各画素領域のゲート絶縁膜は、ドレイン引き出し電極7と重畳する領域の中に、膜厚の大きな厚膜部81と、厚膜部81を取り囲む、膜厚の小さな薄膜部91とを有している。厚膜部81は、図7の第2の膜厚部94と同じ構成を有し、第1および第2のゲート絶縁層からなる。薄膜部91は、図7の第1の膜厚部93と同じ構成であり、第2のゲート絶縁層のみからなる。なお、薄膜部91の周囲は第2の膜厚部94と同じ（第1のゲート絶縁層21および第2のゲート絶縁層22からなる）構造となる。平面的にみると、薄膜部91の外周は左右方向を長手方向とする長方形形状であり、その外周全体が保持容量配線18およびドレイン引き出し電極7と重畳する。これにより、保持容量配線18およびドレイン引き出し電極7並びに薄膜部91の重なり部分で容量を支配的に決定できるようになる。薄膜部91の内側には、左右方向を長手方向とする長方形形状の厚膜部81が形成される。さらに、各画素領域には、その全体が厚膜部81に重畳するコンタクトホール83が形成され、このコンタクトホール83を介してドレイン引き出し電極7が画素電極17に接続されている。

40

【0140】

また、各画素領域のゲート絶縁膜には、TFT12と重畳する部分にも膜厚の小さくなった薄膜部96が設けられる。薄膜部96も第1の膜厚部93と同じ構成であり、第2の

50

ゲート絶縁層のみからなる。ここで、ソース電極 9 と薄膜部 9 6 との重畳面積が、ドレイン電極 8 と薄膜部 9 6 との重畳面積より小さくなるように構成されている。

【0141】

ここで、第 1 および第 2 の膜厚部 9 3・9 4 の境界 K と保持容量配線の端部 1 8 x のエッジとの距離 d が小さい場合、コンタクトホール 9 8 (非表示領域) 近傍における第 2 の層間絶縁膜 2 6 の厚み T 1 (図 7 参照) とコンタクトホール 8 3 (表示領域) 近傍における第 2 の層間絶縁膜 2 6 の厚み T 2 (図 8 参照) との差 (膜厚差) が大きくなってしまふ。これを図 1 0 のグラフに示す。図 1 0 のグラフは、図 7・8 において、第 1 のゲート絶縁層 2 1 (SOG 膜) が $1.5\mu\text{m}$ 、第 2 のゲート絶縁層 2 2 が $0.4\mu\text{m}$ 、保持容量配線 (1 8・1 8 x) の膜厚が $0.3\mu\text{m}$ 、第 1 の層間絶縁膜 2 5 の膜厚が $0.3\mu\text{m}$ 、第 2 の層間絶縁膜 2 6 の膜厚が $2.5\mu\text{m}$ であり、アクリル系感光性樹脂を用いた第 2 の層間絶縁膜 2 6 の粘度が 7.5cp (センチポアズ) である場合に、上記距離 d と上記膜厚差の関係を調べたものである。図 1 0 のグラフより、上記距離 d を $60\mu\text{m}$ (好ましくは $70\mu\text{m}$) 以上とすれば、上記膜厚差が、露光合わせ込み可能な範囲 ($0.1\sim 0.2\mu\text{m}$) におさまることがわかる。

10

【0142】

図 6 に示す本アクティブマトリクス基板 1 0 z とカラーフィルタ基板 (CF 基板) とを備える液晶パネルの構成を図 3 3 に示す。図 3 3 に示すように、液晶パネル 5 0 4 h では、表示領域 4 4 において、各走査信号線 1 6 と重なるように、フォトスペーサ 5 1 (第 1 のスペーサ) が配置されるとともに、非表示領域 5 5 において、各走査信号線の端部 1 6 x と重なるようにフォトスペーサ 6 1 (第 2 のスペーサ) が配置される。なお、図示していないが、フォトスペーサ 5 1 は、表示領域 4 4 の各走査信号線 1 6 と重なるように図中左右方向に間隔をおいて配置される。

20

【0143】

図 3 4 に、図 3 3 の表示領域の線矢視断面図および非表示領域の線矢視断面図を示す。同図に示すように、表示領域のフォトスペーサ 5 1 下には、透明絶縁性基板 2 0 側から順に、走査信号線 1 6、第 1 ゲート絶縁層 2 1、第 2 ゲート絶縁層 2 2、第 1 の層間絶縁膜 2 5、および第 2 の層間絶縁膜 2 6 が配され、非表示領域のフォトスペーサ 6 1 下には、透明絶縁性基板 2 0 側から順に、走査信号線の端部 1 6 x、第 1 ゲート絶縁層 2 1、第 2 ゲート絶縁層 2 2、第 1 の層間絶縁膜 2 5、および第 2 の層間絶縁膜 2 6 が配される。

30

【0144】

図 3 3 の構成でも、非表示領域・表示領域間でフォトスペーサ下の構造が一致しているため、各フォトスペーサ 5 1・6 1 の高さ設定が容易になり、表示領域 4 4 および非表示領域 5 5 間のセルギャップの差を小さくすることができる。

【0145】

加えて、有機物を含む層間絶縁膜 (第 2 の層間絶縁膜 2 6) は、SiNx や SiO₂ といった無機膜にくらべ弾性がある。よって、表示領域と非表示領域フォトスペーサ 5 1・6 1 が CF 基板側に形成され、かつフォトスペーサがアクティブマトリクス基板と接触するような構成においては、有機物を含む層間絶縁膜 (第 2 の層間絶縁膜 2 6) が配置されていると、その弾性変形によって、CF 基板側のカラーフィルタ層やブラックマトリクスの厚みばらつき、あるいはスペーサ高さのばらつき、あるいはアクティブマトリクス基板の膜厚ばらつきが吸収されるという効果もある。なお、有機物を含む層間絶縁膜 (第 2 の層間絶縁膜 2 6) には、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリシロキサン系樹脂、ノボラック系樹脂等を用いることができる。

40

【0146】

図 1 1 は、本アクティブマトリクス基板を備える液晶パネルの具体的構成を示す断面図である。同図に示すように、本液晶パネル 5 0 4 は、バックライト光源側から順に、偏光板 4 1、本アクティブマトリクス基板 1 0 (1 0 x~1 0 z)、配向膜 8 2、液晶層 4 3、カラーフィルタ基板 (CF 基板) 8 4、および偏光板 8 5 を備える。カラーフィルタ基板 8 4 は、液晶層 4 3 側から順に、フォトスペーサ (図示せず)、配向膜 8 5、共通 (対

50

向)電極86、カラーフィルタ層87(ブラックマトリクス99を含む)、ガラス基板88を備える。

【0147】

なお、図11のようなMVAの液晶パネルでは、この共通(対向)電極86に液晶分子配向制御用突起(リブ)86xが設けられている。液晶分子配向制御用突起86xは、例えば、感光性樹脂等により形成される。リブ86xの平面形状(基板面垂直方向から見たときの形状)としては、一定の周期でジグザクに屈曲した帯状(例えば、V字を90度回転させた横V字形状)が挙げられる。また、CF基板84側のリブ86xに対応して、アクティブマトリクス基板10側の画素電極には、一定の周期でジグザクに屈曲した帯状(例えば、V字を90度回転させた横V字形状)のスリットが形成される。すなわち、本アクティブマトリクス基板を用いてMVAの液晶パネルを構成する場合、図1・3・5等に示される画素電極17(第1および第2の画素電極17a・17b)に上記のようなスリットが形成されることになる。

10

【0148】

続いて、カラーフィルタ基板(CF基板)の製造方法について説明する。上記のように、カラーフィルタ基板は、ガラス基板上に、3原色(赤、緑、青)のカラーフィルタ(着色層)およびブラックマトリクス(BM)などからなるカラーフィルタ層、対向電極(共通電極)、垂直配向膜、リブ(配向制御用突起)、およびフォトスペーサを有する。

【0149】

まず、透明基板上に、スピコートによりカーボンの微粒子を分散したネガ型のアクリル系感光性樹脂を塗布した後、乾燥を行い、黒色感光性樹脂層を形成する。続いて、フォトマスクを介して黒色感光性樹脂層を露光した後、現像を行って、ブラックマトリクス(BM)を形成する。このとき第1着色層(例えば赤色層)、第2着色層(例えば緑色層)、および第3着色層(例えば青色層)が形成される領域に、それぞれ第1着色層用の開口部、第2着色層用の開口部、第3着色層用の開口部(それぞれの開口部は各画素電極に対応)が形成されるようにBMを形成する。

20

【0150】

次に、スピコートにより顔料を分散したネガ型のアクリル系感光性樹脂を塗布した後、乾燥を行い、フォトマスクを用いて露光および現像を行い、赤色層を形成する。その後、第2色層用(例えば緑色層)、および第3色層用(例えば青色層)についても同様に形成し、カラーフィルタが完成する。

30

【0151】

さらに、ITOなどの透明電極からなる対向電極をスパッタリングにより形成し、その後、スピコートによりポジ型のフェノールノボラック系感光性樹脂を塗布した後、乾燥を行い、フォトマスクを用いて露光および現像を行い配向制御用突起を形成する。

【0152】

そして、ネガ型のアクリル系の感光性樹脂を塗布して乾燥させた後に、フォトマスクを用いて露光および現像することによってフォトスペーサを形成する。

【0153】

以上のようにして、カラーフィルタ基板が完成する。

40

【0154】

次に、液晶パネル化する際の、アクティブマトリクス基板とカラーフィルタ基板との間に液晶を封入する方法を説明しておく。液晶の封入方法については、基板周辺に液晶注入のため注入口を設けておいて真空中で注入口を液晶に浸し、大気開放することによって液晶を注入した後UV硬化樹脂などで注入口を封止する、真空注入法などの方法で行ってもよい。しかしながら、垂直配向の液晶パネルでは、水平配向パネルに比べ注入時間が非常に長くなることから、以下に示す液晶滴下貼り合わせ法を用いることが好ましい。まず、アクティブマトリクス基板の周囲にUV硬化型シール樹脂を塗布し、カラーフィルタ基板に滴下法により液晶の滴下を行う。液晶滴下法により液晶によって所望のセルギャップとなるよう最適な液晶量をシールの内側部分に規則的に滴下する。次に、上記のようにシール

50

描画および液晶滴下を行ったカラーフィルタ基板とアクティブマトリクス基板とを貼り合わせ装置内に導入した後に該貼り合わせ装置内の雰囲気を用圧を1Paまで減圧し、この減圧下において両基板の貼り合わせを行う。その後、装置内の雰囲気を大気圧にすることにより、フォトスペーサの頂上部がアクティブマトリクス基板に接触し、所望のセルギャップが得られる。ついでUV照射によってシール樹脂を仮硬化した後、シール樹脂の最終硬化を行うためにベークを行う。この時点でシール樹脂の内側に液晶が行き渡り液晶がセル内に充填された状態となる。そして、ベーク完了後にパネル単位への分断を行い、偏光板を貼り付ける。以上により、図11に示すような液晶パネルが完成する。

【0155】

次に、本実施形態に係る液晶表示装置について説明する。

10

【0156】

図12は、本液晶表示装置509の概略構成を示すブロック図である。図12に示すように、液晶表示装置509は、Y/C分離回路500、ビデオクロマ回路501、A/Dコンバータ502、液晶コントローラ503、本アクティブマトリクス基板を有する液晶パネル504、バックライト駆動回路505、バックライト506、マイコン507、および階調回路508を備えている。

【0157】

液晶表示装置509で表示する画像信号や映像信号は、Y/C分離回路500に入力され、輝度信号および色信号に分離される。これら輝度信号および色信号は、ビデオクロマ回路501にて光の3原色であるR・G・Bに対応するアナログRGB信号に変換される。さらに、このアナログRGB信号は、A/Dコンバータ502にてデジタルRGB信号に変換され、液晶コントローラ503に入力される。

20

【0158】

この液晶コントローラ503に入力されたデジタルRGB信号は、液晶コントローラ503から液晶パネル504に入力される。液晶パネル504には、液晶コントローラ503から所定のタイミングでデジタルRGB信号が入力されると共に、階調回路508からRGB各々の階調電圧が供給される。また、バックライト駆動回路505によりバックライト506を駆動させ、液晶パネル504に光を照射する。これにより、液晶パネル504は画像や映像を表示する。また、上記各処理を含め、液晶表示装置509全体の制御はマイコン507によって行われる。

30

【0159】

上記映像信号としては、テレビジョン放送に基づく映像信号、カメラにより撮像された映像信号、インターネット回線を介して供給される映像信号など、様々な映像信号を挙げることができる。

【0160】

また、本発明の液晶表示装置509は、図13に示すように、テレビジョン放送を受信して映像信号を出力するチューナ部600と接続することにより、チューナ部600から出力された映像信号に基づいて映像（画像）表示を行うことが可能になる。この場合、液晶表示装置509とチューナ部600とでテレビジョン受像機601となる。

【0161】

40

上記液晶表示装置をテレビジョン受信機601とすると、例えば、図14に示すように、液晶表示装置509を第1筐体801と第2筐体806とで包み込むようにして挟持した構成となっている。第1筐体801は、液晶表示装置509で表示される映像を透過させる開口部801aが形成されている。また、第2筐体806は、液晶表示装置509の背面側を覆うものであり、該液晶表示装置509を操作するための操作用回路805が設けられるとともに、下方に支持用部材808が取り付けられている。


【産業上の利用可能性】

【0162】


本発明のアクティブマトリクス基板は、例えば液晶テレビに好適である。

50


【図 1】




【図 2】




【図 3】




【図 4】




【図 6】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 16】




【図 18】




【図 19】




【図 20】




【図 21】




【図 22】




【図 2 3】




【図 2 4】




【図 2 5】




【図 2 6】




【図 27】




【図 28】




【図 29】




【図 30】




【図 3 1】




【図 3 2】




【図 3 3】




【図 3 4】




【図 3 5】




【図 3 6】



【図 3 7 (a)】



【図 3 7 (b)】



【国際調査報告】

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2007/057049

A. CLASSIFICATION OF SUBJECT MATTER

G02F1/1345(2006.01)i, G02F1/1333(2006.01)i, G02F1/1343(2006.01)i,
G02F1/1368(2006.01)i, G09F9/30(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G02F1/1345, G02F1/1333, G02F1/1343, G02F1/1368, G09F9/30

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2007
Kokai Jitsuyo Shinan Koho	1971-2007	Toroku Jitsuyo Shinan Koho	1994-2007

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2002-6773 A (Advanced Display Inc.), 11 January, 2002 (11.01.02), Full text; all drawings & US 2002-113934 A1 & WO 01/98823 A1	1-44
A	JP 2004-310099 A (Samsung Electronics Co., Ltd.), 04 November, 2004 (04.11.04), Par. Nos. [0021] to [0049]; Fig. 3 & US 2004-195573 A1	1-44
A	JP 2006-18281 A (Samsung Electronics Co., Ltd.), 19 January, 2006 (19.01.06), Par. Nos. [0014] to [0026]; Fig. 2 & US 2005-287692 A1	1-44

☒ Further documents are listed in the continuation of Box C.
 ☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
25 May, 2007 (25.05.07)Date of mailing of the international search report
05 June, 2007 (05.06.07)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2007/057049

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 10-186408 A (Samsung Electronics Co., Ltd.), 14 July, 1998 (14.07.98), Par. Nos. [0035] to [0041]; Fig. 3 & US 6057896 A1 & CN 1183570 A	23

国際調査報告		国際出願番号 PCT/J P 2 0 0 7 / 0 5 7 0 4 9										
A. 発明の属する分野の分類（国際特許分類（I P C）） Int.Cl. G02F1/1345(2006.01)i, G02F1/1333(2006.01)i, G02F1/1343(2006.01)i, G02F1/1368(2006.01)i, G09F9/30(2006.01)i												
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（I P C）） Int.Cl. G02F1/1345, G02F1/1333, G02F1/1343, G02F1/1368, G09F9/30												
最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2007年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2007年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2007年</td> </tr> </table>				日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2007年	日本国実用新案登録公報	1996-2007年	日本国登録実用新案公報	1994-2007年	
日本国実用新案公報	1922-1996年											
日本国公開実用新案公報	1971-2007年											
日本国実用新案登録公報	1996-2007年											
日本国登録実用新案公報	1994-2007年											
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）												
C. 関連すると認められる文献 <table border="1"> <tr> <th>引用文献の カテゴリー*</th> <th>引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示</th> <th>関連する 請求の範囲の番号</th> </tr> <tr> <td>A</td> <td>J P 2 0 0 2 - 6 7 7 3 A (株式会社アドバンスト・ディスプレイ) 2002.01.11, 全文、全図 & US 2002-113934 A1 & WO 01/98823 A1</td> <td>1-44</td> </tr> <tr> <td>A</td> <td>J P 2 0 0 4 - 3 1 0 0 9 9 A (サムスン エレクトロニクスカンパニー リミテッド) 2004.11.04, 第21-49段落、図3 & US 2004-195573 A1</td> <td>1-44</td> </tr> </table>				引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	A	J P 2 0 0 2 - 6 7 7 3 A (株式会社アドバンスト・ディスプレイ) 2002.01.11, 全文、全図 & US 2002-113934 A1 & WO 01/98823 A1	1-44	A	J P 2 0 0 4 - 3 1 0 0 9 9 A (サムスン エレクトロニクスカンパニー リミテッド) 2004.11.04, 第21-49段落、図3 & US 2004-195573 A1	1-44
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号										
A	J P 2 0 0 2 - 6 7 7 3 A (株式会社アドバンスト・ディスプレイ) 2002.01.11, 全文、全図 & US 2002-113934 A1 & WO 01/98823 A1	1-44										
A	J P 2 0 0 4 - 3 1 0 0 9 9 A (サムスン エレクトロニクスカンパニー リミテッド) 2004.11.04, 第21-49段落、図3 & US 2004-195573 A1	1-44										
☒ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。												
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願 の日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献												
国際調査を完了した日 25.05.2007		国際調査報告の発送日 05.06.2007										
国際調査機関の名称及びあて先 日本国特許庁 (I S A / J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官（権限のある職員） 2 L 9513 右田 昌士 電話番号 03-3581-1101 内線 3255										

国際調査報告		国際出願番号 PCT/J P 2 0 0 7 / 0 5 7 0 4 9
C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	J P 2 0 0 6 - 1 8 2 8 1 A (三星電子株式会社) 2 0 0 6 . 0 1 . 1 9 , 第 1 4 - 2 6 段落、図 2 & U S 2 0 0 5 - 2 8 7 6 9 2 A 1	1 - 4 4
A	J P 1 0 - 1 8 6 4 0 8 A (三星電子株式会社) 1 9 9 8 . 0 7 . 1 4 , 第 3 5 - 4 1 段落、図 3 & U S 6 0 5 7 8 9 6 A 1 & C N 1 1 8 3 5 7 0 A	2 3

フロントページの続き

(81)指定国 AP(BW,GH,GM,KE,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HU,IE,IS,IT,LT,LU,LV,MC,MT,NL,PL,PT,RO,SE,SI,SK,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BH,BR,BW,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,KG,KM,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PG,PH,PL,PT,RO,RS,RU,SC,SD,SE,SG,SK,SL,SM,SV,SY,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,ZA,ZM,ZW

Fターム(参考) 2H093 NA16 NA32 NA43 NC34 NC35 NC36 ND31
2H189 DA07 DA25 DA31 DA32 DA38 FA16 HA14

(注) この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。

专利名称(译)	有源矩阵基板，液晶面板，显示装置，电视接收器		
公开(公告)号	JPWO2008010334A1	公开(公告)日	2009-12-17
申请号	JP2008525797	申请日	2007-03-30
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普公司		
[标]发明人	津幡俊英 八木敏文		
发明人	津幡 俊英 八木 敏文		
IPC分类号	G02F1/1343 G02F1/1339 G02F1/133		
CPC分类号	G02F1/136286 G02F1/1345 G02F1/13458		
FI分类号	G02F1/1343 G02F1/1339.500 G02F1/133.550		
F-TERM分类号	2H092/JA26 2H092/JA36 2H092/JA46 2H092/JB38 2H092/JB58 2H092/JB65 2H092/JB66 2H092/JB69 2H092/KA12 2H092/KA13 2H092/KA22 2H092/KA23 2H092/KB22 2H092/KB25 2H092/NA16 2H092/PA03 2H093/NA16 2H093/NA32 2H093/NA43 2H093/NC34 2H093/NC35 2H093/NC36 2H093/ND31 2H189/DA07 2H189/DA25 2H189/DA31 2H189/DA32 2H189/DA38 2H189/FA16 2H189/HA14		
优先权	2006197319 2006-07-19 JP 2006332592 2006-12-08 JP		
其他公开文献	JP4907659B2		
外部链接	Espacenet		

摘要(译)

有源矩阵基板包括：存储电容器配线（18）；通过设置在非显示区域（44）上的接触孔（48）与所述存储电容配线连接的Cs主干配线（50）；扫描设置在与存储电容器布线（18）相同层中并且在非显示区域（44）中与Cs主干布线（50）交叉的信号线（16）；存储电容器配线（18）和Cs主干配线（50）之间的绝缘层，其包括：用于形成接触孔（48）的通孔部分；邻近所述通孔部分的第一膜厚度部分（53）；以及比所述第一膜厚部分（53）厚且至少位于所述辅助电容配线（18）与所述Cs主干配线（50）的交点处的第二膜厚部分。因此，存储电容配线18与Cs主干配线50高精度地连接，Cs主干配线50与扫描信号线16之间难以发生短路。