

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5302492号
(P5302492)

(45) 発行日 平成25年10月2日 (2013. 10. 2)

(24) 登録日 平成25年6月28日 (2013. 6. 28)

(51) Int. Cl.

F I

G09G 3/36 (2006.01)

G09G 3/20 (2006.01)

G02F 1/133 (2006.01)

G09G 3/36

G09G 3/20 621B

G09G 3/20 621E

G09G 3/20 621F

G09G 3/20 622K

請求項の数 10 (全 14 頁) 最終頁に続く

(21) 出願番号 特願2004-367961 (P2004-367961)
 (22) 出願日 平成16年12月20日 (2004. 12. 20)
 (65) 公開番号 特開2005-182052 (P2005-182052A)
 (43) 公開日 平成17年7月7日 (2005. 7. 7)
 審査請求日 平成19年12月17日 (2007. 12. 17)
 (31) 優先権主張番号 2003-093839
 (32) 優先日 平成15年12月19日 (2003. 12. 19)
 (33) 優先権主張国 韓国 (KR)

(73) 特許権者 512187343
 三星ディスプレイ株式会社
 Samsung Display Co.,
 Ltd.
 大韓民国京畿道龍仁市器興区三星二路95
 95, Samsung 2 Ro, Giheung-Gu, Yongin-City
 , Gyeonggi-Do, Korea
 (74) 代理人 100121382
 弁理士 山下 託嗣
 (72) 発明者 俞 相 旭
 大韓民国京畿道水原市八達区靈通洞ビョク
 ジョクゴル8団地826棟801号

最終頁に続く

(54) 【発明の名称】 インパルス駆動液晶表示装置及びその駆動方法

(57) 【特許請求の範囲】

【請求項 1】

ゲートオン電圧を伝達する複数のゲート線群と、

データ電圧に含まれる正常データ電圧及びインパルスデータ電圧を交互に伝達する複数のデータ線と、

前記ゲート線及び前記データ線に連結され、前記ゲートオン電圧によって導通して前記データ電圧を伝達するスイッチング素子を含み、行列状に配列されている複数の画素と、

前記各ゲート線群に連結され前記ゲートオン電圧を順次に印加する複数のゲート駆動回路と、

前記データ電圧を前記データ線に印加するデータ駆動部と、

前記ゲート駆動回路及び前記データ駆動部を制御する信号制御部と、を含み、

前記画素は、1フレーム期間内に、前記正常データ電圧を少なくとも2回、前記インパルスデータ電圧を少なくとも1回印加を受け、

前記正常データ電圧の印加は、前記データ線に沿って継続して順次に行われ、

前記信号制御部は、前記ゲートオン電圧の持続時間を限定する複数の出力イネーブル信号を、前記ゲート駆動回路に各々印加し、

前記出力イネーブル信号は、各々前記ゲートオン電圧を制御して前記画素に前記インパルスデータ電圧が印加されないようにする第1波形と、前記ゲートオン電圧を制御して前記画素に前記正常データ電圧が印加されないようにする第2波形と、を有し、

前記出力イネーブル信号のうちの二つは、所定期間中に同時に第1波形を有し、

10

20

前記同時に第 1 波形を有する前記二つの出力イネーブル信号は、隣接するゲート駆動回路に印加され、

前記所定期間中に少なくとも三つのゲート線に連結された画素が同時に前記正常データ電圧の印加を受ける、
インパルス駆動液晶表示装置。

【請求項 2】

前記ゲート駆動回路の数は三つ以上であり、前記所定期間を除く残りの期間には、少なくとも二つのゲート駆動回路に印加される出力イネーブル信号が前記第 2 波形を有する、
請求項 1 に記載のインパルス駆動液晶表示装置。

【請求項 3】

前記正常データ電圧は、任意の前記画素行と、該画素行から見て隣の隣の前記画素行とに印加される、
請求項 1 に記載のインパルス駆動液晶表示装置。

【請求項 4】

前記正常データ電圧はドット反転またはライン反転する、
請求項 2 に記載のインパルス駆動液晶表示装置。

【請求項 5】

前記信号制御部は、前記ゲートオン電圧の出力開始を指示する垂直同期開始信号を前記ゲート駆動回路のうちの一つに印加し、

前記垂直同期開始信号は、前記正常データ電圧の印加のための正常データ用パルスと、前記インパルスデータ電圧の印加のためのインパルスデータ用パルスとを含む、
請求項 1 乃至請求項 4 のいずれか一項に記載のインパルス駆動液晶表示装置。

【請求項 6】

前記インパルスデータ電圧はブラックデータ電圧である、
請求項 1 乃至請求項 4 のいずれか一項に記載のインパルス駆動液晶表示装置。

【請求項 7】

ゲートオン電圧を伝達する複数のゲート線群と、
データ電圧に含まれる正常データ電圧及びインパルスデータ電圧を交互に伝達する複数のデータ線と、

前記ゲート線及び前記データ線に連結され、前記ゲートオン電圧によって導通して前記データ電圧を伝達するスイッチング素子を含み、行列状に配列されている複数の画素と、

前記各ゲート線群に連結され前記ゲートオン電圧を順次に印加する複数のゲート駆動回路と、

前記データ電圧を前記データ線に印加するデータ駆動部と、を含み、
前記画素は、1 フレーム期間内に、他の画素の正常データ電圧、自身の正常データ電圧及び前記インパルスデータ電圧を少なくとも一回ずつ印加を受け、

前記画素のうちの互いに異なるゲート駆動回路に前記ゲート線を通じて連結された少なくとも二つの画素が、所定期間中に同時に前記正常データ電圧の印加を受け、

前記ゲート駆動回路は、前記ゲートオン電圧の持続時間を限定する複数の出力イネーブル信号の印加を受け、

前記出力イネーブル信号は、各々前記ゲートオン電圧を制御して前記画素に前記インパルスデータ電圧が印加されないようにする第 1 波形と、前記ゲートオン電圧を制御して前記画素に前記正常データ電圧が印加されないようにする第 2 波形と、を有し、

前記少なくとも二つの画素は、
自身の正常データ電圧の印加を受ける第 1 画素と、
前記第 1 画素の正常データ電圧の印加を受ける第 2 画素と、
前記第 2 画素と同一のゲート駆動回路に連結され、前記第 1 画素の正常データ電圧の印加を受ける第 3 画素と、
を含む、
インパルス駆動液晶表示装置。

【請求項 8】

10

20

30

40

50

前記第 1 画素及び前記第 2 画素は、前記ゲート線を 1 つ挟んで隣り合う前記ゲート線に連結されている、請求項 7 に記載のインパルス駆動液晶表示装置。

【請求項 9】

前記所定期間を除く残りの期間には、互いに異なるゲート線を通じて同一のゲート駆動回路に連結されている二つの画素が、同時に前記正常データ電圧の印加を受けるか、少なくとも一つの画素が前記インパルスデータ電圧の印加を受ける、請求項 7 乃至請求項 8 のいずれか一項に記載のインパルス駆動液晶表示装置。

【請求項 10】

複数のゲート線と複数のデータ線に連結されたスイッチング素子を含み、行列状に配列された複数の画素を含む液晶表示装置を、前記ゲート線に前記スイッチング素子を導通するためのゲートオン電圧を印加する複数のゲート駆動回路を用いてインパルス駆動を行う、液晶表示装置のインパルス駆動方法であって、

前記データ線に正常データ電圧及びインパルスデータ電圧を交互に印加する段階と、
前記ゲートオン電圧を前記ゲート線の少なくとも二つずつを組んで順次に印加し、これに連結された画素に前記正常データ電圧を印加する段階と、

前記ゲートオン電圧を前記ゲート線のうちの少なくとも一つに印加し、これに連結された画素に前記インパルスデータ電圧を印加する段階と、を含み、

前記ゲート駆動回路のうちの二つが、各々前記ゲートオン電圧を所定時間中に同時に前記ゲート線の一つずつに印加し、これに連結された画素に前記正常データ電圧を印加し、

前記ゲートオン電圧は、出力イネーブル信号によって制御され、

前記出力イネーブル信号は、各々前記ゲートオン電圧を制御して前記画素に前記インパルスデータ電圧が印加されないようにする第 1 波形と、前記ゲートオン電圧を制御して前記画素に前記正常データ電圧が印加されないようにする第 2 波形と、を有し、

前記正常データ電圧が印加される前記画素には、

自身の正常データ電圧の印加を受ける第 1 画素と、

前記第 1 画素の正常データ電圧の印加を受ける第 2 画素と、

前記第 2 画素と同一のゲート駆動回路に連結され、前記第 1 画素の正常データ電圧の印加を受ける第 3 画素と、

が含まれる、

液晶表示装置のインパルス駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は液晶表示装置及びその駆動方法に関し、特に、インパルス駆動液晶表示装置及びその駆動方法に関する。

【背景技術】

【0002】

一般的な液晶表示装置（LCD）は、画素電極及び共通電極が具備された二つの表示板と、その間に入っている誘電率異方性を有する液晶層を含む。画素電極は行列状に配列されており、薄膜トランジスタ（TFT）などのスイッチング素子に連結され一行ずつ順次にデータ電圧の印加を受ける。共通電極は表示板の全面にわたって形成され共通電圧の印加を受ける。画素電極と共通電極及びその間の液晶層は、回路的には液晶蓄電器を構成し、液晶蓄電器は、これに連結されたスイッチング素子と共に画素を構成する基本単位となる。

【0003】

このような液晶表示装置では、画素電極及び共通電極に各々データ電圧と共通電圧を印加して液晶層に電界を生成し、この電界の強度を調節して、液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長く印加されることによって発生する劣化現象を防ぐために、フレーム毎、行毎、または画素毎に、

共通電圧に対するデータ電圧の極性を反転する。

【発明の開示】

【発明が解決しようとする課題】

【0004】

ところが、データ電圧の極性を反転する場合、液晶分子の応答速度が遅く、液晶蓄電器の目標電圧までの充電時間が長いので、画質が悪く、blurring現象が生じる。このような問題を解決するために、短時間ブラック画面を挿入するインパルシブ（impulsive）駆動方式が開発された。

【0005】

インパルシブ駆動方式には、一定の周期でバックライトランプを消し、画面全体をブラックにする方法（impulsive emission type）と、実際の表示に関連する正常データ電圧の他に、一定の周期でブラックデータ電圧を画素に印加する方法（cyclic resetting type）がある。

【0006】

しかし、前記方法でも依然として液晶の遅い応答速度の問題が解消解決されない上に、バックライトランプの反応速度も遅く、画面の残像やフリッカー（flicker）現象などが生じ、画質が悪化する問題がある。特に、ブラックデータ電圧を印加する方法の場合、正常データ電圧の印加時間が減り、液晶蓄電器が目標電圧に到達できない問題がある。

【0007】

この問題を解決するために、液晶蓄電器に正常データ電圧が印加される前に、一定時間の間プリチャージ（事前充電）を印加して液晶分子を予めある程度配向する。このようにすれば、液晶蓄電器の現在電圧と目標電圧との差が相対的に小さくなり、短時間で目標電圧に到達できる。

【0008】

一方、画素のスイッチング素子は、液晶蓄電器に印加されるデータ電圧をゲート信号に従って制御する役割をし、これにより、液晶表示装置は、ゲート信号を伝達する複数のゲート線とデータ電圧を伝達する複数のデータ線を具備している。ゲート信号は、スイッチング素子を導通するゲートオン電圧と、スイッチング素子を非導通するゲートオフ電圧からなるパルス形態の信号であって、通常、ゲート駆動回路という回路要素で形成される。ゲート線数が多い場合には複数のゲート駆動回路を用いるが、ゲート線を複数束ねて該当ゲート駆動回路に連結する。ゲート信号は、第1ゲート駆動回路から形成されて、これに連結されたゲート線に順次に印加され、第1ゲート駆動回路に連結された全てのゲート線に対する走査が完了すれば、第1ゲート駆動回路は、第2ゲート駆動回路に制御信号を送り、第2ゲート駆動回路の走査動作を実行させる。

【0009】

ところが、既に説明した事前充電とインパルシブ駆動のためには、ゲート信号に正常データ用パルスの他にも事前充電用パルス及びブラックデータ用パルスが必要であり、このようなゲートパルス等の走査が各ゲート駆動回路で円滑に実行される必要がある。特に、各ゲートパルスに対し、隣接するゲート駆動回路間の走査が滑らかに連結されてから、全てのゲート線が同一の条件でゲートパルスを伝達することができるので、全ての画素が同一条件で表示を行うことができる。

【0010】

しかしながら、このようなインパルシブ駆動と事前充電がゲート駆動回路の間で円滑に連結されることは難しく、特に、事前充電がうまく行われぬ画素がある場合に、その画素が位置する画面上の地点に横線紋が生じる等の問題点がある。

【0011】

本発明が目的とする技術的課題は、このような問題点を解決するためのもので、事前充電及びインパルシブ駆動を並行するとき生じる画質悪化を減らすことである。

【課題を解決するための手段】

【0012】

10

20

30

40

50

このような技術的課題を解消するための本発明 1 のインパルシブ駆動液晶表示装置は、ゲートオン電圧を伝達する複数のゲート線群、データ電圧に含まれる正常データ電圧とインパルシブデータ電圧を交互に伝達する複数のデータ線、前記ゲート線及び前記データ線に連結され、前記ゲートオン電圧によって導通して前記データ電圧を伝達するスイッチング素子を含み、行列状に配列されている複数の画素、前記各ゲート線群に連結され前記ゲートオン電圧を順次に印加する複数のゲート駆動回路、前記データ電圧を前記データ線に印加するデータ駆動部、そして、前記ゲート駆動部及び前記データ駆動部を制御する信号制御部を含み、前記画素は、前記正常データ電圧を少なくとも 2 回、前記インパルシブデータ電圧を少なくとも 1 回印加を受け、前記正常データ電圧の印加は、前記データ線に沿って継続して順次に行われる。そして、前記信号制御部は、前記ゲートオン電圧の持続時間

10

を限定する複数の出力イネーブル信号を、前記ゲート駆動回路に各々印加する。前記出力イネーブル信号は、各々前記ゲートオン電圧を制御して前記画素に前記インパルシブデータ電圧が印加されないようにする第 1 波形と、前記ゲートオン電圧を制御して前記画素に前記正常データ電圧が印加されないようにする第 2 波形と、を有する。前記出力イネーブル信号のうちの二つは、所定期間中に同時に第 1 波形を有している。前記同時に第 1 波形を有する前記二つの出力イネーブル信号は、隣接するゲート駆動回路に印加する。前記所定期間中に少なくとも三つのゲート線に連結された画素が、同時に前記正常データ電圧の印加を受ける。

【 0 0 1 3 】

インパルシブ充電及び事前充電を並行する際に、事前充電用ゲートオン電圧の走査を開始するゲート駆動集積回路に印加される出力イネーブル信号を正常データ用波形にすることで、事前充電を円滑に実行できる。

20

【 0 0 1 4 】

本発明 2 は、発明 1 において、本発明において、前記ゲート駆動回路の数は三つ以上であり、前記所定期間を除く残りの期間には、少なくとも二つのゲート駆動回路に印加される出力イネーブル信号が前記第 2 波形を有するインパルシブ駆動液晶表示装置を提供する。

【 0 0 1 5 】

本発明 3 は、発明 1 において、前記正常データ電圧は、任意の前記画素行と、該画素行から見て隣の隣の前記画素行とに印加されるインパルシブ駆動液晶表示装置を提供する。

30

【 0 0 1 6 】

本発明 4 は、発明 2 において、前記正常データ電圧がドット反転またはライン反転するインパルシブ駆動液晶表示装置を提供する。

【 0 0 1 7 】

本発明 5 は、発明 1 ~ 4 において、前記信号制御部は、前記ゲートオン電圧の出力開始を指示する垂直同期開始信号を前記ゲート駆動回路のうちの一つに印加し、前記垂直同期開始信号は、前記正常データ電圧の印加のための正常データ用パルスと、前記インパルシブデータ電圧の印加のためのものであるインパルシブ駆動液晶表示装置を提供する。

【 0 0 1 8 】

本発明 6 は、発明 1 ~ 4 において、前記インパルシブデータ電圧は、ブラックデータ電圧であるインパルシブ駆動液晶表示装置を提供する。

40

【 0 0 1 9 】

本発明 7 は、ゲートオン電圧を伝達する複数のゲート線群、データ電圧に含まれる正常データ電圧とインパルシブデータ電圧を交互に伝達する複数のデータ線、前記ゲート線及び前記データ線に連結され前記ゲートオン電圧によって導通して前記データ電圧を伝達するスイッチング素子を含み、行列状に配列されている複数の画素、前記各ゲート線群に連結され前記ゲートオン電圧を順次に印加する複数のゲート駆動回路、そして、前記データ電圧を前記データ線に印加するデータ駆動部を含むインパルシブ駆動液晶表示装置を提供する。ここで、前記画素は、別の画素の正常データ電圧、自身の正常データ電圧及び前記インパルシブデータ電圧を少なくとも一回ずつ印加を受け、前記画素のうちの互いに異な

50

るゲート駆動回路に前記ゲート線を通じて連結された少なくとも二つの画素が所定期間中に同時に前記正常データ電圧の印加を受ける。前記ゲート駆動回路は、前記ゲートオン電圧の持続時間を限定する複数の出力イネーブル信号の印加を受ける。前記出力イネーブル信号は、各々前記ゲートオン電圧を制御して前記画素に前記インパルスデータ電圧が印加されないようにする第1波形と、前記ゲートオン電圧を制御して前記画素に前記正常データ電圧が印加されないようにする第2波形と、を有する。前記少なくとも二つの画素は、自身の正常データ電圧の印加を受ける第1画素と、前記第1画素の正常データ電圧の印加を受ける第2画素と、前記第2画素と同一ゲート駆動回路に連結され、前記第1画素の正常データ電圧の印加を受ける第3画素と、を含む。

【0020】

10

本発明8は、前記発明7において、前記第1画素及び前記第2画素は、次隣接ゲート線に連結されるインパルス駆動液晶表示装置を提供する。次隣接ゲート線とは、1つにおいて互いに隣り合うゲート線である。言い換えれば、あるゲート線から見て、隣の隣のゲート線が次隣接ゲート線である。

【0021】

発明9は、発明7～8において、前記所定期間を除く期間には、互いに異なるゲート線を通じて同一のゲート駆動回路に連結されている二つの画素が、同時に前記正常データ電圧の印加を受けたり、少なくとも一つの画素が前記インパルスデータ電圧の印加を受けるインパルス駆動液晶表示装置を提供する。

【0022】

20

発明10は、複数のゲート線と複数のデータ線に連結されたスイッチング素子を含み、行列状に配列された複数の画素を含む液晶表示装置を、前記ゲート線に前記スイッチング素子を導通するためのゲートオン電圧を印加する複数のゲート駆動回路を用いてインパルス駆動する液晶表示装置のインパルス駆動方法を提供する。この方法は、

- ・前記データ線に正常データ電圧とインパルスデータ電圧を交互に印加する段階、
- ・前記ゲートオン電圧を前記ゲート線の少なくとも二つずつを組んで順次に印加し、これに連結された画素に前記正常データ電圧を印加する段階、
- ・前記ゲートオン電圧を前記ゲート線のうちの少なくとも一つに印加し、これに連結された画素に前記インパルスデータ電圧を印加する段階を含む。また、前記ゲート駆動回路のうちの二つが、各々前記ゲートオン電圧を所定期間中に同時に前記ゲート線の一つずつに印加し、これに連結された画素に前記正常データ電圧を印加する。
- ・前記ゲートオン電圧は、出力イネーブル信号によって制御される。
- ・前記出力イネーブル信号は、各々前記ゲートオン電圧を制御して前記画素に前記インパルスデータ電圧が印加されないようにする第1波形と、前記ゲートオン電圧を制御して前記画素に前記正常データ電圧が印加されないようにする第2波形と、を有する。

30

そして、前記正常データ電圧を印加する段階において、前記正常データ電圧が印加される前記画素には、自身の正常データ電圧の印加を受ける第1画素と、前記第1画素の正常データ電圧の印加を受ける第2画素と、前記第2画素と同一ゲート駆動回路に連結され、前記第1画素の正常データ電圧の印加を受ける第3画素と、が含まれる。

【発明の効果】

40

【0023】

インパルス充電及び事前充電を並行する際に、事前充電用ゲートオン電圧の走査を開始するゲート駆動集積回路に印加される出力イネーブル信号を正常データ用波形にすることで、事前充電が円滑に実行できる。

【発明を実施するための最良の形態】

【0024】

添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。

【0025】

50

図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

【0026】

以下、本発明の実施例によるインパルシブ駆動液晶表示装置及びその駆動方法について図面を参考にして詳細に説明する。

【0027】

図1は本発明の一実施例による液晶表示装置のブロック図であり、図2は本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。

10

【0028】

図1に示すように、本発明の一実施例による液晶表示装置は、液晶表示板組立体300及びこれに連結されたゲート駆動部400とデータ駆動部500、データ駆動部500に連結された階調電圧生成部800、そして、これらを制御する信号制御部600を含む。

【0029】

液晶表示板組立体300は、等価回路から見れば、複数の表示信号線(G1-Gn、D1-Dm)とこれに連結されて大略行列状に配列された複数の画素を含み、構造的に見れば、下部表示板100と上部表示板200及びその間の液晶層3を含む。

20

【0030】

表示信号線(G1-Gn、D1-Dm)は、ゲート信号(走査信号とも言う)を伝達する複数のゲート線(G1-Gn)と、データ信号を伝達するデータ線(D1-Dm)を含む。ゲート線(G1-Gn)は大略行方向にのびて互いにほぼ平行であり、データ線(D1-Dm)は大略列方向にのびてこれも互いにほぼ平行である。

【0031】

各画素は、表示信号線(G1-Gn、D1-Dm)に連結されたスイッチング素子(Q)と、これに連結された液晶蓄電器(CLC)及び維持蓄電器(CST)を含む。維持蓄電器(CST)は必要に応じて省略できる。

【0032】

スイッチング素子(Q)は、下部表示板100に具備されている薄膜トランジスタなどの三端子素子として、ゲート線(G1-Gn)及びデータ線(D1-Dm)に各々連結されている制御端子と入力端子、そして、液晶蓄電器(CLC)及び維持蓄電器(CST)に連結されている出力端子を有する。

30

【0033】

液晶蓄電器(CLC)は、下部表示板100の画素電極190と上部表示板200の共通電極270を二つの端子とし、二つの電極190、270の間の液晶層3は誘電体として働く。画素電極190はスイッチング素子(Q)に連結され、共通電極270は、上部表示板200の全面に形成され共通電圧(Vcom)の印加を受ける。図2とは異なって、共通電極270が下部表示板100に具備される場合もあり、この時には、二つの電極190、270が全て線形または棒形に形成される。

40

【0034】

液晶蓄電器(CLC)の補助的な役割をする維持蓄電器(CST)は、下部表示板100に具備された別個の信号線(図示せず)と画素電極190が絶縁体を介在して重なって形成されており、この別個の信号線には、共通電圧(Vcom)などの定められた電圧が印加される。しかし、維持蓄電器(CST)は、画素電極190が絶縁体を媒介としてすぐ上の前段ゲート線と重なって形成できる。

【0035】

一方、色表示を実現するためには、各画素が決められた数の原色のうちの一つを固有に表示(空間分割)したり、各画素が時間経過によって交互に原色を表示(時間分割)して、この色相の空間的、時間的な和で所望の色相が認識されるようにする。図2は空間分割

50

の一例であって、各画素が画素電極 190 に対応する領域にカラーフィルタ 230 を備えている様子が示されている。カラーフィルタ 230 の色相は、光の三原色である赤色 (red)、緑色 (green) 及び青色 (blue) の 3 色であるか、さらに白色 (または透明) を加えて 4 色であることもできる。そして、シアン (cyan)、マゼンタ (magenta)、黄色 (yellow) の三原色を独立的に、または光の三原色と共に使用することもできる。図 2 とは異なって、カラーフィルタ 230 は、下部表示板 100 の画素電極 190 の上または下に形成することもできる。

【0036】

液晶表示板組立体 300 の二つの表示板 100、200 のうちの少なくとも一つの外側面には、光を偏光する偏光子 (図示せず) が付着されている。

10

【0037】

階調電圧生成部 800 は、画素の透過率に関連する二組の複数階調電圧を生成する。二組のうちの一組は共通電圧 (Vcom) に対しプラスの値を有し、もう一組はマイナスの値を有する。

【0038】

ゲート駆動部 400 は、液晶表示板組立体 300 のゲート線 (G1-Gn) に連結されて、外部からのゲートオン電圧 (Von) とゲートオフ電圧 (Voff) の組み合わせからなるゲート信号をゲート線 (G1-Gn) に印加する。図 1 に示すように、ゲート駆動部 400 は、三つのゲート駆動回路 401-403 からなり、ゲート線 (G1-Gn) は、三つのグループ (GL1、GL2、GL3) に分けられ、該当ゲート駆動回路 401-403 の出力端子に連結されている。このゲート駆動回路の数は必要に応じて変化できる。

20

【0039】

データ駆動部 500 は、液晶表示板組立体 300 のデータ線 (D1-Dm) に連結されて、階調電圧生成部 800 からの階調電圧を選択してデータ信号として画素に印加し、一つ以上の単位回路で形成される。

【0040】

ゲート駆動回路またはデータ駆動回路は、集積回路 (integrated circuit; IC) チップ状でテープキャリアパッケージ (tape carrier package; T C P) (図示せず) に搭載され液晶表示板組立体 300 に付着されたり、T C P なしで液晶表示板組立体 300 上に直接搭載されたり (chip on glass; C O G 実装方式)、画素の薄膜トランジスタと共に液晶表示板組立体 300 に直接形成されることができる。

30

【0041】

信号制御部 600 は、ゲート駆動部 400 及びデータ駆動部 500 などの動作を制御する。

【0042】

以下、このような液晶表示装置の表示動作について詳細に説明する。

【0043】

信号制御部 600 は、外部のグラフィック制御機 (図示せず) から赤色、緑色、青色の 3 色映像信号 (R、G、B) 及びその表示を制御する入力制御信号、例えば、垂直同期信号 (Vsync) と水平同期信号 (Hsync)、メインクロック (MCLK)、データイネーブル信号 (DE) などの提供を受ける。信号制御部 600 は、入力映像信号 (R、G、B) 及び入力制御信号に基づいて、映像信号 (R、G、B) を液晶表示板組立体 300 に合わせて適切に処理し、ゲート制御信号 CONT1 及びデータ制御信号 CONT2 などの制御信号を生成した後、ゲート制御信号 CONT1 をゲート駆動部 400 に送り、データ制御信号 CONT2 及び処理した映像信号 (DAT) はデータ駆動部 500 に送る。

40

【0044】

この時、映像信号 (DAT) は、入力映像信号 (R、G、B) に基づいて形成した正常データと、インパルス駆動のために画素の輝度を最少にするブラックデータを含み、正常データ及びブラックデータは、1 水平周期 (または 1 H) (水平同期信号 (Hsync) 及びデータイネーブル信号 (DE) の一周期) 期間中に一回ずつ交互に出力される。

50

【 0 0 4 5 】

ゲート制御信号CONT 1 は、ゲートオン電圧 (Von) の出力開始を指示する垂直同期開始信号 (STV)、ゲートオン電圧 (Von) の出力時期を制御するゲートクロック信号 (CPV) 及びゲートオン電圧 (Von) の継続時間を限定する複数の出力イネーブル信号OE 1 -OE 3 などを含む。

【 0 0 4 6 】

データ制御信号CONT 2 は、映像データ (DAT) の入力開始を知らせる水平同期開始信号 (STH) とデータ線 (D 1 -Dm) にデータ電圧の印加を指示するロード信号 (LOAD)、共通電圧 (Vcom) に対するデータ電圧の極性 (以下、共通電圧に対するデータ電圧の極性を略してデータ電圧の極性と言う) を反転する反転信号 (RVS) 及びデータクロック信号 (HCLK) などを含む。

10

【 0 0 4 7 】

データ駆動部 5 0 0 は、信号制御部 6 0 0 からのデータ制御信号CONT 2 に従って一つの行の画素のための正常データまたはブラックデータを順次に受信してシフトさせ、階調電圧生成部 8 0 0 からの階調電圧のうちの各映像データ (DAT) に対応する階調電圧を選択することによって、映像データ (DAT) を該当データ電圧に変換し、これを該当データ線 (D 1 -Dm) に印加する。

【 0 0 4 8 】

ゲート駆動部 4 0 0 は、信号制御部 6 0 0 からのゲート制御信号CONT 1 に従ってゲートオン電圧 (Von) をゲート線 (G 1 -Gn) に印加する。これで、前記ゲート線 (G 1 -Gn) に連結されたスイッチング素子 (Q) が導通し、これによってデータ線 (D 1 -Dm) に印加されたデータ電圧が、導通したスイッチング素子 (Q) を通じて該当画素に印加される。

20

【 0 0 4 9 】

画素に印加されたデータ電圧と共通電圧 (Vcom) の差は、液晶蓄電器 (CLC) の充電電圧、即ち、画素電圧として現れ、液晶分子は、この画素電圧の大きさに応じてその配列が異なる。これにより、液晶層 3 を通過する光の偏光が変化し、このような偏光の変化は、表示板 1 0 0、2 0 0 に付着された偏光子 (図示せず) によって光透過率の変化として現れる。

【 0 0 5 0 】

1 水平周期が経過すれば、データ駆動部 5 0 0 及びゲート駆動部 4 0 0 は、次の行の画素に対して同一動作を繰り返す。このような方法で、1 フレーム (frame) 期間中に全てのゲート線 (G 1 -Gn) に対して順次にゲートオン電圧 (Von) を印加して全ての画素にデータ電圧を印加する。1 フレームが終了すれば次のフレームが始まり、各画素に印加されるデータ電圧の極性が直前フレームの極性と逆になるように、データ駆動部 5 0 0 に印加される反転信号 (RVS) の状態が制御される (フレーム反転)。この時、1 フレーム期間内においても反転信号 (RVS) の特性に応じて一つのデータ線を通じて流れるデータ電圧の極性が変わったり (ライン反転)、一つの画素行に印加されるデータ電圧の極性も互いに異なることができる (ドット反転)。

30

【 0 0 5 1 】

以下、図 3 a 及び図 3 b を参考にして、本発明の一実施例による液晶表示装置のインパルス駆動方法について詳細に説明する。

40

【 0 0 5 2 】

図 3 a 及び図 3 b は、本発明の一実施例による液晶表示装置に用いられる信号の波形図であって、データ電圧 (Vd) と出力イネーブル信号OE 1 -OE 3、垂直同期開始信号 (STV)、及びゲート信号g 1、g 2、...、gn- 1、gnが示されている。

【 0 0 5 3 】

既に説明したように、信号制御部 6 0 0 は、正常データ及びブラックデータを交互に映像データ (DAT) としてデータ駆動部 5 0 0 に提供する一方、垂直同期開始信号 (STV)、出力イネーブル信号OE 1 -OE 3 及びゲートクロック信号 (CPV) をゲート駆動部 4 0 0 に提供して走査を実行させる。図 3 a 及び図 3 b で、データ電圧 (Vd) は、正常データに対応す

50

る正常データ電圧(N)と、ブラックデータに対応するブラックデータ電圧(B)の二つで示されており、正常データ電圧(N)がブラックデータ電圧(B)よりも先立ち、二つの電圧の印加時間の和は1Hずつで、必要に応じて二つの電圧の持続時間の比率を調節できる。データ電圧(Vd)の反転方法は、例えば、1ドット反転またはライン反転である。

【0054】

図3a及び図3bに示すように、垂直同期開始信号(STV)は、正常データ用パルスP1及びインパルシブのためのブラックデータ用パルスP2のみでなく、インパルシブ駆動による充電時間の減少を補償するための事前充電用パルスP3を含む。ブラックデータ用パルスP2は、正常データ用パルスP1とは1/3垂直周期、或いは1/3フレームほど離れており、1フレーム期間に二つずつ形成される。事前充電用パルスP3と正常データ用パルスP1の間隔は、事前充電用電圧が本充電電圧と同一極性となるように選択し、これは反転方式によって変わる。図3a及び図3bによれば、事前充電用パルスP3が正常データ用パルスP1よりも2水平周期ほど先立つが、これはドット反転またはライン反転の場合を仮定したものである。即ち、ドット反転またはライン反転の場合、データ電圧(Vd)の極性が一つ置きに同じであるので、事前充電用パルスP3と正常データ用パルスP1の間隔は、水平周期の偶数倍であれば良い。しかし、両者の間隔ができれば近い方が望ましいので、2水平周期ほどの間隔にしたのである。

【0055】

三つの出力イネーブル信号OE1-OE3は、該当ゲート駆動回路401-403に提供され、各ゲート駆動回路401-403が出力するゲートオン電圧(Von)の持続時間を限定する役割をする。各出力イネーブル信号OE1-OE3は、正常データ用波形(I)とブラックデータ用波形(II)の2種の波形を有し、信号制御部600の制御に従って適切な時期に波形が変わるが、二つの波形(I、II)は互いに反転する形態で、周期は1水平周期と同じである。

図3a及び図3bによれば、出力イネーブル信号OE1-OE3が高値であれば、ゲートオン電圧(Von)の出力が抑制されてゲートオフ電圧(Voff)が出力され、低値であれば、ゲートオン電圧(Von)が出力される。出力イネーブル信号OE1-OE3のハイ区間とロー区間の比は、正常データ電圧(N)の持続時間とブラックデータ電圧(B)の持続時間の比を考えて、必要に応じて調節できる。ここで、ハイ区間とロー区間の役割が逆であることもできる。

【0056】

以下、このような動作についてより詳細に説明する。

【0057】

まず、信号制御部600は、第1ゲート駆動集積回路501に印加する垂直同期開始信号(STV)に事前充電用パルスP3を生成する。

【0058】

事前充電用パルスP3を生成した後、例えば、2水平周期など所定の時間が経過してから、信号制御部600は、垂直同期開始信号(STV)に正常データ用パルスP1を生成する。この時、信号制御部600が第1ゲート駆動集積回路401に印加する出力イネーブル信号OE1の波形は正常データ用波形(I)であり、第2及び第3ゲート駆動集積回路402、403に印加する出力イネーブル信号OE2、OE3はブラックデータ用波形(II)である。

【0059】

垂直同期信号(STV)のパルスP3、P1を受けた第1ゲート駆動集積回路401は、自身の第1出力端子に連結されたゲート線(G1)から順次に出力イネーブル信号OE1に従って正常データ電圧(N)の印加時間内の持続時間を有するゲートオン電圧(Von)を出力する。事前充電用パルスP3と正常データ用パルスP1の間隔が2水平周期であるので、一对の次隣接(next nearest)ゲート線にゲートオン電圧(Von)が同時に印加される。ここで、一对の次隣接ゲート線とは、ゲート線を1つ挟んで隣り合うゲート線を言う。即ち、第1ゲート線(G1)と第3ゲート線(G3)、第2ゲート線(G2)と第4ゲート

線 (G4) などの順でゲートオン電圧 (Von) が印加される。この時、各対のゲート線において、前のゲート線に連結された画素は自身のデータ電圧を充電する本充電 (main charging) を行い、後のゲート線に連結された画素は自身のデータ電圧でない別の行の画素のデータ電圧を充電する事前充電を行う。

【0060】

一方、第2及び第3ゲート駆動集積回路402、403は、各々自身の第1出力端子に連結されたゲート線 (Gk+1、Gl+1) から順次に自身の出力イネーブル信号OE2、OE3に従ってブラックデータ電圧 (B) の印加時間内の持続時間を有するゲートオン電圧 (Von) を出力する。

【0061】

このような動作を通じて、第1ゲート駆動集積回路401は、走査を行う途中に時点Aでk-2番目ゲート線 (Gk-2) を通じてゲートオン電圧 (Von) を出力すると同時に、自身の最後の出力端子に連結されたk番目ゲート線 (Gk) には事前充電用ゲートオン電圧 (Von) を出力した後、第2ゲート駆動集積回路402にキャリア (carry) 信号を出力する。この時、第2ゲート駆動集積回路402は、k-2番目ゲート線 (Gk-2) に対するブラックデータ用ゲートオン電圧 (Von) の出力を終えた状態である。

【0062】

前記時点Aで、信号制御部600は、第2ゲート駆動集積回路402に供給される出力イネーブル信号OE2の波形をブラックデータ用波形 (II) から正常データ用波形 (I) に変える。しかし、第1及び第3ゲート駆動集積回路401、403に供給される出力イネーブル信号OE3の波形はそのまま維持する。したがって、第1ゲート駆動回路401に対する出力イネーブル信号OE1及び第2ゲート駆動回路403に対する出力イネーブル信号OE2がいずれも正常データ用波形 (I) を有する。

【0063】

これにより、第2ゲート駆動集積回路402は、自身の第1出力端子と連結されたゲート線 (Gk+1) と、l-1番目出力端子に連結されたゲート線 (Gl-1) に、同時に正常データ用ゲートオン電圧 (Von) を出力し、次いで、ゲート線 (Gk+2) とゲート線 (Gl) にも正常データ用ゲートオン電圧 (Von) を出力した後、キャリア信号を第3ゲート駆動集積回路403に提供する。この時、第1ゲート駆動集積回路401は、自身の最後の端子に連結されたゲート線 (Gk) に本充電のための正常データ用ゲートオン電圧 (Von) を出力してから、キャリア信号を第2ゲート駆動集積回路402に提供する。したがって、この期間中には、第1及び第2ゲート駆動集積回路401-402に連結された三つのゲート線が正常データ用ゲートオン電圧 (Von) の印加を受ける。一方、第3ゲート駆動集積回路403もまた自身の最後の端子に連結されたゲート線 (Gn) に本充電用ゲートオン電圧 (Von) を出力し走査を終了する。

【0064】

この時、信号制御部600は、垂直同期開始信号 (STV) にブラックデータ用パルスP2を再びのせる一方、第1ゲート駆動集積回路401に印加される出力イネーブル信号OE1の波形を正常データ用波形 (I) からブラックデータ用波形 (II) に反転する (B時点) 。

【0065】

垂直同期開始信号 (STV) のブラックデータ用パルスP2を受けた第1ゲート駆動集積回路401及びキャリア信号を受けた第3駆動集積回路403は、ブラックデータ用ゲートオン電圧 (Von) の走査を開始し、第2キャリア信号を受けた第2ゲート駆動集積回路402は、二つずつのゲート線が組となって同時に正常データ用ゲートオン電圧 (Von) を出力する。

【0066】

このような過程を通じて、事前充電 (pre-charging)、本充電 (main charging) 及びインパルス充電 (impulsive charging) の三つの充電が円滑に実行される。

【0067】

このように、信号制御部 6 0 0 は、各ゲート駆動集積回路 4 0 1 - 4 0 1 に印加される出力イネーブル信号OE 1 -OE 3 を事前充電用ゲートオン電圧 (Von) の印加時点によって変更する。即ち、事前充電用ゲートオン電圧 (Von) の走査が、一つのゲート駆動集積回路 4 0 1 - 4 0 3 から次のゲート駆動集積回路 4 0 1 - 4 0 3 に移るときに、事前充電用ゲートオン電圧 (Von) の走査が移されるゲート駆動集積回路 4 0 1 - 4 0 3 に印加されている出力イネーブル信号OE 1 -OE 3 の波形を正常データ用波形 (I) に変更する。これで、全ての画素の事前充電が正常に行われる。

【 0 0 6 8 】

本発明の他の実施例によれば、液晶表示装置の特性によって、ブラックデータ電圧 (B) の代わりにホワイトデータ電圧を画素に充電する形態のインパルス駆動を実施することもできる。

10

【 0 0 6 9 】

また、1フレーム期間内に垂直同期開始信号の事前充電用パルスが2回以上生成されることができ、インパルス用パルスの生成回数が1回または3回以上であることもできる。

【 0 0 7 0 】

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。

【図面の簡単な説明】

20

【 0 0 7 1 】

【図 1】本発明の実施例による液晶表示装置のブロック図

【図 2】本発明の実施例による液晶表示装置の一つの画素に対する等価回路図

【図 3 a】本発明の実施例によって印加されるデータ信号と出力イネーブル信号、垂直同期開始信号及び各ゲート信号に対する波形図

【図 3 b】本発明の実施例によって印加されるデータ信号と出力イネーブル信号、垂直同期開始信号及び各ゲート信号に対する波形図

【符号の説明】

【 0 0 7 2 】

3 0 0 液晶表示板組立体

30

4 0 0 ゲート駆動部


4 0 1 ~ 4 0 3 ゲート駆動集積回路

5 0 0 データ駆動部


6 0 0 信号制御部

8 0 0 階調電圧生成部


【図 1】




【図 2】



【図 3 a】



【図 3 b】



 フロントページの続き

(51)Int.Cl.

F I

G 0 9 G	3/20	6 2 2 P
G 0 9 G	3/20	6 2 2 Q
G 0 9 G	3/20	6 2 3 C
G 0 9 G	3/20	6 6 0 V
G 0 2 F	1/133	5 5 0
G 0 2 F	1/133	5 7 0

(72)発明者 朴 哲 佑

大韓民国京畿道水原市八達区梅灘2洞韓国1次アパート102棟601号

審査官 小川 浩史

(56)参考文献 特開2002-175057(JP,A)

特開2001-166280(JP,A)

特開2002-215105(JP,A)

特開2002-244623(JP,A)

特開2004-279741(JP,A)

特開平6-161381(JP,A)

特開2002-328654(JP,A)

(58)調査した分野(Int.Cl., DB名)

G 0 9 G 3 / 2 0 - 3 / 3 8

G 0 2 F 1 / 1 3 3

专利名称(译)	脉冲驱动液晶显示装置及其驱动方法		
公开(公告)号	JP5302492B2	公开(公告)日	2013-10-02
申请号	JP2004367961	申请日	2004-12-20
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
当前申请(专利权)人(译)	三星显示器的股票会社		
[标]发明人	俞相旭 朴哲佑		
发明人	俞相旭 朴哲佑		
IPC分类号	G09G3/36 G09G3/20 G02F1/133 G11C11/34		
CPC分类号	G09G3/3648 G09G3/3614 G09G2310/02 G09G2310/0248 G09G2310/061 G09G2320/02 G09G2320/0252		
FI分类号	G09G3/36 G09G3/20.621.B G09G3/20.621.E G09G3/20.621.F G09G3/20.622.K G09G3/20.622.P G09G3/20.622.Q G09G3/20.623.C G09G3/20.660.V G02F1/133.550 G02F1/133.570 G09G3/20.623.Y		
F-TERM分类号	2H093/NA16 2H093/NA31 2H093/NA32 2H093/NA43 2H093/NA47 2H093/NC03 2H093/NC10 2H093/NC12 2H093/NC34 2H093/NC35 2H093/NC49 2H093/NC65 2H093/ND06 2H093/ND32 2H093/ND58 2H093/NH15 2H193/ZA04 2H193/ZC02 2H193/ZF03 2H193/ZF22 2H193/ZF36 2H193/ZH40 5C006/AA01 5C006/AC11 5C006/AC23 5C006/AC24 5C006/AC27 5C006/AC28 5C006/AF42 5C006/AF43 5C006/AF44 5C006/AF59 5C006/BB16 5C006/BC03 5C006/FA12 5C080/AA10 5C080/BB05 5C080/DD02 5C080/DD08 5C080/EE19 5C080/EE29 5C080/FF07 5C080/FF11 5C080/JJ02 5C080/JJ04		
代理人(译)	山下大沽嗣		
审查员(译)	小川博		
优先权	1020030093839 2003-12-19 KR		
其他公开文献	JP2005182052A		
外部链接	Espacenet		

摘要(译)

要解决的问题：为了减少预充电和脉冲驱动并行执行时出现的图像质量下降。包括栅极线组，交替地传输正常数据电压和脉冲数据电压的数据线，开关元件和像素。包括多个电路顺序地选通驱动的施加栅极导通电压被连接到每个栅线组，用于将数据电压施加到数据线，用于控制所述栅极驱动器和数据驱动器的信号控制单元的数据驱动器。像素在一个帧周期内接收正常数据电压至少两次并且脉冲数据电压至少一次，并且沿着栅极线顺序地连续施加正常数据电压。由此，即使改变栅极驱动电路顺序地施加栅极导通电压时，由于栅极导通电压为预充电被连续发送，预充电顺利地进行。背景技术

【图 2】

