

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3904524号

(P3904524)

(45) 発行日 平成19年4月11日(2007.4.11)

(24) 登録日 平成19年1月19日(2007.1.19)

(51) Int.Cl.

F I

G09G 3/36 (2006.01)

G02F 1/133 (2006.01)

G09G 3/20 (2006.01)

G09G 3/36

G02F 1/133 550

G09G 3/20 611A

G09G 3/20 611E

G09G 3/20 621B

請求項の数 5 (全 24 頁) 最終頁に続く

(21) 出願番号 特願2003-78981 (P2003-78981)
 (22) 出願日 平成15年3月20日(2003.3.20)
 (65) 公開番号 特開2004-287087 (P2004-287087A)
 (43) 公開日 平成16年10月14日(2004.10.14)
 審査請求日 平成17年8月10日(2005.8.10)

(73) 特許権者 000005049
 シャープ株式会社
 大阪府大阪市阿倍野区長池町22番22号
 (74) 代理人 100104695
 弁理士 島田 明宏
 (72) 発明者 大和 朝日
 大阪府大阪市阿倍野区長池町22番22号
 シャープ株式会社内
 (72) 発明者 中野 武俊
 大阪府大阪市阿倍野区長池町22番22号
 シャープ株式会社内
 (72) 発明者 柳 俊洋
 大阪府大阪市阿倍野区長池町22番22号
 シャープ株式会社内

最終頁に続く

(54) 【発明の名称】 液晶表示装置およびその駆動方法

(57) 【特許請求の範囲】

【請求項1】

表示すべき画像を形成するための複数の画素形成部と、前記画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の液晶表示装置であって、

前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、

前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動回路とを備え、

前記各画素形成部は、対応する交差点を通過する走査信号線が前記走査信号線駆動回路によって選択されているときに、当該対応する交差点を通過する映像信号線に前記映像信号線駆動回路によって印加される映像信号を画素値として取り込み、

前記走査信号線駆動回路は、前記複数の走査信号線を1本または所定本数おきに所定順に選択して駆動する第1の飛び越し走査と、前記複数の走査信号線のうち前記第1の飛び越し走査で選択されない走査信号線を所定順に選択して駆動する第2の飛び越し走査とを交互に繰り返し、かつ、前記第1の飛び越し走査において走査信号線が選択される順序に基づく走査方向と前記第2の飛び越し走査において走査信号線が選択される順序に基づく走査方向とが互いに逆となるように、前記複数の走査信号線を選択的に駆動し、

前記映像信号線駆動回路は、前記第1および第2の飛び越し走査のそれぞれにおいて前記複数の映像信号としての電圧を同一極性で前記複数の映像信号線に印加すると共に、前

10

20

記走査信号線駆動回路による走査信号線の駆動が前記第 1 の飛び越し走査から前記第 2 飛び越し走査へと切り替わる時に前記複数の映像信号線への印加電圧の極性を反転させることを特徴とする液晶表示装置。

【請求項 2】

表示すべき画像を形成するための複数の画素形成部と、前記画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の液晶表示装置であって、

前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、

10

前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動回路とを備え、前記各画素形成部は、対応する交差点を通過する走査信号線が前記走査信号線駆動回路によって選択されているときに、当該対応する交差点を通過する映像信号線に前記映像信号線駆動回路によって印加される映像信号を画素値として取り込み、

前記走査信号線駆動回路は、前記複数の走査信号線を 1 本または所定本数おきに所定順に選択して駆動する第 1 の飛び越し走査と、前記複数の走査信号線のうち前記第 1 の飛び越し走査で選択されない走査信号線を所定順に選択して駆動する第 2 の飛び越し走査とを交互に繰り返し、

前記映像信号線駆動回路は、前記第 1 および第 2 の飛び越し走査のそれぞれにおいて前記複数の映像信号としての電圧を同一極性で前記複数の映像信号線に印加すると共に、前記走査信号線駆動回路による走査信号線の駆動が前記第 1 の飛び越し走査から前記第 2 飛び越し走査へと切り替わる時に前記複数の映像信号線への印加電圧の極性を反転させ、

20

前記各画素形成部は、

対応する交差点を通過する走査信号線である対応走査信号線が選択されているときにオンされ、当該対応走査信号線が選択されていないときにオフされるスイッチング素子と

対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、

前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、

30

同一走査信号線によってオンおよびオフされるスイッチング素子に接続される画素電極である同時選択画素電極は、前記複数の画素形成部からなるマトリクスにおいて上下に隣接する 2 行に分散的に配置されていることを特徴とする液晶表示装置。

【請求項 3】

前記走査信号線駆動回路は、前記第 2 の飛び越し走査の後に所定期間だけ前記複数の走査信号線を非選択状態とすることを特徴とする、請求項 1 または 2 に記載の液晶表示装置。

【請求項 4】

表示すべき画像を形成するための複数の画素形成部と、前記画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の液晶表示装置の駆動方法であって、

40

前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、

前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動ステップとを備え、

前記走査信号線駆動ステップでは、前記複数の走査信号線を 1 本または所定本数おきに所定順に選択して駆動する第 1 の飛び越し走査と、前記複数の走査信号線のうち前記第 1 の飛び越し走査で選択されない走査信号線を所定順に選択して駆動する第 2 の飛び越し走査とが交互に繰り返され、かつ、前記第 1 の飛び越し走査において走査信号線が選択され

50

る順序に基づく走査方向と前記第2の飛び越し走査において走査信号線が選択される順序に基づく走査方向とが互いに逆となるように、前記複数の走査信号線が選択的に駆動され

、
前記映像信号線駆動ステップでは、前記第1および第2の飛び越し走査のそれぞれにおいて同一極性で前記複数の映像信号としての電圧が前記複数の映像信号線に印加されると共に、前記走査信号線駆動ステップでの走査信号線の駆動が前記第1の飛び越し走査から前記第2飛び越し走査へと切り替わる時に前記複数の映像信号線への印加電圧の極性が反転することを特徴とする駆動方法。

【請求項5】

前記走査信号線駆動ステップでは、前記第2の飛び越し走査の後に所定期間だけ前記複数の走査信号線が非選択状態とされることを特徴とする、請求項4に記載の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、液晶表示装置およびその駆動方法に関するものであり、更に詳しくは、アクティブマトリクス型の液晶表示装置における交流化駆動に関する。

【0002】

【従来の技術】

一般に液晶表示装置では、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われている。しかし、アクティブ型の液晶表示装置においては、画素毎に設けられたTFT (Thin Film Transistor) 等のスイッチング素子の特性が十分でないために、液晶パネルの映像信号線 (列電極) に電圧を印加する映像信号線駆動回路 (「列電極駆動回路」または「データ線駆動回路」とも呼ばれる) から出力される映像信号の正負すなわち共通電極の電位を基準とする印加電圧の正負が対称であっても、液晶層の透過率は正負のデータ電圧に対して完全に対称とはならない。このため、1フレーム毎に液晶への印加電圧の極性を反転させる駆動方式 (1フレーム反転駆動方式) では、液晶パネルよる表示においてフリッカが発生する。また、図9に示すように、映像信号線Lss, Lsnと画素電極Epとの間に存在する寄生容量Csd (自), Csd (他) により、各画素電極Epと共通電極Ecとの間の電圧に対応する各画素値が映像信号線Lss, Lsnの電位の影響を受け、画面に縦シャドーと呼ばれる縦方向に延びる縞状の模様等が現れることがある。

【0003】

携帯電話機等のように消費電力の削減に対する要求が特に強い携帯用情報機器で使用される液晶モジュールにおいては、交流化駆動の方式として、その要求に応えるべくフレーム反転駆動方式が採用されていた。しかし、近年、携帯電話機等においても、処理性能の向上と利用の高度化などによって高品位の表示能力が要求されるようになり、それに伴い、フリッカや縦シャドーが問題視されるようになってきている。

【0004】

【特許文献1】

特開平8-320674号公報

【0005】

【発明が解決しようとする課題】

上記のような問題を解決するために、交流化駆動方式として、1水平走査線毎に印加電圧の正負極性を反転させつつ1フレーム毎にも正負極性を反転させる駆動方式 (「ライン反転駆動方式」と呼ばれる) が採用されている。しかし、フレーム反転駆動方式に代えてライン反転駆動方式を採用すると、液晶パネルに印加すべき映像信号における極性反転の頻度 (反転周波数) が高くなり、また、駆動用IC (Integrated Circuit) に必要な耐圧の低減のために共通電極の電位の切換周波数も高くなる。その結果、消費電力が増大する。また、ライン反転駆動方式を採用しただけでは、フリッカを十分に抑えることはできない。

10

20

30

40

50

【 0 0 0 6 】

そこで本発明では、携帯電話機等における低消費電力化の強い要求に応えつつフリッカやシャドーを低減して表示品位を向上させた液晶表示装置を提供することを目的とする。

【 0 0 0 7 】

【課題を解決するための手段】

第1の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の液晶表示装置であって、

10

前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、

前記映像信号を前記複数の映像信号線に印加する映像信号線駆動回路とを備え、

各画素形成部は、対応する交差点を通過する走査信号線が前記走査信号線駆動回路によって選択されているときに、当該対応する交差点を通過する映像信号線に前記映像信号線駆動回路によって印加される映像信号を画素値として取り込み、

前記走査信号線駆動回路は、前記複数の走査信号線を1本または所定本数おきに所定順に選択して駆動する第1の飛び越し走査と、前記複数の走査信号線のうち前記第1の飛び越し走査で選択されない走査信号線を所定順に選択して駆動する第2の飛び越し走査とを交互に繰り返し、かつ、前記第1の飛び越し走査において走査信号線が選択される順序に基づく走査方向と前記第2の飛び越し走査において走査信号線が選択される順序に基づく

20

走査方向とが互いに逆となるように、前記複数の走査信号線を選択的に駆動し、
前記映像信号線駆動回路は、前記第1および第2の飛び越し走査のそれぞれにおいて前記映像信号としての電圧を同一極性で前記複数の映像信号線に印加すると共に、前記走査信号線駆動回路による走査信号線の駆動が前記第1の飛び越し走査から前記第2飛び越し走査へと切り替わる時に前記複数の映像信号線への印加電圧の極性を反転させることを特徴とする。

【 0 0 0 8 】

第2の発明は、表示すべき画像を形成するための複数の画素形成部と、前記画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の液晶表示装置であって、

30

前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、

前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動回路とを備え、

各画素形成部は、対応する交差点を通過する走査信号線が前記走査信号線駆動回路によって選択されているときに、当該対応する交差点を通過する映像信号線に前記映像信号線駆動回路によって印加される映像信号を画素値として取り込み、

前記走査信号線駆動回路は、前記複数の走査信号線を1本または所定本数おきに所定順に選択して駆動する第1の飛び越し走査と、前記複数の走査信号線のうち前記第1の飛び越し走査で選択されない走査信号線を所定順に選択して駆動する第2の飛び越し走査とを交互に繰り返し、

40

前記映像信号線駆動回路は、前記第1および第2の飛び越し走査のそれぞれにおいて前記複数の映像信号としての電圧を同一極性で前記複数の映像信号線に印加すると共に、前記走査信号線駆動回路による走査信号線の駆動が前記第1の飛び越し走査から前記第2飛び越し走査へと切り替わる時に前記複数の映像信号線への印加電圧の極性を反転させ、

前記各画素形成部は、

対応する交差点を通過する走査信号線である対応走査信号線が選択されているときにオンされ、当該対応走査信号線が選択されていないときにオフされるスイッチング素子と

、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画

50

素電極と、

前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、

同一走査信号線によってオンおよびオフされるスイッチング素子に接続される画素電極である同時選択画素電極は、前記複数の画素形成部からなるマトリクスにおいて上下に隣接する２行に分散的に配置されていることを特徴とする。

【０００９】

第３の発明は、第１または第２の発明において、前記走査信号線駆動回路は、前記第２の飛び越し走査の後に所定期間だけ前記複数の走査信号線を非選択状態とすることを特徴とする。

10

【００１１】

第４の発明は、表示すべき画像を形成するための複数の画素形成部と、前記画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の液晶表示装置の駆動方法であって、

前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、

前記複数の映像信号を前記複数の映像信号線に印加する映像信号線駆動ステップとを備え、

前記走査信号線駆動ステップでは、前記複数の走査信号線を１本または所定本数おきに所定順に選択して駆動する第１の飛び越し走査と、前記複数の走査信号線のうち前記第１の飛び越し走査で選択されない走査信号線を所定順に選択して駆動する第２の飛び越し走査とが交互に繰り返され、かつ、前記第１の飛び越し走査において走査信号線が選択される順序に基づく走査方向と前記第２の飛び越し走査において走査信号線が選択される順序に基づく走査方向とが互いに逆となるように、前記複数の走査信号線が選択的に駆動され、

20

前記映像信号線駆動ステップでは、前記第１および第２の飛び越し走査のそれぞれにおいて同一極性で前記複数の映像信号としての電圧が前記複数の映像信号線に印加されると共に、前記走査信号線駆動ステップでの走査信号線の駆動が前記第１の飛び越し走査から前記第２飛び越し走査へと切り替わる時に前記複数の映像信号線への印加電圧の極性が反転することを特徴とする。

30

【００１３】

第５の発明は、第４の発明において、

前記走査信号線駆動ステップでは、前記第２の飛び越し走査の後に所定期間だけ前記複数の走査信号線が非選択状態とされることを特徴とする。

【００１４】

【発明の実施の形態】

以下、本発明の実施形態について添付図面を参照して説明する。

< １．第１の実施形態 >

< １．１ 全体の構成および動作 >

40

図１（ａ）は、本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、映像信号線駆動回路３００（「列電極駆動回路」または「データ線駆動回路」とも呼ばれる）と、走査信号線駆動回路（「行電極駆動回路」または「ゲート線駆動回路」とも呼ばれる）４００と、共通電極駆動回路５００と、アクティブマトリクス型の液晶パネル６００とを備えている。

【００１５】

この液晶表示装置における表示部としての液晶パネル６００は、外部のコンピュータにおけるＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線（行電極）と、それら複数本の走査信号線のそれぞれと交差する複数本の映像信号線（列電極）と、それら複数本の走査信号線と複数本の映像信号線と

50

の交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様である（詳細は後述）。また、この液晶パネル 600 は、各画素形成部に含まれる画素電極に共通的に設けられかつ液晶層を挟んで各画素電極と対向するように配置された共通電極を備えている。

【0016】

本実施形態では、液晶パネル 600 に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおける CPU 等から表示制御回路 200 に送られる（以下、外部から送られるこれらのデータ Dv を「広義の画像データ」という）。すなわち、外部の CPU 等は、広義の画像データ Dv を構成する（狭義の）画像データおよび表示制御データを、アドレス信号 Adw を表示制御回路 200 に供給して、表示制御回路 200 内の後述の表示メモリおよびレジスタにそれぞれ書き込む。

10

【0017】

表示制御回路 200 は、レジスタに書き込まれた表示制御データに基づき、表示用のクロック信号 CK や、水平同期信号 HSY、垂直同期信号 VSY 等を生成する。また、表示制御回路 200 は、外部の CPU 等によって表示メモリに書き込まれた（狭義の）画像データを表示メモリから読み出して、デジタル画像信号 Da として出力する。さらに、表示制御回路 200 は、水平同期信号 HSY および垂直同期信号 VSY に基づき、液晶パネル 600 の交流化駆動のための極性切換制御信号 を生成する。このようにして、表示制御回路 200 によって生成される信号のうち、クロック信号 CK は映像信号線駆動回路 300 に、水平同期信号 HSY および垂直同期信号 VSY は映像信号線駆動回路 300 および走査信号線駆動回路 400 に、デジタル画像信号 Da は映像信号線駆動回路 300 に、極性切換制御信号 は、映像信号線駆動回路 300 および共通電極駆動回路 500 に、それぞれ供給される。

20

【0018】

映像信号線駆動回路 300 には、上記のように、液晶パネル 600 に表示すべき画像を表すデータが画素単位でデジタル画像信号 Da として供給されると共に、タイミングを示す信号としてクロック信号 CK、水平同期信号 HSY、垂直同期信号 VSY、および極性切換制御信号 が供給される。映像信号線駆動回路 300 は、これらの信号 Da、CK、HSY、VSY、 に基づき、液晶パネル 600 を駆動するための映像信号（以下「駆動用映像信号」ともいう）D(1)、D(2)、D(3)、... を生成し、これを液晶パネル 600 の各映像信号線に印加する。この駆動用映像信号 D(1)、D(2)、D(3)、... は、液晶パネル 600 の交流化駆動のために、極性切換制御信号 に応じてその極性が反転する。

30

【0019】

走査信号線駆動回路 400 は、水平同期信号 HSY および垂直同期信号 VSY に基づき、液晶パネル 600 における走査信号線を 1 水平走査期間ずつ後述の所定順に選択するために各走査信号線に印加すべき走査信号 G(1)、G(2)、G(3)、... を生成し、全走査信号線のそれぞれを所定順で選択するためのアクティブな走査信号の各走査信号線への印加を 1 垂直走査期間を周期として繰り返す。

40

【0020】

共通電極駆動回路 500 は、液晶パネル 600 の共通電極に与えるべき電圧である共通電圧 Vcom を生成する。本実施形態では、映像信号線の電圧の振幅を抑えるために、交流化駆動に応じて共通電極の電位をも変化させている。すなわち、共通電極駆動回路 500 は、表示制御回路 200 からの極性切換制御信号 に応じて、1 フレーム（1 垂直走査期間）において 2 種類の基準電圧の間で切り換わる電圧を生成し、これを共通電圧 Vcom として液晶パネル 600 の共通電極に供給する。

【0021】

液晶パネル 600 では、上記のようにして映像信号線に、映像信号線駆動回路 300 によ

50

ってデジタル画像信号 D_a に基づく駆動用の映像信号 $D(1)$, $D(2)$, $D(3)$, ... が印加され、走査信号線には、走査信号線駆動回路 400 によって走査信号 $G(1)$, $G(2)$, $G(3)$, ... が印加され、共通電極には、共通電極駆動回路 500 によって共通電圧 V_{com} が印加される。これにより液晶パネル 600 は、外部の CPU 等から受け取った画像データ D_v の表す画像を表示する。

【0022】

< 1.2 表示制御回路 >

図 1 (b) は、上記の液晶表示装置における表示制御回路 200 の構成を示すブロック図である。この表示制御回路 200 は、入力制御回路 20 と表示メモリ 21 とレジスタ 22 とタイミング発生回路 23 とメモリ制御回路 24 と極性切換制御回路 25 とを備えている。

10

【0023】

この表示制御回路 200 が外部の CPU 等から受け取る広義の画像データ D_v を示す信号 (以下、この信号も符号 “ D_v ” で表すものとする) およびアドレス信号 AD_w は、入力制御回路 20 に入力される。入力制御回路 20 は、アドレス信号 AD_w に基づき、広義の画像データ D_v を、画像データ DA と表示制御データ DC とに振り分ける。そして、画像データ DA を表す信号 (以下、これらの信号も符号 “ DA ” で表すものとする) をアドレス信号 AD_w に基づくアドレス信号 AD と共に表示メモリ 21 に供給することで画像データ DA を表示メモリ 21 に書き込むと共に、表示制御データ DC をレジスタ 22 に書き込む。表示制御データ DC は、クロック信号 CK の周波数や画像データ D_v の表す画像を表示するための水平走査期間および垂直走査期間を指定するタイミング情報を含んでいる。

20

【0024】

タイミング発生回路 (以下「 TG 」と略記する) 23 は、レジスタ 22 の保持する上記表示制御データに基づき、クロック信号 CK 、水平同期信号 HSY および垂直同期信号 VSY を生成する。また、 TG 23 は、表示メモリ 21 およびメモリ制御回路 24 をクロック信号 CK に同期させて動作させるためのタイミング信号を生成する。

【0025】

メモリ制御回路 24 は、外部から入力されて入力制御回路 20 を介して表示メモリ 21 に格納された画像データ DA のうち、液晶パネル 600 に表示すべき画像を表すデータを読み出すためのアドレス信号 AD_r と、表示メモリ 21 の動作を制御するための信号とを生成する。これらのアドレス信号 AD_r および制御信号は表示メモリ 21 に与えられ、これにより、液晶パネル 600 に表示すべき画像を表すデータがデジタル画像信号 Da として表示メモリ 21 から読み出され、表示制御回路 200 から出力される。このデジタル画像信号 Da は、既述のように映像信号線駆動回路 300 に供給される。

30

【0026】

極性切換制御回路 25 は、 TG 23 によって生成された水平同期信号 HSY および垂直同期信号 VSY に基づき、上記の極性切換制御信号を生成する。この極性切換制御信号は、液晶パネル 600 の交流化駆動のための極性反転のタイミングを決定する制御信号であって、既述のように映像信号線駆動回路 300 および共通電極駆動回路 500 に供給される。

40

【0027】

< 1.3 液晶パネル >

図 2 (a) は、本実施形態における液晶パネル 600 の構成を示す模式図であり、図 2 (b) は、この液晶パネルの一部 (4 画素に相当する部分) 610 の等価回路図である。

【0028】

この液晶パネル 600 は、映像信号線駆動回路 300 に接続される複数の映像信号線 L_s と、走査信号線駆動回路 400 に接続される複数の走査信号線 L_g とを備え、当該複数の映像信号線 L_s と当該複数の走査信号線 L_g とは、各映像信号線 L_s と各走査信号線 L_g とが交差するように格子状に配設されている。そして、当該複数の映像信号線 L_s と当該複数の走査信号線 L_g との交差点に対応して複数の画素形成部 P_x がそれぞれ設けられて

50

いる。各画素形成部 P_x は、図 2 (b) に示すように、対応する交差点を通過する映像信号線 L_s にソース端子が接続された TFT 10 と、その TFT 10 のドレイン端子に接続された画素電極 E_p と、上記複数の画素形成部 P_x に共通的に設けられた共通電極 (「対向電極」ともいう) E_c と、上記複数の画素形成部 P_x に共通的に設けられ画素電極 E_p と共通電極 E_c との間に挟持された液晶層とからなる。そして、画素電極 E_p と共通電極 E_c とそれらの間に挟持された液晶層とにより画素容量 C_p が形成される。このような画素形成部 P_x の構成は、以下に述べる本発明の各実施形態においても同様である。なお、上記構成からわかるように、いずれかの走査信号線 L_g に印加される走査信号 $G(k)$ がアクティブになると、その走査信号線が選択されて、その走査信号線に接続される (各画素形成部 P_x の) TFT 10 が導通状態となり、その TFT 10 に接続される画素電極 E_p には、駆動用映像信号 $D(j)$ が映像信号線 L_s を介して印加される。これにより、その印加された駆動用映像信号 $D(j)$ の電圧 (共通電極 E_c の電位を基準とする電圧) が、その画素電極 E_p を含む画素形成部 P_x に画素値として書き込まれる。

10

【 0 0 2 9 】

上記のような画素形成部 P_x は、マトリクス状に配置されて画素形成マトリクスを構成し、これに伴い、画素形成部 P_x に含まれる画素電極 E_p も、マトリクス状に配置されて画素電極マトリクスを構成する。ところで、画素形成部 P_x の主要部である画素電極 E_p は、液晶パネルに表示される画像の画素と 1 対 1 に対応し同一視できる。そこで、以下では、説明の便宜上、画素形成部 P_x または画素電極 E_p と画素とを同一視するものとし、 「画素形成マトリクス」または「画素電極マトリクス」を「画素マトリクス」ともいう。

20

【 0 0 3 0 】

図 2 (a) において、各画素形成部 P_x に付されている “ + ” は、或るフレームにおいて当該画素形成部 P_x を構成する画素液晶に (もしくは共通電極 E_c を基準として画素電極 E_p に) 正の電圧が印加されることを意味し、“ - ” は、当該フレームにおいて当該画素形成部 P_x を構成する画素液晶に (もしくは共通電極 E_c を基準として画素電極 E_p に) 負の電圧が印加されることを意味し、これら各画素形成部 P_x に付された “ + ” と “ - ” により、画素マトリクスにおける極性パターンが示される。このような極性パターンの表現方法は、以下に述べる本発明の他の実施形態においても同様である。なお図 2 (a) に示すように本実施形態では、画素液晶への印加電圧の正負極性を画素マトリクスにおける各行毎に反転させ且つ 1 フレーム毎にも反転させる駆動方式であるライン反転駆動方式が採用されている。

30

【 0 0 3 1 】

< 1 . 4 駆動方法 >

次に、図 3 および図 4 を参照しつつ、上記構成の液晶パネル 6 0 0 を備えた本実施形態に係る液晶表示装置の駆動方法を説明する。なお以下では、説明の便宜上、液晶パネル 6 0 0 における走査信号線 L_g の本数を 6、映像信号線 L_s の本数を 6 とし、6 本の走査信号線 L_g には走査信号線駆動回路 4 0 0 により走査信号 $G(1) \sim G(6)$ がそれぞれ印加され、6 本の映像信号線 L_s には映像信号線駆動回路 3 0 0 により駆動用映像信号 $D(1) \sim D(6)$ がそれぞれ印加されるものとする。

【 0 0 3 2 】

40

図 3 は、本実施形態に係る液晶表示装置の駆動方法を説明するための概念図であり、6 行からなる各矩形は画素マトリクスを示しており、この画素マトリクスに付された記号 “ + ” または “ - ” は、画素液晶に印加される電圧すなわち共通電極 E_c を基準とする画素電極 E_p の電圧 (以下「画素電圧」という) の極性を示しており、画素マトリクスを示す各矩形に沿って描かれた矢印は、走査方向 (行番号の昇順に走査するか降順に走査するか) を示している。また、図 4 は、本駆動方法を説明するためのタイミングチャートである。すなわち図 4 (a) ~ (f) は走査信号 $G(1) \sim G(6)$ を示しており、走査信号 $G(k)$ が H レベルのとき、当該走査信号 $G(k)$ の印加される走査信号線 L_g が選択され、走査信号 $G(k)$ が L レベルのとき、当該走査信号 $G(k)$ の印加される走査信号線 L_g は非選択状態となる ($k = 1 \sim 6$)。また、図 4 (g) は、映像信号線 L_s に印加される

50

駆動用の映像信号 $D(1) \sim D(6)$ の (共通電極 E_c を基準とする) 電圧極性を 1 水平走査期間 T_h 毎に示している。

【 0033 】

図 3 (a) は、或るフレーム (以下では、これを第 n フレームとし、記号 “ $F(n)$ ” で表すものとする) の前半期間に映像信号 $D(1) \sim D(6)$ によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、図 4 (a) ~ (f) に示すように第 n フレーム $F(n)$ の前半期間 T_{od} において、画素マトリクスにおける奇数番目の行に対応する走査信号 $G(1)$ 、 $G(3)$ 、 $G(5)$ がこの順にアクティブとなることで、すなわち奇数番目の走査信号線 L_g が昇順に選択されることで、飛び越し走査が行われる (以下、この走査を「第 1 の飛び越し走査」といい、この走査の期間 T_{od} を「奇数フィールド」という)。そして、画素マトリクスにおける第 1 行、第 3 行、第 5 行の各画素形成部 P_x に書き込むべき画素値に相当する電圧が、それぞれ走査信号 $G(1)$ 、 $G(3)$ 、 $G(5)$ のアクティブ期間において、図 4 (g) に示すように正極性の映像信号 $D(1) \sim D(6)$ として各映像信号線 L_s に印加される。なお、この奇数フィールド T_{od} では、偶数番目の走査信号 $G(2)$ 、 $G(4)$ 、 $G(6)$ は非アクティブであるので、画素マトリクスにおける偶数行の画素形成部 P_x には、当該奇数フィールド T_{od} 以前に印加された画素電圧が画素値として保持されている。このことを示すために、図 3 (a) では、画素マトリクスにおける偶数行には極性を示す記号 “ + ” や “ - ” はいずれも付されていない。このような表記方法は、他の実施形態においても同様である。

【 0034 】

図 3 (b) は、第 n フレームの後半期間に映像信号 $D(1) \sim D(6)$ によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、図 4 (a) ~ (f) に示すように第 n フレーム $F(n)$ の後半期間 T_{ev} において、画素マトリクスにおける偶数番目の行に対応する走査信号 $G(2)$ 、 $G(4)$ 、 $G(6)$ がこの順にアクティブとなることで、すなわち偶数番目の走査信号線 L_g が昇順に選択されることで、飛び越し走査が行われる (以下、この走査を「第 2 の飛び越し走査」といい、この走査の期間 T_{ev} を「偶数フィールド」という)。そして、画素マトリクスにおける第 2 行、第 4 行、第 6 行の各画素形成部 P_x に書き込むべき画素値に相当する電圧が、それぞれ走査信号 $G(2)$ 、 $G(4)$ 、 $G(6)$ のアクティブ期間において、図 4 (g) に示すように負極性の映像信号 $D(1) \sim D(6)$ として各映像信号線 L_s に印加される。なお、この偶数フィールド T_{ev} では、奇数番目の走査信号 $G(1)$ 、 $G(3)$ 、 $G(5)$ は非アクティブであるので、画素マトリクスにおける奇数行の画素形成部 P_x には、当該偶数フィールド T_{ev} 以前 (すなわち第 n フレーム $F(n)$ の奇数フィールド T_{od} の期間) に印加された画素電圧が画素値として保持されている。

【 0035 】

図 3 (c) は、次の第 $n+1$ フレームの前半期間に映像信号 $D(1) \sim D(6)$ によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、第 $n+1$ フレーム $F(n+1)$ の前半期間である奇数フィールド T_{od} において、画素マトリクスにおける奇数番目の行に対応する走査信号 $G(1)$ 、 $G(3)$ 、 $G(5)$ がこの順にアクティブとなることで第 1 の飛び越し走査が行われ (図 4 (a) ~ (f))、画素マトリクスにおける第 1 行、第 3 行、第 5 行の各画素形成部 P_x に書き込むべき画素値に相当する電圧が、負極性の映像信号 $D(1) \sim D(6)$ として各映像信号線 L_s に印加される (図 4 (g))。なお、この奇数フィールド T_{od} では、偶数番目の走査信号 $G(2)$ 、 $G(4)$ 、 $G(6)$ は非アクティブであるので、画素マトリクスにおける偶数行の画素形成部 P_x には、当該奇数フィールド T_{od} 以前 (すなわち第 n フレーム $F(n)$ の偶数フィールド T_{ev} の期間) に印加された画素電圧が画素値として保持されている。

【 0036 】

図 3 (d) は、第 $n+1$ フレームの後半期間に映像信号 $D(1) \sim D(6)$ によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、第 $n+1$ フレーム $F(n+1)$ の後半期間である偶数フィールド T_{ev} において、画素マトリクスに

10

20

30

40

50

おける偶数番目の行に対応する走査信号 $G(2)$ 、 $G(4)$ 、 $G(6)$ がこの順にアクティブとなることで第2の飛び越し走査が行われ(図4(a)~(f))、画素マトリクスにおける第2行、第4行、第6行の各画素形成部 P_x に書き込むべき画素値に相当する電圧が、正極性の映像信号 $D(1) \sim D(6)$ として各映像信号線 L_s に印加される(図4(g))。なお、この偶数フィールド T_{ev} では、奇数番目の走査信号 $G(1)$ 、 $G(3)$ 、 $G(5)$ は非アクティブであるので、画素マトリクスにおける奇数行の画素形成部 P_x には、当該偶数フィールド T_{ev} 以前(すなわち第 $n+1$ フレーム $F(n+1)$ の奇数フィールド T_{od} の期間)に印加された画素電圧が画素値として保持されている。

【0037】

上記のような駆動方法によれば、画素マトリクスの極性パターンは、第 n フレーム $F(n)$ の終了時点では、図3(e)に示すパターンとなり、第 $n+1$ フレーム $F(n+1)$ の終了時点では、図3(f)に示すパターンとなる。このようにして上記駆動方法により、ライン反転駆動を行うことができる。

【0038】

< 1.5 効果 >

本実施形態では、上記のようにしてライン反転駆動が行われるが、従来のライン反転駆動に比べ、消費電力を大幅に低減することができる。以下、この点につき図5および図6を参照して説明する。

【0039】

図5は、本実施形態において映像信号線 L_s に印加される映像信号 $D(1) \sim D(6)$ の電圧(以下「映像信号電圧」といい、各映像信号線 L_s 毎の電圧値を区別する必要がないときには記号“ V_d ”で表すものとする)、および、共通電極 E_c に印加される共通電圧 V_{com} の電圧波形を、走査信号 $G(1) \sim G(6)$ の波形と共に示している。一方、図6は、ライン反転駆動方式を採用した従来の液晶表示装置(以下「従来例」という)における映像信号電圧 V_d および共通電圧 V_{com} の波形を示している。両図を比較すればわかるように、走査線数を Y とした場合、本実施形態では、反転周波数が従来例の $1/(Y-1)$ となる(図5、図6に示した例では $Y=6$ であるので、反転周波数が従来例の $1/5$ となる)。ところで、一般に液晶パネルを駆動するための消費電力は反転周波数に比例する。したがって、本実施形態によれば、液晶パネル駆動のための消費電力が従来例に比べてほぼ $1/(Y-1)$ となる。

【0040】

このように本実施形態によれば、図3および図4に示したようなライン反転駆動により、フレーム反転駆動に比べてフリッカの発生を抑えつつ、従来のライン反転駆動に比べて消費電力を大幅に低減することができる。

【0041】

なお、上記実施形態では、画素マトリクスにおける1行毎に画素電圧の極性を反転させるライン反転駆動を前提として、各フレームにおいて前半期間では奇数ラインのみが走査され、後半期間では偶数ラインのみが走査される構成となっている。すなわち、反転周波数を削減するために、走査信号線 L_g を1本おきに選択する飛び越し走査を行う構成となっている。しかし、各フレームの期間が、正極性の電圧を印加すべきラインを走査する期間と、負極性電圧を印加すべきラインを飛び越し走査する期間とに分かれるような構成であれば、すなわち、各フレーム内で同一極性の電圧を印加すべきラインが連続的に走査されるような構成であれば、走査信号線 L_g を複数本おきに選択する飛び越し走査を行うようにしてもよい。例えば、画素マトリクスにおける2ライン毎に画素電圧の極性を反転させる2ライン反転駆動を前提として、各フレームにおいて前半期間では走査信号線 L_g を2本おきに2本ずつを選択することで第1の飛び越し走査を行い、各フレームの後半期間では同一フレームの前半期間で選択されなかった走査信号線 L_g を2本おきに2本ずつを選択することで第2の飛び越し走査を行うという構成にしてもよい。このような構成によっても反転周波数が大幅に低下するので、それに応じて消費電力が大幅に削減される。

【0042】

10

20

30

40

50

< 2 . 第 2 の実施形態 >

次に、本発明の第 2 の実施形態に係る液晶表示装置について説明する。本実施形態は、図 3 および図 4 に示した駆動方法に代えて図 7 および図 8 に示す駆動法を採用している点で、第 1 の実施形態と相違する。本実施形態における全体構成および液晶パネルの構成は第 1 の実施形態と同様であるので、同一または対応する部分に同一の参照符号を付して説明を省略する。

【 0 0 4 3 】

< 2 . 1 駆動方法 >

以下、図 7 および図 8 を参照しつつ本実施形態に係る液晶表示装置の駆動方法を説明する。なお本実施形態においても、説明の便宜上、液晶パネル 6 0 0 における走査信号線 L g の本数を 6、映像信号線 L s の本数を 6 とし、6 本の走査信号線 L g には走査信号線駆動回路 4 0 0 により走査信号 G (1) ~ G (6) がそれぞれ印加され、6 本の映像信号線 L s には映像信号線駆動回路 3 0 0 により駆動用映像信号 D (1) ~ D (6) がそれぞれ印加されるものとする。

【 0 0 4 4 】

図 7 は、本実施形態に係る液晶表示装置の駆動方法を説明するための概念図であり、この図における表現方法は図 3 で採用したものと同様である。また、図 8 は、本駆動方法を説明するためのタイミングチャートであり、この図における表現方法は図 4 で採用したものと同様である。

【 0 0 4 5 】

図 7 (a) は、第 n フレームの前半期間に映像信号 D (1) ~ D (6) によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、図 8 (a) ~ (f) に示すように、第 n フレーム F (n) の前半期間である奇数フィールド T o d において、画素マトリクスにおける奇数番目の行に対応する走査信号 G (1)、G (3)、G (5) がこの順にアクティブとなることで、すなわち奇数番目の走査信号線 L g が昇順に選択されることで、第 1 の飛び越し走査が行われる。そして、画素マトリクスにおける第 1 行、第 3 行、第 5 行の各画素形成部 P x に書き込むべき画素値に相当する電圧が、それぞれ走査信号 G (1)、G (3)、G (5) のアクティブ期間において、図 8 (g) に示すように正極性の映像信号 D (1) ~ D (6) として各映像信号線 L s に印加される。なお、この奇数フィールド T o d では、偶数番目の走査信号 G (2)、G (4)、G (6) は非アクティブであるので、画素マトリクスにおける偶数行の画素形成部 P x には、当該奇数フィールド T o d 以前に印加された画素電圧が画素値として保持されている。

【 0 0 4 6 】

図 7 (b) は、第 n フレームの後半期間に映像信号 D (1) ~ D (6) によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、図 8 (a) ~ (f) に示すように第 n フレーム F (n) の後半期間 T e v において、画素マトリクスにおける偶数番目の行に対応する走査信号 G (2)、G (4)、G (6) が逆順にアクティブとなることで、すなわち偶数番目の走査信号線 L g が降順に選択されることで、第 2 の飛び越し走査が行われる。そして、画素マトリクスにおける第 6 行、第 4 行、第 2 行の各画素形成部 P x に書き込むべき画素値に相当する電圧が、それぞれ走査信号 G (6)、G (4)、G (2) のアクティブ期間において、図 8 (g) に示すように負極性の映像信号 D (1) ~ D (6) として各映像信号線 L s に印加される。ここで、図 7 (b) における上向きの矢印は、偶数フィールド T e v における第 2 の飛び越し走査では、従来例や第 1 の実施形態とは逆向きに走査が行われることを示している。なお、この偶数フィールド T e v では、奇数番目の走査信号 G (1)、G (3)、G (5) は非アクティブであるので、画素マトリクスにおける奇数行の画素形成部 P x には、当該偶数フィールド T e v 以前 (すなわち第 n フレーム F (n) の奇数フィールド T o d の期間) に印加された画素電圧が画素値として保持されている。

【 0 0 4 7 】

図 7 (c) は、次の第 n + 1 フレームの前半期間に映像信号 D (1) ~ D (6) によって

10

20

30

40

50

書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、第 $n + 1$ フレーム $F(n + 1)$ の前半期間である奇数フィールド Tod において、画素マトリクスにおける奇数番目の行に対応する走査信号 $G(1)$ 、 $G(3)$ 、 $G(5)$ がこの順にアクティブとなることで第 1 の飛び越し走査が行われ（図 8 (a) ~ (f)）、画素マトリクスにおける第 1 行、第 3 行、第 5 行の各画素形成部 Px に書き込むべき画素値に相当する電圧が、負極性の映像信号 $D(1) \sim D(6)$ として各映像信号線 Ln に印加される（図 8 (g)）。なお、この奇数フィールド Tod では、偶数番目の走査信号 $G(2)$ 、 $G(4)$ 、 $G(6)$ は非アクティブであるので、画素マトリクスにおける偶数行の画素形成部 Px には、当該奇数フィールド Tod 以前（すなわち第 n フレーム $F(n)$ の偶数フィールド $Te v$ の期間）に印加された画素電圧が画素値として保持されている。

10

【0048】

図 7 (d) は、第 $n + 1$ フレームの後半期間に映像信号 $D(1) \sim D(6)$ によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、第 $n + 1$ フレーム $F(n + 1)$ の後半期間である偶数フィールド $Te v$ において、画素マトリクスにおける偶数番目の行に対応する走査信号 $G(2)$ 、 $G(4)$ 、 $G(6)$ が逆順にアクティブとなることで第 2 の飛び越し走査が行われ（図 8 (a) ~ (f)）、画素マトリクスにおける第 6 行、第 4 行、第 2 行の各画素形成部 Px に書き込むべき画素値に相当する電圧が、それぞれ走査信号 $G(6)$ 、 $G(4)$ 、 $G(2)$ のアクティブ期間において正極性の映像信号 $D(1) \sim D(6)$ として各映像信号線 Ln に印加される（図 8 (g)）。なお、この偶数フィールド $Te v$ では、奇数番目の走査信号 $G(1)$ 、 $G(3)$ 、 $G(5)$ は

20

【0049】

上記のような駆動方法によれば、画素マトリクスの極性パターンは、第 n フレーム $F(n)$ の終了時点では、図 7 (e) に示すパターンとなり、第 $n + 1$ フレーム $F(n + 1)$ の終了時点では、図 7 (f) に示すパターンとなる。このようにして上記駆動方法により、第 1 の実施形態と同様にライン反転駆動を行うことができる。

【0050】

< 2.2 作用および効果 >

30

上記のように本実施形態によれば、第 1 の実施形態と同様に反転周波数を大幅低下させつつライン反転駆動を行うことができるので、消費電力の削減について第 1 の実施形態と同様の効果を得ることができる。

【0051】

また、本実施形態では、図 7 (a) ~ (d) に示すように、第 1 の飛び越し走査の方向と第 2 の飛び越し走査の方向とは互いに逆となっている。すなわち、昇順の飛び越し走査と降順の飛び越し走査とが交互に行われるように走査信号線 Ln に走査信号 $G(1) \sim G(6)$ が印加される（図 8 (a) ~ (f)）。これにより、シャドウの発生が抑制される。以下、この点につき図 9 ~ 図 12 を参照して説明する。

【0052】

40

図 9 は、本発明が対象とするアクティブマトリクス型液晶表示装置における画素形成部 Px の等価回路を示している。この図に示すように、画素電極 Ep を挟む 2 本の映像信号線のうち画素形成部（詳しくは画素容量 Cp ）にデータを書き込むための映像信号線 Ln である対応映像信号線 Ln と画素電極 Ep との間に寄生容量（以下「 $Csd(自)$ 」という）が存在すると共に、それら 2 本の映像信号線のうちの他方の映像信号線（以下「隣接映像信号線」という） Ln と画素電極 Ep との間にも寄生容量（以下「 $Csd(他)$ 」という）が存在する。このため、各画素値に相当する画素電圧は、当該画素を形成する画素形成部 Px に当該画素値が書き込まれた後（ TFT がオフの状態）において、 $Csd(自)$ を介して対応映像信号線 Ln の電位変化（映像信号電圧 Vd の変化）の影響を受けると共に、 $Csd(他)$ を介して隣接映像信号線 Ln の電位変化（映像信号電圧 Vd の

50

変化)の影響を受ける。そして、このような対応映像信号線 L_{ss} および隣接映像信号線 L_{sn} における映像信号電圧 V_d の変化に基づく影響によって、縦シャドー等のように本来の表示内容には含まれない表示としての「シャドー」が発生する。

【0053】

図10は、このような寄生容量 C_{sd} (自)、 C_{sd} (他)を介しての映像信号電圧 V_d の変化の影響によるシャドーの低減を検討するための電圧波形図である。この図において、(太い)点線は、映像信号電圧 V_d を示しており(ここでは説明の便宜上、全ての映像信号線の電圧は同一値 V_d としている)、実線、1点鎖線および2点鎖線は、画面上の異なる位置における画素電極への印加電圧(以下、これも便宜上「画素電圧」という)を示している。実線で示される画素電圧 V_1 は、映像信号電圧 V_d とほぼ同じタイミングで変化し、1点鎖線で示される画素電圧 V_2 は、映像信号電圧 V_d の変化に対して $1/4$ 周期ずれて変化し、2点鎖線で示される画素電圧 V_3 は、映像信号電圧 V_d の変化に対して略 $1/2$ 周期ずれて変化している。これら3つの画素電圧 V_1 、 V_2 、 V_3 のうち実線で示される画素電圧 V_1 は、映像信号電圧 V_d の変化の影響が最も小さく、2点鎖線で示される画素電圧 V_3 は、映像信号電圧 V_d の変化の影響が最も大きく、1点鎖線で示される画素電圧 V_2 は、映像信号電圧 V_d の変化の影響の程度はそれらの中間となる。したがって、シャドー低減の観点からすると、画素電圧 V_1 に対応する画素は「ベスト条件」にあり、画素電圧 V_2 に対応する画素は「ミディアム条件」にあり、画素電圧 V_3 に対応する画素は「ワースト条件」にあると考えることができる。なお、上記より、一般に、第1の実施形態のように走査方向が固定されている場合、画素マトリクスのうち走査開始時近傍で走査される行と走査終了時近傍に走査される行とでは、表示すべき内容が同一であっても画素電圧の実効値が相違し、それによって両行の画素の間に輝度差が生じることになる。この輝度差はシャドーの発生を意味する。

【0054】

図11は、このようなシャドーの低減の観点から、画面の上部Aにおける画素に対する条件と画面の下部Bにおける画素に対する条件とを整理したものであり、図11(b)は、第1の実施形態のように常に昇順に飛び越し走査を行ってライン反転駆動を行う場合における各位置の画素の条件を示しており、図11(c)は、本実施形態のように昇順の飛び越し走査と降順の飛び越し走査とを交互に繰り返してライン反転駆動を行う場合における各位置の画素の条件を示している。

【0055】

第1の実施形態のように常に昇順に走査する場合、図11(b)より、画面上部Aでは奇数ラインの画素はミディアム条件、偶数ラインの画素はベスト条件にあり、一方、画面下部Bでは奇数ラインの画素はワースト条件、偶数ラインの画素はミディアム条件にある。したがって、この場合には、画面下部Bにおける条件が画面上部Aに比べて悪いので、画面下部Bにおいて映像信号電圧 V_d の変化の影響を受け、シャドーが発生しやすい。そして、例えば図12に示すように塗りつぶされた矩形を画面の中央部に表示すると、このシャドーが目立ちやすくなる。すなわち、図12に示す表示の場合、画面の左側および右側における下方部B1およびB3には上記作用によりシャドーが発生するが、この矩形の下方部B2におけるシャドーの発生はこの矩形表示の影響で抑制される。その結果、画面の左側における上方部A1と下方部B1との輝度差、および、右側における上方部A3と下方部B3との輝度差が、シャドーとして人間に認識されやすくなる。

【0056】

これに対し、本実施形態のように昇順の飛び越し走査と降順の飛び越し走査とを交互に繰り返すという走査(以下「方向反転走査」という)の場合には、図11(c)より、画面上部Aにおける奇数ラインおよび偶数ラインの画素は共にミディアム条件にあり、一方、画面下部Bでは奇数ラインの画素はワースト条件、偶数ラインの画素はベスト条件にある。したがって、この場合、画面下部Bにおいてはワースト条件とベスト条件とが相殺され、その結果、画面下部Bにおける条件は、画面上部Aにおける条件と実質的に同一となる。したがって、本実施形態のように方向反転走査が行われると、シャドーの発生が抑制さ

10

20

30

40

50

れることになる。

【 0 0 5 7 】

以上のように本実施形態によれば、第 1 の実施形態と同様の効果を得つつ、シャドーの発生を抑制することができる。

【 0 0 5 8 】

< 3 . 第 3 の実施形態 >

次に、本発明の第 3 の実施形態に係る液晶表示装置について説明する。本実施形態は、図 4 に示した駆動方法に代えて図 1 3 に示すような駆動方法を採用している点で、第 1 の実施形態と相違する。本実施形態における全体構成および液晶パネルの構成は第 1 の実施形態と同様であるので、同一または対応する部分に同一の参照符号を付して説明を省略する。なお、本実施形態における画素マトリクス of 極性パターンは、第 1 の実施形態と同様、液晶パネル 6 0 0 の駆動に伴って図 3 (a) ~ (d) に示すように変化するが、図 3 (b) の極性パターンから図 3 (c) の極性パターンへと変化する間に後述の走査停止期間が存在し、この点で第 1 の実施形態と相違する。

10

【 0 0 5 9 】

< 3 . 1 駆動方法 >

以下、図 3 および図 1 3 を参照して本実施形態に係る液晶表示装置の駆動方法を説明する。なお本実施形態においても、説明の便宜上、液晶パネル 6 0 0 における走査信号線 L g の本数を 6、映像信号線 L s の本数を 6 とし、6 本の走査信号線 L g には走査信号線駆動回路 4 0 0 により走査信号 G (1) ~ G (6) がそれぞれ印加され、6 本の映像信号線 L s には映像信号線駆動回路 3 0 0 により駆動用映像信号 D (1) ~ D (6) がそれぞれ印加されるものとする。

20

【 0 0 6 0 】

本実施形態では、第 n フレーム F (n) において、図 1 3 (a) ~ (g) に示すように、第 1 の実施形態における第 n フレーム F (n) と同様の走査信号 G (1) ~ G (6) および映像信号 D (1) ~ D (6) が液晶パネル 6 0 0 (の走査信号線 L g および映像信号線 L s) に印加され、第 1 の実施形態における第 n フレーム F (n) と同様の駆動が行われる。すなわち、第 n フレーム F (n) において、図 3 (a) (b) に示すような反転駆動が行われ、この第 n フレーム F (n) の終了時点において、画素マトリクスの極性パターンが図 3 (e) に示すようになる。

30

【 0 0 6 1 】

本実施形態では、図 1 3 (a) ~ (f) に示すように、第 n フレーム F (n) の終了後、所定期間 T n s c (例えば 1 フレームの期間) だけ全ての走査信号 G (1) ~ G (6) が非アクティブとなって走査が停止する。この走査停止期間 T n s c では、画素マトリクスの極性パターンが図 3 (e) に示すパターンである状態が継続する。

【 0 0 6 2 】

上記の走査停止期間 T n s c が終了すると、本実施形態における第 n + 1 フレーム F (n + 1) が開始する。この第 n + 1 フレーム F (n + 1) では、図 1 3 (a) ~ (g) に示すように、第 1 の実施形態における第 n + 1 フレーム F (n + 1) と同様の走査信号 G (1) ~ G (6) および映像信号 D (1) ~ D (6) が液晶パネル 6 0 0 に印加され、第 1 の実施形態における第 n + 1 フレーム F (n + 1) と同様の駆動が行われる。すなわち、第 n + 1 フレーム F (n + 1) において、図 3 (c) (d) に示すような反転駆動が行われ、この第 n + 1 フレーム F (n + 1) の終了時点において、画素マトリクスの極性パターンが図 3 (f) に示すようになる。

40

【 0 0 6 3 】

上記の第 n + 1 フレーム F (n) が終了すると、第 n + 2 フレーム F (n + 2) へ移行する前に上記と同様の走査停止期間 T n s c が挿入される。この走査停止期間 T n s c では、画素マトリクスの極性パターンが図 3 (f) に示すパターンである状態が継続する。

【 0 0 6 4 】

このようにして本実施形態では、1 フレームが終了する毎に走査停止期間 T n s c が挿入

50

される。すなわち同一極性の映像信号 $D(1) \sim D(6)$ が印加される第1の飛び越し走査が行われ、続けて、第1の飛び越し走査のときと異なる極性の映像信号 $D(1) \sim D(6)$ が印加される第2の飛び越し走査が行われた後に、所定期間 T_{nsc} だけ走査が停止し、この期間 T_{nsc} の経過後に次のフレームが開始する。なお、走査停止期間 T_{nsc} における映像信号 $D(1) \sim D(6)$ の電圧レベルは、特に限定されない。例えば走査停止期間 T_{nsc} の直前の電圧を維持してもよいし、適宜の周期で変化する電圧値としてもよいし、また、映像信号線駆動回路300における映像信号 $D(1) \sim D(6)$ の出力端子を高インピーダンス状態としてもよい。

【0065】

< 3.2 作用および効果 >

上記のような本実施形態によれば、第1の実施形態と同様の効果に加えて、走査停止期間 T_{nsc} の挿入により、フリッカおよびシャドーの発生を低減することができる。以下、これらにつき説明する。

【0066】

< 3.2.1 フリッカの低減 >

図14(a)は、第1の実施形態における映像信号電圧 V_d および共通電圧 V_{com} の波形を示している。第1の実施形態では、各フレーム内で、画素マトリクスのうち同一極性の画素電圧を印加すべき行の走査が連続的に行われることから、映像信号電圧 V_d および共通電圧 V_{com} の極性反転の直前には、画素マトリクスの全画素電圧が同一極性となる。すなわち、図14(a)に示した例では、第 n フレーム $F(n)$ において奇数フィールド T_{od} から偶数フィールド T_{ev} へ切り替わる直前(第1の飛び越し走査から第2の飛び越し走査へと移行する直前)に、画素マトリクスの全画素電圧が正極性となり、第 $n+1$ フレーム $F(n+1)$ において奇数フィールド T_{od} から偶数フィールド T_{ev} へ切り替わる直前には、画素マトリクスの全画素電圧が負極性となる。このように、画素マトリクスにおいてほぼ全ての画素電圧が同一極性となる期間が繰り返し現れるため、フリッカの発生が問題となる。

【0067】

これに対し、本実施形態における映像信号電圧 V_d および共通電圧 V_{com} は、図14(b)に示す波形となり、走査停止期間 T_{nsc} では、画素電圧の極性が画素マトリクスにおいて行毎に異なる状態、すなわち、画素電圧の極性の異なる画素形成部が画素マトリクスにおいて均等に分散した状態となる。図14(b)に示した例では、例えば、第 n フレーム $F(n)$ の後の走査停止期間 T_{nsc} では、画素マトリクスの極性パターンが図3(e)に示すパターンである状態が継続する。その結果、本実施形態によれば、画素マトリクスにおいてほぼ全ての画素電圧が同一極性となる期間が繰り返し現れるものの、画素電圧の極性の異なる画素形成部が画素マトリクスにおいて均等に分散した状態の期間が走査停止期間 T_{nsc} として挿入されることで、フリッカの発生しうる期間の占める割合が小さくなる。これにより、第1の実施例に比べフリッカが低減される。

【0068】

< 3.2.2 シャドーの低減 >

図15(a)は、第1の実施形態における映像信号電圧 V_d 、ならびに、画面上部における画素電極への印加電圧(以下、便宜上「上部画素電圧」という) V_{pU} および画面下部における画素電極への印加電圧(以下、便宜上「下部画素電圧」という) V_{pL} の波形を示しており、図15(b)は、本実施形態における映像信号電圧 V_d ならびに上部画素電圧 V_{pU} および下部画素電圧 V_{pL} の波形を示している。そして、これら図15(a)(b)において、映像信号電圧 V_d は(太い)点線で、上部画素電圧 V_{pU} は実線で、下部画素電圧 V_{pL} は1点鎖線で、それぞれ示されている。なお、ここでは、説明の便宜上、画面の全領域において同一輝度で表示されるものとする。

【0069】

第1の実施形態では、図15(a)に示すように、例えば第 n フレーム $F(n)$ で奇数フィールド T_{od} から偶数フィールド T_{ev} へと切り替わる時に映像信号電圧 V_d の極性

10

20

30

40

50

が反転し、上部画素電圧 V_{pU} および下部画素電圧 V_{pL} は、寄生容量 C_{sd} (自), C_{sd} (他) を介して当該反転の影響を受けて共に若干低下する。しかし、この極性反転後も第 n フレーム $F(n)$ 内では上部画素電圧 V_{pU} と下部画素電圧 V_{pL} とは略同一であるので、画面の上部と下部とで輝度差はほとんど見られない。これに対し、次の第 $n+1$ フレーム $F(n+1)$ に入ると、上部画素電圧 V_{pU} の極性が反転し、所定期間 T_{s2} は上部画素電圧 V_{pU} の極性と下部画素電圧 V_{pL} の極性とが相違し、その所定期間 T_{s2} の経過後に下部画素電圧 V_{pL} の極性も反転する。そして、この所定期間 T_{s2} では、下部画素電圧 V_{pL} は映像信号電圧 V_d の影響を受けた値となっているが、上部画素電圧 V_{pU} は映像信号電圧 V_d の影響をほとんど受けないので、上部画素電圧 V_{pU} と下部画素電圧 V_{pL} とでは実効値 (絶対値) が相違し、その結果、画面における上部と下部とで輝度差が生じる。同様にして、第 n フレーム $F(n)$ の開始時点から下部画素電圧 V_{pL} の極性が反転するまでの期間 T_{s1} 、および、第 $n+1$ フレーム $F(n+2)$ の開始時点から下部画素電圧 V_{pL} の極性が反転するまでの期間 T_{s3} においても、画面における上部と下部とで輝度差が生じる。よって、このような期間 T_{s1} , T_{s2} , T_{s3} の存在により、第 1 の実施形態ではシャドウの発生が問題となる。

10

【0070】

これに対し本実施形態では、上記と同様、画面における上部と下部とで輝度差が生じる期間 T_{s1} , T_{s2} が存在するが、走査停止期間 T_{nsC} が挿入され、この走査停止期間 T_{nsC} では、上部画素電圧 V_{pU} と下部画素電圧 V_{pL} とは略同一となって、画面における上部と下部とで輝度差は見られない。このように本実施形態によれば、輝度差の見られない期間である走査停止期間 T_{nsC} の挿入によって、輝度差の生じるうる期間の割合が小さくなる。これにより、第 1 の実施例に比べシャドウが低減される。

20

【0071】

< 3.3 変形例 >

上記第 4 の実施形態では、第 1 の実施形態のように常に昇順に飛び越し走査を行いつつ走査停止期間 T_{nsC} を挿入する構成となっているが、第 2 の実施形態のように昇順の飛び越し走査と降順の飛び越し走査とを交互に繰り返す方向反転走査を行いつつ走査停止期間 T_{nsC} を挿入する構成としてもよい。

【0072】

< 4. 第 4 の実施形態 >

次に、本発明の第 4 の実施形態に係る液晶表示装置について説明する。本実施形態では、全体構成が第 1 の実施形態と同様であるので、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する。一方、本実施形態における液晶パネル 600 の具体的構成および画素マトリクスにおける極性パターンは、第 1 の実施形態と相違する。以下では、これらを中心に説明する。

30

【0073】

< 4.1 構成および駆動方法 >

図 16 (a) は、本実施形態における液晶パネル 600 の構成を示す模式図であり、図 16 (b) は、この液晶パネル 600 の一部 (4 画素に相当する部分) 610 の等価回路図である。これらの図に示すように、この液晶パネル 600 は、いわゆる千鳥構造のパネルである。すなわち、同一の走査信号線 L_g に $TFT10$ を介して接続される画素電極 (以下「同時選択画素電極」という) が、画素マトリクスにおける同一行に配置されるのではなく、上下にずらして、隣接する 2 行に分散的に配置されている。すなわち、画素マトリクスにおける同一行の各画素電極に接続される $TFT10$ のゲート端子は、同一の走査信号線 L_g に全て接続されるのではなく、その画素行を挟む 2 本の走査信号線 L_g に分散的に接続される。なお、図 16 (a) (b) に示した例は、典型例であって、同時選択画素電極が画素マトリクスにおける隣接 2 行に交互に配置されているが、同時選択画素電極が隣接 2 行に分散的に配置されていればよく、このような交互に配置さえる構成に限定されない。ただし以下では、同時選択画素電極が画素マトリクスにおける隣接 2 行に交互に配置されているものとして説明を進める。

40

50

【0074】

本実施形態では、上記のような同時選択画素電極の分散配置（千鳥構造）に応じて、映像信号線駆動回路300から各画素値に対応する映像信号 $D(j)$ （ $j = 1, 2, 3, \dots$ ）が出力される。このためには、例えば、偶数番目の映像信号 $D(2)$ 、 $D(4)$ 、 $D(6)$ 、...が奇数番目の映像信号 $D(1)$ 、 $D(3)$ 、 $D(5)$ 、...よりも1水平走査期間だけ遅れて出力されるように、映像信号線駆動回路300に遅延回路を設けた構成とすればよい。また、これに代えて、表示すべき画像の画素データを、上記のような同時選択画素電極の分散配置に応じた順序でデジタル画像信号 D_a として映像信号線駆動回路300に供給するように、表示制御回路200の構成を変更してもよい。

【0075】

一方、走査信号 $G(k)$ （ $k = 1, 2, 3, \dots$ ）、および映像信号 $D(j)$ （ $j = 1, 2, 3, \dots$ ）の極性については、第1の実施形態と同様、図4に示すような信号および極性となっている。また、共通電圧 V_{com} も、第1の実施形態と同様、図5（g）に示す波形となっており、これにより共通電極 E_c も交流化駆動される。

【0076】

上記のような構成および駆動方法によれば、画素マトリクス of 極性パターンは図17に示すパターンとなる。ただし図17では、説明の便宜上、液晶パネル600における走査信号線 L_g の本数を6、映像信号線 L_s の本数を6とし、6本の走査信号線 L_g には走査信号線駆動回路400により走査信号 $G(1) \sim G(6)$ がそれぞれ印加され、6本の映像信号線 L_s には映像信号線駆動回路300により駆動用映像信号 $D(1) \sim D(6)$ がそれぞれ印加されるものとしている。

【0077】

図17（a）は、第 n フレーム $F(n)$ の前半期間である奇数フィールド T_{od} で映像信号 $D(1) \sim D(6)$ によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、このフレームの奇数フィールド T_{od} において、奇数番目の走査信号 $G(1)$ 、 $G(3)$ 、 $G(5)$ がこの順にアクティブとなることで、すなわち奇数番目の走査信号線 L_g が昇順に選択されることで、第1の飛び越し走査が行われ、図17（a）に示す画素マトリクスにおいて“+”を付した部分の画素形成部 P_x に書き込むべき画素値に相当する電圧が、正極性の映像信号 $D(1) \sim D(6)$ として映像信号線 L_s に印加される。なお、図17（a）に示す画素マトリクスにおいて、空白部分（“+”と“-”のいずれも付されていない部分）の画素形成部 P_x には、当該奇数フィールド T_{od} 以前に印加された画素電圧が画素値として保持されている（この点は、図17（b）～（d）においても同様）。

【0078】

図17（b）は、第 n フレームの後半期間である偶数フィールドに映像信号 $D(1) \sim D(6)$ によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、このフレームの偶数フィールド T_{ev} において、偶数番目の走査信号 $G(2)$ 、 $G(4)$ 、 $G(6)$ がこの順にアクティブとなることで、すなわち偶数番目の走査信号線 L_g が昇順に選択されることで、第2の飛び越し走査が行われ、図17（b）に示す画素マトリクスにおいて“-”を付した部分の画素形成部 P_x に書き込むべき画素値に相当する電圧が、負極性の映像信号 $D(1) \sim D(6)$ として映像信号線 L_s に印加される。

【0079】

図17（c）は、第 $n+1$ フレーム $F(n+1)$ の前半期間である奇数フィールド T_{od} で映像信号 $D(1) \sim D(6)$ によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、このフレームの奇数フィールド T_{od} において、奇数番目の走査信号 $G(1)$ 、 $G(3)$ 、 $G(5)$ がこの順にアクティブとなることで第1の飛び越し走査が行われ、図17（c）に示す画素マトリクスにおいて“-”を付した部分の画素形成部 P_x に書き込むべき画素値に相当する電圧が、負極性の映像信号 $D(1) \sim D(6)$ として映像信号線 L_s に印加される。

【0080】

10

20

30

40

50

図17(d)は、第 $n+1$ フレームの後半期間である偶数フィールドに映像信号 $D(1) \sim D(6)$ によって書き換えられる画素値に相当する画素電圧の極性を示している。本駆動方法では、このフレームの偶数フィールド Tev において、偶数番目の走査信号 $G(2)$ 、 $G(4)$ 、 $G(6)$ がこの順にアクティブとなることで第2の飛び越し走査が行われ、図17(d)に示す画素マトリクスにおいて“+”を付した部分の画素形成部 Px に書き込むべき画素値に相当する電圧が、正極性の映像信号 $D(1) \sim D(6)$ として映像信号線 LS に印加される。

【0081】

上記のような駆動方法によれば、画素マトリクスの極性パターンは、第 n フレーム $F(n)$ の終了時点では、図17(e)に示すパターンとなり、第 $n+1$ フレーム $F(n+1)$ の終了時点では、図17(f)に示すパターンとなる。このようにして上記駆動方法により、第1の実施形態と同様のライン反転駆動を行いつつ、いわゆるドット反転駆動を擬似的に実現することができる。

【0082】

<4.2 効果>

上記のように本実施形態によれば、第1の実施形態と同様のライン反転駆動による消費電力の大幅な低減という効果に加えて、図17(e)(f)に示すように擬似的にドット反転駆動が実現されるので、フリッカを軽減することができる。また、本実施形態では、第1の実施形態と同様、共通電圧 V_{com} も図5(g)に示すように交流化されているので、通常のドット反転駆動を行った場合に比べ、映像信号電圧 $V_d(D(1), D(2), D(3), \dots)$ の振幅がほぼ半分となる。ところで、消費電力は一般に電圧振幅の2乗に比例する。したがって、本実施形態における映像信号線 LS の駆動のための消費電力は、図18に示すように共通電圧 V_{com} が固定される通常のドット反転駆動を行った場合に比べ、略 $1/4$ となる。すなわち、通常のドット反転駆動を採用した従来の液晶表示装置と比較すると、本実施形態によれば、各フレーム内で画素マトリクスにおいて同一極性の電圧を印加すべき行を連続的に走査することにより大幅に消費電力が削減されることに加えて、共通電圧 V_{com} の交流化により更に消費電力が低減されることになる。

【0083】

<4.3 変形例>

上記第4の実施形態では、基本的には第1の実施形態と同様の走査信号 $G(k)$ および映像信号 $D(j)$ (図4)が使用されているが、これに代えて、第2の実施形態と同様の走査信号 $G(k)$ および映像信号 $D(j)$ (図8)を使用してもよい。このようにすれば、方向反転走査が行われるので、上記第4の実施形態の効果に加えて、第2の実施形態と同様の効果(シャドウ低減効果)も得られる。さらに、これに代えて、第3の実施形態と同様の走査信号 $G(k)$ および映像信号 $D(j)$ (図13)を使用してもよく、この場合には、上記第4の実施形態の効果に加えて、走査停止期間の挿入により第3の実施形態と同様の効果(シャドウ低減効果およびフリッカ低減効果)も得られる。

【0084】

【発明の効果】

第1の発明によれば、第1の飛び越し走査における映像信号線への印加電圧の極性と、第2の飛び越し走査における映像信号線への印加電圧の極性とは異なっているが、各飛び越し走査内における映像信号線への印加電圧は同一極性であるので、従来に比べて反転周波数を大幅に低減しつつライン反転駆動を行うことができる。したがって、このようなライン反転駆動により(フレーム反転駆動に比べ)良好な表示品位を確保しつつ、消費電力を大幅に削減することができる。また、第1の発明によれば、第1の飛び越し走査と第2の飛び越し走査とで走査方向が互いに逆となることで、画素形成部に保持される画素値(画素電圧)に対する映像信号線の電圧変化の影響が実質的に相殺され、その結果、本来の表示内容とは関係しない画面内での輝度差の発生が低減される。すなわち、シャドウの発生が抑制される。

【0085】

10

20

30

40

50

第2の発明によれば、第1の飛び越し走査における映像信号線への印加電圧の極性と、第2の飛び越し走査における映像信号線への印加電圧の極性とは異なっているが、各飛び越し走査内における映像信号線への印加電圧は同一極性であるので、従来に比べて反転周波数を大幅に低減しつつライン反転駆動を行うことができる。したがって、このようなライン反転駆動により（フレーム反転駆動に比べ）良好な表示品位を確保しつつ、消費電力を大幅に削減することができる。また、第2の発明によれば、同時選択画素電極が画素形成部のマトリクスにおいて上下に隣接する2行に分散的に配置されているので、ライン反転駆動を行いつつ擬似的にドット反転駆動を実現することができる。このため、通常のドット反転駆動に比べて消費電力を大幅に削減しつつ、フリッカの発生を低減することができる。

10

【0086】

第3の発明によれば、第2の飛び越し走査の後に所定期間だけ複数の走査信号線が非選択状態となることで、走査停止期間が挿入される。このような走査停止期間の挿入により、フリッカの発生しうる期間の占める割合が小さくなるので、フリッカの発生が低減される。また、このような走査停止期間の挿入により、表示内容とは関係しない輝度差の生じうる期間の占める割合も小さくなるので、シャドーの発生も低減される。

【0088】

第4の発明によれば、第1の発明と同様の効果を奏する。

第5の発明によれば、第3の発明と同様の効果を奏する。

【図面の簡単な説明】

20

【図1】本発明の第1の実施形態に係る液晶表示装置の構成を示すブロック図である。

【図2】第1の実施形態における液晶パネルの構成を示す模式図（a）および等価回路図（b）である。

【図3】第1の実施形態に係る液晶表示装置の駆動方法を説明するための概念図である。

【図4】第1の実施形態に係る液晶表示装置の駆動方法を説明するためのタイミングチャートである。

【図5】第1の実施形態による消費電力の低減を説明するためのタイミングチャートである。

【図6】ライン反転駆動方式を採用した従来の液晶表示装置における消費電力を説明するためのタイミングチャートである。

30

【図7】本発明の第2の実施形態に係る液晶表示装置の駆動方法を説明するための概念図である。

【図8】第2の実施形態に係る液晶表示装置の駆動方法を説明するためのタイミングチャートである。

【図9】液晶パネルにおける画素形成部の構成を示す等価回路図である。

【図10】第2の実施形態によるシャドーの低減を説明するための電圧波形図である。

【図11】第2の実施形態によるシャドーの低減を説明するための図である。

【図12】第2の実施形態によるシャドーの低減を説明するための表示例を示す図である。

【図13】本発明の第3の実施形態に係る液晶表示装置の駆動方法を説明するためのタイミングチャートである。

40

【図14】第3の実施形態によるフリッカの低減を説明するための電圧波形図である。

【図15】第3の実施形態によるシャドーの低減を説明するための電圧波形図である。

【図16】本発明の第4の実施形態における液晶パネルの構成を説明するための模式図（a）および等価回路図（b）である。

【図17】第4の実施形態における液晶表示装置の動作および極性パターンを説明するための概念図である。

【図18】通常のドット反転駆動における共通電圧および映像信号電圧を示す電圧波形図である。

【符号の説明】



50

1 0	... T F T (薄膜トランジスタ)
2 0 0	... 表示制御回路
3 0 0	... 映像信号線駆動回路
4 0 0	... 走査信号線駆動回路
5 0 0	... 共通電極駆動回路
6 0 0	... 液晶パネル
L s	... 映像信号線 (列電極)
L g	... 走査信号線 (行電極)
P x	... 画素形成部 (画素)
C p	... 画素容量
E p	... 画素電極
E c	... 共通電極 (対向電極)
C K	... クロック信号
H S Y	... 水平同期信号
V S Y	... 垂直同期信号
D a	... デジタル画像信号
G (k)	... 走査信号 ($k = 1, 2, 3, \dots$)
D (j)	... 映像信号 ($j = 1, 2, 3, \dots$)
V d	... 映像信号電圧
V c o m	... 共通電圧
F (n)	... 第 n フレーム
T o d	... 奇数フィールド (第 1 の飛び越し走査の期間)
T e v	... 偶数フィールド (第 2 の飛び越し走査の期間)
T h	... 水平走査期間



10

20


【 図 1 】




【 図 2 】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 12】




【図 13】





【図 10】




【図 11】




【図 14】




【図 15】




【図 16】



【図 17】



【図 18】



フロントページの続き

(51) Int.Cl. F I
G 0 9 G 3/20 6 2 2 N
G 0 9 G 3/20 6 4 2 A

審査官 樋口 信宏

(56) 参考文献 特開平 4 - 5 1 0 2 0 (J P , A)
特開平 1 0 - 1 0 4 5 7 6 (J P , A)

(58) 調査した分野(Int.Cl. , D B 名)

G09G 3/36
G02F 1/133
G09G 3/20

专利名称(译)	液晶显示装置及其驱动方法		
公开(公告)号	JP3904524B2	公开(公告)日	2007-04-11
申请号	JP2003078981	申请日	2003-03-20
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普公司		
当前申请(专利权)人(译)	夏普公司		
[标]发明人	大和朝日 中野武俊 柳俊洋		
发明人	大和 朝日 中野 武俊 柳 俊洋		
IPC分类号	G09G3/36 G02F1/133 G09G3/20		
CPC分类号	G09G3/3614 G09G2300/0809 G09G2310/0224 G09G2320/0247 G09G2330/021 E05Y2800/428 E06B3/301 E06B3/4609 E06B7/14 E06B7/2307		
FI分类号	G09G3/36 G02F1/133.550 G09G3/20.611.A G09G3/20.611.E G09G3/20.621.B G09G3/20.622.N G09G3/20.642.A		
F-TERM分类号	2H093/NA32 2H093/NA33 2H093/NA34 2H093/NA45 2H093/NC16 2H093/NC34 2H093/ND10 2H093/ND39 2H193/ZA04 2H193/ZC02 2H193/ZC04 2H193/ZC13 2H193/ZC15 2H193/ZC20 2H193/ZC26 5C006/AC27 5C006/AC29 5C006/AF42 5C006/AF44 5C006/BB16 5C006/BC03 5C006/BC12 5C006/FA22 5C006/FA23 5C006/FA47 5C080/AA10 5C080/BB05 5C080/DD05 5C080/DD06 5C080/DD26 5C080/FF11 5C080/JJ01 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/KK47		
代理人(译)	岛田彰		
其他公开文献	JP2004287087A JP2004287087A5		
外部链接	Espacenet		

摘要(译)

通过减少闪烁和阴影同时响应低功耗的在移动电话等的强烈需求的液晶显示装置具有改善的显示质量。在第一个半周期A中的第n帧中，对应于在像素矩阵的奇数行包括多个像素形成部的扫描信号G(1)，G(3)中，为了激活G(5)从而将与要写入的像素值对应的电压作为每个正视频信号施加到像素矩阵的奇数行的每个像素形成部分到每个视频信号线。在第n帧的第二半周期，对应于像素矩阵的偶数行的扫描信号G(2)，G(4)，执行由转弯第二隔行扫描激活G(6)中，像素对应于要写入矩阵的偶数行的每个像素形成部分中的像素值的电压被施加到每个视频信号线作为负极性视频信号。因此，实现了线反转驱动。点域

