

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-107516

(P2008-107516A)

(43) 公開日 平成20年5月8日(2008.5.8)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H093
G09G 3/20 (2006.01)	G09G 3/20 611J	5C006
G02F 1/133 (2006.01)	G09G 3/20 642C	5C058
H04N 5/66 (2006.01)	G09G 3/20 641Q	5C080
	G09G 3/20 621M	
審査請求 未請求 請求項の数 9 O L (全 14 頁) 最終頁に続く		

(21) 出願番号 特願2006-289512 (P2006-289512)
 (22) 出願日 平成18年10月25日 (2006.10.25)

(71) 出願人 302062931
 NECエレクトロニクス株式会社
 神奈川県川崎市中原区下沼部1753番地
 (74) 代理人 100102864
 弁理士 工藤 実
 (72) 発明者 鈴木 健二
 神奈川県川崎市中原区下沼部1753番地
 NECエレクトロニクス株式会社内
 Fターム(参考) 2H093 NA06 NA53 NC03 NC12 NC13
 ND05 ND06
 5C006 AA16 AC21 AF46 AF50 AF51
 AF53 AF59 AF61 AF71 AF83
 BC12 BC20 BF25 BF43 FA21
 FA37
 5C058 AA06 BA07 BB05
 最終頁に続く

(54) 【発明の名称】 表示装置、及び表示パネルドライバ


(57) 【要約】 (修正有)

【課題】 γ アンプによって発生されるリファレンス電圧と、それらから発生される階調電圧を安定化する。

【解決手段】 データ線ドライバ2は、液晶表示パネル1を駆動するD/Aコンバータ24及び出力回路25と、 γ アンプ26₁から供給された最高のリファレンス電圧 V_1 を階調電圧 $V_{\gamma 1}$ としてD/Aコンバータ24に供給する最高階調電圧配線27と、リファレンス電圧 $V_2 \sim V_{m-1}$ を γ アンプ26₂～26_{m-1}からそれぞれに受け取り、階調電圧 $V_{\gamma 2} \sim V_{\gamma p-1}$ を生成する抵抗ラダー28と、 γ アンプ26_mから供給された最低のリファレンス電圧 V_m を階調電圧 $V_{\gamma p}$ としてD/Aコンバータ24に供給する最低階調電圧配線29とを備えている。D/Aコンバータ24及び出力回路25は、液晶表示パネル1のデータ線を、階調電圧 $V_{\gamma 1} \sim V_{\gamma p}$ を用いて駆動する。最高階調電圧配線27及び最低階調電圧配線29は、抵抗ラダー28から切り離されている。

。

【選択図】 図4



【特許請求の範囲】**【請求項 1】**

表示パネルと、
少なくとも一のデータ線ドライバと、
前記データ線ドライバのいずれかに集積化されている、複数のリファレンス電圧をそれぞれに生成する複数の演算増幅器
とを具備し、

前記データ線ドライバは、

前記表示パネルを駆動する駆動回路と、

前記複数のリファレンス電圧のうち最も高い最高リファレンス電圧を前記複数の演算増幅器のうちの第 1 演算増幅器から供給され、供給された前記最高リファレンス電圧を最高階調電圧として前記駆動回路に供給する最高階調電圧配線と、

前記最高リファレンス電圧以外の前記複数のリファレンス電圧を前記第 1 演算増幅器以外の前記複数の演算増幅器からそれぞれに受け取り、前記最高階調電圧よりも低い複数の階調電圧を生成する抵抗ラダー

とを備え、

前記駆動回路は、前記表示パネルのデータ線を、前記最高階調電圧、及び前記複数の階調電圧を用いて駆動し、

前記最高階調電圧配線は、前記抵抗ラダーから切り離されている

表示装置。

【請求項 2】

請求項 1 に記載の表示装置であって、

前記データ線ドライバのいずれかに集積化されている、前記複数のリファレンス電圧のいずれよりも低い最低リファレンス電圧を生成する第 2 演算増幅器を更に具備し、

前記データ線ドライバは、前記最低リファレンス電圧を前記第 2 演算増幅器から供給され、供給された前記最低リファレンス電圧を最低階調電圧として前記駆動回路に供給する最低階調電圧配線を更に備え、

前記駆動回路は、前記表示パネルのデータ線を、前記最高階調電圧、前記複数の階調電圧、及び前記最低階調電圧を用いて駆動し、

前記最低階調電圧配線は、前記抵抗ラダーから切り離されている

表示装置。

【請求項 3】

請求項 1 に記載の表示装置であって、

前記複数の演算増幅器は、前記複数のリファレンス電圧を前記データ線ドライバの外部にそれぞれに出力し、

前記データ線ドライバは、更に、

前記抵抗ラダーに設けられた複数の入力タップのそれぞれに接続された複数のパッドと、

ダミーパッドと、

前記複数の入力タップのうちの端に位置する入力タップと前記ダミーパッドとの間に設けられた第 1 抵抗素子

とを備え、

前記ダミーパッドが、前記データ線ドライバの外部の配線を介して前記第 1 演算増幅器の出力に接続されている

表示装置。

【請求項 4】

請求項 2 に記載の表示装置であって、

前記複数の演算増幅器は、前記複数のリファレンス電圧を前記データ線ドライバの外部にそれぞれに出力し、

前記データ線ドライバは、更に、

前記抵抗ラダーに設けられた複数の入力タップのそれぞれに接続された複数のパッドと、

第 1 ダミーパッドと、

第 2 ダミーパッドと、

前記複数の入力タップのうち的一端に位置する入力タップと前記第 1 ダミーパッドとの間に設けられた第 1 抵抗素子と、

前記複数の入力タップのうちの他端に位置する入力タップと前記第 2 ダミーパッドとの間に設けられた第 2 抵抗素子と、

とを備え、

前記第 1 ダミーパッドが、前記データ線ドライバの外部の配線を介して前記第 1 演算増幅器の出力に接続され、 10

前記第 2 ダミーパッドが、前記データ線ドライバの外部の配線を介して前記第 2 演算増幅器の出力に接続されている

表示装置。

【請求項 5】

表示パネルと、

少なくとも一のデータ線ドライバと、

前記データ線ドライバのいずれかに集積化されている、複数のリファレンス電圧をそれぞれに生成する複数の演算増幅器

とを具備し、 20

前記データ線ドライバは、

前記表示パネルを駆動する駆動回路と、

前記複数のリファレンス電圧のうち最も低い最低リファレンス電圧を前記複数の演算増幅器のうちの第 1 演算増幅器から供給され、供給された前記最低リファレンス電圧を最低階調電圧として前記駆動回路に供給する最低階調電圧配線と、

前記最低リファレンス電圧以外の前記複数のリファレンス電圧を前記第 1 演算増幅器以外の前記複数の演算増幅器からそれぞれに受け取り、前記最高階調電圧よりも低い複数の階調電圧を生成する抵抗ラダー

とを備え、

前記駆動回路は、前記表示パネルのデータ線を、前記最高階調電圧、及び前記複数の階調電圧を用いて駆動し、 30

前記最高階調電圧配線は、前記抵抗ラダーから切り離されている

表示装置。

【請求項 6】

複数のリファレンス電圧から階調電圧を生成するように構成された表示パネルドライバであって、

前記複数のリファレンス電圧の少なくとも一を生成する演算増幅器と、

表示パネルを駆動する駆動回路と、

前記複数のリファレンス電圧のうち最も高い最高リファレンス電圧を供給され、供給された前記最高リファレンス電圧を最高階調電圧として前記駆動回路に供給する最高階調電圧配線と、 40

前記最高リファレンス電圧以外の前記複数のリファレンス電圧を受け取り、前記最高階調電圧よりも低い複数の階調電圧を生成する抵抗ラダー

とを具備し、

前記駆動回路は、前記表示パネルのデータ線を、前記最高階調電圧、及び前記複数の階調電圧を用いて駆動し、

前記最高階調電圧配線は、前記抵抗ラダーから切り離されている

表示パネルドライバ。

【請求項 7】

請求項 6 に記載の表示パネルドライバであって、 50

前記複数のリファレンス電圧のいずれよりも低い最低リファレンス電圧を供給され、前記最低リファレンス電圧を最低階調電圧として前記駆動回路に供給する最低階調電圧配線を更に具備し、

前記駆動回路は、前記表示パネルのデータ線を、前記最高階調電圧、前記複数の階調電圧、及び前記最低階調電圧を用いて駆動し、

前記最低階調電圧配線は、前記抵抗ラダーから切り離されている表示パネルドライバ。

【請求項 8】

請求項 6 に記載の表示パネルドライバであって、更に、

前記抵抗ラダーに設けられた複数の入力タップのそれぞれに接続された複数のパッドと、

ダミーパッドと、

前記複数の入力タップのうちの端に位置する入力タップと前記ダミーパッドとの間に設けられた第 1 抵抗素子とを具備する

表示パネルドライバ。

【請求項 9】

請求項 7 に記載の表示パネルドライバであって、更に、

前記抵抗ラダーに設けられた複数の入力タップのそれぞれに接続された複数のパッドと、

第 1 ダミーパッドと、

第 2 ダミーパッドと、

前記複数の入力タップのうちの一端に位置する入力タップと前記第 1 ダミーパッドとの間に設けられた第 1 抵抗素子と、

前記複数の入力タップのうちの他端に位置する入力タップと前記第 2 ダミーパッドとの間に設けられた第 2 抵抗素子とを具備し、

前記第 1 ダミーパッドが、前記データ線ドライバの外部の配線を介して前記第 1 演算増幅器の出力に接続され、

前記第 2 ダミーパッドが、前記データ線ドライバの外部の配線を介して前記第 2 演算増幅器の出力に接続されている

表示パネルドライバ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置、表示パネルドライバ、及び表示パネルの駆動方法に関し、特に、階調に対応する階調電圧を発生するための技術に関する。

【背景技術】

【0002】

液晶表示パネルその他の表示パネルを電圧駆動によって駆動する表示パネルドライバには、しばしば、階調電圧発生回路が搭載される。階調電圧発生回路とは、表示パネルで使用可能な階調にそれぞれに対応する階調電圧を発生する回路のことである。典型的な表示パネルドライバでは、階調電圧発生回路で発生された階調電圧が各画素の階調を示す画素データに応じて選択され、各画素は、選択された階調電圧で駆動される。

【0003】

特開平 6 - 1 6 1 3 8 7 号公報は、複数の階调用基準電圧と、それらから生成される補間電圧とを選択的に液晶表示パネルのデータ線に出力する表示装置の駆動回路を開示している。この駆動回路では、最大階調及び最小階調を得るための階调用基準電圧が補間電圧

10

20

30

40

50

とは独立に調整され、これにより、液晶表示パネルに表示される画像のコントラストが向上されている。ただし、この公報には、階調用基準電圧の生成方法については開示はない。

【0004】

階調電圧発生回路は、最も典型的には、抵抗ラダーを用いた電圧分圧によって階調電圧を発生するように構成される。このような階調電圧発生回路は、例えば、特開2002-366112号公報、特開2004-126620号公報、特開2005-265636号公報、特開2006-39205号公報、特開2006-78731号公報に開示されている。

【0005】

10

図1は、抵抗ラダーを使用して階調電圧を生成する階調電圧発生回路の典型的な構成を示す回路図である。図1の階調電圧発生回路100は、 γ アンプ101₁ ~ 101_mと、抵抗ラダー102とから構成されている。

【0006】

γ アンプ101₁ ~ 101_mの入力には、それぞれ、下記関係を満足する階調電源電圧 $V_{E1} \sim V_{Em}$ が階調電源（図示されない）から供給される：

$$V_{E1} > V_{E2} > \dots > V_{Em}.$$

一方、 γ アンプ101₁ ~ 101_mの出力は、それぞれ、抵抗ラダー102の入力タップ103₁ ~ 103_mに接続されている。

【0007】

20

抵抗ラダー102は、電圧分圧によって、下記関係を満足する階調電圧 $V_{Y1} \sim V_{Yp}$ を生成する：

$V_{Y1} > V_{Y2} > \dots > V_{Yp}$. 抵抗ラダー102の、隣接する出力タップ間の抵抗値は、液晶表示パネルのガンマカーブに応じて決定される。

【0008】

初期の液晶表示装置では、抵抗ラダー102がデータ線ドライバに集積化される一方、 γ アンプ101₁ ~ 101_mがデータ線ドライバとは別の専用ICに集積化されていた。しかし、コストの低減のために、近年は、 γ アンプ101₁ ~ 101_mをデータ線ドライバに集積化することが求められている。ある種の液晶表示装置では、 γ アンプ101₁ ~ 101_mは、単一のデータ線ドライバに集積化される。また、液晶表示装置に複数のデータ線ドライバが設けられる場合には、抵抗ラダー102が複数のデータ線ドライバのそれぞれに集積化される一方で、複数のデータ線ドライバに分散して集積化された一組の γ アンプ101₁ ~ 101_mによって、複数のデータ線ドライバのそれぞれに集積化された抵抗ラダー102が駆動されることもある。

30

【特許文献1】特開平6-161387号公報

【特許文献2】特開2002-366112号公報

【特許文献3】特開2004-126620号公報

【特許文献4】特開2005-265636号公報

【特許文献5】特開2006-39205号公報

【特許文献6】特開2006-78731号公報

40

【発明の開示】

【発明が解決しようとする課題】

【0009】

γ アンプ101₁ ~ 101_mをデータ線ドライバに集積化する場合に発生する問題の一つは、データ線ドライバが液晶表示パネルのデータ線を駆動したときに γ アンプ101₁ ~ 101_mに供給される電源電圧が変動することである。液晶表示パネルのデータ線は大きな容量を有しており、従って、データ線の駆動には大きな駆動電流が必要である。よって、データ線を駆動したときにデータ線ドライバの内部の電源電圧がある程度変動することは避けがたい。しかしながら、図1の構成の階調電圧発生回路100では、 γ アンプ101₁ ~ 101_mに供給される電源電圧の変動に伴って γ アンプ101₁ ~ 101_mから

50

出力される電圧（即ち、入力タップ $103_1 \sim 103_m$ の電圧）が変動し、その結果、階調電圧 $V_{y1} \sim V_{yp}$ も変動する。この結果、液晶表示パネルに表示される画像の画質が劣化してしまう。

【課題を解決するための手段】

【0010】

上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付加されている。但し、付加された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。

10

【0011】

本発明による表示装置は、表示パネル(1)と、少なくとも一のデータ線ドライバ(2)と、データ線ドライバ(2)のいずれかに集積化されている、複数のリファレンス電圧($V_1 \sim V_{m-1}$)をそれぞれに生成する複数の演算増幅器($26_1 \sim 26_{m-1}$)とを具備する。データ線ドライバ(2)は、表示パネルを駆動する駆動回路(24、25)と、複数のリファレンス電圧($V_1 \sim V_{m-1}$)のうち最も高い最高リファレンス電圧(V_1)を前記複数の演算増幅器($26_1 \sim 26_{m-1}$)のうちの第1演算増幅器(26_1)から供給され、供給された最高リファレンス電圧(V_1)を最高階調電圧(V_{y1})として駆動回路(24、25)に供給する最高階調電圧配線(27)と、前記最高リファレンス電圧(V_1)以外の前記複数のリファレンス電圧($V_2 \sim V_{m-1}$)を第1演算増幅器(26_1)以外の前記複数の演算増幅器($26_2 \sim 26_{m-1}$)からそれぞれに受け取り、前記最高階調電圧(V_{y1})よりも低い複数の階調電圧($V_{y2} \sim V_{yp-1}$)を生成する抵抗ラダー(28)とを備えている。駆動回路(24、25)は、表示パネル(1)のデータ線を、最高階調電圧(V_{y1})、及び前記複数の階調電圧($V_{y2} \sim V_{yp-1}$)を用いて駆動する。最高階調電圧配線(27)は、抵抗ラダー(28)から切り離されている。

20

【0012】

このような表示装置では、最高階調電圧配線(27)が抵抗ラダー(28)から切り離されていることにより、演算増幅器(26)の出力の吸い込み/吐き出し電流を低減することができる。吸い込み/吐き出し電流が低減されることにより、これらの演算増幅器(26)のPSRR特性(power supply rejection ratio)が向上し、演算増幅器(26)は、電源電圧の変動があってもリファレンス電圧(V_1 、 V_2)を安定に出力することができる。これにより、階調電圧が安定化され、表示パネル(1)に表示される画像の画質が向上する。

30

【0013】

同様に、最低階調電圧(V_{yp})を供給する最低階調電圧配線(29)も抵抗ラダー(28)から切り離されていることが好ましい。この場合、表示装置は、データ線ドライバ(2)のいずれかに集積化されている、前記複数のリファレンス電圧($V_1 \sim V_{m-1}$)のいずれよりも低い最低リファレンス電圧(V_m)を生成する第2演算増幅器(26_m)を更に具備する。データ線ドライバ(2)の最低階調電圧配線(29)には、最低リファレンス電圧(V_m)が第2演算増幅器(26_m)から供給され、最低階調電圧配線(29)は、供給された最低リファレンス電圧(V_m)を最低階調電圧(V_{yp})として駆動回路(24)に供給する。駆動回路(24)は、表示パネル(1)のデータ線を、最高階調電圧(V_{y1})、複数の階調電圧($V_{y2} \sim V_{yp-1}$)、及び最低階調電圧(V_{yp})を用いて駆動する。

40

【発明の効果】

【0014】

本発明によれば、演算増幅器によって発生されるリファレンス電圧、及びそれらから発生される階調電圧を安定化し、表示パネルに表示される画像の画質を向上することができ

50

る。

【発明を実施するための最良の形態】

【0015】

(第1の実施形態)

図1は、本発明の第1の実施形態における液晶表示装置の構成を示すブロック図である。当該液晶表示装置は、液晶表示パネル1と、データ線ドライバ2₁～2_nと、走査線ドライバ3と、LCDコントローラ4と、階調電源5とを備えている。データ線ドライバ2₁～2_nは、液晶表示パネル1のデータ線(図示されない)を駆動する。走査線ドライバ3は、液晶表示パネル1の走査線(図示されない)を駆動する。LCDコントローラ4は、データ線ドライバ2₁～2_nに、液晶表示パネル1の各画素の階調を示す画素データD_{I N}を供給する。加えて、LCDコントローラ4は、データ線ドライバ2₁～2_n及び走査線ドライバ3に制御信号(図示されない)を供給し、これによりデータ線ドライバ2₁～2_n及び走査線ドライバ3を制御する。

10

【0016】

階調電源5は、階調電源電圧V_{E 1}～V_{E m}を発生する回路である。後述されるように、階調電源5によって生成された階調電源電圧V_{E 1}～V_{E m}は、リファレンス電圧V₁～V_mを生成するために使用される一組の電圧であり、下記の関係を満足する：

$$V_{E 1} > V_{E 2} > \dots > V_{E m} .$$

【0017】

図3に示されているように、階調電源5は、階調電源電圧V_{E 1}～V_{E m}をそれぞれに発生する電圧分割抵抗7₁～7_mを備えている。電圧分割抵抗7₁～7_mのそれぞれは、電源端子8と接地端子9との間に接続されており、その中間に設けられた中間ノード11から階調電源電圧V_{E 1}～V_{E m}を出力する。

20

【0018】

電源ライン6は、階調電源電圧V_{E 1}～V_{E m}から生成されたリファレンス電圧V₁～V_mをデータ線ドライバ2₁～2_nのそれぞれに分配するために使用される；図3では、リファレンス電圧V_iをデータ線ドライバ2₁～2_nに分配する電源ライン6が、符号「6_i」によって示されている。

【0019】

続いて、データ線ドライバ2の構成を詳細に説明する。データ線ドライバ2₁～2_nのそれぞれは、データレジスタ21と、ラッチ回路22と、γ抵抗ラダー回路23と、D/Aコンバータ24と、出力回路25とを備えている。データレジスタ21は、LCDコントローラ4から画素データD_{I N}を受け取って保存する。ラッチ回路22は、データレジスタ21から画素データD_{I N}をラッチし、ラッチした画素データD_{I N}をD/Aコンバータ24に転送する。γ抵抗ラダー回路23は、抵抗ラダーを用いた電圧分割により、下記関係を満足する階調電圧V_{γ 1}～V_{γ p}をリファレンス電圧V₁～V_mから発生する：

30

$$V_{\gamma 1} > V_{\gamma 2} > \dots > V_{\gamma p} .$$

【0020】

D/Aコンバータ24は、階調電圧V_{γ 1}～V_{γ p}から、ラッチ回路22から受け取った画素データD_{I N}に対応する階調電圧を選択し、選択された階調電圧を出力回路25に出力する。出力回路25は、液晶表示パネル1のデータ線のそれぞれに接続されている電圧フォロア(図示されない)から構成されており、各データ線を、D/Aコンバータ24から供給された階調電圧に対応する駆動電圧に駆動する。

40

【0021】

更に、γアンプ26₁～26_mが、データ線ドライバ2₁～2_nに分散して集積化されている。γアンプ26₁～26_mは、階調電源電圧V_{E 1}～V_{E m}からリファレンス電圧V₁～V_mを発生するために使用される演算増幅器である。γアンプ26₁～26_mは、基本的には、それぞれ階調電源電圧V_{E 1}～V_{E m}と一致するようにリファレンス電圧V₁～V_mを発生する。ただし、γアンプ26₁～26_mの動作により、リファレンス電圧V₁～V_mの微調整を行うことも可能である。本実施形態では、1つのデータ線ドライバ

50

2 に、2 つの γ アンプ 2 6 が集積化されている（従って、 m は $2n$ に等しい）。

【0022】

図 4 は、各データ線ドライバ 2 に集積化された γ 抵抗ラダー回路 2 3 の構成を示す図である。 γ 抵抗ラダー回路 2 3 は、最高階調電圧配線 2 7 と、抵抗ラダー 2 8 と、最低階調電圧配線 2 9 とを備えている。最高階調電圧配線 2 7 は、最高の階調電圧 $V_{\gamma 1}$ を D/A コンバータ 2 4 に供給する配線であり、外部入力パッド 3 1₁ に接続されている。外部入力パッド 3 1₁ は、電源ライン 6₁ を介して γ アンプ 2 6₁ の出力に接続されており、従って、最高階調電圧配線 2 7 は、 γ アンプ 2 6₁ から供給された最高のリファレンス電圧 V_1 を最高の階調電圧 $V_{\gamma 1}$ としてそのまま D/A コンバータ 2 4 に供給する。

【0023】

同様に、最低階調電圧配線 2 9 は、最低の階調電圧 $V_{\gamma p}$ を D/A コンバータ 2 4 に供給する配線であり、外部入力パッド 3 1_m に接続されている。外部入力パッド 3 1_m は、電源ライン 6_m を介して γ アンプ 2 6_m の出力に接続されており、従って、最低階調電圧配線 2 9 は、 γ アンプ 2 6_m から供給された最低のリファレンス電圧 V_m を最低の階調電圧 $V_{\gamma p}$ としてそのまま D/A コンバータ 2 4 に供給する。

【0024】

一方、抵抗ラダー 2 8 は、中間のリファレンス電圧 $V_2 \sim V_{m-2}$ から中間の階調電圧 $V_{\gamma 2} \sim V_{\gamma p-1}$ を電圧分割によって生成し、D/A コンバータ 2 4 に供給する。抵抗ラダー 2 8 には、入力タップ 3 0₂ ~ 3 0_{m-1} が設けられており、その入力タップ 3 0₂ ~ 3 0_{m-1} は、それぞれ、外部入力パッド 3 1₂ ~ 3 1_{m-1} に接続されている。外部入力パッド 3 1₂ ~ 3 1_{m-1} は、それぞれ、電源ライン 6₂ ~ 6_{m-1} を介して γ アンプ 2 6₂ ~ 2 6_{m-2} に接続されており、従って、入力タップ 3 0₂ ~ 3 0_{m-1} には、それぞれリファレンス電圧 $V_2 \sim V_{m-1}$ が供給される。リファレンス電圧 $V_2 \sim V_{m-2}$ が供給されると、抵抗ラダー 2 8 の各出力タップから階調電圧 $V_{\gamma 2} \sim V_{\gamma p-2}$ が出力される。

【0025】

本実施形態の液晶表示装置 1 0 の一つの特徴は、最も高い階調電圧 $V_{\gamma 1}$ を供給する最高階調電圧配線 2 7、及び最も低い階調電圧 $V_{\gamma p}$ を供給する最低階調電圧配線 2 9 が抵抗ラダー 2 8 から切り離されている点にある。これにより、最高のリファレンス電圧 V_1 を発生する γ アンプ 2 6₁ の出力及び最も低い階調電圧 $V_{\gamma p}$ を発生する γ アンプ 2 6_m の出力が抵抗ラダー 2 8 から切り離され、リファレンス電圧 V_1 、 V_2 、 V_{m-1} 、 V_m を生成する γ アンプ 2 6₁、2 6₂、2 6_{m-1}、2 6_m の出力に吸い込まれる電流、又は吐き出される電流が低減される。吸い込み電流 / 吐き出し電流の低減は、 γ アンプ 2 6₁ ~ 2 6_m の内部のトランジスタに印加される電流 / 電圧バイアスを安定化し、 γ アンプ 2 6₁ ~ 2 6_m の PSRR 特性 (power supply rejection ratio) を有効に向上させる。この結果、 γ アンプ 2 6₁ ~ 2 6_m に供給される電源電圧が変動しても、リファレンス電圧が安定に保たれ、液晶表示パネルに表示される画像の画質の劣化が抑制される。

【0026】

発明者は、最高階調電圧配線 2 7 及び最低階調電圧配線 2 9 を抵抗ラダー 2 8 から切り離すことによる吸い込み電流 / 吐き出し電流の低減及びリファレンス電圧の安定化の効果を、 γ アンプ 2 6 の数が 1 8 である場合 ($m = 18$) の場合についてシミュレーションによって検証した。より具体的には、 γ アンプ 2 6₁、2 6₁₈ の出力が抵抗ラダー 2 8 に接続されている場合 (図 5 A 参照) と、 γ アンプ 2 6₁、2 6₁₈ の出力が抵抗ラダー 2 8 に接続されていない場合 (図 5 B 参照) のそれぞれについて、 γ アンプ 2 6₁、2 6₂、2 6_{m-1}、2 6_m の吸い込み電流 / 吐き出し電流の大きさ及びリファレンス電圧 V_1 、 V_2 の変動が、シミュレーションによって算出された。

【0027】

図 5 A に示されているように、最高階調電圧配線 2 7 及び最低階調電圧配線 2 9 が抵抗ラダー 2 8 に接続されている場合、 γ アンプ 2 6₁ の出力から比較的大きな吐き出し電流 (X_1 mA) が流れ出し、 γ アンプ 2 6₂ の出力に比較的大きな吸い込み電流 (X_2 mA

10

20

30

40

50

）が流れ込み、 γ アンプ 26_{m-1} の出力から比較的大きな吐き出し電流 (X_2 mA) が流れ出し、 γ アンプ 26_m の出力に比較的大きな吸い込み電流 (X_1 mA) が流れ込むという結果が得られた。更に、図 6 に示されているように、 γ アンプ 26₁ ~ 26_m の電源電圧 V_{DD2} が周期的に変化した場合には、リファレンス電圧 V_1 、 V_2 も大きな変動を起こすという結果が得られた。

【0028】

更に、最高階調電圧配線 27 及び最低階調電圧配線 29 が抵抗ラダー 28 から切り離されている点以外は同一の条件でシミュレーションが行われた。その結果、 γ アンプ 26₁、26₂、26₁₇、26₁₈ の吸い込み電流 / 吐き出し電流が顕著に低減されるという結果が得られた。具体的には、図 5 B に示されているように、 γ アンプ 26₁、26₁₈ の吸い込み電流 / 吐き出し電流は 0 であり、 γ アンプ 26₂ の出力から比較的小さな吐き出し電流 ($Y (< X_2)$ mA) が流れ出し、 γ アンプ 26₁₇ の出力に比較的小さな吸い込み電流 (Y mA) が流れ込む、という結果が得られた。更に、図 6 に示されているように、 γ アンプ 26₁ ~ 26_m の電源電圧 V_{DD2} が周期的に変化した場合でも、リファレンス電圧 V_1 、 V_2 の変動は小さいという結果が得られた。

10

【0029】

なお、本実施形態では、最高階調電圧配線 27 及び最低階調電圧配線 29 の両方が、抵抗ラダー 28 から電氣的に切り離されている構成が提示されているが、一方のみが抵抗ラダー 28 から電氣的に切り離されていてもよい。このような構成でも吸い込み電流 / 吐き出し電流の低減、及びリファレンス電圧 V_1 、 V_2 の変動の抑制という効果が得られることは当業者には自明的である。

20

【0030】

(第2の実施形態)

液晶表示装置の製造業者が要望するリファレンス電圧の組み合わせは、液晶表示装置の製造業者によって異なることがある。より具体的には、或る製造業者は、 m 本のリファレンス電圧 $V_1 \sim V_m$ をデータ線ドライバに供給することを望む一方、他の製造業者は、高いほうから 2 番目のリファレンス電圧 V_2 及び低いほうから 2 番目のリファレンス電圧 V_{m-1} の供給を省略したいと望む場合がある。

【0031】

両方の製造業者の要求を同時に満足させる上の一つの問題は、図 7 に示されているように、第 1 の実施形態の γ 抵抗ラダー回路 23 の構成では、リファレンス電圧 V_2 、 V_{m-1} の供給を省略すると所望の階調電圧が生成されないことである。リファレンス電圧 V_2 の供給が停止されると、入力タップ 30₂、30₃ の間の出力タップには、所望の階調電圧が生成されない。同様に、リファレンス電圧 V_{m-1} の供給が停止されると、入力タップ 30_{m-1}、30_m の間の出力タップには、所望の階調電圧が生成されない。

30

【0032】

このような問題を解決するために、第 2 の実施形態では、各データ線ドライバ 2 に搭載される γ 抵抗ラダー回路の構成が修正される。図 8、図 9 は、本発明の第 2 の実施形態における γ 抵抗ラダー回路 23 A の構成を示す回路図である。第 2 の実施形態では、各データ線ドライバ 2_i に、電源ライン 6₁ ~ 6_m のそれぞれに対応する外部入力パッド 31₁ ~ 31_m に加えてダミーパッド 32、33 が設けられる。ダミーパッド 32 は、抵抗素子 34 を介して抵抗ラダー 28 の入力タップ 30₂ に接続され、ダミーパッド 33 は、抵抗素子 35 を介して抵抗ラダー 28 の入力タップ 30_{m-1} に接続される。

40

【0033】

このような構成の γ 抵抗ラダー回路 23 A は、リファレンス電圧 $V_1 \sim V_m$ の全てをデータ線ドライバに供給することを望む製造業者と、リファレンス電圧 V_2 、 V_{m-1} の供給を望まない製造業者の両方の要求を、データ線ドライバ 2 の外部の配線に僅かな変更を加えることによって満足させることができる。図 8 に示されているように、リファレンス電圧 $V_1 \sim V_m$ の全てが供給される場合には、リファレンス電圧 $V_1 \sim V_m$ が、それぞれ、外部入力パッド 31₁ ~ 31_m に供給される。

50

【 0 0 3 4 】

一方、リファレンス電圧 V_2 、 V_{m-1} の供給が省略される場合、図 9 に示されているように、リファレンス電圧 V_1 を生成する γ アンプ 26₁ の出力が外部配線 36 によってダミーパッド 32 に接続され、リファレンス電圧 V_m を生成する γ アンプ 26_m の出力が外部配線 37 によってダミーパッド 33 に接続される。これにより、リファレンス電圧 V_1 、 V_m がダミーパッド 32、33 に供給される。抵抗素子 34、35 の抵抗値が適切に定められていれば、リファレンス電圧 V_2 、 V_{m-1} が供給されなくても、リファレンス電圧 V_1 、 V_m をダミーパッド 32、33 に供給することによって所望の階調電圧 $V_{y2} \sim V_{yp-1}$ を生成することが可能である。

【 0 0 3 5 】

なお、上述の実施形態において、液晶表示パネル 1 が単一のデータ線ドライバ 2 によって駆動される場合には、その単一のデータ線ドライバ 2 に、全ての γ アンプ 26₁ ~ 26_m が集積化されてもよい。この場合、リファレンス電圧 $V_1 \sim V_m$ を抵抗ラダー 28 に供給する電源ライン 6₁ ~ 6_m も、その単一のデータ線ドライバ 2 に集積化される。

【 0 0 3 6 】

また、上述の実施形態には液晶表示パネルを備えた液晶表示装置が提示されているが、本発明が、他の表示パネルを電圧駆動する表示装置にも適用可能なことは、当業者には自明的である。

【 図面の簡単な説明 】

【 0 0 3 7 】

【 図 1 】 図 1 は、従来の階調電圧発生回路の構成を示す回路図である。

【 図 2 】 図 2 は、本発明の第 1 の実施形態における液晶表示装置の構成を示すブロック図である。

【 図 3 】 図 3 は、第 1 の実施形態におけるデータ線ドライバ及び階調電源の構成を示すブロック図である。

【 図 4 】 図 4 は、第 1 の実施形態における γ 抵抗ラダー回路の構成、及び γ 抵抗ラダー回路と γ アンプとの接続態様を示す回路図である。

【 図 5 A 】 図 5 A は、従来例の γ 抵抗ラダー回路の構成、及び、 γ アンプの吸い込み / 吐き出し電流を示す図である。

【 図 5 B 】 図 5 B は、従来例の γ 抵抗ラダー回路の構成、及び、 γ アンプの吸い込み / 吐き出し電流を示す図である。

【 図 6 】 図 6 は、従来例、及び本発明の γ 抵抗ラダー回路におけるリファレンス電圧の変動を示すグラフである。

【 図 7 】 図 7 は、第 1 の実施形態において、リファレンス電圧 V_2 、 V_{m-1} が供給されない場合の γ 抵抗ラダー回路の動作を説明する図である。

【 図 8 】 図 8 は、第 2 の実施形態における γ 抵抗ラダー回路の構成、及び γ 抵抗ラダー回路と γ アンプとの接続態様を示す回路図である。

【 図 9 】 図 9 は、第 2 の実施形態における γ 抵抗ラダー回路と γ アンプとの他の接続態様を示す回路図である。

【 符号の説明 】

【 0 0 3 8 】

- 1 : 液晶表示パネル
- 2 : データ線ドライバ
- 3 : 走査線ドライバ
- 4 : LCD コントローラ
- 5 : 階調電源
- 6 : 電源ライン
- 7 : 電圧分割抵抗
- 8 : 電源端子
- 9 : 接地端子

10

20

30


40

50


- 1 1 : 中間ノード
2 1 : データレジスタ
2 2 : ラッチ回路
2 3、2 3 A : γ 抵抗ラダー回路
2 4 : D / A コンバータ
2 5 : 出力回路
2 6 : γ アンプ
2 7 : 最高階調電圧配線
2 8 : 抵抗ラダー
2 9 : 最低階調電圧配線
3 0 : 入力タップ
3 1 : 外部入力パッド
3 2、3 3 : ダミーパッド
3 4、3 5 : 抵抗素子
3 6、3 7 : 外部配線
1 0 0 : 階調電圧発生回路
1 0 1 : γ アンプ
1 0 2 : 抵抗ラダー
1 0 3 : 入力タップ

10


【 图 1 】




【 図 2 】




【図 3】




【図 4】




【図 5 A】




【図 5 B】




【図 6】




【図 7】



【図 8】



【図 9】



フロントページの続き

(51)Int.Cl.

F I

テーマコード(参考)

G 0 9 G	3/20	6 2 3 B
G 0 9 G	3/20	6 1 2 F
G 0 9 G	3/20	6 2 3 F
G 0 9 G	3/20	6 4 1 C
G 0 2 F	1/133	5 2 0
G 0 2 F	1/133	5 7 5
H 0 4 N	5/66	1 0 2 B

F ターム(参考) 5C080 AA06 AA10 BB05 DD03 DD28 EE29 JJ02 JJ03 JJ04 JJ05

专利名称(译)	显示设备和显示面板驱动程序		
公开(公告)号	JP2008107516A	公开(公告)日	2008-05-08
申请号	JP2006289512	申请日	2006-10-25
[标]申请(专利权)人(译)	NEC电子股份有限公司		
申请(专利权)人(译)	NEC电子公司		
[标]发明人	鈴木健二		
发明人	鈴木 健二		
IPC分类号	G09G3/36 G09G3/20 G02F1/133 H04N5/66		
CPC分类号	G09G3/3688 G09G2310/027		
FI分类号	G09G3/36 G09G3/20.611.J G09G3/20.642.C G09G3/20.641.Q G09G3/20.621.M G09G3/20.623.B G09G3/20.612.F G09G3/20.623.F G09G3/20.641.C G02F1/133.520 G02F1/133.575 H04N5/66.102.B		
F-TERM分类号	2H093/NA06 2H093/NA53 2H093/NC03 2H093/NC12 2H093/NC13 2H093/ND05 2H093/ND06 5C006/AA16 5C006/AC21 5C006/AF46 5C006/AF50 5C006/AF51 5C006/AF53 5C006/AF59 5C006/AF61 5C006/AF71 5C006/AF83 5C006/BC12 5C006/BC20 5C006/BF25 5C006/BF43 5C006/FA21 5C006/FA37 5C058/AA06 5C058/BA07 5C058/BB05 5C080/AA06 5C080/AA10 5C080/BB05 5C080/DD03 5C080/DD28 5C080/EE29 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 2H193/ZB42 2H193/ZD23 2H193/ZD34 2H193/ZF03 2H193/ZF36		
代理人(译)	工藤稔		
其他公开文献	JP4936854B2		
外部链接	Espacenet		

摘要(译)

解决的问题：稳定由 γ 放大器产生的参考电压和由它们产生的灰度电压。
 数据线驱动器（2）使用用于驱动液晶显示面板（1）的D/A转换器（24）和输出电路（25）以及从 γ 放大器1提供的最大基准电压 V_1 作为灰度电压。从 γ 放大器262至26 m-1分别接收作为 V_{Y1} 提供给D/A转换器24的最高灰度电压布线27和作为基准的电压2至 V_{m-1} 至 V_{m-1} 。具有电阻阶梯28的D/A转换器，它产生从 γ 放大器26米提供的调整电压 V_{Y2} 至 V_{Yp-1} 和最低参考电压 V_m 作为灰度电压 V_p 提供了提供给24的最低灰度电压布线29。D/A转换器24和输出电路25通过使用灰度电压 V_{Y1} 至 V_p 来驱动液晶显示面板1的数据线。最高灰度电压布线27和最低灰度电压布线29与电阻梯28分离。[选择图]图4

