

【特許請求の範囲】

【請求項 1】

相互に直交する複数のゲートバスライン及び複数のデータバスラインと、前記ゲートバスライン及び前記データバスラインとの各交差部分にスイッチング素子を介して接続されてマトリクス状に配置された複数の画素電極とを有する第 1 の基板と、該第 1 の基板の前記画素電極に対向して設けられた第 2 の基板と、前記第 1 の基板と前記第 2 の基板とによって挟持された液晶セルと、前記ゲートバスライン駆動用の第 1 のシフトレジスタ回路と、前記データバスライン駆動用の第 2 のシフトレジスタ回路と、前記データバスラインに夫々接続された複数のアナログスイッチとを備え、前記第 1 のシフトレジスタ回路の出力が前記ゲートバスラインに接続され、前記アナログスイッチの制御端子は m 本ずつ (m は 2 以上の整数) まとめられて前記第 2 のシフトレジスタ回路の出力に接続された液晶表示装置において、

10

前記液晶表示装置の駆動回路は、1 フレーム分の画像データを記憶するフレームメモリと、該フレームメモリからのデジタルデータをアナログ信号に変換するデジタルアナログ変換器と、該デジタルアナログ変換器の出力を電流増幅して前記アナログスイッチに出力するバッファ回路と、外部からのロジック信号に応答して、前記第 1 のシフトレジスタ回路、前記第 2 のシフトレジスタ回路、前記フレームメモリ、及び前記デジタルアナログ変換器を制御する制御回路とで構成されており、

前記フレームメモリと、前記デジタルアナログ変換器と、前記バッファ回路と、前記制御回路とは、単一の IC チップ内に集積されているとともに、前記フレームメモリに記憶された前記画像データはパラレル - シリアル変換されること無く前記デジタルアナログ変換器に出力され、前記デジタルアナログ変換器及び前記バッファ回路の各総数が夫々前記データバスラインの本数よりも少ない構成となっていることを特徴とする液晶表示装置。

20

【請求項 2】

請求項 1 に記載の液晶表示装置において、前記第 1 のシフトレジスタ回路、前記第 2 のシフトレジスタ回路、及び前記アナログスイッチが、前記第 1 の基板上に、ポリシリコン薄膜電界効果型トランジスタにより形成されたことを特徴とする液晶表示装置。

【発明の詳細な説明】

【技術分野】

30

【0001】

本発明は、液晶表示装置 (LCD) に関し、特に、マトリクス状に配置された液晶画素により画像表示を行う液晶表示装置に関する。

【背景技術】

【0002】

従来、液晶表示装置を駆動するデータドライバ IC として、図 9 に示す構造を備えるものがある。同図のデータドライバ IC 51 は、マトリクス状に配置された液晶画素部に能動素子が配置されない単純マトリクス形式の LCD に使用されるもので、IC チップに内蔵された画像データ用フレームメモリ 52 から画像データを読み出すことで、低消費電力を図っている。

40

【0003】

データドライバ IC 51 は、フレームメモリ 52 からの所定数ビット (例えば $160 \times 240 \times 2$ ビット) の画像データを、ロジックコントローラ 57 からの信号に従ってラッチする各 160 組のデータラッチ 53、54 と、データラッチ 54 からの画像データをデコードする 160 組のデコーダ 55 と、デコーダ 55 からの画像データを 160 本のデータバスラインに供給する 160 個の液晶駆動回路 56 とを有する。フレームメモリ 52 は、 $160 \times 240 \times 2$ ビット分の記憶容量を有する RAM から成り、ゲートバスライン 240 本、データバスライン 160 本分の領域の表示に対応している。

【0004】

例えば、フレームメモリがデータドライバ IC の外部に配設される構造では、

50

フレームメモリとデータドライバICとを接続する接続ケーブルの本数を減少させるために、画像データを一旦シリアルデータに変換してデータドライバICに転送し、このデータドライバICで再びパラレルデータに展開することになる。この展開部分は、信号線の本数が減少する分だけ高速動作が要求されるため、消費電力が増大するという問題を生ずる。更に、表示に変化の有無に拘わらず液晶に電圧を印加するので、上記高速データ転送を常に行わなくてはならない。

【0005】

これに対し、上記データドライバIC 51では、外部から回路を見た場合に、内蔵したフレームメモリ 52に対してアクセスすることと同等であり、また、フレームメモリ 52からパラレルデータのままで転送できるので、消費電力を増大させる上記シリアル転送部が不要になる。特に、静止画の場合には、フレームメモリ 52から画像データを順次に送出手間なので、外部からのアクセスが不要になる。これらにより、データドライバIC 51では、消費電力が低減できる。ところで、単純マトリクスLCDでは、デコーダ 55により複数の電圧源から所要の電圧を選択する方式を採って、階調表示を行っている。このため、階調数の増加に伴って電圧源の数が増大するという問題がある。

10

【0006】

上記問題を解決するために、図10に示す構造のデータドライバICが知られている。このデータドライバIC 61は、画素部に能動素子が配置されたアクティブマトリクス形式のLCDに使用される。このLCDは、相互に対向する一对の基板の少なくとも一方に配設された、相互に直交する方向に延在する複数のデータバスライン及びゲートバスラインと、データバスライン及びゲートバスラインの各交差部分に配設された複数の画素電極及び各画素電極への信号供給を制御する複数の能動素子(スイッチング素子)とを有する。

20

【0007】

データドライバIC 61は、300本のデータバスラインを駆動するもので、50ビット用のシフトレジスタ 62と、シフトレジスタ 62の出力と6ビットのデジタルパラレルデータとを受け取るデータレジスタ 63と、データレジスタ 63の出力をラッチする6ビットラッチ回路 64と、ラッチ回路 64の出力を受け300個の出力を送出するレベルシフタ 65と、レベルシフタ 65の各出力に対応する300個のデジタルアナログ変換器(DAC) 66と、DAC 66の各出力に対応する300個のボルテージホロワ回路(バッファ回路) 67とを備える。各ボルテージホロワ回路 67の出力は、300本のデータバスラインに夫々供給される。このようなデータドライバIC 61により、画像用のデジタルデータが、多階調化に対応してアナログデータに変換される。

30

【0008】

ここで、データドライバIC 61の出力段に用いられるDAC 66及びボルテージホロワ回路 67を、図9のデータドライバIC 51の出力段に備えることで、多階調表示が可能なデータドライバICの構成を得ることができる。

【発明の開示】

【発明が解決しようとする課題】

【0009】

ところで、ボルテージホロワ回路 67等を出力段に備えることで多階調表示を可能にした上記データドライバICにおいて、ボルテージホロワ回路 67には通常、電流供給能力やダイナミックレンジ等を考慮してオペアンプが使用されることになる。オペアンプは、入力信号の有無に拘わらず、回路内部に定常電流(アイドリング電流)を流して動作させる。LCDを駆動するのに必要なオペアンプの数は、どのような場合においてもデータバスラインの本数と同じになる。このため、データバスラインの本数が増加すると、これに伴いDAC 66及びボルテージホロワ回路 67の個数も夫々増えることになり、アイドリング電流の総量が増えて、消費電力の増大を招くという問題が生ずる。

40

【0010】

本発明は、上記に鑑み、従来に比して低消費電力で液晶表示装置を駆動できる液晶表示

50

装置を提供することを目的とする。

【課題を解決するための手段】

【0011】

上記目的を達成するために、本発明の液晶表示装置は、相互に直交する複数のゲートバスライン及び複数のデータバスラインと、前記ゲートバスライン及び前記データバスラインとの各交差部分にスイッチング素子を介して接続されてマトリクス状に配置された複数の画素電極とを有する第1の基板と、該第1の基板の前記画素電極に対向して設けられた第2の基板と、前記第1の基板と前記第2の基板とによって挟持された液晶セルと、前記ゲートバスライン駆動用の第1のシフトレジスタ回路と、前記データバスライン駆動用の第2のシフトレジスタ回路と、前記データバスラインに夫々接続された複数のアナログスイッチとを備え、前記第1のシフトレジスタ回路の出力が前記ゲートバスラインに接続され、前記アナログスイッチの制御端子はm本ずつ（mは2以上の整数）まとめられて前記第2のシフトレジスタ回路の出力に接続された液晶表示装置において、

10

前記液晶表示装置の駆動回路は、1フレーム分の画像データを記憶するフレームメモリと、該フレームメモリからのデジタルデータをアナログ信号に変換するデジタルアナログ変換器と、該デジタルアナログ変換器の出力を電流増幅して前記アナログスイッチに出力するバッファ回路と、外部からのロジック信号に応答して、前記第1のシフトレジスタ回路、前記第2のシフトレジスタ回路、前記フレームメモリ、及び前記デジタルアナログ変換器を制御する制御回路とで構成されており、

前記フレームメモリと、前記デジタルアナログ変換器と、前記バッファ回路と、前記制御回路とは、単一のICチップ内に集積されているとともに、前記フレームメモリに記憶された前記画像データはパラレル-シリアル変換されること無く前記デジタルアナログ変換器に出力され、前記デジタルアナログ変換器及び前記バッファ回路の各総数が夫々前記データバスラインの本数よりも少ない構成となっていることを特徴とする。

20

【0012】

本発明の液晶表示装置では、駆動回路内部に備えたデジタルアナログ変換器及びバッファ回路の各総数がデータバスラインの本数よりも大幅に低減されるので、バッファ回路に流れるアイドル電流の合計を減らして消費電力を低減することができる。

【0013】

ここで、本発明の好ましい液晶表示装置では、前記第1のシフトレジスタ回路、前記第2のシフトレジスタ回路、及び前記アナログスイッチが、前記第1の基板上に、ポリシリコン薄膜電界効果型トランジスタにより形成される。

30

【発明の効果】

【0014】

以上説明したように、本発明によると、従来に比して低消費電力で駆動できる液晶表示装置を得ることができる。

【発明を実施するための最良の形態】

【0015】

以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳細に説明する。図1は、本発明の一実施形態例に係る液晶表示装置の全体構成を示すブロックダイアグラムである。

40

【0016】

波線で囲んだ1で示す部分は駆動回路（データドライバIC）であり、この駆動回路1は、フレームメモリ2、DAC3、バッファ回路（ボルテージホロワ回路）4、及びロジックコントローラ5を有している。これらの要素は同一のウェハ内に形成され、駆動回路1が単一のICチップとしてコンパクトに構成されている。

【0017】

フレームメモリ2は、外部から転送入力されたパラレル画像データを記憶し、この画像データをパラレル-シリアル変換することなく出力する。DAC3は、フレームメモリ2から出力されるデジタルデータ（画像データ）をアナログ電圧（信号

50

)に変換するもので、本実施形態例では m 個(m は自然数)が配設される。バッファ回路4は、各DAC3に対応して m 個配設され、DAC3からのアナログ電圧を電流増幅(電圧増幅率1倍)し、アナログスイッチ11を介してデータバスライン13に供給する。ロジックコントローラ5は、外部から入力される制御信号(ロジック信号)に应答して、駆動回路1内部のフレームメモリ2、DAC3、及び、液晶パネル6側の回路(外部回路)を夫々制御する。

【0018】

上記のように、DAC3及びバッファ回路4は夫々 m 個ずつ設けられるので、駆動回路1からは、 m 個のアナログ電圧($V_1 \sim V_m$)が同時に出力される。また、ロジックコントローラ5からは複数の制御信号(GST, GCLK, DST, DCLK)が出力される。

10

【0019】

図1の波線で囲んだ6で示す部分は、基板上に配設された液晶パネル(液晶表示装置)である。この液晶表示装置6は、ゲートバスライン駆動用の第1のシフトレジスタ9と、データバスライン駆動用の第2のシフトレジスタ10と、アナログスイッチ11と、表示部20とを有している。

【0020】

第1のシフトレジスタ9は k 段に、第2のシフトレジスタ10は n 段に夫々構成されている。表示部20は、 $k \times m \times n$ ドットの液晶セルを有する。アナログスイッチ11は、 m 個ずつにまとめられた n 個のブロックに分割されている。各ブロック毎の m 個のアナログスイッチ11は、第2のシフトレジスタ10の対応する段から供給される駆動信号DOU Tに应答して一斉にオンとなる。ここで k 及び n は、 m と同様自然数である。

20

【0021】

表示部20では、相互に対向する第1及び第2の基板7、8間に液晶が封入され、基板7、8の少なくとも一方に配設された、相互に直交する方向に延在するデータバスライン及びゲートバスラインと、双方のバスラインの各交差部分に接続された複数の画素電極及び各画素電極への信号供給を制御する複数のスイッチング素子とが配設される。各スイッチング素子は、ポリシリコン薄膜電界効果型トランジスタ(以下、ポリシリコンTFTと呼ぶ)等で形成されている。

【0022】

第1のシフトレジスタ9は、ゲートバスラインを駆動するためにポリシリコンTFTを用いて、また、第2のシフトレジスタ10は、アナログスイッチ11を駆動するためにポリシリコンTFTを用いて第1の基板7上に夫々形成されている。アナログスイッチ11は、バッファ回路4から出力されるアナログ電圧(書込み電圧)をデータバスラインに選択的に供給する。

30

【0023】

図2は、図1に示した構成をより詳細に示すブロックダイアグラムである。表示部20は、基板上的行列方向に夫々延在する複数のゲートバスライン12及びデータバスライン13を有する。バスライン12、13の各交差部分には、液晶に駆動電圧を印加する、2つの電極を有する画素電極(画素容量)14と、ゲート電極がゲートバスライン12に接続されドレイン電極がデータバスライン13に接続されソース電極が画素電極14に接続されたTFT15とを有する。画素電極14には更に、共通電極16が接続されている。TFT15は、対応するゲートバスライン12が選択された際に、データバスライン13に印加された電圧を画素電極14に供給する。

40

【0024】

図2におけるGST及びGCLKは夫々、第1のシフトレジスタ9の動作を開始するためのスタートパルス、及び、動作速度を規定するためのクロック信号を示し、DST及びDCLKは夫々、第2のシフトレジスタ10の動作を開始するためのスタートパルス、及び、動作速度を規定するためのクロック信号を示す。GOUT1~GOUT k は、第1のシフトレジスタ9の各段 $9_1 \sim 9_k$ から夫々出力される選択信号を示し、DOU T1~D

50

OUT_nは、第2のシフトレジスタ10の各段10₁～10_nから夫々出力される駆動信号を示す。

【0025】

図2では、便宜上ゲートバスライン12及びデータバスライン13を1本ずつのみ記載したが、実際には、選択信号GOUT₂～GOUT_kにもゲートバスライン12が夫々接続され、アナログスイッチ11の各出力にもデータバスライン13が夫々接続され、各交差部分には画素電極14及びTFT15が夫々設けられている。

【0026】

次に、本実施形態例に係る駆動回路による液晶表示装置の動作を図2～図4を参照して説明する。図3は、第1のシフトレジスタ9側の各信号のタイミングチャートを、図4は、主に第2のシフトレジスタ10側の各信号のタイミングチャートを夫々示す。

10

【0027】

図3に示すように、駆動回路1(図1)のロジックコントローラ5からのスタートパルスGSTが第1のシフトレジスタ9に入力されると、クロック信号CLKの供給が開始される。1発目のクロック信号CLKの立上がり同期して、1段目のシフトレジスタ9₁最初のゲートバスライン12に選択信号GOUT₁が供給され、このゲートバスライン12に接続されるTFT15が全てオンとなる(選択される)。選択信号GOUT₁は、2発目のクロック信号CLKの立上がり同期して立下がる。

【0028】

更に、2発目のクロック信号CLKの立上がり同期して、2段目のシフトレジスタ9₂から次のゲートバスライン12に、同じパルス幅の選択信号GOUT₂が供給され、同様に、このゲートバスライン12に接続されるTFT15が全て選択される。この後も同様に、選択信号GOUT₃～GOUT_kが、シフトレジスタ9の3段目9₃～k段目9_kから各対応するゲートバスライン12に夫々供給される。選択信号GOUT_kが出力されて、1回目の書込みが終了する。その後、所定のタイミングでスタートパルスGSTが再度立上がり、選択信号GOUT₁～GOUT_kの出力が繰り返される。

20

【0029】

第1のシフトレジスタ9の各出力期間はT₁であるとする。ここで、例えば、選択信号GOUT₁が出力される期間T₁では、対応するゲートバスライン12に接続された各TFT15がオンとなる。このとき、図4に示すように、選択信号GOUT₁の立上がりの直後に、ロジックコントローラ5(図1)からスタートパルスDSTが供給されるので、図3における最初のスタートパルスGSTに応答して供給されているクロック信号CLKに同期して、出力期間T₂の駆動信号DOU₁が、第2のシフトレジスタ10の1段目10₁から出力される。このとき、駆動信号DOU₁は、m個がまとめられた最初のブロックのアナログスイッチ11に供給されて、このブロックにおけるm個のアナログスイッチ11が一斉にオンとなる(選択される)。この際、バッファ回路4からのアナログ電圧V₁～V_mは、駆動信号DOU₁に反応した最初のブロックの各アナログスイッチ11を介してm本のデータバスライン13に供給される。各データバスライン13に印加されたアナログ電圧V₁～V_mは、TFT15を介して各画素電極14に供給されて液晶を駆動する。

30

40

【0030】

同様に、2発目のスタートパルスDSTが立上がるまでの間(出力期間T₁)において、駆動信号DOU₂～DOU_nが、第2のシフトレジスタ10の2段目10₂～n段目10_nから順次出力される。その場合、駆動信号DOU₂によって2番目のブロックにおける全アナログスイッチ11が一斉にオンとなり、アナログ電圧V₁～V_mは、各アナログスイッチ11を介してその対応するデータバスライン13に供給される。同様の処理が引き続き実行されて、3番目のブロック、・・・、n番目のブロックにおけるm個ずつのアナログスイッチ11が順次一斉にオンとなり、その都度に、アナログ電圧V₁～V_mがデータバスライン13のm本毎に供給される。これにより、選択信号GOUT₁で選択された1行目のゲートバスライン12に対応する各画素電極14への書込みが終了

50

する。

【0031】

以下、GOUT 2、……、GOUT kまで同様の処理が行われることにより、表示部 20における全画素電極 14への1回目の書込みが終了する。

【0032】

本実施形態例では、駆動回路 1が、画像データを記憶するフレームメモリ 2と、フレームメモリ 2からのデジタルデータをアナログ信号に変換するDAC 3と、DAC 3の出力を電流増幅して出力するバッファ回路 4と、外部からのロジック信号に応答してフレームメモリ 2、DAC 3、及び液晶パネル 6側の回路(外部回路)を制御するロジックコントローラ(制御回路) 5とを備え、フレームメモリ 2に記憶された画像データがパラレル・シリアル変換されること無くDAC 3に出力され、且つ、液晶表示装置 6を駆動する際に使用される駆動回路 1内のDAC 3及びバッファ回路 4の各総数が夫々データバスライン 13の本数よりも少ない。

10

【0033】

このように、駆動回路 1における消費電力のかなりの部分を占める出力段のDAC 3やバッファ回路 4の各総数をデータバスライン 13の本数よりも大幅に少なくした上で、時分割で各データバスライン 13に順次接続して電圧の書込みを行う構成としたので、バッファ回路 4に流れるアイドル電流の合計を減らしトータルの消費電力を低減でき、アクティブマトリクス型の液晶表示装置 6における消費電力を低減することができる。

【0034】

本実施形態例では、第 1及び第 2のシフトレジスタ 9、10と、各ブロック毎にm個が配置されたアナログスイッチ 11とを第 1の基板 7上にポリシリコン TFTを用いて直接に形成した例を挙げたが、本発明はこれに限定されない。つまり、第 1の基板 7上に単結晶シリコンで同等の動作を行う回路を形成し、或いは、別途同等の動作を行うICをゲートバスライン及びデータバスラインに夫々接続した構成としても、本発明の特徴である低消費電力の特性を失うことなく、同様の動作を行うことができる。

20

【0035】

また、本実施形態例では、フレームメモリ 2とDAC 3とがダイレクトに接続された例を示したが、本発明はこれに限らず、フレームメモリ 2とDAC 3との間にバッファ回路を挿入・接続し、このバッファ回路で画像データを一旦保持した後にDAC 3に出力する構成とすることができる。この場合にも、前述と同様の作用効果を得ることができる。

30

【0036】

次に、本実施形態例に係る具体例について詳細に説明する。図 5は、本発明を160×120×3(RGB)ドットのアクティブマトリクス型LCDに使用した場合のブロックダイアグラムであり、波線で囲んだ部分 6は、ガラス基板上に配置された液晶パネル(液晶表示装置)である。

【0037】

液晶表示装置 6を駆動する駆動回路 1は、画像データを記憶する少なくとも120×160×3×6ビットの記憶容量を有するフレームメモリ 25と、フレームメモリ 25からのデジタルデータをアナログ電圧に変換する6個のDAC 27とを備える。駆動回路 1は更に、フレームメモリ 25、DAC 27及びシフトレジスタ 22、24を夫々制御するロジックコントローラ 26と、DAC 27からのアナログ電圧をアナログスイッチ SWを介してデータバスライン 19に供給する際の電流アンプとして動作する6個のバッファ回路(ボルテージホロワ回路) 28と、ゲートのオン電圧を発生させるDC-DCコンバータ 29とを有する。

40

【0038】

また、液晶表示装置 6における表示部 40は、行列方向に延在する複数のゲートバスライン 18及びデータバスライン 19を有する。表示部 40では、ゲートバスライン 18及びデータバスライン 19の各交差部分に、液晶を介して2つの電極が形成された画素電極(画素容量) 20と、ゲートバスライン 18が選択されたときデータバスライン 19に印

50

加されたアナログ電圧を画素容量 20 に供給する T F T 2 1 とが配設される。

【 0 0 3 9 】

ガラス基板には、160本のゲートバスライン18を順次に選択するための160段の第1のシフトレジスタ22と、6個ずつのブロックが60組配列された計360個(120×3)のアナログスイッチSW1～SW360と、アナログスイッチSWの各ブロックに駆動信号を夫々与えるための60段(360/6)の第2のシフトレジスタ24とが配置される。

【 0 0 4 0 】

次に、本具体例の駆動回路による液晶表示装置の動作を図5～図7を参照して説明する。図6は、第1のシフトレジスタ22側の各信号のタイミングチャート、図7は、主に第2のシフトレジスタ24側の各信号のタイミングチャートを夫々示す。本具体例では、ディスプレイのフレーム周波数を40Hzとし、ガラス基板上のトランジスタには、n-chの移動度が40(cm²/V・s)、p-chの移動度が20(cm²/V・s)であるポリシリコンTFTを用いた。

10

【 0 0 4 1 】

図6に示すように、スタートパルスGSTが駆動回路1に入力されると、以下、周期156μsのクロック信号CLKに同期して、第1のシフトレジスタ22の各段から選択信号GOUT1、GOUT2、...、GOUT160が順次に出力される。このとき、1番目の選択信号GOUT1のパルスが出力されている156μsの間では、図7に示すように、第2のシフトレジスタ24の出力(駆動信号)が、クロック信号CLKに同期してDOUT1、DOUT2、...、DOUT59、DOUT60の順序で、2.6μs周期で順次に出力される。このため、所定のタイミングで順次に出力される各駆動信号DOUTによって、各ブロック毎に、6個ずつのアナログスイッチSWが一斉にオンとなる。

20

【 0 0 4 2 】

例えば、駆動信号DOUT1の出力時には、DOUT1に接続されたブロックのアナログスイッチSW1～SW6が導通し、バッファ回路28からの出力(アナログ電圧V1～V6)を、列方向に連続する各データバスライン19に供給する。次いで、駆動信号DOUT2の出力時には、DOUT2に接続されたブロックのアナログスイッチSW7～SW12が導通し、バッファ回路28からの出力をデータバスライン19に供給する。

30

【 0 0 4 3 】

引き続き、選択信号GOUT1の156μsの出力間に、第2のシフトレジスタ24の出力DOUT60まで接続されたアナログスイッチSW8～SW360が6個の各ブロック毎に順次にオンとなり、アナログ電圧V1～V6が、各ブロックを介してその対応する6本ずつのデータバスライン19に順次に供給される。これにより、360本のデータバスライン19の全てが駆動されることになる。

【 0 0 4 4 】

以下、選択信号GOUT2～GOUT160で選択された期間においても同様の動作が行われ、これが繰り返されることによって表示部40への一連の表示が実行される。

【 0 0 4 5 】

図8は、アナログ電圧が印加された画素電極20におけるTFT21側の電極の電圧と時間との関係を示すタイミングチャートである。或るゲートバスライン18の選択状態においてこのバスライン18に接続されたTFT21に、その対応するデータバスライン19からのアナログ電圧が印加されたとき、その対応する画素電極20では、TFT21側の電極の電圧Vpが、アナログスイッチSWが非選択(オフ)になる前にデータバスライン19の電圧とほぼ等しくなる。このため、アナログスイッチSWがオフになっても、データバスライン19の寄生容量と画素容量との間における電荷の再分配は殆ど発生せず、従って、画素容量の電圧は変動しない。

40

【 0 0 4 6 】

本具体例においても、フレームメモリ25、DAC27、バッファ回路28、及びロジ

50

ックコントローラ 26 が、単一の IC チップに内蔵されて、コンパクトに構成されていると同時に、更に各回路間の配線の寄生容量が別々のチップに形成され接続された場合に比較して大幅に低減しているため、これに起因する消費電力を削減することができる。

【0047】

以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の液晶表示装置は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した液晶表示装置も、本発明の範囲に含まれる。

【図面の簡単な説明】

【0048】

【図1】本発明の一実施形態例に係る液晶表示装置の全体構成を示すブロックダイアグラムである。

10

【図2】図1の構成をより詳細に示すブロックダイアグラムである。

【図3】本実施形態例に係る第1のシフトレジスタ側の各信号を示すタイミングチャートである。

【図4】本実施形態例に係る主に第2のシフトレジスタ側の各信号を示すタイミングチャートである。

【図5】本発明の具体例における液晶表示装置及びその駆動回路の全体構成を示すブロックダイアグラムである。

【図6】具体例における第1のシフトレジスタ側の各信号を示すタイミングチャートである。

20

【図7】具体例における主に第2のシフトレジスタ側の各信号を示すタイミングチャートである。

【図8】具体例における駆動時のデータバスラインと画素電極の双方の電圧変化の様子を示す図である。

【図9】従来の液晶表示装置を駆動するデータドライバICを示すブロックダイアグラムである。

【図10】従来の別のデータドライバICを示すブロックダイアグラムである。

【符号の説明】


【0049】

- 1：駆動回路
- 2、25：フレームメモリ
- 3、27：DAC
- 4、28：バッファ回路
- 5、26：ロジックコントローラ
- 6：液晶表示装置
- 7：第1の基板
- 8：第2の基板
- 9、22：第1のシフトレジスタ
- 10、24：第2のシフトレジスタ
- 11、SW：アナログスイッチ
- 12、18：ゲートバスライン
- 13、19：データバスライン
- 14、20：画素電極
- 15、21：TFT
- 16：共通電極
- 29：DC-DCコンバータ


30

40


【図 1】




【図 2】




【図 3】




【図 4】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】



【図9】



【図10】



フロントページの続き

(51)Int.Cl.

F I

テーマコード(参考)

G 0 9 G	3/20	6 2 3 F
G 0 9 G	3/20	6 2 3 B
G 0 9 G	3/20	6 3 1 B
G 0 9 G	3/20	6 2 1 M
G 0 9 G	3/20	6 8 0 G
G 0 9 G	3/20	6 1 1 A
G 0 9 G	3/20	6 3 3 C
G 0 9 G	3/20	6 4 1 C
G 0 9 G	3/20	6 2 3 X
G 0 2 F	1/133	5 5 0
G 0 2 F	1/133	5 7 5

F ターム(参考) 5C006 AA16 AF04 AF05 AF25 AF43 AF72 AF83 BB16 BC03 BC12
 BC13 BC20 BC23 BF02 BF03 BF04 BF11 BF24 BF25 BF43
 BF46 EB05 FA13 FA15 FA16 FA22 FA26 FA37 FA42 FA43
 FA45 FA48
 5C080 AA10 BB06 DD05 DD23 DD25 DD26 EE29 FF03 FF11 FF13
 GG13 GG15 GG17 JJ02 JJ03 JJ04

专利名称(译)	液晶表示装置		
公开(公告)号	JP2009058977A	公开(公告)日	2009-03-19
申请号	JP2008310892	申请日	2008-12-05
申请(专利权)人(译)	NEC公司		
[标]发明人	池田直康		
发明人	池田 直康		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
FI分类号	G09G3/36 G09G3/20.624.A G09G3/20.622.E G09G3/20.623.H G09G3/20.623.L G09G3/20.623.F G09G3/20.623.B G09G3/20.631.B G09G3/20.621.M G09G3/20.680.G G09G3/20.611.A G09G3/20.633.C G09G3/20.641.C G09G3/20.623.X G02F1/133.550 G02F1/133.575		
F-TERM分类号	2H093/NA16 2H093/NA45 2H093/NA53 2H093/NA63 2H093/NA64 2H093/NC05 2H093/NC10 2H093/NC12 2H093/NC13 2H093/NC22 2H093/NC29 2H093/NC34 2H093/ND39 2H093/NH06 2H093/NH15 5C006/AA16 5C006/AF04 5C006/AF05 5C006/AF25 5C006/AF43 5C006/AF72 5C006/AF83 5C006/BB16 5C006/BC03 5C006/BC12 5C006/BC13 5C006/BC20 5C006/BC23 5C006/BF02 5C006/BF03 5C006/BF04 5C006/BF11 5C006/BF24 5C006/BF25 5C006/BF43 5C006/BF46 5C006/EB05 5C006/FA13 5C006/FA15 5C006/FA16 5C006/FA22 5C006/FA26 5C006/FA37 5C006/FA42 5C006/FA43 5C006/FA45 5C006/FA48 5C080/AA10 5C080/BB06 5C080/DD05 5C080/DD23 5C080/DD25 5C080/DD26 5C080/EE29 5C080/FF03 5C080/FF11 5C080/FF13 5C080/GG13 5C080/GG15 5C080/GG17 5C080/JJ02 5C080/JJ03 5C080/JJ04 2H193/ZA04 2H193/ZC23 2H193/ZC26 2H193/ZD23 2H193/ZF16 2H193/ZF22 2H193/ZF34 2H193/ZF36 2H193/ZF43 2H193/ZF44		
代理人(译)	稻垣清		
外部链接	Espacenet		

摘要(译)

要解决的问题：与传统设备相比，提供以低功耗驱动的液晶显示器。

ŽSOLUTION：驱动液晶显示器6的驱动电路1包括：存储图像数据的帧存储器2；DAC 3将来自帧存储器2的数字数据转换成模拟信号；缓冲电路4放大DAC 3的输出电流输出；逻辑控制器5响应外部逻辑信号以控制帧存储器2，DAC 3和外部电路。存储在帧存储器2中的图像数据被输出到DAC 3而不进行并行 - 串行转换。用于驱动液晶显示器6的驱动电路中的DAC3和缓冲电路4的总数小于数据总线13的数量。

