

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-92218

(P2005-92218A)

(43) 公開日 平成17年4月7日(2005.4.7)

(51) Int.Cl.⁷

G02F 1/1347

G02F 1/1345

G09F 9/00

G09F 9/30

G09F 9/35

F I

G02F 1/1347

G02F 1/1345

G09F 9/00 348Z

G09F 9/30 330Z

G09F 9/35

テーマコード (参考)

2H089

2H092

5C006

5C080

5C094

審査請求 未請求 請求項の数 14 O L (全 16 頁) 最終頁に続く

(21) 出願番号 特願2004-270965 (P2004-270965)

(22) 出願日 平成16年9月17日 (2004.9.17)

(31) 優先権主張番号 2003-064562

(32) 優先日 平成15年9月17日 (2003.9.17)

(33) 優先権主張国 韓国 (KR)

(71) 出願人 390019839

三星電子株式会社

大韓民国京畿道水原市靈通区梅灘洞 4 1 6

(74) 代理人 100094145

弁理士 小野 由己男

(74) 代理人 100106367

弁理士 稲積 朋子

(72) 発明者 羅 衡 敦

大韓民国ソウル特別市銅雀区舍堂 3 洞 1 5 5-1

(72) 発明者 尹 榮 男

大韓民国ソウル特別市江南区開浦 2 洞住公
アパート 3 0 4 棟 2 0 6 号F ターム (参考) 2H089 HA33 QA12 TA03 TA05 TA07
TA09 TA12

最終頁に続く


(54) 【発明の名称】 表示装置

(57) 【要約】 (修正有)

【課題】 メイン液晶パネルとサブ液晶パネルを共に駆動することができる駆動チップを有し、かつ表示特性を向上させることができる表示装置を提供する。

【解決手段】 液晶表示装置において、メイン液晶パネルは第1表示領域に第1ゲートライン群と第1データライン群とを具備して第1映像を表示する。サブ液晶パネルは、第2表示領域に第2ゲートライン群と第2データライン群とを具備して第2映像を表示する。駆動チップは、メイン液晶パネル上に具備してメイン液晶パネルとサブ液晶パネルとを共に駆動する。第1表示領域に隣接した周辺領域には第1連結ライン群が具備され、第1連結ライン群は駆動チップと第2ゲートライン群とを電気的に連結している。第1表示領域と第1連結ライン群との間にはダミーラインが形成されている。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

第 1 表示領域に第 1 ゲートライン群と第 1 データライン群とを具備し、第 1 ゲート信号及び第 1 データ信号に 응답して第 1 映像を表示するメイン液晶パネルと、

第 2 表示領域に第 2 ゲートライン群と第 2 データライン群とを具備し、第 2 ゲート信号及び第 2 データ信号に 응답して第 2 映像を表示するサブ液晶パネルと、

前記メイン液晶パネル上に具備されていて、前記第 1 ゲート信号と前記第 1 データ信号とを出力し、前記第 2 ゲート信号と前記第 2 データ信号とを出力して、前記メイン液晶パネルと前記サブ液晶パネルとを駆動する駆動チップと、

前記第 1 表示領域に隣接した周辺領域に具備されていて前記駆動チップを前記第 2 ゲートライン群に電氣的に連結する第 1 連結ライン群と、

前記周辺領域で前記第 1 表示領域と前記第 1 連結ライン群との間に介在するダミーラインと、

を含むことを特徴とする表示装置。

【請求項 2】

前記駆動チップは、

外部からの映像信号及び制御信号に 응답して、第 1 ゲート制御信号と第 2 ゲート制御信号とデータ制御信号とを出力する制御部と、

前記第 1 ゲート制御信号に 응답して前記第 1 ゲート信号を出力するメインゲート駆動部と、

前記第 2 ゲート制御信号に 응답して前記第 2 ゲート信号を出力するサブゲート駆動部と、

前記データ制御信号に 응답して前記第 1 データ信号又は第 2 データ信号を出力するデータ駆動部と、

を含むことを特徴とする請求項 1 記載の表示装置。

【請求項 3】

前記メインゲート駆動部は、

前記第 1 ゲートライン群のうち半分の個数の第 1 ゲートラインに前記第 1 ゲート駆動信号を出力する第 1 ゲート駆動部と、

前記第 1 ゲートライン群のうち残りの半分の個数の第 1 ゲートラインに前記第 1 ゲート駆動信号を出力する第 2 ゲート駆動部と、

を含むことを特徴とする請求項 2 記載の表示装置。

【請求項 4】

前記第 1 ゲート駆動部及び第 2 ゲート駆動部は、前記駆動チップの両端部にそれぞれ具備されることを特徴とする請求項 3 記載の表示装置。

【請求項 5】

前記第 1 連結ライン群は、前記サブゲート駆動部と前記第 2 ゲートライン群とを電氣的に連結することを特徴とする請求項 3 記載の表示装置。

【請求項 6】

前記メイン液晶パネルと前記サブ液晶パネルとを電氣的に連結する延性回路基板を更に含むことを特徴とする請求項 1 記載の表示装置。

【請求項 7】

前記第 1 連結ライン群は、前記延性回路基板を通過して前記第 2 ゲートライン群と電氣的に連結されることを特徴とする請求項 6 記載の表示装置。

【請求項 8】

前記第 2 データ信号は、前記第 1 データライン群及び第 2 連結ライン群を通過して前記第 2 データライン群に提供されることを特徴とする請求項 6 記載の表示装置。

【請求項 9】

前記メイン表示パネルは、

上部基板と、

前記上部基板と向かい合う下部基板と、
前記上部基板と下部基板との間に介在された液晶層と、
を含むことを特徴とする請求項 1 記載の表示装置。

【請求項 10】

前記下部基板は、
前記第 1 ゲートライン群と第 1 連結ライン群とダミーラインとが具備された基板と、
前記基板上に形成された第 1 絶縁膜と、
前記第 1 絶縁膜上に形成された前記第 1 データライン群と、
前記第 1 データライン群上に形成された第 2 絶縁膜と、
前記第 2 絶縁膜上に形成された画素電極と、
を含むことを特徴とする請求項 9 記載の表示装置。

10

【請求項 11】

前記下部基板は、前記第 1 絶縁膜及び第 2 絶縁膜を挟んで前記画素電極と向かい合うストレージ電極ラインを更に含むことを特徴とする請求項 10 記載の表示装置。

【請求項 12】

前記ストレージ電極ラインは、前記ダミーラインから分岐されたことを特徴とする請求項 11 記載の表示装置。

【請求項 13】

前記上部基板は、前記液晶層を挟んで前記画素電極と向かい合う共通電極を含むことを特徴とする請求項 10 記載の表示装置。

20

【請求項 14】

前記下部基板は、共通電圧が提供される共通電圧ラインを更に含み、
前記共通電圧ラインは、導電スペーサを挟んで前記共通電極と電気的に接続し、
前記導電スペーサは、前記共通電圧ラインと前記共通電極との間に位置し、前記共通電圧を前記共通電極に提供することを特徴とする、請求項 13 記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は表示装置に関する。

【背景技術】

30

【0002】

携帯電話に適用される液晶表示装置には、画像を表示する液晶パネルが外部に露出されたフリップ型液晶表示装置と、液晶パネルと携帯電話とを操作するためのキー入力部がヒンジで連結されて液晶パネルとキー入力部が互いに対向するように結合するフォルダー型液晶表示装置とがある。

【0003】

さらにフォルダー型液晶表示装置は、液晶パネルの個数に応じて一般液晶表示装置とデュアル液晶表示装置とに分類される。デュアル液晶表示装置は、主画像を表示するメイン液晶パネル及び待機画像（例えば、時間、日付、受信感度等）を表示するサブ液晶パネルを有する。

40

【0004】

メイン液晶パネルは、キー入力部と対向するように結合しており外部に露出されず、サブ液晶パネルは、外部に露出されてユーザがメイン液晶パネルを確認しなくても待機情報を確認できるようにする。

【発明の開示】

【発明が解決しようとする課題】

【0005】

一般に、メイン液晶パネルは、メイン表示領域にデータラインとゲートラインとを具備し、メイン表示領域の周辺にデータ駆動チップとゲート駆動チップとを具備する。メイン液晶パネルのデータ駆動チップは、データラインにデータ信号を印加し、メイン液晶パネ

50

ルのゲート駆動チップはゲートラインにゲート信号を印加してメイン液晶パネルを駆動する。

【0006】

サブ液晶パネルは、サブ表示領域にデータラインとゲートラインとを具備し、サブ表示領域の周辺にデータ駆動チップとゲート駆動チップとを具備する。サブ液晶パネルのデータ駆動チップは、データラインにデータ信号を印加し、サブ液晶パネルのゲート駆動チップはゲートラインにゲート信号を印加してサブ液晶パネルを駆動する。

【0007】

このように、データ駆動チップとゲート駆動チップとを、メイン液晶用はメイン液晶パネルに、またサブ液晶用はサブ液晶パネルにそれぞれに実装すると、デュアル液晶表示装置の全体的なサイズが大きくなる他、デュアル液晶表示装置の製造工程の時間がかかり、工程上における不良発生率が増加して液晶表示装置の生産性及び歩留まりの低下を引き起こす。よって本発明の目的は、メインパネルとサブパネルを共に駆動することができる駆動チップを有し、かつ表示特性を向上させて生産性向上を図る液晶の表示装置を提供することにある。

【課題を解決するための手段】

【0008】

本発明の一特徴による液晶の表示装置は、メイン液晶パネルとサブ液晶パネルと駆動チップとを含む。前記メイン液晶パネルは、第1表示領域に第1ゲートライン群と第1データライン群を具備し、第1ゲート信号及び第1データ信号に応答して第1映像を表示し、前記サブ液晶パネルは、第2表示領域に第2ゲートライン群と第2データライン群を具備し、第2ゲート信号及び第2データ信号に応答して第2映像を表示する。前記駆動チップは、前記メインパネル上に具備されて前記第1ゲート信号と第1データ信号とを出力し、前記第2ゲート信号と第2データ信号を出力して、前記メイン液晶パネルとサブ液晶パネルとを駆動する。また、前記第1表示領域と周辺に形成された周辺領域には、第1連結ライン群が具備されて前記駆動チップを前記第2ゲートライン群に電氣的に連結させる。前記周辺領域において、前記第1表示領域と前記第1連結ライン群との間にはダミーラインが介在する。このダミーラインにより、前記連結ライン群と前記第1表示領域間の寄生キャパシタンス生成を抑制することができる。さらに、本発明ではメイン液晶パネルとサブ液晶パネルの両方を駆動させる駆動チップを有し、かつメイン液晶パネルとサブ液晶パネルと駆動チップとが電氣的に連結されている。これより、それぞれの液晶パネルに対応する駆動チップを製造することなく、1つの駆動チップを製造すればよく、従って製造時間の短縮、チップサイズの縮小化、さらにはローコスト化および不良発生率の割合低下による生産性の向上が実現できる。

【0009】

前記駆動チップは、外部からの映像信号及び制御信号に応答して、第1ゲート制御信号と第2ゲート制御信号とデータ制御信号とを出力する制御部と、前記第1ゲート制御信号に応答して前記第1ゲート信号を出力するメインゲート駆動部と、前記第2ゲート制御に
40 応答して前記第2ゲート信号を出力するサブゲート駆動部と、前記データ制御信号に
応答して前記第1データ信号又は第2データ信号を出力するデータ駆動部を含む。この駆動
チップとメイン液晶パネルとサブ液晶パネルとを電氣的に結合することにより、1つの駆動
チップにより、メイン液晶パネルおよびサブ液晶パネルの両方を駆動することができる。

【0010】

前記メインゲート駆動部は、前記第1ゲートライン群のうち半分の個数の前記第1ゲート駆動信号を出力する第1ゲート駆動部と、前記第1ゲートライン群のうち残りの半分の個数の前記第1ゲート駆動信号を出力する第2ゲート駆動部を含む。

【0011】

前記第1ゲート駆動部及び第2ゲート駆動部は、前記駆動チップの両端部にそれぞれ位置しており、また、前記第1連結ライン群は、前記サブゲート駆動部と前記第2ゲートライン群とを電氣的に連結していることを特徴とする。

10

20

30

40

50

【 0 0 1 2 】

前記メイン液晶パネルと前記サブ液晶パネルとを電氣的に連結する延性回路基板を含み、前記第 1 連結ライン群は前記延性回路基板を通過して前記第 2 ゲートライン群と電氣的に連結されている。また、前記第 2 データ信号は、前記第 1 データライン群および第 2 連結ライン群を通過して前記第 2 データライン群に提供される。

【 0 0 1 3 】

前記メイン液晶パネルは、下部基板と、前記下部基板と向かい合う上部基板と、前記下部基板と上部基板との間に介在された液晶層を含む。また、前記下部基板は、前記第 1 ゲートライン群と第 1 連結ライン群とダミーラインとが具備された基板と、前記基板上に形成された第 1 絶縁膜と、前記第 1 絶縁膜上に形成された前記第 1 データライン群と、前記第 1 データライン群上に形成された第 2 絶縁膜と、前記第 2 絶縁膜上に形成された画素電極を含む。

10

【 0 0 1 4 】

前記下部基板は、前記第 1 絶縁膜及び前記第 2 絶縁膜を挟んで前記画素電極と向かい合うストレージ電極ラインをさらに含み、前記ストレージ電極ラインは、前記ダミーラインから分岐されたことを特徴とする。

【 0 0 1 5 】

前記上部基板は、前記液晶層を挟んで前記画素電極と向かい合う共通電極を含む。前記下部基板は、共通電圧が提供される共通電圧ラインを更に含み、前記共通電圧ラインは、導電スペーサを挟んで前記共通電極と電氣的に接続し、前記導電スペーサは、前記共通電圧ラインと前記共通電極との間に位置し、前記共通電圧を前記共通電極に提供することを特徴とする。これらの方法により、寄生容量を低減させ、表示特性の向上が得られる。

20

【 0 0 1 6 】

このように本発明の表示装置は、メインパネルには、メインパネルに装着された駆動チップとサブパネルに具備されたゲートライン群を電氣的に連結する連結ライン群が具備され、連結ライン群とメインパネルの表示領域との間にはダミーラインが具備される。従って、メインパネルとサブパネルを共に駆動することができる駆動チップを有しながら、表示特性を向上させて、生産性を向上することができる。

【 発明の効果 】

【 0 0 1 7 】

本発明による液晶表示装置は、メイン液晶パネルとサブ液晶パネルとを共通の駆動チップによって制御する。また、表示領域と連結ライン群の間の寄生キャパシタンスの生成を阻止して表示特性を向上させ、高い生産性を実現する。

30

【 発明を実施するための最良の形態 】

【 0 0 1 8 】

以下、添付の図面を参照して、本発明の好ましい実施例をより詳細に説明する。

< デュアル液晶表示装置：装置全体 >

[構造と作用]

図 1 は、本発明の一実施例によるデュアル液晶表示装置の平面図である。

【 0 0 1 9 】

図 1 を参照すると、デュアル液晶表示装置 5 0 0 は、メイン映像を表示するメイン液晶パネル 1 0 0、サブ映像を表示するサブ液晶パネル 2 0 0、及び前記メイン液晶パネル 1 0 0 とサブ液晶パネル 2 0 0 とを駆動する駆動チップ 3 0 0 を含む。

40

【 0 0 2 0 】

前記メイン液晶パネル 1 0 0 は、メイン映像を表示する第 1 表示領域 D A 1、前記第 1 表示領域 D A 1 の周辺に形成された第 1 乃至第 4 周辺領域 P A 1、P A 2、P A 3、P A 4 で構成される。又、前記サブ液晶パネル 2 0 0 は、サブ映像を表示するための第 2 表示領域 D A 2 及び前記第 2 表示領域 D A 2 の周辺に形成された第 5 周辺領域 P A 5 及び第 6 周辺領域 P A 6 で構成される。

【 0 0 2 1 】

50

前記第1表示領域DA1内には、 n 個(n は2以上の正の整数)のゲートラインで構成された第1ゲートライン群($GL1-1 \sim GL1-n$)と、前記 n 個のゲートラインと直交する m 個(m は2以上の正の整数)のデータラインで構成された第1データライン群($DL1-1 \sim DL1-m$)とが具備される。

【0022】

ゲートライン($GL1-2$)とデータライン($DL1-1$)には、薄膜トランジスタ(Thin Film Transistor; 以下、TFT)111が連結される。前記TFT111のゲート電極はゲートライン($GL1-2$)と連結され、ソース電極はデータライン($DL1-1$)と連結され、ドレーン電極は液晶キャパシタC1c及びストレージキャパシタCstに連結される。

10

【0023】

前記液晶キャパシタC1cは、液晶層(図示せず)を挟んで向かい合う画素電極112と共通電極(図示せず)とで構成される。従って、前記液晶層には前記画素電極112と共通電極との間の電圧差がかかる。

【0024】

一方、前記ストレージキャパシタCstは、絶縁膜(図示せず)を挟んで向かい合う前記画素電極112とストレージ電極ラインSELとで構成される。前記ストレージキャパシタCstは、前記液晶キャパシタC1cと並列に連結されている。よって、前記TFT111より流れてきた電流が前記ストレージキャパシタCstと前記液晶キャパシタC1cとに分流するため、これらのキャパシタに電荷が溜まるまでには時間がかかる。つまり、前記ストレージキャパシタCstは、前記液晶キャパシタC1cの充電時間を長くさせる。

20

【0025】

前記第2表示領域DA2には、 i 個(i は2以上の正の整数)のゲートラインで構成された第2ゲートライン群($GL2-1 \sim GL2-i$)と、及び前記 i 個のゲートラインと直交する m 個のデータラインで構成される第2データライン群($DL2-1 \sim DL2-m$)とが具備される。前記第2表示領域DA2は、前記第1表示領域DA1と同じ構造を有するので、具体的な説明は省略する。ここで、 i は n よりは小さいか、もしくは同じ数である。

【0026】

前記メイン液晶パネル100のサイズは、前記サブ液晶パネル200のサイズより大きく、それに応じて前記第1表示領域DA1のサイズも前記第2表示領域DA2のサイズより大きい。又、前記第1表示領域DA1の解像度は、前記第2表示領域DA2の解像度より高い。

30

【0027】

図1では、前記第1データライン群($DL1-1 \sim DL1-m$)と前記第2データライン群($DL2-1 \sim DL2-m$)が、同じ個数のデータラインで構成されたことを図示したが、前記第2データライン群($DL2-1 \sim DL2-m$)は前記第1データライン群($DL1-1 \sim DL1-m$)より少ない個数のデータラインで構成することもできる。

【0028】

前記第1周辺領域PA1には、前記メイン液晶パネル100とサブ液晶パネル200を駆動するための前記駆動チップ300が実装される。前記駆動チップ300は、前記メイン液晶パネル100を駆動するための第1ゲート信号及び第1データ信号を出力し、前記サブ液晶パネル200を駆動するための第2ゲート信号及び第2データ信号を出力する。

40

【0029】

前記駆動チップ300は、第1端部乃至第4端部EP1、EP2、EP3、EP4を具備する。前記第1端部EP1は、前記メイン液晶パネル100のエッジに近接して配置され、前記第2端部EP2は、前記第1端部EP1と向かい合う。前記第3端部EP3は、前記第1端部EP1と前記第2端部EP2との間に配置され、前記第4端部EP4は前記第3端部EP3と向かい合う。

50

【0030】

前記第1端部EP1には外部から各種信号が提供される。前記第2端部EP2には前記第1データライン群(DL1-1~DL1-m)が接続されている。この前記第1データライン群(DL1-1~DL1-m)に前記第1データ信号又は第2データ信号を出力する。

【0031】

前記第3端部EP3には、前記第1ゲートライン群の半分(GL1-2、GL1-4、GL1-6、・・・、GL1-n)が接続されており、これらに印加される前記第1ゲート信号を出力する。また、前記第3端部EP3には、第1連結ライン群(CL1-1~CL1-i)が接続されており、これらに印加される前記第2ゲート信号を出力する。さらに、前記第3端部EP3は、前記ストレージ電極ラインSELが接続されており、これに印加される共通電圧Vcomを出力する。

10

【0032】

一方、前記第4端部EP4では、前記第1ゲートライン群のうち、第3端部EP3に接続されていない残りの半分(GL1-1、GL1-3、GL1-5、・・・、GL1-n-1)が接続されており、これらに印加される前記第1ゲート信号を出力する。

【0033】

前記メイン液晶パネル100と前記サブ液晶パネル200は、延性回路基板400によって電氣的に連結される。前記延性回路基板400の一端部は、前記メイン液晶パネル100の第4周辺領域PA4に付着され、前記一端部と対向している他端部は、前記サブ液晶パネル200の第5周辺領域PA5に付着される。

20

【0034】

前記第2周辺領域PA2、第4周辺領域PA4、及び前記延性回路基板400上には、前記駆動チップ300と前記第2ゲートライン群(GL2-1~GL2-i)とを電氣的に連結するための第1連結ライン群(CL1-1~CL1-i)が具備される。即ち、前記第1連結ライン群(CL1-1~CL1-i)は、前記駆動チップ300から前記第2周辺領域PA2上と前記周辺領域PA4上と前記延性回路基板400上とを通過して前記第2ゲートライン群(GL2-1~GL2-i)に連結している。従って、前記駆動チップ300から出力された前記第2ゲート信号は、前記第1連結ライン群(CL1-1~CL1-i)を通じて前記第2ゲートライン群(GL2-1~GL2-i)に提供される。

30

【0035】

前記第4周辺領域PA4及び前記延性回路基板400上には、前記メイン液晶パネル100の第1データライン群(DL1-1~DL1-m)と前記サブ液晶パネル200の第2データライン群(DL2-1~DL2-m)とを電氣的に連結するための第2連結ライン群(CL2-1~CL2-m)が具備される。従って、前記駆動チップ300から出力された前記第2データ信号は、前記第1データライン群(DL1-1~DL1-m)及び第2連結ライン群(CL2-1~CL2-m)を通じて前記第2データライン群(DL2-1~DL2-m)に提供される。

【0036】

このように前記メイン液晶パネル100と前記サブ液晶パネル200と前記駆動チップ300とを電氣的に連結されることにより、前記駆動チップ300が前記メイン液晶パネル100の第1周辺領域PA1に実装されても、前記サブ液晶パネル200を駆動させることができる。つまり、前記駆動チップ300は、前記メイン液晶パネル100の駆動部と前記サブ液晶パネル200の駆動部とを含んでおり、1つの駆動チップ300で前記メイン液晶パネル100及び前記サブ液晶パネルの両方を駆動することができる。従って、それぞれの液晶パネルに対応する駆動チップを製造することなく、1つの駆動チップ300を製造すればよい。これにより、製造時間の短縮、さらにはローコスト化および生産性の向上が実現できる。

40

【0037】

前記メイン液晶パネル100は第1角部C1と第2角部C2とを含む。そして、第1角

50

部 C 1 及び第 2 角部 C 2 には、第 1 コンタクト領域 C A 1 及び第 2 コンタクト領域 C A 2 がそれぞれ具備される。前記第 1 コンタクト領域 C A 1 には、第 1 共通電圧ライン（図示せず）が具備され、前記第 2 コンタクト領域 C A 2 には、第 2 共通電圧ライン（図示せず）が具備される。

【0038】

前記第 1 共通電圧ライン（図示せず）は、第 1 導電スペーサ（図示せず）を通じて前記共通電極と電氣的に連結される。前記第 1 共通電圧ラインは、前記メイン液晶パネル 100 の外部又は前記駆動チップ 300 から前記共通電圧 V c o m を印加することができる。

【0039】

前記第 2 共通電圧ラインは、第 2 導電スペーサ（図示せず）を通じて前記共通電極と電氣的に連結される。前記第 2 共通電圧ラインは、前記第 1 共通電圧ラインと前記共通電極とが電氣的に連結されなかった場合は、前記第 2 共通電圧ラインが前記共通電極に前記共通電圧 V c o m を提供する。即ち、前記第 2 共通電圧ラインは前記第 1 共通電圧ラインと前記共通電極が電氣的に結合されなかった場合のための補助ラインである。前記第 1 コンタクト領域 C A 1 及び第 2 コンタクト領域 C A 2 については、図 5 でより詳細に説明する。

【0040】

前記第 2 周辺領域 P A 2 及び第 4 周辺領域 P A 4 には、ダミーライン D M が更に具備される。前記ダミーライン D M は、前記第 1 連結ライン群（C L 1 - 1 ~ C L 1 - i）と前記第 1 表示領域 D A 1 との間に、前記第 1 連結ライン群（C L 1 - 1 ~ C L 1 - i）に沿うように介在されている。そして、前記ダミーライン D M は、前記第 2 周辺領域 P A 2 で前記ストレージ電極ライン S E L と電氣的に連結される。即ち、図 1 に示すように、前記ストレージ電極ライン S E L は、前記ダミーライン D M の途中から分岐されている。

【0041】

図 2 は図 1 に図示された A 部分の拡大図である。図 2 に示すように、前記第 2 周辺領域 P A 2 において前記第 1 連結ライン群（C L 1 - 1 ~ C L 1 - i）は、前記第 1 表示領域 D A 1 から第 1 距離 d 1 に離隔される。また、前記第 2 周辺領域 P A 2 と前記第 4 周辺領域 P A 4 とが重なり合っている前記第 1 角部 C 1 では、前記第 1 連結ライン群（C L 1 - 1 ~ C L 1 - i）と前記第 1 表示領域 D A 1 間は、前記第 1 距離 d 1 より短い第 2 距離 d 2 に離隔される。即ち、前記第 1 角部 C 1 に具備された前記第 1 コンタクト領域 C A 1 によって、前記第 1 連結ライン群（C L 1 - 1 ~ C L 1 - i）と前記第 1 表示領域 D A 1 との距離が近くなる。

【0042】

前記第 1 連結ライン群（C L 1 - 1 ~ C L 1 - i）と前記第 1 表示領域 D A 1 との距離が近くなると寄生キャパシタンスが増加する。前記ダミーライン D M を前記第 1 連結ライン群（C L 1 - 1 ~ C L 1 - i）と前記第 1 表示領域 D A 1 との間に配線することにより、寄生キャパシタンスは減少する。これについては、図 5 を参照して詳細に説明する。

< 駆動チップ：内部構成 >

[構成と作用]

次に、駆動チップの内部構成について図を用いて詳細に説明する。

【0043】

図 3 は、図 1 に図示された駆動チップの内部構成を具体的に示したブロック図である。図 3 を参照すると、駆動チップ 300 は、制御部 310 と、メモリ部 320 と、データ駆動部 330 と、メインゲート駆動部 340 と、サブゲート駆動部 350 とを含む。

【0044】

前記制御部 310 には、原始映像信号（O - D A T A）及び原始制御信号 O C S が提供される。ここで、前記原始映像信号（O - D A T A）は、R（R e d）、G（G r e e n）、B（B l u e）データを含み、前記原始制御信号 O C S は、垂直同期信号、水平同期信号、及びメインクロック等を含む。

【0045】

10

20

30

40

50

前記制御部 310 は、前記原始映像信号 (O - DATA) を前記メモリ部 320 に貯蔵する (WRITE - DATA)。以後、前記制御部 310 は、前記原始制御信号 OCS に応答して、必要に応じて前記メモリ部 320 から映像信号をライン単位で読み込む (READ - DATA)。

【0046】

以後、前記制御部 310 は、前記メモリ部 320 から読み込んだメイン映像信号 (M - DATA) 又はサブ映像信号 (S - DATA) を前記データ駆動部 330 に出力する。ここで、前記メイン映像信号 (M - DATA) は前記第 1 データ信号の 1 つに含まれており、前記サブ映像信号 (S - DATA) は前記第 2 データ信号の 1 つに含まれている。又、前記制御部 310 は、前記データ駆動部 330 の動作をコントロールするデータ制御信号である水平制御信号 HCS を、前記データ駆動部 330 に出力する。前記データ駆動部 330 から駆動チップ外部へは第 1 データライン群 (DL1 - 1 ~ DL1 - m) が配線されている。そして、前記データ駆動部 330 は、前記制御部 310 から受信した前記メイン映像信号 (M - DATA) を、必要に応じて前記第 1 データライン群 (DL1 - 1 ~ DL1 - m) へ出力する。また、前記データ駆動部 330 は、前記制御部 310 から受信した前記サブ映像信号 (S - DATA) を、必要に応じて前記第 1 データライン群 (DL1 - 1 ~ DL1 - m) と第 2 連結ライン群 (CL1 - 1 ~ CL1 - m) とを通して第 2 データライン群 (DL2 - 1 ~ DL2 - m) へ出力する。

【0047】

さらに前記制御部 310 は、第 1 ゲート制御信号である第 1 垂直制御信号 VCS1 を前記メインゲート駆動部 340 へ出力し、第 2 ゲート制御信号である第 2 垂直制御信号 VCS2 をサブゲート駆動部 350 へ出力する。

【0048】

前記メインゲート駆動部 340 は、前記第 1 ゲートライン群の半分 (GL1 - 1、GL1 - 3、GL1 - 5、・・・、GL1 - n - 1) に電氣的に連結された第 1 ゲート駆動部 341 と、前記第 1 ゲートライン群の残りの半分 (GL1 - 2、GL1 - 4、GL1 - 6、・・・、GL1 - n) に電氣的に連結された第 2 ゲート駆動部 342 とで構成される。即ち、第 1 ゲート駆動部 341 に連結された第 1 ゲートライン群の半分とは、n 個の第 1 ゲートラインのうちの奇数番目ゲートラインのことである。そして、第 2 ゲート駆動部 342 に連結された第 1 ゲートライン群の残りの半分とは、n 個のゲートラインのうちの偶数番目ゲートラインのことである。また、図 3 が示すように、前記第 1 ゲート駆動部 341 および前記第 2 ゲート駆動部 342 は前記駆動チップ 300 の両端部に位置している。

【0049】

前記第 1 ゲート駆動部 341 と第 2 ゲート駆動部 342 は、前記第 1 垂直制御信号 VCS1 に応答して、前記第 1 ゲートライン群 (GL1 - 1 ~ GL1 - n) に交互に第 1 ゲート信号を出力する。又、前記サブゲート駆動部 350 は、前記第 2 垂直制御信号 VCS2 に応答して第 2 ゲート信号を出力する。出力された前記第 2 ゲート信号は、前記第 1 連結ライン群 (CL1 - 1 ~ CL1 - i) を経由して、前記第 2 ゲートライン群 (GL2 - 1 ~ GL2 - i) に提供される。

【0050】

前記データ駆動部 330 は、前記制御部 310 から出力される前記水平制御信号 HCS に応答して、前記メイン映像信号 (M - DATA) 又はサブ映像信号 (S - DATA) を前記第 1 データライン群 (DL1 - 1 ~ DL1 - m) に出力する。とくに、前記サブ映像信号 (S - DATA) は、前記第 1 データライン群 (DL1 - 1 ~ DL1 - m) と第 2 連結ライン群 (CL2 - 1 ~ CL2 - m) とを経由して、前記第 2 データライン群 (DL2 - 1 ~ DL2 - m) に出力される。

【0051】

前記駆動チップ 300 は、共通電圧発生部 360 を更に含む。前記共通電圧発生部 360 は、外部から提供される駆動電圧 Vp を共通電圧 Vcom に変換する。そして、共通電圧 Vcom を、ストレージ電極ライン SEL へ提供する。又、前記共通電圧 Vcom は、

10

20

30

40

50

前記ストレージ電極ライン S E L を通じて前記ダミーライン D M にも提供される。

< 断面 >

[構造と作用]

図 4 は、第 1 表示領域 D A 1 を図 2 中の C - C ' で切断した断面図である。

【 0 0 5 2 】

図 4 を参照すると、メイン液晶パネル 1 0 0 は、アレー基板 1 1 0 (下部基板に相当) 、前記アレー基板 1 1 0 と向かい合うカラーフィルター基板 1 2 0 (上部基板に相当) 、及び前記アレー基板 1 1 0 とカラーフィルター基板 1 2 0 との間に介在された液晶層 1 3 0 で構成される。

【 0 0 5 3 】

前記アレー基板 1 1 0 は、第 1 表示領域 D A 1 に対応して、T F T 1 1 1 と、前記 T F T 1 1 1 を被覆する無機絶縁膜 1 1 3 と、前記アレー基板 1 1 0 の表面を均一に維持する有機絶縁膜 1 1 4 と、前記有機絶縁膜 1 1 4 上に形成された画素電極 1 1 2 とを具備する。

10

【 0 0 5 4 】

前記 T F T 1 1 1 は、ゲート電極 1 1 1 a とソース電極 1 1 1 b とドレーン電極 1 1 1 c とを含む。ここで、図 1 と図 4 に示すように、前記ゲート電極 1 1 1 a は対応するゲートライン (G L 1 - 2) と接続されている。そして、前記ソース電極 1 1 1 b は対応するデータラインと接続されている。ゲート絶縁膜 1 1 1 d (第 1 絶縁膜に相当) が前記ゲート電極 1 1 1 a と対応するゲートライン (G L 1 - 2) とを覆っており、これにより前記ゲート電極 1 1 1 a と対応するゲートライン (G L 1 - 2) は前記ソース電極 1 1 1 b 及びドレーン電極 1 1 1 c と絶縁状態にある。

20

【 0 0 5 5 】

前記ゲート絶縁膜 1 1 1 d 上には、アクティブパターン 1 1 1 e とオームコンタクトパターン 1 1 1 f とが形成される。そして、前記アクティブパターン 1 1 1 e と前記オームコンタクトパターン 1 1 1 f の上にはソース電極 1 1 1 b とドレーン電極 1 1 1 c とが形成される。これは、前記ゲート電極 1 1 1 a に電圧が印加されると、前記ソース電極 1 1 1 b から前記ドレーン電極 1 1 1 c に電流が流れるために、アクティブパターン 1 1 1 e 及びオームコンタクトパターン 1 1 1 f が形成される。

【 0 0 5 6 】

図 1 と図 4 に示すように、前記ゲート電極 1 1 1 a は対応するゲートライン (G L 1 - 2) から第 1 ゲート信号を受信する。前記ソース電極 1 1 1 b は対応するデータライン (D L 1 - 1) と接続されており、データライン (D L 1 - 1) から第 1 データ信号を受信する。前記第 1 ゲート信号に応答して前記 T F T 1 1 1 がオンすると、前記ソース電極 1 1 1 b の第 1 データ信号は前記ドレーン電極 1 1 1 c に出力される。

30

【 0 0 5 7 】

一方、前記 T F T 1 1 1 のそばには、ストレージ電極ライン S E L が前記ゲート電極 1 1 1 a と同時に形成される。前記ストレージ電極ライン S E L 上には、ゲート絶縁膜 1 1 1 d 、無機絶縁膜 1 1 3 及び有機絶縁膜 1 1 4 (第 2 絶縁膜に相当) 、画素電極 1 1 2 が積層される。図 4 において、前記ストレージ電極ライン S E L は、前記ゲート電極 1 1 1 a と同一層に形成され、同時にパターンニングされる。また前記ストレージ電極ライン S E L は、前記ソース電極 1 1 1 b 及びドレーン電極 1 1 1 c を形成する時に、同時に形成することもできる。

40

【 0 0 5 8 】

前記 T F T 1 1 1 及び前記ゲート絶縁膜 1 1 1 d 上には、前記 T F T 1 1 1 を保護するため、シリコン窒化膜 (S i N x) 又はシリコン酸化膜 (S i O x) からなる前記無機絶縁膜 1 1 3 が形成される。前記無機絶縁膜 1 1 3 には、前記 T F T 1 1 1 のドレーン電極 1 1 1 c を露出させる第 1 コンタクトホール 1 1 3 a を形成する。

【 0 0 5 9 】

前記無機絶縁膜 1 1 3 上には、アクリル系樹脂からなる前記有機絶縁膜 1 1 4 が形成

50

される。前記有機絶縁膜 114 は、下部膜の構造に関係なく前記アレー基板 110 の表面を均一に維持させる役割をする。また、前記ドレーン電極 111c を露出させるため、前記有機絶縁膜 114 には、前記第 1 コンタクトホール 113a が形成された位置に第 2 コンタクトホール 114a を形成する。

【0060】

前記有機絶縁膜 114 及び露出された前記ドレーン電極 111c 上には、前記画素電極 112 が形成される。前記画素電極 112 が前記ドレーン電極 111c と電氣的に接続されることにより、前記ドレーン電極 111c に出力された前記第 1 データ信号は、前記画素電極 112 に印加される。前記画素電極 112 は、透明性導電物質であるインジウムティンオキサイド (Indium Tin Oxide: 以下、ITO) 又はインジウムジンクオキサイド (Indium Zinc Oxide: 以下、IZO) からなる。 10

【0061】

前記カラーフィルター基板 120 は、カラーフィルター 121 と共通電極 122 とを含む。前記カラーフィルター 121 は、光により赤色で発現される R 色画素と、光により緑色で発現される G 色画素と、光により青色で発現される B 色画素とからなる。

【0062】

前記液晶層 130 の上には前記共通電極 122 が形成され、前記共通電極 122 の上には前記カラーフィルター 121 が形成される。ここで、前記共通電極 122 は液晶層を挟んで画素電極 112 と向かい合うように形成されている。前記共通電極 122 は、ITO または IZO のような透明性導電物質からなっている。 20

【0063】

前記液晶キャパシタ C1c は、液晶層 130 を挟んで向かい合う画素電極 112 と共通電極 122 とで構成される。従って、前記液晶層 130 には、前記画素電極 112 と共通電極 122 との間の電圧差がかかることになる。

【0064】

一方、前記ストレージキャパシタ Cst は、ゲート絶縁膜 111d と無機絶縁膜 113 と有機絶縁膜 114 とを挟んで向かい合う前記画素電極 112 及びストレージ電極ライン SEL で構成される。前記ストレージキャパシタ Cst は、前記液晶キャパシタ C1c と並列に連結されており、前記液晶キャパシタ C1c の充電時間を増加させる。

【0065】

図 5 は図 1 に図示された A 部分を図 2 中の B - B' で切断した断面図である。図 5 を参照すると、アレー基板 110 の第 4 周辺領域 PA4 には第 1 連結ライン群 (CL1 - 1 ~ CL1 - i) とダミーライン DM とが含まれる。前記第 1 連結ライン群 (CL1 - 1 ~ CL1 - i) と前記ダミーライン DM の上には、前記第 1 表示領域 DA1 から延長されたゲート絶縁膜 111d と、無機絶縁膜 113 と、及び有機絶縁膜 114 とが順次に積層される。前記第 1 表示領域 DA1 の範囲に対応して前記有機絶縁膜 114 上には、画素電極 112 が形成される。 30

【0066】

第 1 コンタクト領域 CA1 には、第 1 共通電圧ライン CVL が形成される。前記第 1 共通電圧ライン CVL は、ゲート電極 111a 又はソース電極 111b と同一層に形成されることが出来る。図 5 においては、前記第 1 共通電圧ライン CVL はソース電極 111b と同一層に形成されている。 40

【0067】

前記無機絶縁膜 113 及び前記有機絶縁膜 114 には、前記第 1 共通電圧ライン CVL を露出させるための第 3 コンタクトホール 113b と第 4 コンタクトホール 114b とが形成される。前記第 1 共通電圧ライン CVL を露出させるために、第 3 コンタクトホール 113b の位置に対応して、第 4 コンタクトホール 114b が形成される。前記第 3 コンタクトホール 113b 及び前記第 4 コンタクトホール 114b により露出された前記第 1 共通電圧ライン CVL と、カラーフィルター基板 120 中に形成されている共通電極 122 との間には、第 1 導電スペーサ 115 が介在する。 50

【0068】

前記第1導電スペーサ115は、前記第1共通電圧ラインC V Lと前記共通電極122とを電氣的に連結させている。よって前記第1共通電圧ラインC V Lに印加された共通電圧V c o mは、前記第1導電スペーサ115を経由して前記共通電極122に伝達される。

【0069】

以上、図5を参照して図1に図示された第1コンタクト領域C A 1のみを具体的に説明した。前記図1に図示された第2コンタクト領域C A 2は、前記第1コンタクト領域C A 1と同じ構造および作用を有するので、前記第2コンタクト領域C A 2についての具体的な説明は省略する。

10

【0070】

デュアル液晶表示装置500(図1に図示)は、サブ液晶パネル200(図1に図示)の第2表示領域D A 2(図1に図示)で映像を表示する場合、前記第1連結ライン群(C L 1 - 1 ~ C L 1 - i)には、前記第2ゲート信号が印加される。一方、前記第1連結ライン群(C L 1 - 1 ~ C L 1 - i)と前記第1表示領域D A 1との間に介在された前記ダミーラインD Mには、常に共通電圧V c o m(図1に図示)が印加される。

【0071】

従って、前記第1コンタクト領域C A 1により前記第1連結ライン群(C L 1 - 1 ~ C L 1 - i)と前記第1表示領域D A 1との距離が近い場合でも、前記ダミーラインD Mがあることによって、前記第1連結ライン群(C L 1 - 1 ~ C L 1 - i)に印加された前記第2ゲート信号を前記画素電極112が受信してしまい影響を及ぼされるという事態を少なくできる。すなわち、ダミーラインD Mには常に共通電圧V c o mが印加しているために、前記画素電極112と前記第1連結ライン群(C L 1 - 1 ~ C L 1 - i)の間には電圧差が生じない。結果、前記画素電極112;つまりはメイン液晶パネル100の表示領域D A 1と前記第1連結ライン群(C L 1 - 1 ~ C L 1 - i)の間には、寄生キャパシタンスが生じないため、寄生キャパシタンスが原因で引き起こされるクロストーク現象を根本的に防止することができる。

20

【0072】

また、このような寄生キャパシタンスはクロストーク現象の他、メイン液晶パネル100の光が漏れるという現象をも誘発する。しかしながら、上記に記述してきた本システムにより前記寄生キャパシタンス防止できるため、前記メイン液晶パネル100の表示特性を向上させることができる。

30

【0073】

以上、上述してきたような本発明により、メイン液晶パネル100の駆動と前記サブ液晶パネル200の駆動の両方を駆動チップ300が担う、いわゆる駆動システムの“1チップ化”ができ、これにより製造時間が短縮される。また、メイン液晶パネル100の表示領域D A 1と前記第1連結ライン群(C L 1 - 1 ~ C L 1 - i)間の寄生キャパシタンスの防止により、前記メイン液晶パネル100の表示領域D A 1と前記第1連結ライン群(C L 1 - 1 ~ C L 1 - i)間の距離の短縮化および表示特性の向上が可能である。さらには、これらによってチップサイズの縮小ができ、結果コストの削減、不良発生割合低下および生産性の向上につながる。

40

【0074】

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明に基づいて様々な変形及び均等な他の実施例が可能であると理解できる。従って、本発明の真の技術的保護範囲は添付された特許請求の範囲によって決めなければならない。

【図面の簡単な説明】

【0075】

【図1】一実施例によるデュアル液晶表示装置の平面図

【図2】図1に図示されたA部分の拡大図

50

【図 3】図 1 に図示された駆動チップの内部構成を具体的に示したブロック図

【図 4】図 2 中の第 1 表示領域を C - C' で切断した断面図

【図 5】図 1 に図示された A 部分を図 2 の B - B' で切断した断面図

【符号の説明】


【0076】

100	メイン液晶パネル	
110	アレー基板	
111	薄膜トランジスタ	
111a	ゲート電極	
111b	ソース電極	10
111c	ドレイン電極	
111d	ゲート絶縁膜	
111e	アクティブパターン	
111f	オームコンタクトパターン	
112	画素電極	
113	無機絶縁膜	
113a	第 1 コンタクトホール	
113b	第 3 コンタクトホール	
114	有機絶縁膜	
114a	第 2 コンタクトホール	20
114b	第 4 コンタクトホール	
115	第 1 導電スペーサ	
120	カラーフィルター基板	
121	カラーフィルター	
122	共通電極	
130	液晶層	
200	サブ液晶パネル	
300	駆動チップ	
310	制御部	
320	メモリ部	30
330	データ駆動部	
340	メインゲート駆動部	
341	第 1 ゲート駆動部	
342	第 2 ゲート駆動部	
350	サブゲート駆動部	
360	共通電圧発生部	
400	延性回路基板	
500	デュアル液晶表示装置	
C1	第 1 角部	
C2	第 2 角部	40
CA1	第 1 コンタクト領域	
CA2	第 2 コンタクト領域	
Clc	液晶キャパシタ	
Cst	ストレージキャパシタ	
CVL	第 1 共通電圧ライン	
d1	第 1 距離	
d2	第 2 距離	
DA1	第 1 表示領域	
DA2	第 2 表示領域	
DM	ダミーライン	50


E P 1 第 1 端 部
 E P 2 第 2 端 部
 E P 3 第 3 端 部
 E P 4 第 4 端 部
 P A 1 第 1 周 辺 領 域
 P A 2 第 2 周 辺 領 域
 P A 3 第 3 周 辺 領 域
 P A 4 第 4 周 辺 領 域
 P A 5 第 5 周 辺 領 域
 P A 6 第 6 周 辺 領 域
 S E L ストレージ電極ライン
 V c o m 共通電圧
 V p 駆動電圧

10

【 図 1 】



【 図 2 】



フロントページの続き

(51)Int.Cl.⁷

F I

テーマコード(参考)

G 0 9 F 9/40

G 0 9 F 9/40

3 0 3

5 G 4 3 5

G 0 9 G 3/20

G 0 9 G 3/20

6 2 1 M

G 0 9 G 3/36

G 0 9 G 3/20

6 2 2 A

G 0 9 G 3/20

6 2 3 A

G 0 9 G 3/20

6 8 0 D

G 0 9 G 3/20

6 8 0 G

G 0 9 G 3/36

F ターム(参考) 2H092 GA40 JA24 JB56 JB61 KB24 KB26 NA12 NA25 NA29 PA06

PA08

5C006 AC11 AF42 AF43 AF59 BB16 BC02 BC12 BC20 EB04 FA51

5C080 AA10 BB05 BB06 DD28 EE29 FF11 JJ02 JJ06

5C094 AA15 AA43 AA44 AA48 AA56 BA43 CA19 DA01 DA09 DB01

DB02 DB05 DB10 EA01 FA01 HA10

5G435 AA17 AA18 BB12 CC09 EE17 EE37 EE47 HH18 LL07

专利名称(译)	表示装置		
公开(公告)号	JP2005092218A	公开(公告)日	2005-04-07
申请号	JP2004270965	申请日	2004-09-17
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
[标]发明人	羅衡敦 尹榮男		
发明人	羅 衡 敦 尹 榮 男		
IPC分类号	G02F1/1347 G02F1/13 G02F1/133 G02F1/1345 G09F9/00 G09F9/30 G09F9/35 G09F9/40 G09G3/20 G09G3/36 G09G5/00 G09G5/14 H04Q7/32		
CPC分类号	G02F1/13452 G02F2001/133342 G06F3/1423 G09G3/3611 G09G3/3648 G09G2300/0426 G09G2310/0278		
FI分类号	G02F1/1347 G02F1/1345 G09F9/00.348.Z G09F9/30.330.Z G09F9/35 G09F9/40.303 G09G3/20.621.M G09G3/20.622.A G09G3/20.623.A G09G3/20.680.D G09G3/20.680.G G09G3/36 G09F9/30.330		
F-TERM分类号	2H089/HA33 2H089/QA12 2H089/TA03 2H089/TA05 2H089/TA07 2H089/TA09 2H089/TA12 2H092/GA40 2H092/JA24 2H092/JB56 2H092/JB61 2H092/KB24 2H092/KB26 2H092/NA12 2H092/NA25 2H092/NA29 2H092/PA06 2H092/PA08 5C006/AC11 5C006/AF42 5C006/AF43 5C006/AF59 5C006/BB16 5C006/BC02 5C006/BC12 5C006/BC20 5C006/EB04 5C006/FA51 5C080/AA10 5C080/BB05 5C080/BB06 5C080/DD28 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ06 5C094/AA15 5C094/AA43 5C094/AA44 5C094/AA48 5C094/AA56 5C094/BA43 5C094/CA19 5C094/DA01 5C094/DA09 5C094/DB01 5C094/DB02 5C094/DB05 5C094/DB10 5C094/EA01 5C094/FA01 5C094/HA10 5G435/AA17 5G435/AA18 5G435/BB12 5G435/CC09 5G435/EE17 5G435/EE37 5G435/EE47 5G435/HH18 5G435/LL07 2H189/AA37 2H189/AA56 2H189/BA08 2H189/CA32 2H189/HA12 2H189/LA06 2H189/LA08 2H189/NA09 2H189/NA11		
优先权	1020030064562 2003-09-17 KR		
外部链接	Espacenet		

摘要(译)

解决的问题：提供一种具有驱动芯片的显示装置，该驱动芯片能够驱动主液晶面板和副液晶面板两者并改善显示特性。在液晶显示装置中，主液晶面板在第一显示区域中包括第一栅极线组和第一数据线组以显示第一图像。子液晶面板在第二显示区域中包括第二栅极线组和第二数据线组以显示第二图像。驱动芯片设置在主液晶面板上，以一起驱动主液晶面板和副液晶面板。在与第一显示区域相邻的外围区域中提供第一连接线组，并且第一连接线组将驱动芯片和第二栅极线组电连接。在第一显示区域和第一连接线组之间形成伪线。[选型图]图1

