

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-170656

(P2004-170656A)

(43) 公開日 平成16年6月17日(2004.6.17)

(51) Int.Cl.⁷

G02F 1/1345

G02F 1/1368

H01L 21/336

H01L 29/786

F I

G02F 1/1345

G02F 1/1368

H01L 29/78 619B

H01L 29/78 616A

H01L 29/78 612Z

テーマコード (参考)

2H092

5F110

審査請求 未請求 請求項の数 13 O L (全 20 頁)

(21) 出願番号 特願2002-335974 (P2002-335974)

(22) 出願日 平成14年11月20日 (2002.11.20)

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(74) 代理人 100077931

弁理士 前田 弘

(74) 代理人 100094134

弁理士 小山 廣毅

(74) 代理人 100113262

弁理士 竹内 祐二

(74) 代理人 100115510

弁理士 手島 勝

(72) 発明者 宮本 忠芳

大阪府大阪市阿倍野区長池町22番22号

シャープ株式会社内

最終頁に続く


(54) 【発明の名称】 液晶表示装置及びその製造方法

(57) 【要約】

【課題】液晶表示装置において、アクティブマトリクス基板に配置される半導体膜へ照射される光を効果的に遮蔽する。

【解決手段】アクティブマトリクス基板と対向基板を備え、両基板間に液晶層を有する液晶表示装置であって、アクティブマトリクス基板上には、半導体膜104が配置され、透明基板101の下方から半導体膜104に入射される光を遮蔽する下部遮光膜102と、側方から半導体膜104のチャンネル領域に入射される光を遮蔽する側方遮光膜113と、透明基板の上方から半導体膜104のチャンネル領域に入射される光を遮蔽する中間遮光膜108と、ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜112とを備える。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

透明基板上にマトリクス状に薄膜トランジスタを配置したアクティブマトリクス基板と対向基板を備え、両基板間に液晶層を有する液晶表示装置において、
アクティブマトリクス基板上には、
ソース領域、チャンネル領域及びドレイン領域を備えた半導体膜が上記透明基板上に絶縁層を介して配置され、
透明基板の下方から半導体膜に入射される光を遮蔽する下部遮光膜が、半導体膜と透明基板との間に配置され、
半導体膜の上方からチャンネル領域に入射される光を遮蔽する中間遮光膜がチャンネル領域の直上に層間絶縁膜を介してに配置され、
上記半導体膜のソース領域及びドレイン領域にそれぞれソース電極及びドレイン電極が接続され、該ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜がソース電極及びドレイン電極の上方に配置されていることを特徴とする液晶表示装置。

【請求項 2】

透明基板上にマトリクス状に薄膜トランジスタを配置したアクティブマトリクス基板と対向基板を備え、両基板間に液晶層を有する液晶表示装置において、
アクティブマトリクス基板上には、
ソース領域、チャンネル領域及びドレイン領域を備えた半導体膜が上記透明基板上に絶縁層を介して配置され、
透明基板の下方から半導体膜に入射される光を遮蔽する下部遮光膜が、半導体膜と透明基板との間に配置され、
上記半導体膜の上面を被覆する層間絶縁膜には、半導体膜のチャンネル領域の外周形状に対応したトレンチ溝が掘設されており、
側方からチャンネル領域に入射される光を遮蔽する側方遮光膜が、上記トレンチ溝を埋めるように配置され、
透明基板の上方からチャンネル領域に入射される光を遮蔽する中間遮光膜がチャンネル領域の直上に層間絶縁膜を介して配置され、
上記半導体膜のソース領域及びドレイン領域にそれぞれソース電極及びドレイン電極が接続され、該ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜がソース電極及びドレイン電極の上方に配置されていることを特徴とする液晶表示装置。

【請求項 3】

請求項 1 又は 2 に記載の液晶表示装置において、
上記半導体膜のソース領域とチャンネル領域との間、並びにドレイン領域とチャンネル領域との間には、ライトリードードレイン領域が形成されており、
該ライトリードードレイン領域は、上記中間遮光膜の外周形状に規定される領域内に配置されていることを特徴とする液晶表示装置。

【請求項 4】

請求項 1 に記載の液晶表示装置において、
上記中間遮光膜は、ポリシリコン薄膜により形成されていることを特徴とする液晶表示装置。

【請求項 5】

請求項 2 に記載の液晶表示装置において、
上記側方遮光膜及び中間遮光膜は、ポリシリコン薄膜により形成されていることを特徴とする液晶表示装置。

【請求項 6】

請求項 5 に記載の液晶表示装置において、
上記トレンチ溝の一部は、上記下部遮光膜に達する深さに掘設されており、
該トレンチ溝を埋めるように配置された側方遮光膜により、中間遮光膜と下部遮光膜とが電氣的に接続されていることを特徴とする液晶表示装置。

【請求項 7】

請求項 4、5 又は 6 のいずれか 1 項に記載された液晶表示装置において、下部遮光膜及び中間遮光膜の電位が外部電圧の電位に固定されていることを特徴とする液晶表示装置。

【請求項 8】

請求項 5 又は 6 に記載の液晶表示装置において、下部遮光膜、中間遮光膜及び側方遮光膜の電位が外部電圧の電位に固定されていることを特徴とする液晶表示装置。

【請求項 9】

請求項 7 又は 8 に記載の液晶表示装置において、10
上記外部電圧の電位がコモン電圧の電位であることを特徴とする液晶表示装置。

【請求項 10】

請求項 4 又は 5 に記載の液晶表示装置において、
中間遮光膜は、マトリクス状に配置された画素電極間に引き回されて上記外部電圧に接続されたことを特徴とする液晶表示装置。

【請求項 11】

透明基板上に下部遮光膜、絶縁膜、半導体膜を順次積層形成する工程と、
半導体膜に不純物を注入して、ソース領域、ドレイン領域及びチャネル領域を形成する工程と、
半導体膜を被覆するゲート絶縁膜を形成する工程と、20
ゲート電極を形成する工程と、
ゲート電極及びゲート絶縁膜を被覆する層間絶縁膜を形成する工程と、
層間絶縁膜の上面に半導体膜のチャネル領域を遮蔽する中間遮光膜を形成する工程と、
中間遮光膜を被覆する層間絶縁膜を形成する工程と、
該層間絶縁膜に半導体膜のチャネル領域の外周形状に対応したトレンチ溝を掘設する工程と、
該トレンチ溝を埋めるように側方遮光膜を形成する工程と、
上記半導体膜のソース領域及びドレイン領域にそれぞれ接続されるソース電極及びドレイン電極を形成する工程と、
ソース電極及びドレイン電極を被覆するパッシベーション膜を形成する工程と、30
パッシベーション膜の上面にソース電極及びドレイン電極の外周形状に対応した外周形状を有する上部遮光膜を形成する工程とを備えたことを特徴とする液晶表示装置の製造方法。

【請求項 12】

請求項 11 に記載の液晶表示装置の製造方法において、
半導体膜に不純物を注入して、ソース領域、ドレイン領域、チャネル領域及びライトリードドレイン領域を形成する工程を備えたことを特徴とする液晶表示装置の製造方法。

【請求項 13】

請求項 11 又は 12 に記載の液晶表示装置の製造方法において、
上記下部遮光膜を形成する工程において、下部遮光膜は、タングステン、タンタル、チタン、モリブデン、クロム、又はニッケルのうちいずれか 1 種類の金属膜とポリシリコンを組み合わせて形成されるとともに、
上記他の各工程におけるプロセス最高温度が 900 以上、1200 以下であることを特徴とする液晶表示装置の製造方法。40

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、アクティブマトリクス基板を一方の電極基板として用いた液晶表示装置及びその製造方法に関し、半導体膜に照射される光の遮光性に優れた液晶表示装置及びその製造方法に関する。

【 0 0 0 2 】

【 従来 の 技 術 】

近年、液晶表示装置はアクティブマトリクス型の電極基板を用いたものが主流になっている。アクティブマトリクス型の液晶表示装置は、マトリクス状に配置した複数の画素を有するアクティブマトリクス基板と、このアクティブマトリクス基板に対向して配置された対向基板とを有している。この両基板の間には、表示媒体である液晶が充填されて液晶層が形成されている。

【 0 0 0 3 】

アクティブマトリクス基板は、画像表示の一単位となる画素ごとに、マトリクス状に配置された画素電極を有しており、各画素電極は、それぞれの画素電極に対応して配置されたスイッチング素子に接続されている。一方、液晶層を挟んでアクティブマトリクス基板に対応して配置された対向基板には、対向電極が形成されている。

10

【 0 0 0 4 】

このような構成を有するアクティブマトリクス型の液晶表示装置を用いて画像を表示する場合、アクティブマトリクス基板に形成された各画素電極に接続されたスイッチング素子のオン・オフを制御して、表示信号となる表示電圧を各画素電極に印加することで画像を表示する。

【 0 0 0 5 】

即ち、スイッチング素子がオン状態となって画素電極に画素電圧が印加されると、画素電極と対向電極との間で所定の電位差が形成される。これにより、両電極間に存在する液晶層の液晶は、その配向状態が変化し、各画素の液晶層を透過する光量が変化する。液晶表示装置は、このように液晶を透過する光量を、スイッチング素子のオン・オフ及び表示電圧の調整によって各画素ごとに制御することによって、画面全体に画素表示を行うものである。

20

【 0 0 0 6 】

画素電極をオン状態、オフ状態に切り替えるスイッチング素子としては、薄膜トランジスタ（以下、「TFT」(Thin Film Transistor)という。)やダイオード等の非線形素子が用いられている。

【 0 0 0 7 】

しかし、上記のアクティブマトリクス型の液晶表示装置は、TFTに用いられる半導体膜に光が照射されることにより、スイッチング特性が低下するという問題点がある。半導体膜において光吸収が起こった場合、半導体には電子が励起されるとともに荷電子帯には正孔が励起されることにより、電子 - 正孔対が生成されて光電効果が起こることが一般的に知られている。このため、半導体膜に光が照射されると、電子 - 正孔対に起因した光電流が半導体膜に発生し、TFTのオフ時のリーク電流が増大する。その結果、上記リーク電流に起因するクロストークの発生、コントラストの低下等によって、画像品質が低下するという問題点がある。

30

【 0 0 0 8 】

特に液晶表示装置が透過型のプロジェクション表示装置に用いられる場合には、小型に構成された液晶表示装置を用いて画像を拡大投影するために、非常に強い光が液晶表示装置に照射される。そのため、液晶表示装置の内外の各部を反射する反射光の光量が大きくなり、TFTに直接入射する光だけを遮光し得る遮光膜を設けても、各部を反射する反射光がTFTに入射するおそれがある。TFTに反射光が入射してしまうとTFTの半導体膜にオフリーク電流が生じ、その結果、クロストークの発生、コントラスト低下などによって、表示品質が著しく低下するおそれがある。

40

【 0 0 0 9 】

従来よりTFTに直接入射する入射光、及び液晶表示装置内外の各部で反射された反射光の半導体膜への入射を防止する構成を有する液晶表示装置も開示されている（例えば、特許文献1参照。）。

【 0 0 1 0 】

50

図１２には、この公報に記載された液晶表示装置のアクティブマトリクス基板に使用される半導体装置の概略構成を説明する断面図を示している。

【００１１】

上記公報に記載された半導体装置は、ガラス基板３０１上に形成されている。ガラス基板３０１上には、下地絶縁膜３０２が形成されており、その後、ガラス基板３０１の下方から照射される光を遮光する裏面遮光膜３０３が所定形状に形成されている。この裏面遮光膜３０３が形成されたガラス基板３０１上には、第１層間膜３０４が形成されている。

【００１２】

第１層間膜３０４上には、裏面遮光膜３０３が形成された位置に対応して、ＴＦＴの活性層が形成される島状のポリシリコン薄膜３０５が形成されている。

10

【００１３】

ＴＦＴとなるポリシリコン薄膜３０５が形成された第１層間膜３０４上には、薄膜のゲート絶縁膜３０６及び第１層間膜３０４にダミーコンタクトホール３０７が形成されている。このゲート絶縁膜３０６上には、ポリシリコン薄膜３０５に対応してゲート線（図示なし）が形成されている。上記ダミーコンタクトホール３０７は、上記ゲート線と同じ材料で充填され側壁遮光の役割を果たす。

【００１４】

ゲート絶縁膜３０６上には、ポリシリコン薄膜３０５が形成された部分において厚くなるように第２層間膜３０９が厚膜に形成されている。更にデータ線３１０を形成し、その後、順次第３層間膜３１１、ブラックマトリクス３１２を形成していく。

20

【００１５】

図１２に示す半導体装置では、ＴＦＴとなるポリシリコン薄膜３０５の下方及び側方に、それぞれ、裏面遮光膜３０３及びダミーコンタクトホール３０７が設けられており、ＴＦＴに向けて入射される入射光、及び下方からの反射光が遮光されている。

【００１６】

【特許文献１】

特開２０００－３５６７８７号公報

【００１７】

【発明が解決しようとする課題】

しかし、このようにブラックマトリクス３１２が設けられた半導体装置では、ブラックマトリクス３１２とデータ線３１０との相対的位置関係が重要である。例えば、アライメント精度によって位置ずれが生じてデータ線３１０の線幅よりもブラックマトリクス３１２幅のほうが広くなる場合に、ブラックマトリクス３１２の端部で回折されてポリシリコン薄膜３０５のチャネル領域に達する光の強度が増大するおそれがある。

30

【００１８】

従って、上記従来の液晶表示装置では、ＴＦＴの斜め上方からの入射光に対する遮光が第２層間膜上に形成されたデータ線３１０のみとなる。そのため、液晶表示装置内外において反射して半導体膜に入射する光や、ブラックマトリクス３１２及び裏面遮光膜３０３の端部で回折して入射される光を十分に遮光できないという問題がある。

【００１９】

40

また、ブラックマトリクス３１２及び裏面遮光膜３０３の幅を広げれば、上下方向から直接照射される光を遮光する効果を高めることができるが、その代償として、各遮光膜の幅が広がることにより、画素の開口率が低下するという問題がある。

【００２０】

本発明は、上記問題を解決するためになされたものであり、開口率を低下させることなく、各方向からＴＦＴの半導体膜へ入射する光を効果的に遮蔽し、ＴＦＴの特性劣化を防止することができる液晶表示装置及びその製造方法を提供することを目的とする。

【００２１】

【課題を解決するための手段】

請求項１に係る発明は、透明基板上にマトリクス状に薄膜トランジスタを配置したアクテ

50

ィブマトリクス基板と対向基板を備え、両基板間に液晶層を有する液晶表示装置において、アクティブマトリクス基板には、ソース領域、チャンネル領域及びドレイン領域を備えた半導体膜が上記透明基板上に絶縁層を介して配置され、透明基板の下方から半導体膜に入射される光を遮蔽する下部遮光膜が、半導体膜と透明基板との間に配置され、半導体膜の上方からチャンネル領域に入射される光を遮蔽する中間遮光膜がチャンネル領域の直上に層間絶縁膜を介してに配置され、上記半導体膜のソース領域及びドレイン領域にそれぞれソース電極及びドレイン電極が接続され、該ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜がソース電極及びドレイン電極の上方に配置されていることを特徴とする。

【0022】

10

本発明において液晶表示装置は、TFT駆動方式を採用する。スイッチング素子となるTFTは、ソース領域、チャンネル領域及びドレイン領域を備えた半導体膜とソース電極、ドレイン電極及びゲート電極を備える。

【0023】

上記下部遮光膜は、TFTが形成される透明基板上であって、該透明基板と半導体膜との間に配置されていることから、主にアクティブマトリクス基板の下方からTFTへ向かって照射される光を遮蔽する。

【0024】

上記上部遮光膜は、半導体膜に接続されて形成される上記ソース電極とドレイン電極の上方に配置されていることから、主に上方からTFTに向かって照射される光や対向基板内の部材によって反射されてTFTに照射される反射光を遮蔽する。また、上部遮光膜は、TFT上に形成されるソース電極及びドレイン電極の外周形状に対応して形成されているため、画素の開口率の低下を最小限に抑える。

20

【0025】

更に、上記中間遮光膜は、上記TFTを構成する半導体膜のチャンネル領域の直上に形成されている。そのため、中間遮光膜は、上記下部遮光膜や上部遮光膜で遮光されずに半導体膜に向かって入ってくる光を効果的に遮蔽することができる。

【0026】

本発明において該中間遮光膜は、上記半導体膜と絶縁されている。また、中間遮光膜は、半導体膜の直上に配置されるが、中間遮光膜と半導体膜との間にゲート電極を配置することも可能である。この場合、ゲート電極は、中間遮光膜及び半導体膜のいずれとも絶縁層によって絶縁されている。

30

【0027】

請求項2に係る発明は、透明基板上にマトリクス状に薄膜トランジスタを配置したアクティブマトリクス基板と対向基板を備え、両基板間に液晶層を有する液晶表示装置において、アクティブマトリクス基板には、ソース領域、チャンネル領域及びドレイン領域を備えた半導体膜が上記透明基板上に絶縁層を介して配置され、透明基板の下方から半導体膜に入射される光を遮蔽する下部遮光膜が、半導体膜と透明基板との間に配置され、上記半導体膜の上面を被覆する層間絶縁膜には、半導体膜のチャンネル領域の外周形状に対応したトレンチ溝が掘設されており、側方からチャンネル領域に入射される光を遮蔽する側方遮光膜が、上記トレンチ溝を埋めるように配置され、透明基板の上方からチャンネル領域に入射される光を遮蔽する中間遮光膜がチャンネル領域の直上に配置され、上記半導体膜のソース領域及びドレイン領域にそれぞれソース電極及びドレイン電極が接続され、該ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜がソース電極及びドレイン電極の上方に配置されていることを特徴とする。

40

【0028】

本発明において液晶表示装置は、TFT駆動方式を採用する。スイッチング素子となるTFTは、ソース領域、チャンネル領域及びドレイン領域を備えた半導体膜とソース電極、ドレイン電極及びゲート電極を備える。

【0029】

50

上記下部遮光膜は、ＴＦＴが形成される透明基板上であって、該透明基板と半導体膜との間に配置されていることから、主にアクティブマトリクス基板の下方からＴＦＴへ向かって照射される照射光を遮蔽する。上記上部遮光膜は、半導体膜に接続されて形成される上記ソース電極とドレイン電極の上方に配置されていることから、主に上方からＴＦＴに向かって照射される照射光や対向基板内の部材によって反射されてＴＦＴに照射される反射光を遮蔽する。

【００３０】

本発明において、上記半導体膜の上面を被覆する層間絶縁膜に掘設されるトレンチ溝は、半導体膜に達しない深さに設けられている。そのため、トレンチ溝に配置される側方遮光膜は、半導体膜から絶縁されている。また、トレンチ溝は、半導体膜のチャネル領域の外周形状に対応して形成されているため、ＴＦＴを上から見た場合、チャネル領域がトレンチ溝で区画される領域からはみ出ることはない。

10

【００３１】

本発明において、中間遮光膜は、チャネル領域の直上に配置され、上記側方遮光膜とともに上方からチャネル領域を覆い隠すように配置される。そのため、下部遮光膜や上部遮光膜で遮蔽されずに入射した光は、側方遮光膜と中間遮光膜により完全に遮蔽される。

【００３２】

また、中間遮光膜は半導体膜の直上に配置されるが、中間遮光膜と半導体膜との間にゲート電極を配置することも可能である。この場合、ゲート電極は、中間遮光膜及び半導体膜のいずれとも絶縁層によって絶縁されている。また、ゲート電極又はゲート電極に接続されたゲート配線が側方遮光膜と交錯する場合、ゲート配線等が上記側方遮光膜と接しないように、側方遮光膜の一部に切欠部を形成することも可能である。

20

【００３３】

請求項３に係る発明は、請求項１又は２に記載の液晶表示装置において、上記半導体膜のソース領域とチャネル領域との間、並びにドレイン領域とチャネル領域の間には、ライトリードードレイン領域が形成されており、該ライトリードードレイン領域は、上記中間遮光膜の外周形状に規定される領域内に配置されていることを特徴とする。

【００３４】

上記ライトリードードレイン領域（以下、「ＬＤＤ領域」という。）とは、上記半導体膜の一部に所定量の不純物をドーピングすることにより形成される領域をいい、ソース領域とチャネル領域の間とドレイン領域とチャネル領域の間に形成される。該ＬＤＤ領域は、ドレイン領域にかかる逆バイアス電界をチャネル領域とＬＤＤ領域の界面部と、ＬＤＤ領域とドレイン領域の界面部に分散させることでリーク電流を低減させる働きを有する。

30

【００３５】

しかし、ＬＤＤ領域も上記チャネル領域と同様に、光が照射されることにより光電流が発生し、ＬＤＤ領域によるリーク電流の低減効果が阻害される。

【００３６】

本発明において、ソース領域とチャネル領域間、並びにドレイン領域とチャネル領域の間にＬＤＤ領域が形成されている。従って、チャネル領域がＬＤＤ領域により挟まれた形で配置されている。このＬＤＤ領域が上記中間遮光膜の外周形状に規定される領域内に配置されていることにより、上記チャネル領域とＬＤＤ領域は、中間遮光膜あるいは中間遮光膜と側方遮光膜によって遮蔽される。

40

【００３７】

請求項４に係る発明は、請求項１に記載の液晶表示装置において、上記中間遮光膜は、ポリシリコン薄膜により形成されていることを特徴とする。

【００３８】

本発明において、ポリシリコン薄膜は加工性がよいことから、上記中間遮光膜を精密に形成することができる。また、ポリシリコン薄膜は耐熱性にも優れることから、本発明に係る液晶表示装置は、透過型プロジェクション表示装置など大光量に曝される環境で使用することも可能である。

50

【 0 0 3 9 】

請求項 5 に係る発明は、請求項 2 に記載の液晶表示装置において、上記側方遮光膜及び中間遮光膜は、ポリシリコン薄膜により形成されていることを特徴とする。

【 0 0 4 0 】

本発明においてポリシリコン薄膜は加工性がよいことから、上記側方遮光膜及び中間遮光膜を精密に形成することができる。また、ポリシリコン膜は耐熱性にも優れることから、本発明に係る液晶表示装置は、透過型プロジェクション表示装置など大光量に曝される環境で使用することも可能である。

【 0 0 4 1 】

請求項 6 に係る発明は、請求項 5 に記載の液晶表示装置において、上記トレンチ溝の一部は、上記下部遮光膜に達する深さに掘設されており、該トレンチ溝を埋めるように配置された側方遮光膜により、中間遮光膜と下部遮光膜とが電氣的に接続されていることを特徴とする。 10

【 0 0 4 2 】

本発明において、中間遮光膜と側方遮光膜はポリシリコン膜により形成されている。また、下部遮光膜は、金属薄膜とポリシリコンを組み合わせた材料が用いられている。従って、上記側方遮光膜により中間遮光膜と下部遮光膜が電氣的に接続されることにより、それら 3 つの遮光膜は互いに電氣的に導通状態となって等電位に保たれる。

【 0 0 4 3 】

請求項 7 に係る発明は、請求項 4、5 又は 6 のいずれか 1 項に記載された液晶表示装置において、下部遮光膜及び中間遮光膜の電位が外部電圧の電位に固定されていることを特徴とする。 20

【 0 0 4 4 】

本発明において、下部遮光膜と中間遮光膜はともに外部電圧の電位に固定されているため、製造上のばらつきにより、各画素間で各遮光膜と半導体膜との間隔が異なる場合であっても、各画素に設置された下部遮光膜及び中間遮光膜はすべて等電位に保たれる。

【 0 0 4 5 】

これにより、上記中間遮光膜は、半導体膜の直上に形成されている場合であっても、スイッチング素子である半導体装置のオン・オフ制御に悪影響を及ぼさない。

【 0 0 4 6 】

請求項 8 に係る発明は、請求項 5 又は 6 に記載の液晶表示装置において、下部遮光膜、中間遮光膜及び側方遮光膜の電位が外部電圧の電位に固定されていることを特徴とする。 30

【 0 0 4 7 】

本発明において、下部遮光膜と中間遮光膜とは、側方遮光膜により電氣的に導通されている。また、下部遮光膜、中間遮光膜及び側方遮光膜は、すべて外部電圧の電位に固定されているため、製造上のばらつきにより、画素間で各遮光膜と半導体膜との間隔が異なる場合であっても、各画素に設置された下部遮光膜、中間遮光膜及び側方遮光膜はすべて等電位に保たれる。

【 0 0 4 8 】

これにより、上記中間遮光膜及び側方遮光膜は、半導体膜を囲い込むように形成されている場合であっても、スイッチング素子である半導体装置のオン・オフ制御に悪影響を及ぼさない。 40

【 0 0 4 9 】

請求項 9 に係る発明は、請求項 7 又は 8 に記載の液晶表示装置において、上記外部電圧の電位がコモン電圧の電位であることを特徴とする。

【 0 0 5 0 】

中間遮光膜の電圧が、特に、low 電圧にある場合には、ゲート電極とオーバーラップしている中間遮光膜の電位の影響により、ゲート電極に印加される電圧が不十分となる。この影響により画素のオン不良が生じて、これに伴う画素欠陥が増大する。一方、中間遮光膜の電圧が、high 電圧にある場合には、中間遮光膜と接続している下部遮光膜の電位 50

が半導体膜に影響を及ぼし、画素のオフ不良が生じる。

【0051】

本発明において、上記下部遮光膜、中間遮光膜、及び側方遮光膜はすべてコモン電圧に固定されている。これにより、上記半導体膜と中間遮光膜との間にゲート電極が配置された場合であっても、各遮光膜、特に中間遮光膜はゲート電圧に悪影響を及ぼさない。

【0052】

請求項10に係る発明は、請求項4又は5に記載の液晶表示装置において、中間遮光膜は、マトリクス状に配置された画素電極間に引き回されて上記外部電圧に接続されたことを特徴とする。

【0053】

本発明において、中間遮光膜は、ゲート線及びソース線に沿ってマトリクス状に配置された画素電極間に引き回されて接続されている。そのため、例えば、ゲート線に沿って引き回した場合に比較して、中間遮光膜の電位がゲート信号に及ぼす影響を小さくすることができる。これにより、中間遮光膜の電位の影響を受けて、データ信号の各画素への到達が遅延することを防止することができる。

【0054】

請求項11に係る発明は、透明基板上に下部遮光膜、絶縁膜、半導体膜を順次積層形成する工程と、半導体膜に不純物を注入して、ソース領域、ドレイン領域及びチャネル領域を形成する工程と、半導体膜を被覆するゲート絶縁膜を形成する工程と、ゲート電極を形成する工程と、ゲート電極及びゲート絶縁膜を被覆する層間絶縁膜を形成する工程と、層間絶縁膜の上面に半導体膜のチャネル領域を遮蔽する中間遮光膜を形成する工程と、中間遮光膜を被覆する層間絶縁膜を形成する工程と、該層間絶縁膜に半導体膜のチャネル領域の外周形状に対応したトレンチ溝を掘設する工程と、該トレンチ溝を埋めるように側方遮光膜を形成する工程と、上記半導体膜のソース領域及びドレイン領域にそれぞれ接続されるソース電極及びドレイン電極を形成する工程と、ソース電極及びドレイン電極を被覆するパッシベーション膜を形成する工程と、パッシベーション膜の上面にソース電極及びドレイン電極の外周形状に対応した外周形状を有する上部遮光膜を形成する工程とを備えたことを特徴とする液晶表示装置の製造方法である。

【0055】

上記工程を備えた液晶装置の製造方法により、下部遮光膜、中間遮光膜、側方遮光膜及び上部遮光膜を備えたアクティブマトリクス基板を有する液晶表示装置を製造することができる。

【0056】

請求項12に係る発明は、請求項11に記載の液晶表示装置の製造方法において、半導体膜に不純物を注入して、ソース領域、ドレイン領域、チャネル領域及びライトリードードレイン領域(LDD領域)を形成する工程をを備えたことを特徴とする。

【0057】

本発明によれば、上記アクティブマトリクス基板に配置される半導体膜にLDD領域を形成することができる。

【0058】

請求項13に係る発明は、請求項11又は12に記載の液晶表示装置の製造方法において、上記下部遮光膜を形成する工程において、下部遮光膜は、タングステン、タンタル、チタン、モリブデン、クロム、又はニッケルのうちいずれか1種類の金属膜とポリシリコンを組み合わせ形成されるとともに、上記他の各工程におけるプロセス最高温度が900以上、1200以下であることを特徴とする。

【0059】

本発明において、下部遮光膜は上記融点の比較的高い金属とポリシリコンとを組み合わせたシリサイド膜によって形成されている。上記シリサイド膜の融点は、約1300~1500であり十分な耐熱性を有している。従って、他の各工程のプロセス温度を900~1200の高温に設定することができる。

10

20

30

40

50

【 0 0 6 0 】

【 発 明 の 実 施 の 形 態 】

以下、本発明の実施の形態を図面に基づいて説明する。

【 0 0 6 1 】

図 1 は、本発明の一実施形態であるアクティブマトリクス型液晶表示装置に設けられたアクティブマトリクス基板の概略構成を示す要部の断面図である。

【 0 0 6 2 】

アクティブマトリクス型液晶表示装置は、複数の画素がマトリクス状に配置されたアクティブマトリクス基板と、アクティブマトリクス基板に対向する対向基板とを有する。これら両基板は、所定の間隔を保って固定されており、両基板の間には、表示媒体である液晶が充填されて、液晶層が形成されている。 10

【 0 0 6 3 】

各画素電極は、アクティブマトリクス基板上に平行に敷設された複数のゲート配線と、各ゲート配線と直交するように敷設されたデータ配線とによって囲まれた領域にそれぞれ配置されている。各画素電極の一角には、スイッチング素子として T F T 素子が設けられている。

【 0 0 6 4 】

アクティブマトリクス基板の構造を詳細に説明する。

【 0 0 6 5 】

図 1 に示すように、アクティブマトリクス基板は透明基板 1 0 1 を有している。該透明基板 1 0 1 の上には、半導体素子である T F T 素子と画素電極（図示せず。）が形成されている。上記透明基板の T F T 素子が形成される領域には、下方から入射される光を遮蔽する下部遮光膜 1 0 2 が形成されている。下部遮光膜 1 0 2 の上には、下部遮光膜 1 0 2 と半導体膜 1 0 4 とを絶縁するために層間絶縁膜 1 0 3 が透明基板の全面にわたって形成されている。該層間絶縁膜 1 0 3 の上面は、全面にわたって平坦に形成されている。 20

【 0 0 6 6 】

該層間絶縁膜 1 0 3 の上には、上記下部遮光膜 1 0 2 に重なるように長方形の半導体膜 1 0 4 が形成されている。該半導体膜 1 0 4 の面積は、上記下部遮光膜 1 0 2 の面積よりも小さい。そのため、下部遮光膜 1 0 2 は、アクティブマトリクス基板の下方から半導体膜 1 0 4 へ直接入射される光を遮蔽する。本実施形態において上記半導体膜 1 0 4 は、多結晶シリコンから形成されており、ソース領域、チャネル領域及びドレイン領域を備えている。尚、半導体膜 1 0 4 は、アモルファスシリコンや単結晶シリコンで形成してもよい。 30

【 0 0 6 7 】

該半導体膜 1 0 4 の上には、半導体膜 1 0 4 とその上に形成されるゲート電極（図示せず。）とを絶縁するゲート絶縁膜 1 0 5 が透明基板の全面にわたって形成されている。ゲート絶縁膜 1 0 5 の上には、上記半導体膜 1 0 4 のチャネル領域の直上にゲート電極が配置されている。

【 0 0 6 8 】

該ゲート電極が配置された上記ゲート絶縁膜 1 0 5 の上には、層間絶縁膜 1 0 7 が透明基板の全面にわたって形成されている。 40

【 0 0 6 9 】

本実施形態において、上記半導体膜 1 0 4 を取り巻くようにトレンチ溝 1 1 4 が掘設されている。ただし、半導体膜 1 0 4 の直上に配置されたゲート電極がゲート線に向かって延設されている領域には、トレンチ溝 1 1 4 は形成されていない。該トレンチ溝 1 1 4 は、上記ゲート絶縁膜 1 0 5 の上に形成された層間絶縁膜 1 0 7、上記ゲート絶縁膜 1 0 5 及び上記下部遮光膜 1 0 2 の上に形成された層間絶縁膜 1 0 3 を貫通して掘設されている。

【 0 0 7 0 】

本実施形態において、上記トレンチ溝 1 1 4 を埋めるように側方遮光膜 1 1 3 が形成されている。これにより、側方遮光膜 1 1 3 は、ゲート電極が延設された領域を除き、上記半 50

導体膜 104 を周囲から取り囲むように形成されることになる。該側方遮光膜 113 は、上記ゲート電極と同じ素材で形成されている。該側方遮光膜 113 の上端部は、上記ゲート絶縁膜 105 の上に形成された層間絶縁膜 107 と面一となるように形成されている。

【0071】

本実施形態において、中間遮光膜 108 は、上記層間絶縁膜 107 の上から上記側方遮光膜 113 の上端部で区画される領域を覆うように形成されている。この際、中間遮光膜 108 は、上記ゲート電極が延設されているために側方遮光膜 113 が形成されていない領域をも覆うように形成される。

【0072】

このように形成される側方遮光膜 113 及び中間遮光膜 108 が、半導体膜 104 のチャネル領域を上方と側方から囲い込むことにより、チャネル領域の上方及び側方から入射する光を遮蔽することができる。

【0073】

上記中間遮光膜 108 の上には、層間絶縁膜 109 が形成されている。該層間絶縁膜 109 の上には、データ配線 110 が敷設されている。データ配線 110 の上には、窒化膜 111a 及び酸化膜 111b を順次積層して構成されたパッシベーション膜 111 が形成されている。このパッシベーション膜 111 は、TFT 素子を上方から保護する役割を果たす。

【0074】

パッシベーション膜 111 の上には、上部遮光膜 112 が形成されている。該上部遮光膜 112 は、上記パッシベーション膜 111 により、データ配線 110 から絶縁されている。また、上部遮光膜 112 は、半導体膜 104 のソース領域及びドレイン領域にそれぞれ接続されているソース電極（図 1 には示されない）及びドレイン電極（図 1 には示されない）の外周形状に対応した形状に形成されている。即ち、上部遮光膜 112 の面積は、上記半導体膜 104 の上方への投影面積よりも広く形成されており、更に、上部遮光膜 112 の外周形状は、上記ソース電極、ドレイン電極及び半導体膜の上方への投影領域とほぼ同一か、あるいは投影領域より若干大きい相似形に形成されている。

【0075】

このように上部遮光膜 112 が形成されることにより、アクティブマトリクス基板の上方から半導体膜 104 へ直接入射される光を遮蔽することができる。また、上部遮光膜 112 は、上記ソース電極及びドレイン電極の外周形状に対応して形成されているため、画素の開口率の低下を最小限に抑えることができる。

【0076】

次に、本実施形態の係るアクティブマトリクス基板の製造工程について説明する。

【0077】

図 2 ～ 図 9 は、図 1 に示された本実施形態のアクティブマトリクス基板の製造プロセスを各工程ごとに示した断面図である。

【0078】

図 2 に示すように、石英ガラス等の耐熱性に優れた材料で形成された透明基板 201 上に、TFT 素子の下部遮光膜 202 となるシリサイド層を CVD (Chemical Vapor Deposition) 法あるいはスパッタ法等により堆積させて形成する。本実施形態において、シリサイド膜の膜厚は、約 150 nm 程度が適当である。

【0079】

その後、形成されたシリサイド層に対し、フォトリソグラフィ/エッチング法を用いて所定形状にパターニングし、下部遮光膜 202 を形成する。本実施形態において下部遮光膜 202 の材料としては、タングステン (W)、タンタル (Ta)、チタン (Ti)、モリブデン (Mo)、クロム (Cr)、ニッケル (Ni) 等耐熱性に優れた金属膜とポリシリコンを組み合わせたシリサイドであって、遮光効果のあるものが用いられている。

【0080】

本実施形態で使用されるシリサイド膜の融点は、1300 ～ 1500 又はそれ以上であ

り、十分な耐熱性を有する。そのため、通常液晶ディスプレイに使用されるバックライトは勿論、透過型プロジェクション装置に使用されるハイドランプのような強力な光を発するランプを用いても劣化などの問題はない。

【0081】

また、上記耐熱性を有する材料を用いて下部遮光膜202を形成することにより、その後の各製造工程途上において、プロセス温度を900～1200 という高温熱処理を行うことができる。その結果、より良好で安定したスイッチング特性を備えたTFT素子を得るプロセスを構築することが可能になる。

【0082】

尚、上記シリサイド膜に替えて、シリコン膜を用いることも可能である。シリコン膜の融点も約1400 と高く、十分な耐熱性を有する。 10

【0083】

次に、図3に示すように、下部遮光膜202及び透明基板201の上面全面にわたって、絶縁膜203をCVD法などにより形成する。絶縁膜203の膜厚は、上記下部遮光膜202の膜厚に基づく干渉効果により、反射光を打ち消すような条件に設定されている。該絶縁層203の上面は、平滑に加工されている。

【0084】

次に、図4に示すように、絶縁膜203上に半導体膜204を形成する。半導体膜は、Si、Ge、GaAs、GaP等の、非晶質、多結晶、あるいは単結晶を用いて形成されている。例えば、半導体膜を多結晶シリコンで形成する場合、絶縁膜203上に非晶質シリコン薄膜を50～150nmの膜厚で堆積させる。上記非晶質シリコン薄膜にレーザー光を照射するなどして高温処理し、多結晶化させる。その後、フォトリソグラフィ/エッチング法を用いてパターンニングを行い、所定の形状の半導体層204を形成する。尚、この後に、閾値電圧を制御するために、不純物イオン注入を行うことも可能である。 20

【0085】

次に、図5に示すように、半導体層204の上にゲート絶縁膜205を形成する。ゲート絶縁膜205は、CVD法により堆積させたり、あるいは酸化させたり、又はそれら両方の方法を組み合わせて用いることにより形成する。

【0086】

続いて、ゲート絶縁膜205上に、半導体膜204と同様の材料によって、一対のゲート電極206を形成する。ゲート電極は、TFT素子から延設されて、画素の周辺に引き回されたゲート配線に接続されている。 30

【0087】

次に、図6に示すように、上記半導体膜にチャネル領域204a、ソース領域204b、及びドレイン領域204cを形成する。上記一対のゲート電極206をマスクとして、上方より不純物イオン注入を数回繰り返して行うことにより、ソース領域204b、ドレイン領域204c、及びLDD領域204dを形成する。上記ゲート電極206によりマスクされて不純物イオンが注入されていない領域は、一対のチャネル領域204aとなる。

【0088】

従って、半導体膜204には、その長手方向の一端部から他端部にかけてソース領域204b、一対のチャネル領域204a及びドレイン領域204cの順に形成されており、更に、ソース領域204bと該ソース領域よりのチャネル領域204aとの間、並びにドレイン領域204cと該ドレイン領域よりのチャネル領域204aとの間にそれぞれLDD領域204dが形成されている。 40

【0089】

次に、図7に示すように、上記ゲート電極206が形成されたゲート絶縁膜205の上から、CVD法等により層間絶縁膜207が形成される。

【0090】

図7に示すように、該層間絶縁膜207が形成された後、側方遮光膜215が配置されるトレンチ溝216がフォトリソグラフィ/エッチング法で掘設される。本実施形態では、 50

トレンチ溝 216 は、上記半導体膜 204 を取り巻くように、上記層間絶縁膜 207、ゲート絶縁膜 205 及び上記下部遮光膜の上に形成された層間絶縁膜 203 を貫通し、下部遮光膜 202 に達する深さに掘設されている。ただし、ゲート電極 206 がゲート線（図示せず。）に向かって延設されている領域には、トレンチ溝 216 は形成されていない。

【0091】

側方遮光膜 215 は、上記トレンチ溝 216 を埋めるように CVD 法やスパッタ法で形成されている。これにより、側方遮光膜 215 は、ゲート電極 206 が延設された領域を除き、上記半導体膜 204 を周囲から取り囲むように形成されることになる。該側方遮光膜 215 は、上記ゲート電極 206 と同じ素材で形成されている。該側方遮光膜 215 の上端部は、上記ゲート絶縁膜 205 の上に形成された層間絶縁膜 207 と面一となるように形成されている。 10

【0092】

本実施形態において、中間遮光膜 208 は、上記層間絶縁膜 207 の上から上記側方遮光膜 215 の上端部で区画される領域を覆うように形成されている。中間遮光膜 208 は、上記ゲート電極 206 が延設されているために側方遮光膜 215 が形成されていない領域をも覆うように形成される。

【0093】

尚、上記側方遮光膜 215 と中間遮光膜 208 を形成する際、パターニングとエッチングを繰り返して、それらを一体に形成することもできる。

【0094】

このようにして、半導体膜 204 及び各ゲート電極 206 の外側側面及び上面を囲い込むようにして中間遮光膜 208 と側方遮光膜 215 が形成される。このように、中間遮光膜 208 及び側方遮光膜 215 が形成されることにより、上記下部遮光膜 202 や上部遮光膜 214、あるいはチャンネル領域 204a の上方に形成されたデータ線（図示せず）などによる遮光をかくくぐって入射される光から半導体膜 204 を完全に遮蔽することができる。 20

【0095】

上記中間遮光膜 208 の上には、再び層間絶縁膜 209 が形成されている。該層間絶縁膜 209 は、干渉効果により入射された光の反射量を打ち消すような条件に設定されて形成されている。 30

【0096】

続いて、上記層間絶縁膜 209 の上面から、上記半導体膜 204 のソース領域 204b 及びドレイン領域 204c に達する電極取り出し用のコンタクトホール 210 を形成する。該コンタクトホール 210 は、フォトリソグラフィ/エッチング法により形成される。該コンタクトホール 210 には、CVD 法やスパッタ法により、電極取り出し用の A1 等の金属が充填され、開口部を塞ぐように金属配線からなるソース電極 211 及びドレイン電極 212 が形成されている。

【0097】

次に、図 8 に示すように、ソース電極 211 及びドレイン電極 212 の上から、窒化膜 213a 及び酸化膜 213b を順次堆積させてパッシベーション膜 213 を形成する。形成されたパッシベーション膜 213 に水素化処理を行った後、パッシベーション膜 213 の上面を平坦化する。平坦化処理には、エッチバック平坦化処理や CMP 平坦化処理等が用いられる。 40

【0098】

図 9 に示すように、パッシベーション膜 213 の表面が平坦化されると、パッシベーション膜 213 上であって、上記一連の TFT 素子の直上には、上部遮光膜 214 が形成される。該上部遮光膜 214 の外周形状は、上記ソース電極 211 及びドレイン電極 212 の外周形状に対応した形状に形成されている。即ち、上部遮光膜は、上記ソース電極 211、ドレイン電極 212 及び半導体膜 204 を上方に投影した領域とほぼ同一かあるいは若干大きい相似形に形成されている。 50

【0099】

本実施形態において、上部遮光膜214には、上記下部遮光膜202と同様、タングステン(W)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニッケル(Ni)等の耐熱性のある金属のうちいずれかの金属膜とポリシリコンを組み合わせたシリサイド層であって遮光効果のある材料が用いられている。

【0100】

図示はしないが、上部遮光膜214が形成されると、更にその上から絶縁膜が形成され、その絶縁膜にドレイン電極212に対応するコンタクトホールが形成される。このコンタクトホールを通じてドレイン領域204cにITO(Indium Tin Oxide)等からなる透明電極(図示せず)が電氣的に接続される。この透明電極が、液晶表示装置の画素電極となる。 10

【0101】

このような工程により、本実施形態に係るアクティブマトリクス基板が製造される。

【0102】

このようにして製造された液晶表示装置のアクティブマトリクス基板には、TFT素子の半導体膜204を取り囲むように中間遮光膜208及び側方遮光膜215が設けられている。更にTFT素子の下方並びに上方には、下部遮光膜202及び上部遮光膜214が形成されている。

【0103】

そのため、アクティブマトリクス基板の下方又は上方から直接入射される光は、下部遮光膜202又は上部遮光膜214によって遮蔽される。また、上下両遮光膜の端部で回折して半導体膜204へ入射される光や、各部で複雑に反射した結果、半導体膜204へ入射される光などは、半導体膜204を囲い込むように形成されている中間遮光膜208及び側方遮光膜215により、完全に遮蔽することができる。 20

【0104】

その結果、TFT素子の半導体膜204、特に半導体膜204のチャネル領域204aやLDD領域204dへ光が照射されることによる光電効果由来のリーク電流が抑制されて、TFT特性の不安定化を防止することができる。

【0105】

また、このような液晶表示装置は、中間遮光膜208が設けられていることにより、上部遮光膜214及び下部遮光膜202の幅を小さくすることができ、各画素の開口率を向上させることが可能となる。 30

【0106】

更に、上部遮光膜214を回り込む回折光も、各中間遮光膜208及び側方遮光膜215によって遮蔽され、TFT素子の半導体膜204へ入射することが防止される。従って、TFT素子へ入射する回折光を低減するため、上部遮光膜の面積を拡大する必要がなく、各画素の開口率を低下させることがない。

【0107】

また、上部遮光膜214、下部遮光膜202及び中間遮光膜208は、それぞれタングステン(W)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニッケル(Ni)等の金属膜とポリシリコンとを組み合わせた遮光効果のある高融点の材料、即ち、1300~1500又はそれ以上の融点を有するシリサイド膜や、融点約1400のポリシリコン膜で形成される。従って、各製造工程をプロセス温度900~1200という高温熱処理を行うことができ、よりスイッチング特性の安定したTFT素子を得ることができる。 40

【0108】

次に、本願発明者らは、波動光学シミュレーションを利用して半導体膜の活性層となるチャネル領域204a及びLDD領域204dに入射される光量に関する検証を行ったので、その検証結果について、以下に説明する。

【0109】

図 10 は、本願発明者らが実際に行った波動光学シミュレーションに用いた半導体装置の構成を概略的に示す断面図である。また、図 11 は、図 10 に示す半導体装置の活性領域 401 へ入射される入射光量を示すグラフである。

【0110】

図 10 に示すように、半導体膜の活性層 401 の下方には、下部遮光膜 403 が配置され、活性層 401 の上方には、中間遮光膜 402 及び側方遮光膜 406 が配置されている。また、中間遮光膜 402 の上方には、データ配線 404 と上部遮光膜 405 がそれぞれ配置されている。

【0111】

ここで、図 11 に示すグラフにおいて、横軸は本発明に関する側方遮光膜 406 と下部遮光膜 403 間の距離 d (μm) を示しており、縦軸は、入射光量 1 に対する半導体膜の活性層 401 に入射される相対入射光強度を示している。

10

【0112】

この結果、図 11 のグラフに示すように、本発明の半導体装置においては、側方遮光膜 406 と下部遮光膜 403 との距離 d を大きくすることにより、活性層 401 に入射される光量が増加する傾向があることが明らかになっている。

【0113】

従って、このシミュレーション結果に基づくと、本発明の半導体装置のように、中間遮光膜 402、側方遮光膜 406 及び下部遮光膜 403 で取り囲むような遮光構造を用いることにより、半導体膜の活性層 401 に入射される光量が低減される。これにより、層間絶縁膜上に形成されるソース電極やドレイン電極、あるいは上部遮光膜の幅を広く形成することなく十分な遮光効果を得ることができ、画素の開口率を大きくとることが可能になる。

20

【0114】

本実施形態において、上記中間遮光膜、側方遮光膜及び下部遮光膜は、互いに電氣的に導通状態で接続されており、かつ、外部電圧の電位に固定されている。

【0115】

これにより上記中間遮光膜及び側方遮光膜は、TFT素子の半導体膜を取り囲むように配置されて入るにも拘わらず、外部電圧の電位に固定されることにより、スイッチング素子である半導体装置のオン・オフ制御に悪影響を及ぼすことがない。

30

【0116】

更に、上記中間遮光膜、側方遮光膜及び下部遮光膜は、外部電圧のコモン電圧に接続されていることが好ましい。

【0117】

このように、中間遮光膜がコモン電圧に接続されることにより、中間遮光膜の電圧が、特に、low電圧にある場合には、ゲート電極とオーバーラップしている中間遮光膜の電位の影響により、ゲート電極に印加される電圧が不十分となることがない。そのため、ゲートと電圧が不足して、画素のオン不良が生じて、これに伴う画素欠陥が生じる不都合を防止することができる。一方、中間遮光膜の電圧が、high電圧にある場合には、中間遮光膜と接続している下部遮光膜の電位が活性層に悪影響を及ぼすこともない。その結果、画素のオフ不良を低減することができる。

40

【0118】

更に、上記のように中間遮光膜を外部電圧に接続する場合、データ線及びソース線に沿ってマトリクス状に配置された画素電極間に引き回して接続することが望ましい。これにより、ゲート線に沿って引き回した場合に生じうる、中間遮光膜の電位の影響によりゲート信号の遅延が生じ、表示領域全体を鮮明に品質良く表示することができなくなる、といった不都合を解消することができる。

【0119】

このように、中間遮光膜や側方遮光膜を電氣的に接続すれば、半導体膜へ入射される光を効果的に遮光できるだけでなく、新たに設けた中間遮光膜の電氣的接続を最適化すること

50

ができ、画素の表示品質を左右するＴＦＴ特性を安定化することが可能となる。

【０１２０】

【発明の効果】

本発明に係る液晶表示装置は、ＴＦＴ素子の下方に下部遮光膜とを備える。従って、下部遮光膜は、アクティブマトリクス基板の下方からＴＦＴ素子の半導体膜へ直接入射する光を遮蔽する。

【０１２１】

また、半導体膜の上方には、その活性層となるチャネル領域とＬＤＤ領域とを覆う中間遮光膜及び側方遮光膜と、ソース電極及びドレイン電極の上方に設けられた上部遮光膜とを備える。従って、上方から入射される光に対して、これら遮光膜による２重の遮光構造を有することになるので、上部遮光膜を回り込んだ光（回折光）は、中間遮光膜及び側方遮光膜によって効果的に遮蔽される。そのため、中間遮光膜や側方遮光膜を有しない従来の液晶表示装置に比較して遮光効果を向上させることができる。

10

【０１２２】

また、中間遮光膜を側方遮光膜を介して下部遮光膜と接続することによって、あらゆる方向から半導体膜に入射される光（迷光）に対して完全遮光を実現することができる。

【０１２３】

更に、ゲート電極や半導体膜に近接して配置される中間遮光膜、側方遮光膜並びに下部遮光膜の電位をコモン電圧に接続することによって、画素の表示品質を左右するＴＦＴ特性を安定化させることができる。

20

【０１２４】

このように、本発明に係る液晶表示装置は、上記遮光構造を有することによって、各遮光膜の幅を広く形成することなく効果的に入射光を遮蔽することができる。そのため、従来の液晶表示装置に比較して画素の開口率を向上することができ、小型で高精細な液晶表示装置を提供することが可能である。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置のアクティブマトリクス基板の要部断面図である。

【図２】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。

【図３】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。

30

【図４】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。

【図５】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。

【図６】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。

【図７】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。

【図８】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。

40

【図９】本発明に係る液晶表示装置のアクティブマトリクス基板の製造工程を示す図である。

【図１０】本発明の効果を検証するために行った波動光学シミュレーションに用いた半導体装置の断面図である。

【図１１】本発明の効果を検証するために行った波動光学シミュレーションの結果を示すグラフである。

【図１２】従来の液晶表示装置のアクティブマトリクス基板の要部断面図である。


【符号の説明】

１０１ 透明基板


50

1 0 2	下部遮光膜	
1 0 3	絶縁膜	
1 0 4	半導体膜	
1 0 5	ゲート絶縁膜	
1 0 6	ゲート電極	
1 0 7	層間絶縁膜	
1 0 8	中間遮光膜	
1 0 9	層間絶縁膜	
1 1 0	データ配線	
1 1 1	パッシベーション膜	10
1 1 1 a	窒化膜	
1 1 1 b	酸化膜	
1 1 2	上部遮光膜	
1 1 3	側方遮光膜	
1 1 4	トレンチ溝	
2 0 1	透明基板	
2 0 2	下部遮光膜	
2 0 3	絶縁膜	
2 0 4	半導体膜	
2 0 4 a	チャネル領域	20
2 0 4 b	ソース領域	
2 0 4 c	ドレイン領域	
2 0 4 d	L D D 領域	
2 0 5	ゲート絶縁膜	
2 0 6	ゲート電極	
2 0 7	層間絶縁膜	
2 0 8	中間遮光膜	
2 0 9	層間絶縁膜	
2 1 0	コンタクトホール	
2 1 1	ソース電極	30
2 1 2	ドレイン電極	
2 1 3	パッシベーション膜	
2 1 3 a	窒化膜	
2 1 3 b	酸化膜	
2 1 4	上部遮光膜	
2 1 5	側方遮光膜	
2 1 6	トレンチ溝	


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 8】




【図 7】




【図 9】




【図 10】



【図 11】



【図 12】



フロントページの続き

(72)発明者 猪口 和彦

大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 シャープ株式会社内

F ターム(参考) 2H092 GA61 JA24 JA28 JB51 JB56 NA11 PA13 RA05
5F110 AA06 AA21 BB01 CC02 DD03 EE08 EE09 EE28 FF22 FF29
GG02 GG03 GG04 GG12 GG13 GG15 GG25 GG52 HJ13 HL03
HL23 HL24 HM15 NN03 NN23 NN24 NN35 NN40 NN41 NN42
NN46 NN48 NN54 NN55 NN57 PP03 QQ11 QQ19 QQ21

专利名称(译)	液晶显示装置及其制造方法		
公开(公告)号	JP2004170656A	公开(公告)日	2004-06-17
申请号	JP2002335974	申请日	2002-11-20
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普公司		
[标]发明人	宫本忠芳 猪口和彦		
发明人	宫本 忠芳 猪口 和彦		
IPC分类号	G02F1/1345 G02F1/1368 H01L21/336 H01L29/786		
CPC分类号	H01L29/78633		
FI分类号	G02F1/1345 G02F1/1368 H01L29/78.619.B H01L29/78.616.A H01L29/78.612.Z		
F-TERM分类号	2H092/GA61 2H092/JA24 2H092/JA28 2H092/JB51 2H092/JB56 2H092/NA11 2H092/PA13 2H092/RA05 5F110/AA06 5F110/AA21 5F110/BB01 5F110/CC02 5F110/DD03 5F110/EE08 5F110/EE09 5F110/EE28 5F110/FF22 5F110/FF29 5F110/GG02 5F110/GG03 5F110/GG04 5F110/GG12 5F110/GG13 5F110/GG15 5F110/GG25 5F110/GG52 5F110/HJ13 5F110/HL03 5F110/HL23 5F110/HL24 5F110/HM15 5F110/NN03 5F110/NN23 5F110/NN24 5F110/NN35 5F110/NN40 5F110/NN41 5F110/NN42 5F110/NN46 5F110/NN48 5F110/NN54 5F110/NN55 5F110/NN57 5F110/PP03 5F110/QQ11 5F110/QQ19 5F110/QQ21 2H192/AA24 2H192/BC31 2H192/CB02 2H192/CB13 2H192/CB53 2H192/EA03 2H192/EA13 2H192/EA14 2H192/EA15 2H192/EA67 2H192/EA74 2H192/HA88 2H192/JB02		
代理人(译)	前田弘 竹内雄二		
外部链接	Espacenet		

摘要(译)

解决的问题：有效地屏蔽施加到布置在液晶显示装置中的有源矩阵基板上的半导体膜的光。一种液晶显示装置，其具有有源矩阵基板和对向基板，并且在基板之间具有液晶层，其中，在有源矩阵基板上设置有半导体膜104，并且从透明基板101的下方设置半导体膜。用于遮挡入射在104上的光的下部遮光膜102，用于从侧面遮挡入射在半导体膜104的沟道区域上的光的横向遮光膜113以及从透明基板的上方遮挡半导体膜104的沟道区域。提供了中间遮光膜108和上遮光膜112，该中间遮光膜108遮挡入射在基板上的光，该上遮光膜112形成为与源电极和漏电极的外周形状相对应。[选型图]图1

