

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4543013号
(P4543013)

(45) 発行日 平成22年9月15日 (2010. 9. 15)

(24) 登録日 平成22年7月2日 (2010. 7. 2)

(51) Int. Cl.

F I

GO 2 F 1/13 (2006. 01)

GO 2 F 1/13 1 O 1

GO 2 F 1/1345 (2006. 01)

GO 2 F 1/1345

請求項の数 16 (全 18 頁)

(21) 出願番号 特願2006-163599 (P2006-163599)
 (22) 出願日 平成18年6月13日 (2006. 6. 13)
 (65) 公開番号 特開2007-11328 (P2007-11328A)
 (43) 公開日 平成19年1月18日 (2007. 1. 18)
 審査請求日 平成18年6月13日 (2006. 6. 13)
 (31) 優先権主張番号 10-2005-0057341
 (32) 優先日 平成17年6月29日 (2005. 6. 29)
 (33) 優先権主張国 韓国 (KR)
 (31) 優先権主張番号 10-2006-0044415
 (32) 優先日 平成18年5月17日 (2006. 5. 17)
 (33) 優先権主張国 韓国 (KR)

(73) 特許権者 501426046
 エルジー ディ스플레이 カンパニー リ
 ミテッド
 大韓民国 ソウル, ヨンドゥンポーク, ヨ
 イドードン 2 O
 (74) 代理人 100110423
 弁理士 曾我 道治
 (74) 代理人 100084010
 弁理士 古川 秀利
 (74) 代理人 100094695
 弁理士 鈴木 憲七
 (74) 代理人 100111648
 弁理士 梶並 順

最終頁に続く

(54) 【発明の名称】 液晶表示装置及びその製造方法

(57) 【特許請求の範囲】

【請求項 1】

基板上にゲート電極、ゲートライン、及びダミーパターンを形成する段階と、
 前記ゲート電極及び前記ゲートライン上のすべてと前記ダミーパターン上の一部にガラ
 ス粉末で形成された第 1 絶縁膜を形成する段階と、
 前記ゲート電極の上部にソース電極、ドレイン電極、及びアクティブ層で構成されるス
 イッチング素子を形成する段階と、
 前記ゲートラインと交差し、少なくとも一側面に前記ダミーパターンが位置するように
 、前記基板上にデータラインを形成する段階と、
 前記基板上に第 2 絶縁膜を形成する段階と、
 前記第 2 絶縁膜の一部領域を除去して、前記ドレイン電極の一部を露出させる第 1 コン
 タクトホールを形成する段階と、
 前記第 1 コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極を形
 成する段階と
 を含み、
 前記第 1 絶縁膜は、前記データラインが断線される場合にレーザを用いた溶接が必要な
 前記ダミーパターンの上部と下部を除外したダミーパターンの一部に形成する
 ことを特徴とする液晶表示装置の製造方法。

【請求項 2】

前記ダミーパターンとの接続により、断線した前記データラインをリペアする段階をさ

10

20

らに含むことを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【請求項 3】

前記データラインの一部は、前記第 1 絶縁膜上に形成することを特徴とする請求項 1 または 2 に記載の液晶表示装置の製造方法。

【請求項 4】

前記ダミーパターンは、前記データラインの両側または一側のいずれかに形成することを特徴とする請求項 1 または 2 に記載の液晶表示装置の製造方法。

【請求項 5】

前記ダミーパターンは、前記ゲート電極及び前記ゲートラインと実質的に同じ製造工程により形成することを特徴とする請求項 1 または 2 に記載の液晶表示装置の製造方法。

10

【請求項 6】

断線した前記データラインと前記ダミーパターンとの間を断線部分の両側において電氣的に接続してリペアすることを特徴とする請求項 1 または 2 に記載の液晶表示装置の製造方法。

【請求項 7】

前記断線したデータラインは、レーザを利用した溶接により、前記ダミーパターンと断線部分の両側において電氣的に接続することを特徴とする請求項 6 に記載の液晶表示装置の製造方法。

【請求項 8】

前記第 1 絶縁膜は、プリンティングティングと焼結方式により形成することを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

20

【請求項 9】

前記第 1 絶縁膜は、蒸着と焼結方式により形成することを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【請求項 10】

基板上に形成されたゲート電極、ゲートライン、及びダミーパターンと、
前記ゲート電極及び前記ゲートライン上のすべてと前記ダミーパターン上の一部にガラス粉末で形成された第 1 絶縁膜と、

前記ゲート電極の上部に形成され、ソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子と、

30

前記基板上に前記ゲートラインと交差するように形成され、少なくとも一側面に前記ダミーパターンが位置するデータラインと、

前記基板上に形成され、前記ドレイン電極の一部を露出させる第 1 コンタクトホールを含む第 2 絶縁膜と、

前記基板上に形成され、前記第 1 コンタクトホールを介して前記ドレイン電極と電氣的に接続する画素電極と

を含み、

前記第 1 絶縁膜は、前記データラインが断線される場合にレーザを用いた溶接が必要な前記ダミーパターンの上部と下部を除外したダミーパターンの一部に形成する

ことを特徴とする液晶表示装置。

40

【請求項 11】

断線した前記データラインと前記ダミーパターンとを接続する接続ラインをさらに含むことを特徴とする請求項 10 に記載の液晶表示装置。

【請求項 12】

前記データラインの一部は、前記第 1 絶縁膜上に形成されることを特徴とする請求項 10 または 11 に記載の液晶表示装置。

【請求項 13】

前記ダミーパターンは、前記データラインの両側または一側のいずれかに位置することを特徴とする請求項 10 または 11 に記載の液晶表示装置。

【請求項 14】

50

前記ダミーパターンは、前記ゲート電極及び前記ゲートラインを構成する物質と同じ導電性物質からなることを特徴とする請求項 10 または 11 に記載の液晶表示装置。

【請求項 15】

前記データラインの断線発生時、リペア工程により、断線した前記データラインと前記ダミーパターンとの間が断線部分の両側において電氣的に接続されることを特徴とする請求項 10 または 11 に記載の液晶表示装置。

【請求項 16】

前記断線したデータラインは、レーザを利用した溶接により、前記ダミーパターンと断線したデータラインの両側において電氣的に接続されることを特徴とする請求項 15 に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置及びその製造方法に関し、特に、データラインのリペア工程を容易にした液晶表示装置及びその製造方法に関する。

【背景技術】

【0002】

近年、情報ディスプレイに関する関心が高まり、携帯が可能な情報媒体の利用への要求が高まるにつれて、既存の表示装置であるブラウン管（CRT）を代替する軽量、薄型のフラットパネルディスプレイ（FPD）に関する研究及び商業化が重点的に行われている。特に、このようなフラットパネルディスプレイのうち、液晶表示装置（LCD）は、液晶の光学的異方性を利用して画像を表現する装置であって、解像度、カラー表示、及び画質などに優れており、ノートブックパソコンやデスクトップパソコンのモニタなどに活発に適用されている。

【0003】

一般に、液晶表示装置は、マトリクス状に配列された液晶セルに画像情報によるデータ信号を個別に供給して、前記各液晶セルの光透過率を調節することにより、所望の画像を表示できるようにした表示装置である。

【0004】

以下、一般の液晶表示装置について図7を参照して説明する。

図7は一般の液晶表示装置の構造を概略的に示す分解斜視図である。

図7に示すように、一般の液晶表示装置は、第1基板であるカラーフィルタ基板5と、第2基板であるアレイ基板10と、カラーフィルタ基板5とアレイ基板10との間に形成された液晶層30とから構成される。

【0005】

カラーフィルタ基板5は、赤（Red；R）、緑（Green；G）、青（Blue；B）のカラーを実現するサブカラーフィルタ7で構成されるカラーフィルタCと、サブカラーフィルタ7を区分し、液晶層30を透過する光を遮断するブラックマトリクス6と、液晶層30に電圧を印加する透明な共通電極8とからなる。

【0006】

アレイ基板10上には、縦横に配列されて画素領域Pを定義するゲートライン16とデータライン17とが形成されている。また、ゲートライン16とデータライン17との交差領域には、スイッチング素子である薄膜トランジスタTが形成されており、各画素領域Pには画素電極18が形成されている。

【0007】

画素領域Pは、カラーフィルタ基板5の1つのサブカラーフィルタ7に対応するサブ画素であり、カラー画像は、赤、緑、青の3つのサブカラーフィルタ7が組み合わせられて得られる。すなわち、赤、緑、青の3つのサブ画素が1つの画素をなし、薄膜トランジスタTは、前記赤、緑、青のサブ画素にそれぞれ接続されている。

【0008】

10

20

30

40

50

このように構成された液晶表示装置の製造工程は、アレイ基板にスイッチング素子を形成するアレイ工程と、カラーフィルタ基板にカラーフィルタを形成するカラーフィルタ工程とに分けられ、前記アレイ工程により製造されたアレイ基板と前記カラーフィルタ工程により製造されたカラーフィルタ基板とがセル工程で貼り合わせられて液晶表示パネルが製造される。

【0009】

前記セル工程は、液晶分子の配向のための配向膜形成工程と、セルギャップ形成工程と、セル切断工程と、液晶注入工程とに分けられ、前記アレイ工程や前記カラーフィルタ工程に比べて繰り返される工程が相対的に少ない。

【0010】

このような工程を経て製造された液晶表示パネルは、品質検査を経て選別され、良品として選別された液晶表示パネルの外側に偏光板をそれぞれ取り付け付けた後に駆動回路を接続すると液晶表示装置が完成する。

【0011】

前記液晶表示パネルの品質検査過程では、前記液晶表示パネルの画面にテストパターンを表示して不良画素の有無を検査し、不良画素が発見された場合はこれに対するリペア工程を実施する。

【0012】

前記液晶表示パネルの不良としては、画素別色相不良、輝点、暗点などの点欠陥と、データラインの断線、隣接した配線間の短絡、静電気によるスイッチング素子の破壊により発生する線欠陥などがある。

【0013】

前記点欠陥の場合、その分布、個数、類型によって許容されるレベルがあるが、前記線欠陥の場合は、1つでも発生すると製品としての価値がないため致命的である。

また、開口率を向上させるために、画素電極をデータラインにオーバーラップさせるか、近接させて形成した場合は、前記データラインと前記画素電極との間に寄生容量が発生する。これにより、前記データラインの左右に位置する液晶層が所望しない方向に配列されて光漏れが発生するという問題があった。

【発明の開示】

【発明が解決しようとする課題】

【0014】

本発明は、このような問題を解決するためになされたもので、データラインのリペア工程を容易にした液晶表示装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0015】

このような目的を達成するために、本発明による液晶表示装置は、基板上に形成されたゲート電極、ゲートライン、及びダミーパターンと、前記ゲート電極及び前記ゲートライン上のすべてと前記ダミーパターン上の一部にガラス粉末で形成された第1絶縁膜と、前記ゲート電極の上部に形成され、ソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子と、前記基板上に前記ゲートラインと交差するように形成され、少なくとも一側面に前記ダミーパターンが位置するデータラインと、前記基板上に形成され、前記ドレイン電極の一部を露出させる第1コンタクトホールを含む第2絶縁膜と、前記基板上に形成され、前記第1コンタクトホールを介して前記ドレイン電極と電気的に接続する画素電極とを含み、前記第1絶縁膜は、前記データラインが断線される場合にレーザを用いた溶接が必要な前記ダミーパターンの上部と下部を除外したダミーパターンの一部に形成することを特徴とする。

【0016】

また、本発明による液晶表示装置の製造方法は、基板上にゲート電極、ゲートライン、及びダミーパターンを形成する段階と、前記ゲート電極及び前記ゲートライン上のすべてと前記ダミーパターン上の一部にガラス粉末で形成された第1絶縁膜を形成する段階と、

10

20

30

40

50

前記ゲート電極の上部にソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子を形成する段階と、前記ゲートラインと交差し、少なくとも一側面に前記ダミーパターンが位置するように、前記基板上にデータラインを形成する段階と、前記基板上に第2絶縁膜を形成する段階と、前記第2絶縁膜の一部領域を除去して、前記ドレイン電極の一部を露出させる第1コンタクトホールを形成する段階と、前記第1コンタクトホールを介して前記ドレイン電極と電氣的に接続する画素電極を形成する段階とを含み、前記第1絶縁膜は、前記データラインが断線される場合にレーザーを用いた溶接が必要な前記ダミーパターンの上部と下部を除外したダミーパターンの一部に形成することを特徴とする。

【発明の効果】

10

【0017】

本発明による液晶表示装置及びその製造方法は、ダミーパターンを利用したリペアによりリペア工程が単純化するという効果がある。

【発明を実施するための最良の形態】

【0018】

以下、添付した図面を参照して本発明による液晶表示装置及びその製造方法の好ましい実施の形態を説明する。

図1は、本発明の第1の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

実際のアレイ基板には、N個のゲートラインとM個のデータラインとが交差してM×N個の画素が存在するが、説明を簡単にするために、図には(m、n)番目の画素のみを示す。

20

【0019】

図1に示すように、本発明の第1の実施の形態によるアレイ基板110は、外部の駆動回路(図示せず)から走査信号が供給されるゲートライン116と、画像信号が供給されるデータライン117と、ゲートライン116とデータライン117との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極118とを含む。

【0020】

前記薄膜トランジスタは、ゲートライン116に接続されたゲート電極121と、データライン117に接続されたソース電極122と、画素電極118に接続されたドレイン電極123とを含む。また、前記薄膜トランジスタは、ゲート電極121とソース/ドレイン電極122、123の絶縁のための第1絶縁膜115Aと、ゲート電極121に印加されるゲート電圧によりソース電極122とドレイン電極123との間に伝導チャンネルを形成するアクティブ層120'とをさらに含む。そして、ドレイン電極123上には第1コンタクトホール140Aが形成された第2絶縁膜(図示せず)が存在し、第1コンタクトホール140Aを介してドレイン電極123と画素電極118とが電氣的に接続される。

30

【0021】

また、(m、n+1:mは0以外の自然数、nはmとは異なる0以外の自然数)番目の画素電極118n+1の一部は、該当画素のゲートライン、すなわち、n番目のゲートライン116側に延長されて、ゲートライン116の一部、すなわち、ゲートライン116が突出して構成された第1ストレージ電極116'とオーバーラップし、前記オーバーラップした第1ストレージ電極116'と(m、n+1)番目の画素電極118n+1の一部とは、第1絶縁膜115Aを介してストレージキャパシタを構成する。

40

【0022】

また、データライン117の左右の所定領域には、データライン117の断線発生時のリペアのためのダミーパターン150が形成されている。ここで、ダミーパターン150は、ゲート配線、すなわち、ゲート電極121とゲートライン116を形成するとき、前記ゲート配線用導電性物質を利用してパターンニングすることにより形成する。

50

【 0 0 2 3 】

本実施の形態においては、データライン 1 1 7 の左右両側にそれぞれ 1 つのダミーパターン 1 5 0 が形成された場合を説明しているが、本発明は、これに限定されるものではなく、ダミーパターン 1 5 0 をデータライン 1 1 7 の一側にのみ形成することもできる。

【 0 0 2 4 】

また、ダミーパターン 1 5 0 は、不透明なゲート配線用導電性物質で形成されると共にデータライン 1 1 7 と画素電極 1 1 8 との間に位置して、データライン 1 1 7 と画素電極 1 1 8 との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

【 0 0 2 5 】

なお、図中、符号 1 6 0 " は第 1 ストレージ電極 1 1 6 ' の上部に形成された第 2 ストレージ電極を示し、第 2 ストレージ電極 1 6 0 " は、前記第 2 絶縁膜に形成された第 2 コンタクトホール 1 4 0 B を介して、上部の (m、n + 1) 番目の画素電極 1 1 8 n + 1 と電氣的に接続される。

10

【 0 0 2 6 】

本実施の形態においては、第 1 絶縁膜 1 1 5 A として、誘電率の小さいガラス粉末を使用し、前記ガラス粉末の場合は、プリンティング又はコーティング後に焼結する方式でパターンを形成する。

【 0 0 2 7 】

また、前記ガラス粉末からなる第 1 絶縁膜 1 1 5 A は、ゲート電極 1 2 1、ゲートライン 1 1 6、及びダミーパターン 1 5 0 の上部のみを覆うようにパターニングされているが、本発明はこれに限定されるものではない。

20

【 0 0 2 8 】

このように、ゲート配線形成時、データライン 1 1 7 の左右にダミーパターン 1 5 0 を形成し、その上部にガラス粉末を使用して第 1 絶縁膜 1 1 5 A を形成することにより、ダミーパターン 1 5 0 を利用したデータライン 1 1 7 のリペアが可能になると共に、光漏れ防止領域としての活用が可能になる。

【 0 0 2 9 】

また、ゲート絶縁膜である第 1 絶縁膜 1 1 5 A として、誘電率の小さいガラス粉末を使用することにより、薄膜トランジスタの電氣的特性が実質的に向上する。

【 0 0 3 0 】

30

前記液晶表示装置の製造工程は、基本的に、薄膜トランジスタを含むアレイ基板の製造に複数のマスク工程（すなわち、フォトリソグラフィ工程）を必要とするため、生産性の面で前記マスク工程の数を減らす方法が要求されている。

【 0 0 3 1 】

図 2 A ~ 図 2 H は、図 1 のアレイ基板の製造工程を順次示す II a - II a ' 線及び II b - II b ' 線断面図であり、また、図 3 A ~ 図 3 E は、図 1 のアレイ基板の製造工程を順次示す平面図である。

【 0 0 3 2 】

本実施の形態においては、4 回のマスク工程（すなわち、4 回のフォトリソグラフィ工程）によりアレイ基板を形成する 4 マスク工程について説明するが、本発明は、これに限定されるものではなく、マスク工程の数に関係なく適用できる。

40

【 0 0 3 3 】

図 2 A 及び図 3 A に示すように、ガラスなどの透明な絶縁物質からなる基板 1 1 0 上に、ゲート電極 1 2 1、第 1 ストレージ電極 1 1 6 ' を含むゲートライン 1 1 6、及びダミーパターン 1 5 0 を形成する。

【 0 0 3 4 】

ダミーパターン 1 5 0 は、データラインの左右の所定領域に形成され、前記データラインをリペアし、かつ前記データラインと画素電極との間の光漏れを遮断する役割を果たす。

【 0 0 3 5 】

50

ここで、ゲート電極 1 2 1、ゲートライン 1 1 6、第 1 ストレージ電極 1 1 6'、及びダミーパターン 1 5 0 は、第 1 導電性物質を基板 1 1 0 の全面に蒸着した後、フォトリソグラフィ工程（第 1 マスク工程）によりパターンニングすることにより形成する。

【 0 0 3 6 】

また、前記第 1 導電性物質としては、アルミニウム（A l）、アルミニウム合金、タングステン（W）、銅（C u）、クロム（C r）、モリブデン（M o）などの低抵抗の不透明な導電性物質を使用することができる。

【 0 0 3 7 】

さらに、ゲート電極 1 2 1、ゲートライン 1 1 6、第 1 ストレージ電極 1 1 6'、及びダミーパターン 1 5 0 は、前記低抵抗の不透明な導電性物質が 2 つ以上積層された多層構造で形成することもできる。

10

【 0 0 3 8 】

また、本発明のダミーパターン 1 5 0 は、ゲート電極 1 2 1、ゲートライン 1 1 6、第 1 ストレージ電極 1 1 6' を形成するときに、前記ゲート配線用導電性物質をパターンニングして形成することにより、さらなるマスク工程を必要としない。

【 0 0 3 9 】

次に、図 2 B 及び図 3 B に示すように、ゲート電極 1 2 1、ゲートライン 1 1 6、第 1 ストレージ電極 1 1 6'、及びダミーパターン 1 5 0 上に、これらが覆われるように第 1 絶縁膜 1 1 5 A を形成する。

【 0 0 4 0 】

20

前述のように、第 1 絶縁膜 1 1 5 A は、ガラス粉末を利用してプリンティング又はコーティング後に焼結する方式で形成する。前記プリンティング方式とは、溶剤が混ざったガラス粉末を利用してプリンティングによりパターンを形成した後、焼結により前記溶剤を揮発させる方式をいい、前記焼結とは、粉末体を適当な形状に加圧成形した後に加熱することにより、互いに堅固に密着させて固結させることを意味する。

【 0 0 4 1 】

前記ガラス粉末は、誘電率が相対的に小さいため、シリコン窒化膜などの他の無機絶縁膜に比べてその厚さを薄く形成できる。

【 0 0 4 2 】

次に、図 2 C に示すように、第 1 絶縁膜 1 1 5 A が形成された基板 1 1 0 の全面に、非晶質シリコン薄膜 1 2 0、n + 非晶質シリコン薄膜 1 3 0、及び第 2 導電性物質からなる導電膜 1 6 0 を順次形成する。

30

【 0 0 4 3 】

次に、図 2 D に示すように、基板 1 1 0 の全面にフォトリソなどの感光性物質からなる感光膜 1 7 0 を形成し、スリット構造を有する領域を含む回折マスク 1 8 0 を用いて感光膜 1 7 0 に光を照射する。

【 0 0 4 4 】

回折マスク 1 8 0 には、照射された光を全て透過させる第 1 透過領域 I、光の一部を透過させる第 2 透過領域 II、光を全て遮断する遮断領域 III が設けられており、回折マスク 1 8 0 を透過した光だけ感光膜 1 7 0 に照射される。

40

【 0 0 4 5 】

本実施の形態に使用した回折マスク 1 8 0 は、第 2 透過領域 II がスリット構造を有し、第 2 透過領域 II を介して照射される露光量が第 1 透過領域 I に照射される露光量より少ない。従って、感光膜 1 7 0 を塗布した後、第 2 透過領域 II が部分的に設けられている回折マスク 1 8 0 を用いて感光膜 1 7 0 に露光、現像すると、第 2 透過領域 II に該当する領域に残っている感光膜の厚さと、第 1 透過領域 I 又は遮断領域 III に該当する領域に残っている感光膜の厚さとが異なってくる。

【 0 0 4 6 】

ここで、感光膜 1 7 0 として、ポジティブタイプのフォトリソを使用した場合は、第 2 透過領域 II に該当する領域に残っている感光膜の厚さが遮断領域 III に該当する領域

50

に残っている感光膜の厚さより薄く、ネガティブタイプのフォトリソトを使用した場合は、第2透過領域IIに該当する領域に残っている感光膜の厚さが第1透過領域Iに該当する領域に残っている感光膜の厚さより薄い。

【0047】

本実施の形態においては、ポジティブタイプのフォトリソトを使用した、本発明は、これに限定されるものではなく、ネガティブタイプのフォトリソトを使用することもできる。

【0048】

次に、回折マスク180を用いて露光した感光膜170を現像すると(第2マスク工程)、図2Eに示すように、遮断領域IIIにより光が全て遮断された領域及び第2透過領域Iにより光の一部が遮断された領域には、所定の厚さを有する第1～第4感光膜パターン170A～170Dが残り、第1透過領域Iを介して光が全て透過した領域には、感光膜が除去されて導電膜160の表面が露出する。

10

【0049】

ここで、遮断領域IIIにより形成された第1感光膜パターン170A、第2感光膜パターン170B、及び第3感光膜パターン170Cは、第2透過領域IIにより形成された第4感光膜パターン170Dより厚く形成される。

【0050】

すなわち、図の左側のソース/ドレイン電極領域(すなわち、後述するエッチング工程によりソース電極とドレイン電極が形成される領域)の上部には、第1厚さの第1感光膜パターン170Aが残り、図の中央の第1ストレージ電極116'上部の所定領域には、第1厚さの第2感光膜パターン170Bが残り、図の右側の一对のダミーパターン150の間には、第1厚さの第3感光膜パターン170Cが残る。また、前記ソース電極領域とドレイン電極領域との間には、第2厚さの第4感光膜パターン170Dが残る。

20

【0051】

その後、このように形成された第1～第4感光膜パターン170A～170Dをマスクにして、その下部の導電膜160、n+非晶質シリコン薄膜130、及び非晶質シリコン薄膜120を選択的に除去することにより、ゲート電極121の上部に非晶質シリコン薄膜からなるアクティブ層120'を形成し、第1ストレージ電極116'の上部に導電膜からなる第2ストレージ電極160''を形成し、ダミーパターン150の間の上部に前記導電膜からなるデータライン117を形成する。

30

【0052】

また、アクティブ層120'の上部には、n+非晶質シリコン薄膜からなる第1n+非晶質シリコン薄膜パターン130'、及び導電膜からなる第1導電膜パターン160'が形成されており、第2ストレージ電極160''の下部には、第2ストレージ電極160''と同じ形状にパターニングされた第2非晶質シリコン薄膜パターン120''及び第2n+非晶質シリコン薄膜パターン130''が形成されている。さらに、データライン117の下部には、データライン117と同じ形状にパターニングされた第3非晶質シリコン薄膜パターン120''及び第3n+非晶質シリコン薄膜パターン130''が形成されている。

40

【0053】

次に、アッシング工程を行って第2透過領域IIの第4感光膜パターン170Dを完全に除去すると、図2F及び図3Cに示すように、遮断領域IIIに該当する第1感光膜パターン170A、第2感光膜パターン170B、及び第3感光膜パターン170Cは、第2透過領域IIに該当する第4感光膜パターン170Dの厚さだけ除去されて、第3厚さの第5感光膜パターン170A'、第6感光膜パターン170B'、及び第7感光膜パターン170C'として残る。

【0054】

その後、残っている第5～第7感光膜パターン170A'～170C'をマスクにして、その下部の第1導電膜パターン160'及び第1n+非晶質シリコン薄膜パターン130'を選択的に除去することにより、アクティブ層120'の上部に、第1導電膜パター

50

ン 1 6 0 ' からなるソース電極 1 2 2 及びドレイン電極 1 2 3 を形成する。

このとき、第 1 n + 非晶質シリコン薄膜パターン 1 3 0 ' も同じ形状にパターンニングして、ソース/ドレイン電極 1 2 2、1 2 3 とアクティブ層 1 2 0 ' の所定領域との間をオーミックコンタクトさせるオーミックコンタクト層 1 2 5 を形成する。

【 0 0 5 5 】

このように回折露光を用いてアクティブ層 1 2 0 '、ソース/ドレイン電極 1 2 2、1 2 3、及びデータライン 1 1 7 を 1 回のマスク工程により形成することにより、マスク数を減少させることができる。しかし、本発明は、これに限定されるものではなく、アクティブ層 1 2 0 ' とソース/ドレイン電極 1 2 2、1 2 3 及びデータライン 1 1 7 とを別途のマスク工程、すなわち、2 回のマスク工程により形成することもできる。

10

【 0 0 5 6 】

本実施の形態においては、データライン 1 1 7 の一部領域が断線する線欠陥が発生した場合、接続ライン（図示せず）を用いて、断線したデータライン 1 1 7 とデータライン 1 1 7 の左右に形成されたダミーパターン 1 5 0 とを接続するリペア工程を実施する。

【 0 0 5 7 】

ここで、前記リペア工程は、断線したデータライン 1 1 7 の断線部分の上側と下側（図 3 C の上側と下側）において、ダミーパターン 1 5 0 の表面が露出するように第 1 絶縁膜 1 1 5 A の所定領域をレーザで溶かした後、データライン 1 1 7 と露出したダミーパターン 1 5 0 とを溶接により断線部分の上側と下側において接続することにより行われる。

【 0 0 5 8 】

20

次に、図 2 G 及び図 3 D に示すように、基板 1 1 0 の全面に第 2 絶縁膜 1 1 5 B を形成した後、フォトリソグラフィ工程（第 3 マスク工程）により選択的にパターンニングすることにより、ドレイン電極 1 2 3 の一部を露出させる第 1 コンタクトホール 1 4 0 A を形成すると共に、第 2 ストレージ電極 1 6 0 " の一部を露出させる第 2 コンタクトホール 1 4 0 B を形成する。

【 0 0 5 9 】

次に、図 2 H 及び図 3 E に示すように、基板 1 1 0 の全面に第 3 導電性物質を蒸着した後、フォトリソグラフィ工程（第 4 マスク工程）によりパターンニングすることにより、第 1 コンタクトホール 1 4 0 A を介してドレイン電極 1 2 3 と電氣的に接続する画素電極 1 1 8、1 1 8 n + 1 を形成する。ここで、(m、n + 1) 番目の画素電極 1 1 8 n + 1 の上端の一部は、該当画素のゲートライン 1 1 6 側に延長されて、ゲートライン 1 1 6 とオーバーラップすると共に、第 2 コンタクトホール 1 4 0 B を介して下部の第 2 ストレージ電極 1 6 0 " と電氣的に接続される。

30

【 0 0 6 0 】

本実施の形態において、画素電極 1 1 8、1 1 8 n + 1 は、その下部のダミーパターン 1 5 0 の一部とオーバーラップするように形成される。

【 0 0 6 1 】

また、画素電極 1 1 8、1 1 8 n + 1 は、ITO (Indium Tin Oxide) 又は IZO (Indium Zinc Oxide) などのように、透過率に優れた透明な導電性物質で形成できる。

【 0 0 6 2 】

40

前述のように、本発明においては、ダミーパターン 1 5 0 をゲート配線用導電性物質をパターンニングして形成することにより、さらなるマスク工程を必要としない。

【 0 0 6 3 】

また、ダミーパターン 1 5 0 は、データライン 1 1 7 の左右に位置して、データライン 1 1 7 と画素電極 1 1 8、1 1 8 n + 1 との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

【 0 0 6 4 】

本実施の形態においては、4 回のマスク工程によりアレイ基板を製造する 4 マスク工程について説明しているが、本発明は、これに限定されるものではなく、マスク工程の数に関係なく適用できる。

50

【 0 0 6 5 】

また、本実施の形態においては、アクティブ層として非晶質シリコン薄膜を利用した非晶質シリコン薄膜トランジスタについて説明しているが、本発明は、これに限定されるものではなく、前記アクティブ層として多結晶シリコン薄膜を利用した多結晶シリコン薄膜トランジスタを備えた液晶表示装置にも適用できる。

【 0 0 6 6 】

さらに、本発明は、液晶表示装置のモード、すなわち、T N (Twisted Nematic) モード、I P S (In Plane Switching) モード、及びV A (Vertical Alignment) モードなど、モードに関係なく適用できる。

【 0 0 6 7 】

さらに、本発明は、液晶表示装置だけでなく、薄膜トランジスタを利用して製作する他の表示装置、例えば、駆動トランジスタに有機発光ダイオード (O L E D) が接続された有機発光ディスプレイ装置にも適用できる。

【 0 0 6 8 】

以上、本発明の第 1 の実施の形態においては、ガラス粉末からなる第 1 絶縁膜 1 1 5 A がダミーパターン 1 5 0 を完全に覆うように構成した場合を説明しているが、本発明は、これに限定されるものではなく、第 1 絶縁膜 1 1 5 A がダミーパターン 1 5 0 の一部を覆うように構成することもでき、これを次の第 2 の実施の形態で説明する。

【 0 0 6 9 】

図 4 A は本発明の第 2 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図であり、(m 、 n) 番目の画素を示している。また、図 4 B は図 4 A の V a - V a ' 線及び V b - V b ' 線断面図である。

【 0 0 7 0 】

図 4 A 及び図 4 B に示すように、本発明の第 2 の実施の形態によるアレイ基板 2 1 0 は、外部の駆動回路 (図示せず) から走査信号が供給されるゲートライン 2 1 6 と、画像信号が供給されるデータライン 2 1 7 と、ゲートライン 2 1 6 とデータライン 2 1 7 との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極 2 1 8 とを含む。

【 0 0 7 1 】

前記薄膜トランジスタは、ゲートライン 2 1 6 に接続されたゲート電極 2 2 1 と、データライン 2 1 7 に接続されたソース電極 2 2 2 と、画素電極 2 1 8 に接続されたドレイン電極 2 2 3 とを含む。また、前記薄膜トランジスタは、ゲート電極 2 2 1 とソース/ドレイン電極 2 2 2 、 2 2 3 の絶縁のための第 1 絶縁膜 2 1 5 A と、ゲート電極 2 2 1 に印加されるゲート電圧によりソース電極 2 2 2 とドレイン電極 2 2 3 との間に伝導チャネルを形成するアクティブ層 2 2 0 ' とをさらに含む。そして、ドレイン電極 2 2 3 上には第 1 コンタクトホール 2 4 0 A が形成された第 2 絶縁膜 2 1 5 B が存在し、第 1 コンタクトホール 2 4 0 A を介してドレイン電極 2 2 3 と画素電極 2 1 8 とが電氣的に接続される。

【 0 0 7 2 】

また、(m 、 n + 1) 番目の画素電極 2 1 8 n + 1 の一部は、該当画素のゲートライン、すなわち、n 番目のゲートライン 2 1 6 側に延長されて、ゲートライン 2 1 6 の一部、すなわち、ゲートライン 2 1 6 が突出して構成された第 1 ストレージ電極 2 1 6 ' とオーバーラップし、前記オーバーラップした第 1 ストレージ電極 2 1 6 ' と (m 、 n + 1) 番目の画素電極 2 1 8 n + 1 の一部とは、第 1 絶縁膜 2 1 5 A を介してストレージキャパシタを構成する。

【 0 0 7 3 】

また、データライン 2 1 7 の左右の所定領域には、データライン 2 1 7 の断線発生時のリペアのためのダミーパターン 2 5 0 が形成されている。ここで、ダミーパターン 2 5 0 は、データライン 2 1 7 の左側又は右側のいずれか一方の所定領域にのみ形成することもできる。

【 0 0 7 4 】

また、ダミーパターン 250 は、不透明なゲート配線用導電性物質で形成されると共にデータライン 217 と画素電極 218 との間に位置して、データライン 217 と画素電極 218 との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

【0075】

なお、図中符号 260' は第 1 ストレージ電極 216' の上部に形成された第 2 ストレージ電極を示し、第 2 ストレージ電極 260' は、第 2 絶縁膜 215B に形成された第 2 コンタクトホール 240B を介して、上部の (m、n+1) 番目の画素電極 218n+1 と電氣的に接続される。

【0076】

前述のように、第 1 絶縁膜 215A としては、誘電率の小さいガラス粉末を使用し、前記ガラス粉末からなる第 1 絶縁膜 215A は、ゲート電極 221 及びゲートライン 216 の上部を覆うようにパターニングされている。

【0077】

また、第 1 絶縁膜 215A は、ダミーパターン 250 の一部のみを覆うようにパターニングされている。すなわち、ダミーパターン 250 の上側と下側の一部領域は第 1 絶縁膜 215A で覆われていないが（図 4B 参照）、これは、データライン 217 の断線発生時に第 1 絶縁膜 215A の溶接が必要ないように、ダミーパターン 250 の上側と下側の一部領域には第 1 絶縁膜 215A を形成しないことにより、溶接工程を円滑にするためである。

【0078】

以上、本発明の第 1 及び第 2 の実施の形態においては、第 1 絶縁膜が左右のダミーパターンの間のデータライン領域にも形成された場合を説明しているが、本発明は、これに限定されるものではなく、左右のダミーパターンの間のデータライン領域に第 1 絶縁膜が形成されていない場合にも適用でき、これを次の第 3 の実施の形態で説明する。

【0079】

図 5 は、本発明の第 3 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

【0080】

図 5 に示すように、本発明の第 3 の実施の形態によるアレイ基板 310 は、外部の駆動回路（図示せず）から走査信号が供給されるゲートライン 316 と、画像信号が供給されるデータライン 317 と、ゲートライン 316 とデータライン 317 との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極 318 とを含む。

【0081】

前記薄膜トランジスタは、ゲートライン 316 に接続されたゲート電極 321 と、データライン 317 に接続されたソース電極 322 と、画素電極 318 に接続されたドレイン電極 323 とを含む。また、前記薄膜トランジスタは、ゲート電極 321 とソース/ドレイン電極 322、323 の絶縁のための第 1 絶縁膜 315A と、ゲート電極 321 に印加されるゲート電圧によりソース電極 322 とドレイン電極 323 との間に伝導チャネルを形成するアクティブ層 320' とをさらに含む。そして、ドレイン電極 323 上には第 1 コンタクトホール 340A が形成された第 2 絶縁膜（図示せず）が存在し、第 1 コンタクトホール 340A を介してドレイン電極 323 と画素電極 318 とが電氣的に接続される。

【0082】

また、(m、n+1) 番目の画素電極 318n+1 の一部は、該当画素のゲートライン、すなわち、n 番目のゲートライン 316 側に延長されて、ゲートライン 316 の一部、すなわち、ゲートライン 316 が突出して構成された第 1 ストレージ電極 316' とオーバーラップし、前記オーバーラップした第 1 ストレージ電極 316' と (m、n+1) 番目の画素電極 318n+1 の一部とは、第 1 絶縁膜 315A を介してストレージキャパシタを構成する。

10

20

30

40

50

【0083】

また、データライン317の左右の所定領域には、データライン317の断線発生時のリペアのためのダミーパターン350が形成されている。ここで、ダミーパターン350は、データライン317の左側又は右側のいずれか一方の所定領域にのみ形成することもできる。

【0084】

また、ダミーパターン350は、不透明なゲート配線用導電性物質で形成されると共にデータライン317と画素電極318との間に位置して、データライン317と画素電極318との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

【0085】

なお、図中符号360'は第1ストレージ電極316'の上部に形成された第2ストレージ電極を示し、第2ストレージ電極360'は、前記第2絶縁膜に形成された第2コンタクトホール340Bを介して、上部の(m、n+1)番目の画素電極318n+1と電気的に接続される。

【0086】

前述のように、第1絶縁膜315Aとしては、誘電率の小さいガラス粉末を使用し、前記ガラス粉末からなる第1絶縁膜315Aは、ゲート電極321及びゲートライン316の上部を覆うようにパターンニングされている。

【0087】

また、第1絶縁膜315Aは、左右のダミーパターン350の一部のみを覆うようにパターンニングされている。すなわち、前記第2の実施の形態と同様に、ダミーパターン350の上側と下側の一部領域は第1絶縁膜315Aで覆われていないが、これは、データライン317の断線発生時に第1絶縁膜315Aの溶接が必要ないように、ダミーパターン350の上側と下側の一部領域には第1絶縁膜315Aを形成しないことにより、溶接工程を円滑にするためである。また、本実施の形態の第1絶縁膜315Aは、左右のダミーパターン350のそれぞれのみを覆うようにパターンニングされており、左右のダミーパターン350の間のデータライン317領域には第1絶縁膜315Aが形成されていない。これにより、ダミーパターン350とデータライン317とが実質的に同一層に位置する。

【0088】

以上、本発明の第1～第3の実施の形態においては、ダミーパターンの上部に第1絶縁膜が形成された場合を示しているが、本発明は、これに限定されるものではなく、ダミーパターンの上部に第1絶縁膜が形成されていない場合にも適用でき、これを次の第4の実施の形態で説明する。

【0089】

図6は、本発明の第4の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

【0090】

図6に示すように、本発明の第4の実施の形態によるアレイ基板410は、外部の駆動回路(図示せず)から走査信号が供給されるゲートライン416と、画像信号が供給されるデータライン417と、ゲートライン416とデータライン417との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極418とを含む。

【0091】

前記薄膜トランジスタは、ゲートライン416に接続されたゲート電極421と、データライン417に接続されたソース電極422と、画素電極418に接続されたドレイン電極423とを含む。また、前記薄膜トランジスタは、ゲート電極421とソース/ドレイン電極422、423の絶縁のための第1絶縁膜415Aと、ゲート電極421に印加されるゲート電圧によりソース電極422とドレイン電極423との間に伝導チャネルを形成するアクティブ層420'とをさらに含む。そして、ドレイン電極423上には第1

10

20

30

40

50

コンタクトホール 440A が形成された第 2 絶縁膜 (図示せず) が存在し、第 1 コンタクトホール 440A を介してドレイン電極 423 と画素電極 418 とが電氣的に接続される。

【0092】

また、(m、n+1) 番目の画素電極 418n+1 の一部は、該当画素のゲートライン、すなわち、n 番目のゲートライン 416 側に延長されて、ゲートライン 416 の一部、すなわち、ゲートライン 416 が突出して構成された第 1 ストレージ電極 416' とオーバーラップし、前記オーバーラップした第 1 ストレージ電極 416' と (m、n+1) 番目の画素電極 418n+1 の一部とは、第 1 絶縁膜 415A を介してストレージキャパシタを構成する。

10

【0093】

また、データライン 417 の左右の所定領域には、データライン 417 の断線発生時のリペアのためのダミーパターン 450 が形成されている。ここで、ダミーパターン 450 は、データライン 417 の左側又は右側のいずれか一方の所定領域にのみ形成することもできる。

【0094】

また、ダミーパターン 450 は、不透明なゲート配線用導電性物質で形成されると共にデータライン 417 と画素電極 418 との間に位置して、データライン 417 と画素電極 418 との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

なお、図中符号 460' は第 1 ストレージ電極 416' の上部に形成された第 2 ストレージ電極を示し、第 2 ストレージ電極 460' は、前記第 2 絶縁膜に形成された第 2 コンタクトホール 440B を介して、上部の (m、n+1) 番目の画素電極 418n+1 と電氣的に接続される。

20

【0095】

前述のように、第 1 絶縁膜 415A としては、誘電率の小さいガラス粉末を使用し、前記ガラス粉末からなる第 1 絶縁膜 415A は、ゲート電極 421 及びゲートライン 416 の上部のみを覆うようにパターンニングされている。

【0096】

本実施の形態においては、第 1 絶縁膜 415A がダミーパターン 350 の上部には形成されておらず、データライン 417 の断線発生時に第 1 絶縁膜 415A の溶接が必要なくなり、データライン 417 のリペア工程を円滑にすることができる。また、本実施の形態においては、ダミーパターン 450 とデータライン 417 とが実質的に同一層に位置する。

30

【0097】

以上のように、本発明によれば、データラインの左右にダミーパターンを形成することにより、データラインと画素電極との間の光漏れを遮断して画像品質を向上させるという効果がある。

【0098】

また、本発明によれば、ダミーパターンを利用したリペアによりリペア工程が単純化するという効果がある。

40

【0099】

さらに、ダミーパターンを、ゲート配線用導電性物質をパターンニングして形成することにより、さらなるマスク工程が必要なくなるという利点がある。

【図面の簡単な説明】

【0100】

【図 1】本発明の第 1 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

【図 2A】図 1 のアレイ基板の製造工程を示す IIa - IIa' 線及び IIb - IIb' 線断面図である。

【図 2B】図 1 のアレイ基板の製造工程を示す IIa - IIa' 線及び IIb - IIb' 線断面図

50

である。

【図 2 C】図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【図 2 D】図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【図 2 E】図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【図 2 F】図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【図 2 G】図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

10

【図 2 H】図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【図 3 A】図 1 のアレイ基板の製造工程を示す平面図である。

【図 3 B】図 1 のアレイ基板の製造工程を示す平面図である。

【図 3 C】図 1 のアレイ基板の製造工程を示す平面図である。

【図 3 D】図 1 のアレイ基板の製造工程を示す平面図である。

【図 3 E】図 1 のアレイ基板の製造工程を示す平面図である。

【図 4 A】本発明の第 2 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

20


【図 4 B】図 4 A の V a - V a ' 線及び V b - V b ' 線断面図である。

【図 5】本発明の第 3 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。


【図 6】本発明の第 4 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

【図 7】一般の液晶表示装置の構造を概略的に示す分解斜視図である。


【 図 1 】




【 図 2 A 】




【 図 2 B 】




【 図 2 F 】




【 図 2 G 】




【 図 2 H 】




【 図 2 C 】




【 図 2 D 】




【 図 2 E 】




【 図 3 A 】




【 図 3 B 】




【図 3 C】




【図 3 E】




【図 3 D】




【図 4 A】




【図 4 B】




【図 6】



【図 5】



【図 7】



フロントページの続き

- (72)発明者 キョンムク・イ
大韓民国、ソウル、クロ - グ、オリュ・２ - ドン、ウスク・ヴィラ １ - １０６
- (72)発明者 チェヨン・オ
大韓民国、キョンギ - ド、ウィワン、ネソン・１ - ドン、ポイル・チュゴン・アパートメント １
０１ - ２１０
- (72)発明者 キェチャン・ソン
大韓民国、キョンギ - ド、アニャン、ドンアン - グ、シンチョン - ドン １０７１ - ９

審査官 金高 敏康

- (56)参考文献 特開２０００ - ２５０４３６ (ＪＰ, Ａ)
特開平１１ - １１９６９４ (ＪＰ, Ａ)
特開２００６ - ０１１１６２ (ＪＰ, Ａ)
特開平１０ - ０２６７７１ (ＪＰ, Ａ)
特開平０９ - １１３９３０ (ＪＰ, Ａ)


- (58)調査した分野(Int.Cl. , ＤＢ名)
Ｇ０２Ｆ １ / １３
Ｇ０２Ｆ １ / １３４５

专利名称(译)	液晶显示装置及其制造方法		
公开(公告)号	JP4543013B2	公开(公告)日	2010-09-15
申请号	JP2006163599	申请日	2006-06-13
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji飞利浦杜迪股份有限公司		
当前申请(专利权)人(译)	Eruji显示有限公司		
[标]发明人	キヨンムクイ チェヨンオ キエチャンソン		
发明人	キヨンムクイ チェヨンオ キエチャンソン		
IPC分类号	G02F1/13 G02F1/1345		
CPC分类号	H01L29/41758 G02F1/136259 G02F2001/136263		
FI分类号	G02F1/13.101 G02F1/1345		
F-TERM分类号	2H088/FA11 2H088/FA14 2H088/HA02 2H088/MA16 2H088/MA20 2H092/GA24 2H092/GA61 2H092/JB21 2H092/JB22 2H092/JB71 2H092/NA27 2H092/NA29 2H092/NA30		
代理人(译)	英年古河 Kajinami秩序		
优先权	1020050057341 2005-06-29 KR 1020060044415 2006-05-17 KR		
其他公开文献	JP2007011328A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种液晶显示装置及其制造方法，其切断在数据线的右侧和左侧引起的光泄漏，并通过在其左右两侧形成虚设图案来简化修复阶段。数据线和玻璃粉末作为绝缘膜。ŽSOLUTION：制造方法包括以下阶段：在基板上形成栅电极，栅极线和虚设图案；在栅电极和栅极线上形成第一绝缘膜；在栅电极上形成包括源电极，漏电极和有源层的开关元件；在基板上形成数据线，使得数据线与栅极线交叉，并且虚设图案设置在至少一个侧面上；在基板上形成第二绝缘膜；形成第一接触孔，通过去除第二绝缘膜的一部分来暴露漏电极的一部分；形成通过第一接触孔与漏电极电连接的像素电极。Ž

【 图 1 】



【 图 2 A 】