

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-11328

(P2007-11328A)

(43) 公開日 平成19年1月18日(2007.1.18)

(51) Int. Cl.	F I	テーマコード (参考)
GO2F 1/13 (2006.01)	GO2F 1/13 1 O 1	2 H 0 8 8
GO2F 1/1345 (2006.01)	GO2F 1/1345	2 H 0 9 2

審査請求 有 請求項の数 21 O L (全 18 頁)

(21) 出願番号	特願2006-163599 (P2006-163599)	(71) 出願人	599127667 エルジー フィリップス エルシーディー カンパニー リミテッド
(22) 出願日	平成18年6月13日 (2006. 6. 13)		大韓民国 ソウル, ヨンドンポーク, ヨイドードン 2 O
(31) 優先権主張番号	10-2005-0057341	(74) 代理人	100057874 弁理士 曾我 道照
(32) 優先日	平成17年6月29日 (2005. 6. 29)	(74) 代理人	100110423 弁理士 曾我 道治
(33) 優先権主張国	韓国 (KR)	(74) 代理人	100084010 弁理士 古川 秀利
(31) 優先権主張番号	10-2006-0044415	(74) 代理人	100094695 弁理士 鈴木 憲七
(32) 優先日	平成18年5月17日 (2006. 5. 17)	(74) 代理人	100111648 弁理士 梶並 順
(33) 優先権主張国	韓国 (KR)		

最終頁に続く


(54) 【発明の名称】 液晶表示装置及びその製造方法

(57) 【要約】

【課題】 データラインの左右にダミーパターンを形成し、絶縁膜としてガラス粉末を使用することにより、データラインの左右で発生する光漏れを遮断すると共にリペア工程を単純化する液晶表示装置及びその製造方法を提供する。

【解決手段】 基板上にゲート電極、ゲートライン、及びダミーパターンを形成する段階と、ゲート電極及びゲートライン上に第1絶縁膜を形成する段階と、ゲート電極の上部にソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子を形成する段階と、ゲートラインと交差し、少なくとも一側面にダミーパターンが位置するように、基板上にデータラインを形成する段階と、基板上に第2絶縁膜を形成する段階と、第2絶縁膜の一部領域を除去してドレイン電極の一部を露出させる第1コンタクトホールを形成する段階と、第1コンタクトホールを介してドレイン電極と電氣的に接続する画素電極を形成する段階とを含む。

【選択図】 図6



【特許請求の範囲】

【請求項 1】

基板上にゲート電極、ゲートライン、及びダミーパターンを形成する段階と、
前記ゲート電極及び前記ゲートライン上に第 1 絶縁膜を形成する段階と、
前記ゲート電極の上部にソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子を形成する段階と、
前記ゲートラインと交差し、少なくとも一側面に前記ダミーパターンが位置するように、前記基板上にデータラインを形成する段階と、
前記基板上に第 2 絶縁膜を形成する段階と、
前記第 2 絶縁膜の一部領域を除去して、前記ドレイン電極の一部を露出させる第 1 コンタクトホールを形成する段階と、
前記第 1 コンタクトホールを介して前記ドレイン電極と電氣的に接続する画素電極を形成する段階と
を含むことを特徴とする液晶表示装置の製造方法。

【請求項 2】

前記ダミーパターンとの接続により、断線した前記データラインをリペアする段階と、
前記基板上に第 2 絶縁膜を形成する段階をさらに含むことを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【請求項 3】

前記データラインの一部は、前記第 1 絶縁膜上に形成することを特徴とする請求項 1 または 2 に記載の液晶表示装置の製造方法。

【請求項 4】

前記第 1 絶縁膜を前記ダミーパターン上に形成することを特徴とする請求項 3 に記載の液晶表示装置の製造方法。

【請求項 5】

前記第 1 絶縁膜を前記ダミーパターン上の一部に形成することを特徴とする請求項 1 から 3 までのいずれか 1 項に記載の液晶表示装置の製造方法。

【請求項 6】

前記ダミーパターンは、前記データラインの両側または一側のいずれかに形成することを特徴とする請求項 1 または 2 に記載の液晶表示装置の製造方法。

【請求項 7】

前記ダミーパターンは、前記ゲート電極及び前記ゲートラインと実質的に同じ製造工程により形成することを特徴とする請求項 1 または 2 に記載の液晶表示装置の製造方法。

【請求項 8】

断線した前記データラインと前記ダミーパターンとの間を断線部分の両側において電氣的に接続してリペアすることを特徴とする請求項 1 または 2 に記載の液晶表示装置の製造方法。

【請求項 9】

前記断線したデータラインは、レーザを利用した溶接により、前記ダミーパターンと断線部分の両側において電氣的に接続することを特徴とする請求項 8 に記載の液晶表示装置の製造方法。

【請求項 10】

前記第 1 絶縁膜は、ガラス粉末を用いて形成することを特徴とする請求項 1 または 2 に記載の液晶表示装置の製造方法。

【請求項 11】

前記第 1 絶縁膜は、プリンティングと焼結方式により形成することを特徴とする請求項 10 に記載の液晶表示装置の製造方法。

【請求項 12】

前記第 1 絶縁膜は、蒸着と焼結方式により形成することを特徴とする請求項 10 に記載の液晶表示装置の製造方法。

【請求項 13】

基板上に形成されたゲート電極、ゲートライン、及びダミーパターンと、
前記ゲート電極及び前記ゲートライン上にガラス粉末で形成された第1絶縁膜と、
前記ゲート電極の上部に形成され、ソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子と、
前記基板上に前記ゲートラインと交差するように形成され、少なくとも一側面に前記ダミーパターンが位置するデータラインと、
前記基板上に形成され、前記ドレイン電極の一部を露出させる第1コンタクトホールを含む第2絶縁膜と、
前記基板上に形成され、前記第1コンタクトホールを介して前記ドレイン電極と電氣的に接続する画素電極と
を含むことを特徴とする液晶表示装置。 10

【請求項 14】

断線した前記データラインと前記ダミーパターンとを接続する接続ラインをさらに含むことを特徴とする請求項 13 に記載の液晶表示装置。

【請求項 15】

前記データラインの一部は、前記第1絶縁膜上に形成されることを特徴とする請求項 13 または 14 に記載の液晶表示装置。

【請求項 16】

前記第1絶縁膜は、前記ダミーパターン上に形成されることを特徴とする請求項 15 に記載の液晶表示装置。 20

【請求項 17】

前記第1絶縁膜は、前記ダミーパターン上の一部に形成されることを特徴とする請求項 13 から 15 までのいずれか1項に記載の液晶表示装置。

【請求項 18】

前記ダミーパターンは、前記データラインの両側または一側のいずれかに位置することを特徴とする請求項 13 または 14 に記載の液晶表示装置。

【請求項 19】

前記ダミーパターンは、前記ゲート電極及び前記ゲートラインを構成する物質と同じ導電性物質からなることを特徴とする請求項 13 または 14 に記載の液晶表示装置。 30

【請求項 20】

前記データラインの断線発生時、リペア工程により、断線した前記データラインと前記ダミーパターンとの間が断線部分の両側において電氣的に接続されることを特徴とする請求項 13 または 14 に記載の液晶表示装置。

【請求項 21】

前記断線したデータラインは、レーザを利用した溶接により、前記ダミーパターンと断線部分の上側と下側において電氣的に接続されることを特徴とする請求項 20 に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置及びその製造方法に関し、特に、データラインのリペア工程を容易にした液晶表示装置及びその製造方法に関する。

【背景技術】

【0002】

近年、情報ディスプレイに関する関心が高まり、携帯が可能な情報媒体の利用への要求が高まるにつれて、既存の表示装置であるブラウン管(CRT)を代替する軽量、薄型のフラットパネルディスプレイ(FPD)に関する研究及び商業化が重点的に行われている。特に、このようなフラットパネルディスプレイのうち、液晶表示装置(LCD)は、液晶の光学的異方性を利用して画像を表現する装置であって、解像度、カラー表示、及び画 50

質などに優れており、ノートブックパソコンやデスクトップパソコンのモニタなどに活発に適用されている。

【0003】

一般に、液晶表示装置は、マトリクス状に配列された液晶セルに画像情報によるデータ信号を個別に供給して、前記各液晶セルの光透過率を調節することにより、所望の画像を表示できるようにした表示装置である。

【0004】

以下、一般の液晶表示装置について図7を参照して説明する。

図7は一般の液晶表示装置の構造を概略的に示す分解斜視図である。

図7に示すように、一般の液晶表示装置は、第1基板であるカラーフィルタ基板5と、第2基板であるアレイ基板10と、カラーフィルタ基板5とアレイ基板10との間に形成された液晶層30とから構成される。

10

【0005】

カラーフィルタ基板5は、赤(Red; R)、緑(Green; G)、青(Blue; B)のカラーを実現するサブカラーフィルタ7で構成されるカラーフィルタCと、サブカラーフィルタ7を区分し、液晶層30を透過する光を遮断するブラックマトリクス6と、液晶層30に電圧を印加する透明な共通電極8とからなる。

【0006】

アレイ基板10上には、縦横に配列されて画素領域Pを定義するゲートライン16とデータライン17とが形成されている。また、ゲートライン16とデータライン17との交差領域には、スイッチング素子である薄膜トランジスタTが形成されており、各画素領域Pには画素電極18が形成されている。

20

【0007】

画素領域Pは、カラーフィルタ基板5の1つのサブカラーフィルタ7に対応するサブ画素であり、カラー画像は、赤、緑、青の3つのサブカラーフィルタ7が組み合わせられて得られる。すなわち、赤、緑、青の3つのサブ画素が1つの画素をなし、薄膜トランジスタTは、前記赤、緑、青のサブ画素にそれぞれ接続されている。

【0008】

このように構成された液晶表示装置の製造工程は、アレイ基板にスイッチング素子を形成するアレイ工程と、カラーフィルタ基板にカラーフィルタを形成するカラーフィルタ工程とに分けられ、前記アレイ工程により製造されたアレイ基板と前記カラーフィルタ工程により製造されたカラーフィルタ基板とがセル工程で貼り合わせられて液晶表示パネルが製造される。

30

【0009】

前記セル工程は、液晶分子の配向のための配向膜形成工程と、セルギャップ形成工程と、セル切断工程と、液晶注入工程とに分けられ、前記アレイ工程や前記カラーフィルタ工程に比べて繰り返される工程が相対的に少ない。

【0010】

このような工程を経て製造された液晶表示パネルは、品質検査を経て選別され、良品として選別された液晶表示パネルの外側に偏光板をそれぞれ取り付け付けた後に駆動回路を接続すると液晶表示装置が完成する。

40

【0011】

前記液晶表示パネルの品質検査過程では、前記液晶表示パネルの画面にテストパターンを表示して不良画素の有無を検査し、不良画素が発見された場合はこれに対するリペア工程を実施する。

【0012】

前記液晶表示パネルの不良としては、画素別色相不良、輝点、暗点などの点欠陥と、データラインの断線、隣接した配線間の短絡、静電気によるスイッチング素子の破壊により発生する線欠陥などがある。

【0013】

50

前記点欠陥の場合、その分布、個数、類型によって許容されるレベルがあるが、前記線欠陥の場合は、１つでも発生すると製品としての価値がないため致命的である。

また、開口率を向上させるために、画素電極をデータラインにオーバーラップさせるか、近接させて形成した場合は、前記データラインと前記画素電極との間に寄生容量が発生する。これにより、前記データラインの左右に位置する液晶層が所望しない方向に配列されて光漏れが発生するという問題があった。

【発明の開示】

【発明が解決しようとする課題】

【００１４】

本発明は、このような問題を解決するためになされたもので、データラインのリペア工程を容易にした液晶表示装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【００１５】

このような目的を達成するために、本発明による液晶表示装置は、基板上に形成されたゲート電極、ゲートライン、及びダミーパターンと、前記ゲート電極及び前記ゲートライン上にガラス粉末で形成された第１絶縁膜と、前記ゲート電極の上部に形成され、ソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子と、前記基板上に前記ゲートラインと交差するように形成され、少なくとも一側面に前記ダミーパターンが位置するデータラインと、前記基板上に形成され、前記ドレイン電極の一部を露出させる第１コンタクトホールを含む第２絶縁膜と、前記基板上に形成され、前記第１コンタクトホールを介して前記ドレイン電極と電氣的に接続する画素電極とを含むことを特徴とする。

【００１６】

また、本発明による液晶表示装置の製造方法は、基板上にゲート電極、ゲートライン、及びダミーパターンを形成する段階と、前記ゲート電極及び前記ゲートライン上に第１絶縁膜を形成する段階と、前記ゲート電極の上部にソース電極、ドレイン電極、及びアクティブ層で構成されるスイッチング素子を形成する段階と、前記ゲートラインと交差し、少なくとも一側面に前記ダミーパターンが位置するように、前記基板上にデータラインを形成する段階と、前記基板上に第２絶縁膜を形成する段階と、前記第２絶縁膜の一部領域を除去して、前記ドレイン電極の一部を露出させる第１コンタクトホールを形成する段階と、前記第１コンタクトホールを介して前記ドレイン電極と電氣的に接続する画素電極を形成する段階とを含むことを特徴とする。

【発明の効果】

【００１７】

本発明による液晶表示装置及びその製造方法は、ダミーパターンを利用したリペアによりリペア工程が単純化するという効果がある。

【発明を実施するための最良の形態】

【００１８】

以下、添付した図面を参照して本発明による液晶表示装置及びその製造方法の好ましい実施の形態を説明する。

図１は、本発明の第１の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

実際のアレイ基板には、 N 個のゲートラインと M 個のデータラインとが交差して $M \times N$ 個の画素が存在するが、説明を簡単にするために、図には (m, n) 番目の画素のみを示す。

【００１９】

図１に示すように、本発明の第１の実施の形態によるアレイ基板１１０は、外部の駆動回路（図示せず）から走査信号が供給されるゲートライン１１６と、画像信号が供給されるデータライン１１７と、ゲートライン１１６とデータライン１１７との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された

画素電極 118 とを含む。

【0020】

前記薄膜トランジスタは、ゲートライン 116 に接続されたゲート電極 121 と、データライン 117 に接続されたソース電極 122 と、画素電極 118 に接続されたドレイン電極 123 とを含む。また、前記薄膜トランジスタは、ゲート電極 121 とソース/ドレイン電極 122、123 の絶縁のための第 1 絶縁膜 115 A と、ゲート電極 121 に印加されるゲート電圧によりソース電極 122 とドレイン電極 123 との間に伝導チャネルを形成するアクティブ層 120' とをさらに含む。そして、ドレイン電極 123 上には第 1 コンタクトホール 140 A が形成された第 2 絶縁膜 (図示せず) が存在し、第 1 コンタクトホール 140 A を介してドレイン電極 123 と画素電極 118 とが電氣的に接続される。

【0021】

また、(m、n+1:m は 0 以外の自然数、n は m とは異なる 0 以外の自然数) 番目の画素電極 118 n+1 の一部は、該当画素のゲートライン、すなわち、n 番目のゲートライン 116 側に延長されて、ゲートライン 116 の一部、すなわち、ゲートライン 116 が突出して構成された第 1 ストレージ電極 116' とオーバーラップし、前記オーバーラップした第 1 ストレージ電極 116' と (m、n+1) 番目の画素電極 118 n+1 の一部とは、第 1 絶縁膜 115 A を介してストレージキャパシタを構成する。

【0022】

また、データライン 117 の左右の所定領域には、データライン 117 の断線発生時のリペアのためのダミーパターン 150 が形成されている。ここで、ダミーパターン 150 は、ゲート配線、すなわち、ゲート電極 121 とゲートライン 116 を形成するときに、前記ゲート配線用導電性物質を利用してパターンングすることにより形成する。

【0023】

本実施の形態においては、データライン 117 の左右両側にそれぞれ 1 つのダミーパターン 150 が形成された場合を説明しているが、本発明は、これに限定されるものではなく、ダミーパターン 150 をデータライン 117 の一側にのみ形成することもできる。

【0024】

また、ダミーパターン 150 は、不透明なゲート配線用導電性物質で形成されると共にデータライン 117 と画素電極 118 との間に位置して、データライン 117 と画素電極 118 との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

【0025】

なお、図中、符号 160" は第 1 ストレージ電極 116' の上部に形成された第 2 ストレージ電極を示し、第 2 ストレージ電極 160" は、前記第 2 絶縁膜に形成された第 2 コンタクトホール 140 B を介して、上部の (m、n+1) 番目の画素電極 118 n+1 と電氣的に接続される。

【0026】

本実施の形態においては、第 1 絶縁膜 115 A として、誘電率の小さいガラス粉末を使用し、前記ガラス粉末の場合は、プリンティング又はコーティング後に焼結する方式でパターンを形成する。

【0027】

また、前記ガラス粉末からなる第 1 絶縁膜 115 A は、ゲート電極 121、ゲートライン 116、及びダミーパターン 150 の上部のみを覆うようにパターンングされているが、本発明はこれに限定されるものではない。

【0028】

このように、ゲート配線形成時、データライン 117 の左右にダミーパターン 150 を形成し、その上部にガラス粉末を使用して第 1 絶縁膜 115 A を形成することにより、ダミーパターン 150 を利用したデータライン 117 のリペアが可能になると共に、光漏れ防止領域としての活用が可能になる。

【0029】

10

20

30

40

50

また、ゲート絶縁膜である第1絶縁膜115Aとして、誘電率の小さいガラス粉末を使用することにより、薄膜トランジスタの電気的特性が実質的に向上する。

【0030】

前記液晶表示装置の製造工程は、基本的に、薄膜トランジスタを含むアレイ基板の製造に複数のマスク工程（すなわち、フォトリソグラフィ工程）を必要とするため、生産性の面で前記マスク工程の数を減らす方法が要求されている。

【0031】

図2A～図2Hは、図1のアレイ基板の製造工程を順次示すIIa-IIa'線及びIIb-IIb'線断面図であり、また、図3A～図3Eは、図1のアレイ基板の製造工程を順次示す平面図である。

【0032】

本実施の形態においては、4回のマスク工程（すなわち、4回のフォトリソグラフィ工程）によりアレイ基板を形成する4マスク工程について説明するが、本発明は、これに限定されるものではなく、マスク工程の数に関係なく適用できる。

【0033】

図2A及び図3Aに示すように、ガラスなどの透明な絶縁物質からなる基板110上に、ゲート電極121、第1ストレージ電極116'を含むゲートライン116、及びダミーパターン150を形成する。

【0034】

ダミーパターン150は、データラインの左右の所定領域に形成され、前記データラインをリペアし、かつ前記データラインと画素電極との間の光漏れを遮断する役割を果たす。

【0035】

ここで、ゲート電極121、ゲートライン116、第1ストレージ電極116'、及びダミーパターン150は、第1導電性物質を基板110の全面に蒸着した後、フォトリソグラフィ工程（第1マスク工程）によりパターニングすることにより形成する。

【0036】

また、前記第1導電性物質としては、アルミニウム（Al）、アルミニウム合金、タングステン（W）、銅（Cu）、クロム（Cr）、モリブデン（Mo）などの低抵抗の不透明な導電性物質を使用することができる。

【0037】

さらに、ゲート電極121、ゲートライン116、第1ストレージ電極116'、及びダミーパターン150は、前記低抵抗の不透明な導電性物質が2つ以上積層された多層構造で形成することもできる。

【0038】

また、本発明のダミーパターン150は、ゲート電極121、ゲートライン116、第1ストレージ電極116'を形成するときに、前記ゲート配線用導電性物質をパターニングして形成することにより、さらなるマスク工程を必要としない。

【0039】

次に、図2B及び図3Bに示すように、ゲート電極121、ゲートライン116、第1ストレージ電極116'、及びダミーパターン150上に、これらが覆われるように第1絶縁膜115Aを形成する。

【0040】

前述のように、第1絶縁膜115Aは、ガラス粉末を利用してプリンティング又はコーティング後に焼結する方式で形成する。前記プリンティング方式とは、溶剤が混ざったガラス粉末を利用してプリンティングによりパターンを形成した後、焼結により前記溶剤を揮発させる方式をいい、前記焼結とは、粉末体を適当な形状に加圧成形した後に加熱することにより、互いに堅固に密着させて固結させることを意味する。

【0041】

前記ガラス粉末は、誘電率が相対的に小さいため、シリコン窒化膜などの他の無機絶縁

10

20

30

40

50

膜に比べてその厚さを薄く形成できる。

【0042】

次に、図2Cに示すように、第1絶縁膜115Aが形成された基板110の全面に、非晶質シリコン薄膜120、n+非晶質シリコン薄膜130、及び第2導電性物質からなる導電膜160を順次形成する。

【0043】

次に、図2Dに示すように、基板110の全面にフォトリソットなどの感光性物質からなる感光膜170を形成し、スリット構造を有する領域を含む回折マスク180を用いて感光膜170に光を照射する。

【0044】

回折マスク180には、照射された光を全て透過させる第1透過領域I、光の一部を透過させる第2透過領域II、光を全て遮断する遮断領域IIIが設けられており、回折マスク180を透過した光だけ感光膜170に照射される。

【0045】

本実施の形態に使用した回折マスク180は、第2透過領域IIがスリット構造を有し、第2透過領域IIを介して照射される露光量が第1透過領域Iに照射される露光量より少ない。従って、感光膜170を塗布した後、第2透過領域IIが部分的に設けられている回折マスク180を用いて感光膜170に露光、現像すると、第2透過領域IIに該当する領域に残っている感光膜の厚さと、第1透過領域I又は遮断領域IIIに該当する領域に残っている感光膜の厚さとが異なってくる。

【0046】

ここで、感光膜170として、ポジティブタイプのフォトリソットを使用した場合は、第2透過領域IIに該当する領域に残っている感光膜の厚さが遮断領域IIIに該当する領域に残っている感光膜の厚さより薄く、ネガティブタイプのフォトリソットを使用した場合は、第2透過領域IIに該当する領域に残っている感光膜の厚さが第1透過領域Iに該当する領域に残っている感光膜の厚さより薄い。

【0047】

本実施の形態においては、ポジティブタイプのフォトリソットを使用したか、本発明は、これに限定されるものではなく、ネガティブタイプのフォトリソットを使用することもできる。

【0048】

次に、回折マスク180を用いて露光した感光膜170を現像すると(第2マスク工程)、図2Eに示すように、遮断領域IIIにより光が全て遮断された領域及び第2透過領域IIにより光の一部が遮断された領域には、所定の厚さを有する第1～第4感光膜パターン170A～170Dが残り、第1透過領域Iを介して光が全て透過した領域には、感光膜が除去されて導電膜160の表面が露出する。

【0049】

ここで、遮断領域IIIにより形成された第1感光膜パターン170A、第2感光膜パターン170B、及び第3感光膜パターン170Cは、第2透過領域IIにより形成された第4感光膜パターン170Dより厚く形成される。

【0050】

すなわち、図の左側のソース/ドレイン電極領域(すなわち、後述するエッチング工程によりソース電極とドレイン電極が形成される領域)の上部には、第1厚さの第1感光膜パターン170Aが残り、図の中央の第1ストレージ電極116'上部の所定領域には、第1厚さの第2感光膜パターン170Bが残り、図の右側の一対のダミーパターン150の間には、第1厚さの第3感光膜パターン170Cが残る。また、前記ソース電極領域とドレイン電極領域との間には、第2厚さの第4感光膜パターン170Dが残る。

【0051】

その後、このように形成された第1～第4感光膜パターン170A～170Dをマスクにして、その下部の導電膜160、n+非晶質シリコン薄膜130、及び非晶質シリコン

10

20

30

40

50

薄膜 120 を選択的に除去することにより、ゲート電極 121 の上部に非晶質シリコン薄膜からなるアクティブ層 120' を形成し、第 1 ストレージ電極 116' の上部に導電膜からなる第 2 ストレージ電極 160'' を形成し、ダミーパターン 150 の間の上部に前記導電膜からなるデータライン 117 を形成する。

【0052】

また、アクティブ層 120' の上部には、n+ 非晶質シリコン薄膜からなる第 1 n+ 非晶質シリコン薄膜パターン 130'、及び導電膜からなる第 1 導電膜パターン 160' が形成されており、第 2 ストレージ電極 160'' の下部には、第 2 ストレージ電極 160'' と同じ形状にパターニングされた第 2 非晶質シリコン薄膜パターン 120'' 及び第 2 n+ 非晶質シリコン薄膜パターン 130'' が形成されている。さらに、データライン 117 の下部には、データライン 117 と同じ形状にパターニングされた第 3 非晶質シリコン薄膜パターン 120'' 及び第 3 n+ 非晶質シリコン薄膜パターン 130'' が形成されている。

10

【0053】

次に、アッシング工程を行って第 2 透過領域 II の第 4 感光膜パターン 170 D を完全に除去すると、図 2 F 及び図 3 C に示すように、遮断領域 III に該当する第 1 感光膜パターン 170 A、第 2 感光膜パターン 170 B、及び第 3 感光膜パターン 170 C は、第 2 透過領域 II に該当する第 4 感光膜パターン 170 D の厚さだけ除去されて、第 3 厚さの第 5 感光膜パターン 170 A'、第 6 感光膜パターン 170 B'、及び第 7 感光膜パターン 170 C' として残る。

【0054】

20

その後、残っている第 5 ~ 第 7 感光膜パターン 170 A' ~ 170 C' をマスクにして、その下部の第 1 導電膜パターン 160' 及び第 1 n+ 非晶質シリコン薄膜パターン 130' を選択的に除去することにより、アクティブ層 120' の上部に、第 1 導電膜パターン 160' からなるソース電極 122 及びドレイン電極 123 を形成する。このとき、第 1 n+ 非晶質シリコン薄膜パターン 130' も同じ形状にパターニングして、ソース/ドレイン電極 122、123 とアクティブ層 120' の所定領域との間をオーミックコンタクトさせるオーミックコンタクト層 125 を形成する。

【0055】

このように回折露光を用いてアクティブ層 120'、ソース/ドレイン電極 122、123、及びデータライン 117 を 1 回のマスク工程により形成することにより、マスク数を減少させることができる。しかし、本発明は、これに限定されるものではなく、アクティブ層 120' とソース/ドレイン電極 122、123 及びデータライン 117 とを別途のマスク工程、すなわち、2 回のマスク工程により形成することもできる。

30

【0056】

本実施の形態においては、データライン 117 の一部領域が断線する線欠陥が発生した場合、接続ライン（図示せず）を用いて、断線したデータライン 117 とデータライン 117 の左右に形成されたダミーパターン 150 とを接続するリペア工程を実施する。

【0057】

ここで、前記リペア工程は、断線したデータライン 117 の断線部分の上側と下側（図 3 C の上側と下側）において、ダミーパターン 150 の表面が露出するように第 1 絶縁膜 115 A の所定領域をレーザで溶かした後、データライン 117 と露出したダミーパターン 150 とを溶接により断線部分の上側と下側において接続することにより行われる。

40

【0058】

次に、図 2 G 及び図 3 D に示すように、基板 110 の全面に第 2 絶縁膜 115 B を形成した後、フォトリソグラフィ工程（第 3 マスク工程）により選択的にパターニングすることにより、ドレイン電極 123 の一部を露出させる第 1 コンタクトホール 140 A を形成すると共に、第 2 ストレージ電極 160'' の一部を露出させる第 2 コンタクトホール 140 B を形成する。

【0059】

次に、図 2 H 及び図 3 E に示すように、基板 110 の全面に第 3 導電性物質を蒸着した

50

後、フォトリソグラフィ工程（第４マスク工程）によりパターンングすることにより、第１コンタクトホール１４０Ａを介してドレイン電極１２３と電氣的に接続する画素電極１１８、１１８ n ＋１を形成する。ここで、（ m 、 n ＋１）番目の画素電極１１８ n ＋１の上端の一部は、該当画素のゲートライン１１６側に延長されて、ゲートライン１１６とオーバーラップすると共に、第２コンタクトホール１４０Ｂを介して下部の第２ストレージ電極１６０と電氣的に接続される。

【００６０】

本実施の形態において、画素電極１１８、１１８ n ＋１は、その下部のダミーパターン１５０の一部とオーバーラップするように形成される。

【００６１】

また、画素電極１１８、１１８ n ＋１は、ＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indium Zinc Oxide）などのように、透過率に優れた透明な導電性物質で形成できる。

【００６２】

前述のように、本発明においては、ダミーパターン１５０をゲート配線用導電性物質をパターンングして形成することにより、さらなるマスク工程を必要としない。

【００６３】

また、ダミーパターン１５０は、データライン１１７の左右に位置して、データライン１１７と画素電極１１８、１１８ n ＋１との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

【００６４】

本実施の形態においては、４回のマスク工程によりアレイ基板を製造する４マスク工程について説明しているが、本発明は、これに限定されるものではなく、マスク工程の数に関係なく適用できる。

【００６５】

また、本実施の形態においては、アクティブ層として非晶質シリコン薄膜を利用した非晶質シリコン薄膜トランジスタについて説明しているが、本発明は、これに限定されるものではなく、前記アクティブ層として多結晶シリコン薄膜を利用した多結晶シリコン薄膜トランジスタを備えた液晶表示装置にも適用できる。

【００６６】

さらに、本発明は、液晶表示装置のモード、すなわち、ＴＮ（Twisted Nematic）モード、ＩＰＳ（In Plane Switching）モード、及びＶＡ（Vertical Alignment）モードなど、モードに関係なく適用できる。

【００６７】

さらに、本発明は、液晶表示装置だけでなく、薄膜トランジスタを利用して製作する他の表示装置、例えば、駆動トランジスタに有機発光ダイオード（ＯＬＥＤ）が接続された有機発光ディスプレイ装置にも適用できる。

【００６８】

以上、本発明の第１の実施の形態においては、ガラス粉末からなる第１絶縁膜１１５Ａがダミーパターン１５０を完全に覆うように構成した場合を説明しているが、本発明は、これに限定されるものではなく、第１絶縁膜１１５Ａがダミーパターン１５０の一部を覆うように構成することもでき、これを次の第２の実施の形態で説明する。

【００６９】

図４Ａは本発明の第２の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図であり、（ m 、 n ）番目の画素を示している。また、図４Ｂは図４ＡのＶ a -Ｖ a '線及びＶ b -Ｖ b '線断面図である。

【００７０】

図４Ａ及び図４Ｂに示すように、本発明の第２の実施の形態によるアレイ基板２１０は、外部の駆動回路（図示せず）から走査信号が供給されるゲートライン２１６と、画像信号が供給されるデータライン２１７と、ゲートライン２１６とデータライン２１７との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタ

10

20

30

40

50

に接続された画素電極 218 とを含む。

【0071】

前記薄膜トランジスタは、ゲートライン 216 に接続されたゲート電極 221 と、データライン 217 に接続されたソース電極 222 と、画素電極 218 に接続されたドレイン電極 223 とを含む。また、前記薄膜トランジスタは、ゲート電極 221 とソース/ドレイン電極 222、223 の絶縁のための第 1 絶縁膜 215 A と、ゲート電極 221 に印加されるゲート電圧によりソース電極 222 とドレイン電極 223 との間に伝導チャネルを形成するアクティブ層 220' とをさらに含む。そして、ドレイン電極 223 上には第 1 コンタクトホール 240 A が形成された第 2 絶縁膜 215 B が存在し、第 1 コンタクトホール 240 A を介してドレイン電極 223 と画素電極 218 とが電氣的に接続される。

10

【0072】

また、(m、n+1) 番目の画素電極 218 n+1 の一部は、該当画素のゲートライン、すなわち、n 番目のゲートライン 216 側に延長されて、ゲートライン 216 の一部、すなわち、ゲートライン 216 が突出して構成された第 1 ストレージ電極 216' とオーバーラップし、前記オーバーラップした第 1 ストレージ電極 216' と (m、n+1) 番目の画素電極 218 n+1 の一部とは、第 1 絶縁膜 215 A を介してストレージキャパシタを構成する。

【0073】

また、データライン 217 の左右の所定領域には、データライン 217 の断線発生時のリペアのためのダミーパターン 250 が形成されている。ここで、ダミーパターン 250 は、データライン 217 の左側又は右側のいずれか一方の所定領域にのみ形成することもできる。

20

【0074】

また、ダミーパターン 250 は、不透明なゲート配線用導電性物質で形成されると共にデータライン 217 と画素電極 218 との間に位置して、データライン 217 と画素電極 218 との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

【0075】

なお、図中符号 260' は第 1 ストレージ電極 216' の上部に形成された第 2 ストレージ電極を示し、第 2 ストレージ電極 260' は、第 2 絶縁膜 215 B に形成された第 2 コンタクトホール 240 B を介して、上部の (m、n+1) 番目の画素電極 218 n+1 と電氣的に接続される。

30

【0076】

前述のように、第 1 絶縁膜 215 A としては、誘電率の小さいガラス粉末を使用し、前記ガラス粉末からなる第 1 絶縁膜 215 A は、ゲート電極 221 及びゲートライン 216 の上部を覆うようにパターニングされている。

【0077】

また、第 1 絶縁膜 215 A は、ダミーパターン 250 の一部のみを覆うようにパターニングされている。すなわち、ダミーパターン 250 の上側と下側の一部領域は第 1 絶縁膜 215 A で覆われていないが (図 4 B 参照)、これは、データライン 217 の断線発生時に第 1 絶縁膜 215 A の溶接が必要ないように、ダミーパターン 250 の上側と下側の一部領域には第 1 絶縁膜 215 A を形成しないことにより、溶接工程を円滑にするためである。

40

【0078】

以上、本発明の第 1 及び第 2 の実施の形態においては、第 1 絶縁膜が左右のダミーパターンの間のデータライン領域にも形成された場合を説明しているが、本発明は、これに限定されるものではなく、左右のダミーパターンの間のデータライン領域に第 1 絶縁膜が形成されていない場合にも適用でき、これを次の第 3 の実施の形態で説明する。

【0079】

図 5 は、本発明の第 3 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

50

【0080】

図5に示すように、本発明の第3の実施の形態によるアレイ基板310は、外部の駆動回路（図示せず）から走査信号が供給されるゲートライン316と、画像信号が供給されるデータライン317と、ゲートライン316とデータライン317との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極318とを含む。

【0081】

前記薄膜トランジスタは、ゲートライン316に接続されたゲート電極321と、データライン317に接続されたソース電極322と、画素電極318に接続されたドレイン電極323とを含む。また、前記薄膜トランジスタは、ゲート電極321とソース/ドレイン電極322、323の絶縁のための第1絶縁膜315Aと、ゲート電極321に印加されるゲート電圧によりソース電極322とドレイン電極323との間に伝導チャネルを形成するアクティブ層320'とをさらに含む。そして、ドレイン電極323上には第1コンタクトホール340Aが形成された第2絶縁膜（図示せず）が存在し、第1コンタクトホール340Aを介してドレイン電極323と画素電極318とが電氣的に接続される。

10

【0082】

また、 $(m, n+1)$ 番目の画素電極318 $_{n+1}$ の一部は、該当画素のゲートライン、すなわち、 n 番目のゲートライン316側に延長されて、ゲートライン316の一部、すなわち、ゲートライン316が突出して構成された第1ストレージ電極316'とオーバーラップし、前記オーバーラップした第1ストレージ電極316'と $(m, n+1)$ 番目の画素電極318 $_{n+1}$ の一部とは、第1絶縁膜315Aを介してストレージキャパシタを構成する。

20

【0083】

また、データライン317の左右の所定領域には、データライン317の断線発生時のリペアのためのダミーパターン350が形成されている。ここで、ダミーパターン350は、データライン317の左側又は右側のいずれか一方の所定領域にのみ形成することもできる。

【0084】

また、ダミーパターン350は、不透明なゲート配線用導電性物質で形成されると共にデータライン317と画素電極318との間に位置して、データライン317と画素電極318との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。

30

【0085】

なお、図中符号360"は第1ストレージ電極316'の上部に形成された第2ストレージ電極を示し、第2ストレージ電極360"は、前記第2絶縁膜に形成された第2コンタクトホール340Bを介して、上部の $(m, n+1)$ 番目の画素電極318 $_{n+1}$ と電氣的に接続される。

【0086】

前述のように、第1絶縁膜315Aとしては、誘電率の小さいガラス粉末を使用し、前記ガラス粉末からなる第1絶縁膜315Aは、ゲート電極321及びゲートライン316の上部を覆うようにパターニングされている。

40

【0087】

また、第1絶縁膜315Aは、左右のダミーパターン350の一部のみを覆うようにパターニングされている。すなわち、前記第2の実施の形態と同様に、ダミーパターン350の上側と下側の一部領域は第1絶縁膜315Aで覆われていないが、これは、データライン317の断線発生時に第1絶縁膜315Aの溶接が必要ないように、ダミーパターン350の上側と下側の一部領域には第1絶縁膜315Aを形成しないことにより、溶接工程を円滑にするためである。また、本実施の形態の第1絶縁膜315Aは、左右のダミーパターン350のそれぞれのみを覆うようにパターニングされており、左右のダミーパターン350の間のデータライン317領域には第1絶縁膜315Aが形成されていない。

50

これにより、ダミーパターン 350 とデータライン 317 とが実質的に同一層に位置する。

【0088】

以上、本発明の第1～第3の実施の形態においては、ダミーパターンの上部に第1絶縁膜が形成された場合を示しているが、本発明は、これに限定されるものではなく、ダミーパターンの上部に第1絶縁膜が形成されていない場合にも適用でき、これを次の第4の実施の形態で説明する。

【0089】

図6は、本発明の第4の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

10

【0090】

図6に示すように、本発明の第4の実施の形態によるアレイ基板410は、外部の駆動回路（図示せず）から走査信号が供給されるゲートライン416と、画像信号が供給されるデータライン417と、ゲートライン416とデータライン417との交差領域に形成されたスイッチング素子である薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極418とを含む。

【0091】

前記薄膜トランジスタは、ゲートライン416に接続されたゲート電極421と、データライン417に接続されたソース電極422と、画素電極418に接続されたドレイン電極423とを含む。また、前記薄膜トランジスタは、ゲート電極421とソース/ドレイン電極422、423の絶縁のための第1絶縁膜415Aと、ゲート電極421に印加されるゲート電圧によりソース電極422とドレイン電極423との間に伝導チャンネルを形成するアクティブ層420'とをさらに含む。そして、ドレイン電極423上には第1コンタクトホール440Aが形成された第2絶縁膜（図示せず）が存在し、第1コンタクトホール440Aを介してドレイン電極423と画素電極418とが電氣的に接続される。

20

【0092】

また、 $(m, n+1)$ 番目の画素電極418 $_{n+1}$ の一部は、該当画素のゲートライン、すなわち、 n 番目のゲートライン416側に延長されて、ゲートライン416の一部、すなわち、ゲートライン416が突出して構成された第1ストレージ電極416'とオーバーラップし、前記オーバーラップした第1ストレージ電極416'と $(m, n+1)$ 番目の画素電極418 $_{n+1}$ の一部とは、第1絶縁膜415Aを介してストレージキャパシタを構成する。

30

【0093】

また、データライン417の左右の所定領域には、データライン417の断線発生時のリペアのためのダミーパターン450が形成されている。ここで、ダミーパターン450は、データライン417の左側又は右側のいずれか一方の所定領域にのみ形成することもできる。

【0094】

また、ダミーパターン450は、不透明なゲート配線用導電性物質で形成されると共にデータライン417と画素電極418との間に位置して、データライン417と画素電極418との間で発生する寄生容量による光漏れを遮断する遮断膜の役割を果たす。なお、図中符号460'は第1ストレージ電極416'の上部に形成された第2ストレージ電極を示し、第2ストレージ電極460'は、前記第2絶縁膜に形成された第2コンタクトホール440Bを介して、上部の $(m, n+1)$ 番目の画素電極418 $_{n+1}$ と電氣的に接続される。

40

【0095】

前述のように、第1絶縁膜415Aとしては、誘電率の小さいガラス粉末を使用し、前記ガラス粉末からなる第1絶縁膜415Aは、ゲート電極421及びゲートライン416の上部のみを覆うようにパターニングされている。

50

【 0 0 9 6 】

本実施の形態においては、第 1 絶縁膜 4 1 5 A がダミーパターン 3 5 0 の上部には形成されておらず、データライン 4 1 7 の断線発生時に第 1 絶縁膜 4 1 5 A の溶接が必要なくなり、データライン 4 1 7 のリペア工程を円滑にすることができる。また、本実施の形態においては、ダミーパターン 4 5 0 とデータライン 4 1 7 とが実質的に同一層に位置する。

【 0 0 9 7 】

以上のように、本発明によれば、データラインの左右にダミーパターンを形成することにより、データラインと画素電極との間の光漏れを遮断して画像品質を向上させるという効果がある。

10

【 0 0 9 8 】

また、本発明によれば、ダミーパターンを利用したリペアによりリペア工程が単純化するという効果がある。

【 0 0 9 9 】

さらに、ダミーパターンを、ゲート配線用導電性物質をパターンニングして形成することにより、さらなるマスク工程が必要なくなるという利点がある。

【 図面の簡単な説明 】

【 0 1 0 0 】

【 図 1 】 本発明の第 1 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

20

【 図 2 A 】 図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【 図 2 B 】 図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【 図 2 C 】 図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【 図 2 D 】 図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【 図 2 E 】 図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

30

【 図 2 F 】 図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【 図 2 G 】 図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【 図 2 H 】 図 1 のアレイ基板の製造工程を示す II a - II a ' 線及び II b - II b ' 線断面図である。

【 図 3 A 】 図 1 のアレイ基板の製造工程を示す平面図である。

【 図 3 B 】 図 1 のアレイ基板の製造工程を示す平面図である。

【 図 3 C 】 図 1 のアレイ基板の製造工程を示す平面図である。

【 図 3 D 】 図 1 のアレイ基板の製造工程を示す平面図である。

40

【 図 3 E 】 図 1 のアレイ基板の製造工程を示す平面図である。


【 図 4 A 】 本発明の第 2 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

【 図 4 B 】 図 4 A の V a - V a ' 線及び V b - V b ' 線断面図である。


【 図 5 】 本発明の第 3 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

【 図 6 】 本発明の第 4 の実施の形態による液晶表示装置のアレイ基板の一部を概略的に示す平面図である。

【 図 7 】 一般の液晶表示装置の構造を概略的に示す分解斜視図である。



【図 7】



フロントページの続き

- (72)発明者 キョンムク・イ
大韓民国、ソウル、クロ - グ、オリュ・２ - ドン、ウスク・ヴィラ １ - １０６
- (72)発明者 チェヨン・オ
大韓民国、キョンギ - ド、ウィワン、ネソン・１ - ドン、ポイル・チュゴン・アパートメント １
０１ - ２１０
- (72)発明者 ケチャン・ソン
大韓民国、キョンギ - ド、アニャン、ドンアン - グ、シンチョン - ドン １０７１ - ９
- F ターム(参考) 2H088 FA11 FA14 HA02 MA16 MA20
2H092 GA24 GA61 JB21 JB22 JB71 NA27 NA29 NA30

专利名称(译)	液晶显示装置及其制造方法		
公开(公告)号	JP2007011328A	公开(公告)日	2007-01-18
申请号	JP2006163599	申请日	2006-06-13
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji飞利浦杜迪股份有限公司		
[标]发明人	キヨンムクイ チエヨンオ キエチャンソン		
发明人	キヨンムクイ チエヨンオ キエチャンソン		
IPC分类号	G02F1/13 G02F1/1345		
CPC分类号	H01L29/41758 G02F1/136259 G02F2001/136263		
FI分类号	G02F1/13.101 G02F1/1345		
F-TERM分类号	2H088/FA11 2H088/FA14 2H088/HA02 2H088/MA16 2H088/MA20 2H092/GA24 2H092/GA61 2H092/JB21 2H092/JB22 2H092/JB71 2H092/NA27 2H092/NA29 2H092/NA30		
代理人(译)	英年古河 Kajinami秩序		
优先权	1020050057341 2005-06-29 KR 1020060044415 2006-05-17 KR		
其他公开文献	JP4543013B2		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种液晶显示装置及其制造方法，其切断在数据线的右侧和左侧引起的光泄漏，并通过在其左右两侧形成虚设图案来简化修复阶段。数据线和玻璃粉末作为绝缘膜。ŽSOLUTION：制造方法包括以下阶段：在基板上形成栅电极，栅极线和虚设图案；在栅电极和栅极线上形成第一绝缘膜；在栅电极上形成包括源电极，漏电极和有源层的开关元件；在基板上形成数据线，使得数据线栅极线交叉，并且虚设图案设置在至少一个侧面上；在基板上形成第二绝缘膜；形成第一接触孔，通过去除第二绝缘膜的一部分来暴露漏电极的一部分；形成通过第一接触孔与漏电极电连接的像素电极。Ž

