

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3872086号
(P3872086)

(45) 発行日 平成19年1月24日(2007. 1. 24)

(24) 登録日 平成18年10月27日(2006. 10. 27)

(51) Int. Cl.

F I

G O 2 F 1/1368 (2006. 01)

G O 2 F 1/1368

G O 2 F 1/1345 (2006. 01)

G O 2 F 1/1345

G O 9 F 9/30 (2006. 01)

G O 9 F 9/30 3 3 8

G O 9 F 9/35 (2006. 01)

G O 9 F 9/35

請求項の数 4 (全 15 頁)

(21) 出願番号 特願2005-185436 (P2005-185436)
 (22) 出願日 平成17年6月24日(2005. 6. 24)
 (62) 分割の表示 特願平11-128393の分割
 原出願日 平成11年5月10日(1999. 5. 10)
 (65) 公開番号 特開2005-352499 (P2005-352499A)
 (43) 公開日 平成17年12月22日(2005. 12. 22)
 審査請求日 平成17年6月24日(2005. 6. 24)

(73) 特許権者 000005108
 株式会社日立製作所
 東京都千代田区丸の内一丁目6番6号
 (74) 代理人 100075753
 弁理士 和泉 良彦
 (72) 発明者 石井 正宏
 千葉県茂原市早野3300番地
 株式会社日立製作所
 ディスプレイグループ内
 (72) 発明者 小野 記久雄
 千葉県茂原市早野3300番地
 株式会社日立製作所
 ディスプレイグループ内

最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57) 【特許請求の範囲】

【請求項1】

液晶層を介して互いに対向配置され、液晶表示素子を構成する2枚の液晶表示基板のうち、一方の前記液晶表示基板の前記液晶層側の面上に、x方向に延在し、y方向に並設された複数の走査信号線群と、該走査信号線群と絶縁されてy方向に延在し、x方向に並設された映像信号線群とを設け、前記走査信号線群と前記映像信号線群とが交差する領域によって表示領域が構成され、前記走査信号線と前記映像信号線とで囲まれる領域にそれぞれアクティブ素子と画素電極とを設けた液晶表示装置において、

前記表示領域の外側の一边側には、前記映像信号線群に接続された複数個の映像信号ドライバが配置されており、

前記表示領域の外側の他の一边側には、前記走査信号線群と接続された走査信号ドライバが前記2枚の液晶表示基板とは別の基板上に配置されており、

前記複数個の映像信号ドライバの中の前記走査信号ドライバが配置された側に最も近い位置に配置された映像信号ドライバの前記映像信号線に接続していない信号出力ピンには断線修正用配線が接続されており、

該断線修正用配線は、前記一方の液晶表示基板の前記液晶層側の面上から、前記走査信号ドライバが配置された基板上の配線を介し、前記走査信号線群とは交差せずに前記映像信号ドライバが配置されている辺とは反対側の辺に引き廻されていることを特徴とする液晶表示装置。

【請求項2】

10

20

前記断線修正用配線は、前記映像信号線群の中で断線した信号線と接続し、信号制御回路に、前記断線した信号線のアドレスを入力したことを特徴とする請求項 1 記載の液晶表示装置。

【請求項 3】

前記断線修正用配線に信号増幅器を接続したことを特徴とする請求項 1 または 2 記載の液晶表示装置。

【請求項 4】

前記断線修正用配線に信号増幅器を接続し、前記映像信号ドライバが前記信号増幅器に近い側の一番端の映像信号ドライバであることを特徴とする請求項 3 記載の液晶表示装置。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置に係り、特に、薄膜トランジスタ等のアクティブ素子を使用したアクティブ・マトリクス方式の液晶表示装置に関する。

【背景技術】

【0002】

液晶表示装置は、薄型、軽量という特長と、ブラウン管に匹敵する高画質という点から、パソコン等の情報処理機器（OA 機器）の表示端末として広く普及し始めている。

【0003】

20

アクティブ・マトリクス方式の液晶表示装置は、マトリクス状に配列された複数の画素電極のそれぞれに対応して非線形素子（アクティブ素子、スイッチング素子）を設けたものである。各画素における液晶は理論的には常時駆動（デューティ比 1.0）されているので、時分割駆動方式を採用している、いわゆる単純マトリクス方式と比べてアクティブ・マトリクス方式はコントラストが良く、特にカラー液晶表示装置では欠かせない技術となりつつある。アクティブ素子として代表的なものとしては薄膜トランジスタ（TFT）がある。

【0004】

なお、薄膜トランジスタを使用したアクティブ・マトリクス方式の液晶表示装置は、例えば下記特許文献 1 や、下記非特許文献 1 で知られている。

30

【0005】

液晶表示装置（すなわち、液晶表示モジュール）は、例えば、表示用の透明電極や配向膜等の積層膜を形成した面が対向するように所定の間隙を隔てて 2 枚のガラス等からなる透明絶縁基板を重ね合わせ、該両基板間の周縁部に枠状（口の字状）に設けたシール材により、両基板を貼り合わせるとともに、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封止し、さらに両基板の外側に一定の偏光のみ透過させる偏光板を設けてなる液晶表示素子（すなわち、液晶表示パネル、LCD：リキッド クリスタル ディスプレイ（Liquid Crystal Display））と、この液晶表示素子の下に配置され、面発光を行い液晶表示素子に光を供給し画像を表示するための光源となるバックライトと、液晶表示素子の外周部の外側に配置した駆動用回路基板と、液晶表示素子やバックライトを収納、保持するプラスチックモールドケースと、前記各部材を収納し、表示窓がけられた金属製上シールドケースと、金属製下シールドケース等で構成されている。

40

【0006】

液晶表示装置は、高度な製造技術と、異物を極力排除した環境で生産されるが、正常な表示に必要な信号線の一部が断線し、表示画面上で、線状に常時非点灯、あるいは常時点灯の画素が表示される、いわゆる線欠陥と呼ばれる表示不良が発生することがある。

【0007】

この線欠陥は、製品検査工程において選別するが、線欠陥が発生した液晶表示素子は破棄するので、製造歩留りが低下し、製造コストが増大する。そこで、この線欠陥を修正することが考えられてきた。

50

【 0 0 0 8 】

図 1 2 は従来の液晶表示装置における液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

【 0 0 0 9 】

L C D は液晶表示素子、S C R は有効表示領域（有効画面）、G D は走査信号ドライバ（駆動用 I C ）、G B は走査信号源回路基板、D D は映像信号ドライバ（駆動用 I C ）、D B は映像信号源回路基板、C O N T は制御回路基板、D A T A は映像信号線、D A N は映像信号線 D A T A の断線箇所、D H は断線修正用配線、C N 1、C N 2 は断線修正用接続部である。

【 0 0 1 0 】

10

図 1 2 に示すように、液晶表示素子 L C D には、有効表示領域 S C R 内に、映像信号線 D A T A が配置されている。実際は、多数本の映像信号線 D A T A が配置されているが、この図では断線が発生した 1 本のみを示している。

【 0 0 1 1 】

表示に必要な映像信号は、映像信号ドライバ D D から映像信号線 D A T A へ供給される。しかし、映像信号線 D A T A に断線箇所 D A N で断線が発生すると、断線箇所 D A N より図 1 2 の下方へは、その映像信号は正しく伝達されず、先に説明した線欠陥と呼ばれる表示不良が発生する。

【 0 0 1 2 】

20

この従来技術においては、断線による表示不良を修正するために、有効表示領域 S C R の外側の液晶表示素子 L S D 上に、断線修正用配線 D H を「コ」字状に設けている。このような構成において、映像信号線 D A T A に断線が生じた場合、第 1 の断線修正用接続部 C N 1 および第 2 の断線修正用接続部 C N 2 の箇所をレーザ等により溶融させて、断線箇所 D A N を含む映像信号線 D A T A と、断線修正用配線 D H とを電氣的に接続し、断線を修正している。

【 0 0 1 3 】

この従来技術では、断線箇所 D A N より図 1 2 の下方へ映像信号を伝達するために、映像信号ドライバ D D から第 1 の断線修正用接続部 C N 1 を介して断線修正用配線 D H へ伝達し、第 2 の断線修正用接続部 C N 2 を介して図 1 2 の下方から映像信号を供給する。

【 0 0 1 4 】

30

【特許文献 1】特開昭 6 3 - 3 0 9 9 2 1 号公報

【非特許文献 1】「冗長構成を採用した 12.5 型アクティブ・マトリクス方式カラー液晶ディスプレイ」、日経エレクトロニクス、頁 193 ~ 210、1986 年 12 月 15 日、日経マグロウヒル社発行

【発明の開示】

【発明が解決しようとする課題】

【 0 0 1 5 】

ところが、上記従来技術では、次のような問題点がある。

【 0 0 1 6 】

40

断線が発生した映像信号線 D A T A の映像信号を伝達する断線修正用配線 D H は、有効表示領域 S C R の範囲外に設置する必要がある。したがって、必然的にこの断線修正用配線 D H の配線引き回しの距離が長くなるので、該断線修正用配線 D H の寄生容量や抵抗が大きくなってしまい、映像信号の遅延が発生する。つまり、断線された映像信号線 D A T A において、断線修正用配線 D H を介して図 1 2 の下方から供給される映像信号と、映像信号ドライバ D D から直接供給される映像信号とでは、この信号遅延による差異が発生する。すなわち、断線の修正により、例えば一面灰色パターンの表示画面において、断線箇所 D A N を境界として微妙な輝度の変化が生じる。これは、断線箇所 D A N のない液晶表示装置と比較して、画質が劣化していることになる。

【 0 0 1 7 】

本発明の目的は、信号線の断線修正後の信号遅延による表示画面の輝度変化を抑制し、

50

高画質で高歩留りな液晶表示装置を提供することにある。

【課題を解決するための手段】

【0018】

上記課題を解決するために、本発明は、液晶層を介して互いに対向配置され、液晶表示素子を構成する2枚の液晶表示基板のうち、一方の前記液晶表示基板の前記液晶層側の面上に、x方向に延在し、y方向に並設された複数の走査信号線群と、該走査信号線群と絶縁されてy方向に延在し、x方向に並設された映像信号線群とを設け、前記走査信号線群と前記映像信号線群とが交差する領域によって表示領域が構成され、前記走査信号線と前記映像信号線とで囲まれる領域にそれぞれアクティブ素子と画素電極とを設けた液晶表示装置において、前記表示領域の外側の一边側には、前記映像信号線群に接続された映像信号ドライバが配置されており、前記表示領域の外側の他の一边側には、前記走査信号線群と接続された走査信号ドライバが前記2枚の液晶表示基板とは別の基板上に配置されており、前記複数の映像信号ドライバの中の前記走査信号ドライバが配置された側に最も近い位置に配置された映像信号ドライバの前記映像信号線に接続していない信号出力ピンには、断線修正用配線が接続されており、該断線修正用配線は、前記一方の液晶表示基板の前記液晶層側の面上から、前記走査信号ドライバが配置された基板上の配線を介し、前記走査信号線群とは交差せずに前記映像信号ドライバが配置されている辺とは反対側の辺に引き廻されていることを特徴とする。

10

【0019】

また、前記断線修正用配線は、前記映像信号線群の中で断線した信号線と接続し、信号制御回路に、前記断線した信号線のアドレスを入力したことを特徴とする。

20

【0020】

また、前記断線修正用配線に信号増幅器を接続したことを特徴とする。

【0021】

また、前記断線修正用配線に信号増幅器を接続し、前記映像信号ドライバが前記信号増幅器に近い側の一番端の映像信号ドライバであることを特徴とする。

【発明の効果】

【0022】

本発明によれば、断線修正用配線を、画面端に位置する駆動用ICの映像信号線に接続していない信号出力ピンに接続した構成により、断線修正用配線の距離を短縮することができ、信号遅延を軽減することができる。

30

【発明を実施するための最良の形態】

【0023】

以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0024】

参考の形態1

図1は本発明の参考の形態1の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

LCDは液晶表示素子、SCRは有効表示領域（有効画面）、GDは走査信号ドライバ（駆動用IC）、GBは走査信号源回路基板、DDは映像信号ドライバ（駆動用IC）、DBは映像信号源回路基板、CONTは制御回路基板、DATAは映像信号線、DANは映像信号線DATAの断線箇所、DH1、DH2、DHGは断線修正用配線、CN1、CN2は断線修正用接続部、DAは信号増幅器（バッファアンプ）である。

40

【0025】

本参考の形態では、走査信号ドライバGD、映像信号ドライバDDは、液晶表示素子LCDと走査信号源回路基板GB、映像信号源回路基板DBとの間にそれぞれ接続されたテープキャリアパッケージ（TCP）上に実装されている。

【0026】

図1に示すように、液晶表示素子LCDには、有効表示領域SCRのある一方向（図1

50

では縦方向)に延びている映像信号線 D A T A が多数本配置されている。図 1 では、多数本配置された中のある 1 本の映像信号線 D A T A のみを示している。

【 0 0 2 7 】

映像信号線 D A T A は、液晶表示素子 L C D と映像信号源回路基板 D B との間に設置された映像信号ドライバ D D から供給される信号を、有効表示領域 S C R 内の画素に伝達する。

【 0 0 2 8 】

また、液晶表示素子 L C D には、該液晶表示素子 L C D と走査信号源回路基板 G B との間に設置された走査信号ドライバ G D が接続されている。画素は、映像信号と走査信号とに元づいて液晶を駆動することにより、光を制御し、結果的に所定の表示を得ることができる。

10

【 0 0 2 9 】

映像信号源回路基板 D B は、映像信号ドライバ D D を物理的に固定するとともに、映像信号ドライバ D D への制御信号や電源電力を供給する。

走査信号源回路基板 G B は、走査信号ドライバ G D を物理的に固定するとともに、走査信号ドライバ G D への制御信号や電源電力を供給する。

制御回路基板 C O N T は、パソコン等の情報処理機器から供給される画像信号や電源電力を適切な方法で変換し、映像信号源回路基板 D B や走査信号源回路基板 G B に、制御信号や電源電力を供給する。

【 0 0 3 0 】

20

以下、本発明の本質である映像信号線 D A T A の断線の修正について説明する。図 1 においては、ある映像信号線 D A T A の途中に、製造工程中に生じた断線箇所 D A N があることを示している。この映像信号線 D A T A においては、映像信号ドライバ D D から断線箇所 D A N までは正しく信号が伝達されるが、断線箇所 D A N の下方の部分には、信号が伝達されないため、断線の修正を行うために、次のような構成を備える。

【 0 0 3 1 】

液晶表示素子 L C D の透明ガラス基板 (図 8 参照) 面上に、第 1 の断線修正用配線 D H 1 および第 2 の断線修正用配線 D H 2 を設ける。ここでは、映像信号ドライバ D D に近い方を第 1 の断線修正用配線 D H 1 とし、遠い方を第 2 の断線修正用配線 D H 2 としている。なお、複数本の映像信号線 D A T A と絶縁層を介して交差する図 1 の横方向に延びる断線修正用配線 D H 1、D H 2 は、映像信号線 D A T A と層の異なる線により形成し、例えば走査信号線と同一の工程、同一の層により形成する。また、断線修正用配線 D H 1、D H 2、D H G の幅は広い方が抵抗値を低くする上で望ましいが、例えば映像信号線 D A T A の幅の 5 倍以上、走査信号線同一の幅、具体的には 2 5 μ m に形成する。

30

【 0 0 3 2 】

また、走査信号源回路基板 G B 上 (または内) に、第 1 の断線修正用配線 D H 1 および第 2 の断線修正用配線 D H 2 を接続するための、第 3 の断線修正用配線 D H G を設ける。

【 0 0 3 3 】

また、走査信号源回路基板 G B の断線修正用配線 D H G と、液晶表示素子 L C D 上の第 1 の断線修正用配線 D H 1 および第 2 の断線修正用配線 D H 2 とを接続する。この接続方法は、リード線を用いて接続する方法や、走査信号ドライバ G D のダミー配線を利用して接続する方法等様々な方法があるが、どの方法を用いてもよい。

40

【 0 0 3 4 】

さらに、走査信号源回路基板 G B の断線修正用配線 D H G の途中に、例えば断線修正用配線 1 本に付き 1 個の信号増幅器 D A を挿入する。すなわち、信号増幅器 D A は、走査信号源回路基板 G B 上 (または内) に設ける。なお、信号増幅器 D A は、走査信号源回路基板 G B 上に設けた例えば 1 個のトランジスタや O P アンプ等により構成する。

【 0 0 3 5 】

このような構成において、以下、断線の修正の方法について説明する。

まず、断線箇所 D A N において断線の発生している映像信号線 D A T A と、液晶表示素

50

子LCDに設けられた断線修正用配線DH1、DH2とを、両配線の絶縁層を介した交差部である第1、第2の断線修正用接続部CN1、CN2の箇所に高出力レーザを照射し、これらの部分を熔融させて接続する。接続の方法は、該レーザを用いる方法の他、導電性物質を用いる方法等、様々な方法を用いることができ、どの方法を用いてもよい。

【0036】

これにより、断線の発生している映像信号線DATAには、断線箇所DANまでは、映像信号は映像信号ドライバDDから直接供給され、断線箇所DANの下方の部分へは、映像信号ドライバDDから第1の断線修正用接続部CN1、第1の断線修正用配線DH1、第3の断線修正用配線DHG、信号増幅器DA、第3の断線修正用配線DHG、第2の断線修正用配線DH2、第2の断線修正用接続部CN2を介して供給されることになる。

10

【0037】

この間を伝達する信号は、配線引き回し部で発生する寄生容量や抵抗の増化などにより遅延するが、断線修正用配線DHGの途中に挿入した信号増幅器DAにより信号を増幅するので、信号の遅延を抑制することができる。

【0038】

この結果、断線箇所DANより下方の部分へ供給される映像信号は、断線箇所DANより上方の部分に供給される映像信号とほぼ同等なものとすることができ、断線修正による断線箇所DANを境界にした表示画面上の微妙な輝度の変化を抑制することができた。

【0039】

なお、本参考の形態では、第1の断線修正用配線DH1、第3の断線修正用配線DHG、信号増幅器DA、第2の断線修正用配線DH2から構成される組を、1組だけ示し、断線の発生した映像信号線DATAを1本だけ修正可能な構成を示したが、これらの組を複数組設ける（それぞれ配線を平行に設ける）ことにより、断線を修正できる映像信号線DATAの本数を増加できることはもちろんである（以下の参考の形態2～5、実施の形態においても同様）。

20

【0040】

また、本参考の形態では、信号増幅器DAを走査信号源回路基板GBに設けた場合を示したが、信号増幅器DAは液晶表示素子LCDの透明ガラス基板面上に設けてもよい。この場合、例えば第1、第2の断線修正用配線DH1、DH2のいずれかに挿入する。また、断線修正用配線DH1、DH2、DHGを、すべて該透明ガラス基板面上に「コ」字状に設けてもよい（第2図参照）。また、信号増幅器DAを映像信号源回路基板DBに設けてもよい。信号増幅器DAは、映像信号ドライバDDになるべく近い位置に設けるのが、信号遅延の軽減上望ましい。

30

【0041】

以下、断線検査について簡単に説明する。

【0042】

断線検査工程は、映像信号線および走査信号線の断線の有無を確認し、断線が発生した不良基板の選別を目的として実施される。断線検査装置は、通常、任意の電圧を発する直流電源装置と、該電源装置に接続された検査針と、直流電流計と、該電流計に接続された2個の検査針と、検査する液晶表示基板を載置する基板ステージと、検査針を上下および水平方向に移動させる駆動装置から構成される。

40

【0043】

このような検査装置により断線検査を実施するには、まず、基板ステージ上に液晶表示基板を載置し、駆動装置により2個の検査針を、液晶表示基板上の両端の2個の検査端子に接触させ、電源装置から検査針と検査端子とを介して信号線に電圧を印加し、電流計により電流値を測定し、該信号線の抵抗を算出して断線の有無を判定する。電流値が、あらかじめ定められた下限閾値より小さい場合に、断線不良と判定する。次に、検査端子に接触させた検査針を駆動装置により隣接する次の検査端子に接触させ、前記信号線と隣接する次の信号線の断線検査を実施する。このように、検査針を駆動装置により順次移動して全信号線の検査を行う。

50

以下、本発明の他の参考の形態、および実施の形態について説明するが、上記参考の形態 1 と異なる点のみを説明し、共通する部分は説明を省略する。

【0044】

参考の形態 2

図 2 は本発明の参考の形態 2 の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

本参考の形態 2 において、上記参考の形態 1 と異なる点は、(1)映像信号ドライバ D D、走査信号ドライバ G D を、液晶表示素子 L C D の透明ガラス基板上に実装していること（すなわち、F C A (フリップ チップ アタッチメント)方式、C O G (チップ オン ガラス))、(2)制御回路基板 C O N T を、液晶表示素子 L C D に接続していること、(3)ほぼ「コ」字状の断線修正用配線 D H を、液晶表示素子 L C D の透明ガラス基板上に設けていること、(4)信号増幅器 D A を液晶表示素子 L C D の透明ガラス基板上に設け、断線修正用配線 D H の途中に挿入していることである。

10

【0045】

本参考の形態においても、上記参考の形態 1と同様に、断線箇所 D A N の下方の部分へ供給される映像信号と、断線箇所 D A N の上方の部分に供給される映像信号とをほぼ同等なものとすることができ、断線修正による断線箇所 D A N を境界にした表示画面上の微妙な輝度の変化を抑制することができた。

【0046】

すなわち、映像信号ドライバ D D、走査信号ドライバ G D を液晶表示素子 L C D 上に設置した F C A 方式の液晶表示装置においても、高画質な線欠陥修正を実現することができる。

20

【0047】

なお、本参考の形態において、断線修正用配線 D H のうち、複数本の映像信号線 D A T A と絶縁層を介して交差する図 2 の横方向に延びる部分は、映像信号線 D A T A と層の異なる線により、例えば走査信号線と同一の工程、同一の層により形成する。また、断線修正用配線 D H のうち、映像信号線 D A T A と平行に図 2 の縦方向に延びる部分は、例えば映像信号線 D A T A、あるいは走査信号線と同一の工程、同一の層により形成する。断線修正用配線 D H の横に延びる部分と縦に延びる部分とを別の層によって形成する場合は、両部分をコンタクトホール等を介して接続する。さらに、信号増幅器 D A は、例えば透

30

【0048】

実施の形態

図 3 は本発明の実施の形態の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

本実施の形態において、上記参考の形態 1 と異なる点は、(1)第 1 の断線修正用配線 D H 1 を、映像信号ドライバ D D (駆動用 I C チップ)の断線修正用映像信号出力 D O U T (映像信号線 D A T A に接続していない余りの信号出力ピン)に接続していること、(2)制御回路基板 C O N T 内に、断線修正用アドレス入力 A D D R を設けていることである。

【0049】

断線修正用アドレス入力 A D D R は、断線修正用映像信号出力 D O U T に、検査工程等によって断線が検出された映像信号線 D A T A のアドレスを指定するものである。

40

【0050】

断線修正用映像信号出力 D O U T は、映像信号ドライバ D D のうち、有効表示領域の映像信号線 D A T A に接続されていない余った出力ピンを割り当てており、断線修正用アドレス入力 A D D R により指定された映像信号を出力する。

【0051】

このような構成によっても、上記参考の形態 1と同様に、断線箇所 D A N のある映像信号線 D A T A に供給される映像信号は、断線の発生しなかった場合とほぼ同等なものとすることができ、断線修正による断線か D A N を境界にした微妙な輝度の変化を抑制するこ

50

とができた。

【0052】

本実施の形態の特長は、断線修正用映像信号出力DOUTを一番端の駆動用ICチップの出力端子に割り当てることにより、第1の断線修正用配線DH1を短くすることができるので、断線修正用配線の寄生容量や抵抗を低減することができるため、信号遅延を抑制することができる、より高品質な断線修正を提供できる。

【0053】

参考の形態3

図4は本発明の参考の形態3の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

10

【0054】

本参考の形態3において、上記参考の形態1と異なる点は、(1)映像信号源回路基板DBにも、断線修正用配線DHDを設けていること、(2)第1の断線修正用配線DH1を、断線修正用配線DHDに接続していること、(3)信号増幅器DAを、映像信号源回路基板DBに設けていること、(4)断線修正用配線DHDを、走査信号源回路基板GBに設けた断線修正用配線DHGに接続していることである。

【0055】

本参考の形態では、断線修正用配線DHDと断線修正用配線DHGとを、制御回路基板CONT内部において接続しているが、制御回路基板CONTを介さず、直接接続してもよい。

20

【0056】

本参考の形態の特長は、信号増幅器DAを映像信号源回路基板DBに設けているため、断線した映像信号線DATAの映像信号ドライバDDと、信号増幅器DAとの距離を近づけることができるので(図1参照)、信号遅延の影響を受けにくく、より高品質の修正が可能である。

なお、信号増幅器DAを制御回路基板CONTに設けてもよい。

【0057】

参考の形態4

図5は本発明の参考の形態4の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

30

本参考の形態4において、上記参考の形態3と異なる点は、(1)第1の断線修正用配線DH1を、映像信号ドライバDD1個毎に形成していること、(2)各々の断線修正用配線DH1を、映像信号源回路基板DBに設けた断線修正用配線DHDに接続していることである。

【0058】

本参考の形態においても、断線修正用配線DHDと断線修正用配線DHGとを、制御回路基板CONT内部において接続しているが、制御回路基板CONTを介さず直接接続してもよい。

【0059】

本参考の形態の特長は、断線修正用配線DH1を、映像信号ドライバDD1個毎に形成しているため、断線修正用接続部CN1と断線修正用配線DHDとの間の配線長を短くすることができるので、信号遅延の影響を受けにくく、より高品質の修正が可能である。

40

【0060】

参考の形態5

図6は本発明の参考の形態5の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

本参考の形態5において、上記参考の形態4と異なる点は、(1)断線修正用接続部CN3を、映像信号源回路基板DB上に設けていること、(2)信号増幅器DAを、第1の断線修正用配線DH1と断線修正用接続部CN3との間に接続していること、(3)断線修正用配線DHD上で、断線修正用接続部CN3を1箇所のみ設けていることである。

50

【 0 0 6 1 】

本参考の形態においても、断線修正用配線 D H D と断線修正用配線 D H G とを、制御回路基板 C O N T 内部において接続しているが、制御回路基板 C O N T を介さず直接接続してもよい。

【 0 0 6 2 】

本参考の形態では、断線修正用接続部 C N 3 を、映像信号源回路基板 D B 上に設けるため、半田付けなどの方法により、該断線修正用接続部 C N 3 における接続を得ることができるが、他の方法を用いて接続してもよい。

【 0 0 6 3 】

本参考の形態の特長は、断線修正用接続部 C N 3 を、断線修正用配線 D H D 上に 1 箇所のみ設けるため、該断線修正用接続部 C N 3 で接続された映像信号線 D A T A 以外の映像信号のノイズを少なくすることができることと、信号増幅器 D A を断線修正用接続部 C N 1 に近付けることができるので、信号遅延の影響を受けにくく、より高品質の修正が可能である。

【 0 0 6 4 】

図 7 に示すように、各画素は隣接する 2 本の走査信号線（ゲート信号線または水平信号線） G L と、隣接する 2 本の映像信号線（ドレイン信号線または垂直信号線） D L との交差領域内（ 4 本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタ T F T、透明画素電極 I T O 1 および保持容量素子 C add を含む。走査信号線 G L は図では左右方向（ x 方向）に延在し、上下方向（ y 方向）に複数本配置されている。映像信号線 D L は上下方向に延在し、左右方向に複数本配置されている。

【 0 0 6 5 】

図 8 に示すように、液晶層 L C を基準にして下部透明ガラス基板 S U B 1 側には薄膜トランジスタ T F T および透明画素電極 I T O 1 が形成され、上部透明ガラス基板 S U B 2 側にはカラーフィルタ F I L、遮光用ブラックマトリクスパターン B M が形成されている。透明ガラス基板 S U B 1、S U B 2 の両面にはディップ処理等によって形成された酸化シリコン膜 S I O が設けられている。

【 0 0 6 6 】

上部透明ガラス基板 S U B 2 の内側（液晶 L C 側）の表面には、遮光膜 B M、カラーフィルタ F I L、保護膜 P S V 2、共通透明画素電極 I T O 2（C O M）および上部配向膜 O R I 2 が順次積層して設けられている。

《液晶表示モジュールの等価回路》

図 9 は液晶表示素子とその外周部に配置された回路を示すブロック図である。T F T 液晶表示素子（T F T - L C D）の下側のみにドレインドライバ部 1 0 3 が配置され、また、8 0 0 × 3 × 6 0 0 画素から構成される X G A 仕様の液晶表示素子（T F T - L C D）の側面部には、ゲートドライバ部 1 0 4、コントローラ部 1 0 1、電源部 1 0 2 が配置される。

ドレインドライバ部 1 0 3 は、前述したように、多層フレキシブル基板を折り曲げ実装し、十分コンパクト設計ができた。

【 0 0 6 7 】

コントローラ部 1 0 1 および電源部 1 0 2 は、多層プリント基板 P C B に実装する。コントローラ部 1 0 1、電源部 1 0 2 を搭載したインターフェイス基板 P C B は、液晶素子 P N L の短辺の外周部に配置されたゲートドライバ部 1 0 4 の裏側に配置される。これは、情報処理装置（機器）の横幅の制約があり、可能な限り、表示部であるモジュール M D L の幅も縮小させる必要があるためである。

【 0 0 6 8 】

図 9 に示すように、薄膜トランジスタ T F T は、隣接する 2 本のドレイン信号線 D と、隣接する 2 本のゲート信号線 G との交差領域内に配置される。

【 0 0 6 9 】

薄膜トランジスタ T F T のドレイン電極、ゲート電極は、それぞれドレイン信号線 D、

10

20

30

40

50

ゲート信号線 G に接続される。

薄膜トランジスタ T F T のソース電極は画素電極に接続され、画素電極とコモン電極との間に液晶層が設けられるので、薄膜トランジスタ T F T のソース電極との間には、液晶容量 C L C が等価的に接続される。

薄膜トランジスタ T F T は、ゲート電極に正のバイアス電圧を印加すると導通し、ゲート電極に負のバイアス電圧を印加すると不導通になる。

また、薄膜トランジスタ T F T のソース電極と前ラインのゲート信号線との間には、保持容量 C a d d が接続される。

【 0 0 7 0 】

なお、ソース電極、ドレイン電極は本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース電極、ドレイン電極は動作中入れ替わると理解されたい。

《液晶表示モジュールの全体構成》

図 1 0 は F C A 方式の液晶表示モジュール M D L の分解斜視図である。

S H D は金属板から成るシールドケース（メタルフレームとも称す）、W D は表示窓、S P C 1 ~ 4 は絶縁スペーサ、F P C 1、2 は折り曲げられた多層フレキシブル回路基板（F P C 1 はゲート側回路基板、F P C 2 はドレイン側回路基板）、P C B はインターフェイス回路基板、A S B はアセンブルされた駆動回路基板付き液晶表示素子、P N L は重ね合わせた 2 枚の透明絶縁基板の一方の基板上に駆動用 I C を搭載した液晶表示素子（液晶表示パネルとも称す）、G C 1 および G C 2 はゴムクッション、P R S はプリズムシート（2 枚）、S P S は拡散シート、G L B は導光板、R F S は反射シート、M C A は一体成型により形成された下側ケース（モールドケース）、L P は蛍光管、L P C はランプケーブル、L C T はインバータ用の接続コネクタ、G B S は蛍光管 L P を支持するゴムブッシュであり、図に示すような上下の配置関係で各部材が積み重ねられて液晶表示モジュール M D L が組み立てられる。

《液晶表示モジュール M D L を実装した情報処理装置》

図 1 1 は液晶表示モジュール M D L を実装したノートブック型のパソコン、あるいはワープロの斜視図である。ここでは、インバータ I V を、表示部、すなわち、液晶表示モジュール M D L のインバータ収納部 M I に配置した場合を示す。

【 0 0 7 1 】

駆動 I C の液晶表示素子 P N L 上への C O G 実装と外周部のドレインおよびゲートドライバ用周辺回路として多層フレキシブル基板を採用し、ドレインドライバ用回路に折り曲げ実装を採用することで、従来に比べ大幅に外形サイズ縮小ができる。本例では、片側実装されたドレインドライバ用周辺回路を情報処理機器のヒンジ上方の表示部の上側に配置できるため、コンパクトな実装が可能となった。

【 0 0 7 2 】

情報処理機器からの信号は、まず、図では、左側のインターフェイス基板 P C B のほぼ中央に位置するコネクタから表示制御集積回路素子（T C O N）へ行き、ここでデータ変換された表示データが、ドレインドライバ用周辺回路へ流れる。このように、F C A 方式と多層フレキシブル基板とを使用することで、情報処理機器の横幅の外形の制約が解消でき、小型で低消費電力の情報処理機器を提供できた。

【 0 0 7 3 】

以上本発明を実施の形態に基づいて具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、本発明は、横電界方式のアクティブマトリクス方式の液晶表示装置にも適用可能なことは言うまでもない。また、上記実施の形態では、映像信号線の断線に対して適用したが、走査信号線の断線に対して同様に適用することが可能である。

【図面の簡単な説明】

【 0 0 7 4 】

【図 1】本発明の参考の形態 1 の液晶表示素子とその外周部に配置された駆動用回路基板

10

20

30

40

50

の概略平面図である。

【図 2】本発明の参考の形態 2 の F C A 方式の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

【図 3】本発明の実施の形態の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

【図 4】本発明の参考の形態 3 の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

【図 5】本発明の参考の形態 4 の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。

【図 6】本発明の参考の形態 5 の液晶表示素子とその外周部に配置された駆動用回路基板の概略平面図である。 10

【図 7】本発明が適用されるアクティブ・マトリックス方式のカラー液晶表示素子の一画素とその周辺を示す要部平面図である。

【図 8】マトリックスの画素部を中央にして、左側にパネル角付近、右側に映像信号駆動回路が接続される映像信号端子付近の断面を示す図である。

【図 9】液晶表示モジュールの等価回路を示すブロック図である。

【図 10】F C A 方式の液晶表示モジュールの分解斜視図である。

【図 11】液晶表示モジュールを実装したノートブック型のパソコンあるいはワープロの斜視図である。

【図 12】従来の液晶表示素子とその駆動用回路基板の概略平面図である。 20


【符号の説明】

【 0 0 7 5 】

L C D ... 液晶表示素子、S C R ... 有効表示領域（有効画面）、G D ... 走査信号ドライバ、G B ... 走査信号源回路基板、D D ... 映像信号ドライバ、D B ... 映像信号源回路基板、C O N T ... 制御回路基板、D A T A ... 映像信号線、D A N ... 映像信号線の断線箇所、D H 1、D H 2、D H G、D H、D H D ... 断線修正用配線、C N 1、C N 2、C N 3 ... 断線修正用接続部、D A ... 信号増幅器、D O U T ... 断線修正用映像信号出力、A D D R ... 断線修正用アドレス入力。

【図 1】


図 1



LCD…液晶表示素子
 SCR…有効表示領域
 GD…走査信号ドライバ
 GB…走査信号源回路基板
 DD…映像信号ドライバ
 DB…映像信号源回路基板
 CONT…制御回路基板
 DATA…映像信号線
 DAN…断線箇所
 DH1、DH2、DHG…断線修正用配線
 CN1、CN2…断線修正用接続部
 DA…信号増幅器

【図 2】


図 2



LCD…液晶表示素子
 SCR…有効表示領域
 GD…走査信号ドライバ
 DD…映像信号ドライバ
 CONT…制御回路基板
 DATA…映像信号線
 DAN…断線箇所
 DH…断線修正用配線
 CN1、CN2…断線修正用接続部
 DA…信号増幅器

【図 3】


図 3



LCD…液晶表示素子
 SCR…有効表示領域
 GD…走査信号ドライバ
 GB…走査信号源回路基板
 DD…映像信号ドライバ
 DB…映像信号源回路基板
 CONT…制御回路基板
 DATA…映像信号線
 DAN…断線箇所
 DH1、DH2、DHG…断線修正用配線
 CN1、CN2…断線修正用接続部
 DA…信号増幅器
 DOUT…断線修正用映像信号出力
 ADDR…断線修正用アドレス入力


【図 4】

図 4




LCD…液晶表示素子
 SCR…有効表示領域
 GD…走査信号ドライバ
 GB…走査信号源回路基板
 DD…映像信号ドライバ
 DB…映像信号源回路基板
 CONT…制御回路基板
 DATA…映像信号線
 DAN…断線箇所
 DH1、DH2、DHD、DHG…断線修正用配線
 CN1、CN2…断線修正用接続部
 DA…信号増幅器

【図 5】




LCD…液晶表示素子
 SCR…有効表示領域
 GD…走査信号ドライバ
 GB…走査信号源回路基板
 DD…映像信号ドライバ
 DB…映像信号源回路基板
 CONT…制御回路基板
 DATA…映像信号線
 DAN…断線箇所
 DH1、DH2、DHD、DHG…断線修正用配線
 CN1、CN2、CN3…断線修正用接続部
 DA…信号増幅器

【図 6】




LCD…液晶表示素子
 SCR…有効表示領域
 GD…走査信号ドライバ
 GB…走査信号源回路基板
 DD…映像信号ドライバ
 DB…映像信号源回路基板
 CONT…制御回路基板
 DATA…映像信号線
 DAN…断線箇所
 DH1、DH2、DHD、DHG…断線修正用配線
 CN1、CN2、CN3…断線修正用接続部
 DA…信号増幅器

【図 7】



【図 8】



フロントページの続き

- (72)発明者 太田 益幸
千葉県茂原市早野 3 3 0 0 番地
イグループ内 株式会社日立製作所 ディスプレ
- (72)発明者 仲吉 良彰
千葉県茂原市早野 3 3 0 0 番地
イグループ内 株式会社日立製作所 ディスプレ
- (72)発明者 鈴木 伸之
千葉県茂原市早野 3 3 0 0 番地
イグループ内 株式会社日立製作所 ディスプレ

審査官 山口 裕之

- (56)参考文献 特開平 0 8 - 1 2 3 3 7 0 (J P , A)
特開平 0 8 - 1 7 1 0 8 1 (J P , A)
特開平 1 0 - 0 1 0 5 6 4 (J P , A)
特開平 0 9 - 1 7 9 5 3 2 (J P , A)

- (58)調査した分野(Int.Cl. , DB名)
G 0 2 F 1 / 1 3 6 8
G 0 2 F 1 / 1 3 4 5


专利名称(译)	液晶表示装置		
公开(公告)号	JP3872086B2	公开(公告)日	2007-01-24
申请号	JP2005185436	申请日	2005-06-24
[标]申请(专利权)人(译)	株式会社日立制作所		
申请(专利权)人(译)	株式会社日立制作所		
当前申请(专利权)人(译)	株式会社日立制作所		
[标]发明人	石井正宏 小野記久雄 太田益幸 仲吉良彰 鈴木伸之		
发明人	石井 正宏 小野 記久雄 太田 益幸 仲吉 良彰 鈴木 伸之		
IPC分类号	G02F1/1368 G02F1/1345 G09F9/30 G09F9/35 G02F1/1362		
FI分类号	G02F1/1368 G02F1/1345 G09F9/30.338 G09F9/35 G02F1/1362		
F-TERM分类号	2H092/GA50 2H092/JA24 2H092/JB22 2H092/JB31 2H092/JB73 2H092/JB74 2H092/MA52 2H092/NA15 2H092/NA29 2H092/PA06 2H192/AA24 2H192/CB05 2H192/CB14 2H192/DA02 2H192/EA22 2H192/EA43 2H192/FA35 2H192/FB09 2H192/FB22 2H192/HB04 2H192/HB37 2H192/HB43 2H192/HB50 5C094/AA03 5C094/AA21 5C094/AA32 5C094/AA42 5C094/BA03 5C094/BA43 5C094/DB04 5C094/DB08 5C094/HA08		
审查员(译)	山口博之		
其他公开文献	JP2005352499A		
外部链接	Espacenet		

摘要(译)

(经修改) 要解决的问题 : 缩短断线校正布线的距离并减少信号延迟。

解决方案 : 在液晶层侧的构成液晶显示元件LCD的两个液晶显示基板的表面上设置沿y方向延伸并沿x方向并列的视频信号线DATA在具有有效显示区域SCR的液晶显示装置中 , 第一线路断开校正布线DH1连接到视频信号驱动器DD (驱动IC芯片) 的断开校正视频信号输出DOUT (未连接到视频信号线DATA) 。在控制电路板CONT中提供过量信号输出引脚和断开校正地址输入ADDR。 点域

【 图 2 】



- | | | | | | | |
|---|---|---|---|----------|---|----------|
| L | C | D | … | 液晶表示素子 | | |
| S | C | R | … | 有効表示領域 | | |
| C | D | R | … | 走像番号ドライバ | | |
| D | C | R | … | 映像信号ドライバ | | |
| D | C | O | N | T | … | 制御回路基板 |
| D | C | O | N | T | … | 映像信号線 |
| D | C | O | N | T | … | 断線箇所 |
| D | H | N | … | 断線修正用配線 | | |
| C | N | I | … | 信号増幅器 | | |
| D | C | O | N | T | … | 断線修正用接続部 |