

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11) 特許出願公開番号
特開2007-192943
(P2007-192943A)

(43) 公開日 平成19年8月2日(2007.8.2)

(51) Int.Cl.	F I	テーマコード (参考)
GO2F 1/1335 (2006.01)	GO2F 1/1335 505	2H089
GO2F 1/1339 (2006.01)	GO2F 1/1339 500	2H091

審査請求 未請求 請求項の数 5 O L (全 10 頁)

(21) 出願番号	特願2006-9305 (P2006-9305)	(71) 出願人	302020207
(22) 出願日	平成18年1月17日 (2006.1.17)		東芝松下ディスプレイテクノロジー株式会社
			東京都港区港南4-1-8
		(74) 代理人	100059225
			弁理士 葛田 瑋子
		(74) 代理人	100076314
			弁理士 葛田 正人
		(74) 代理人	100112612
			弁理士 中村 哲士
		(74) 代理人	100112623
			弁理士 富田 克幸
		(74) 代理人	100124707
			弁理士 夫 世進
		最終頁に続く	


(54) 【発明の名称】 液晶表示装置とその製造方法

(57) 【要約】

【課題】 研磨によるセルギャップに差が生じない液晶表示装置を提供する。

【解決手段】 アレイ基板 11a 上にある着色膜の一部が周辺部分より相対的に低く形成され、前記低い着色膜 18 に柱状スペーサ 14 が設けられ、前記低い着色膜 18 の研磨レートが、複数色の着色膜の中で最も小さい。

【選択図】 図 3



【特許請求の範囲】

【請求項 1】

絶縁基板と、
前記絶縁基板上にマトリックス状に配線された複数の走査線及び複数の信号線と、
前記走査線と前記信号線との交差部における画素毎に設けられ、前記走査線と前記信号線との各々に接続されたスイッチング能動素子と、
前記スイッチング能動素子上に形成された複数色の着色膜と、
前記着色膜上に形成され、前記スイッチング能動素子によって駆動する画素電極とを有するアレイ基板を備え、
前記着色膜の一部は周辺部分より相対的に低く形成され、この低く形成された着色膜に柱状スペーサが設けられる共に、
前記低く形成された着色膜は、その研磨レートが前記複数色の着色膜の中で最も小さいことを特徴とする液晶表示装置。

10

【請求項 2】

前記低い着色膜は、前記配線の膜厚差によって周辺部分より低く形成されることを特徴とする請求項 1 記載の液晶表示装置。

【請求項 3】

前記低い着色膜は、一の着色膜の回りに他の着色膜を島状に積層して形成されることを特徴とする請求項 1 記載の液晶表示装置。

【請求項 4】

前記着色膜が赤色、青色、緑色からなり、前記低い着色膜が緑色であることを特徴とする請求項 1 記載の液晶表示装置。

20

【請求項 5】

絶縁基板上にマトリックス状に配線された複数の走査線及び複数の信号線と、
前記走査線と前記信号線との交差部における画素毎に設けられ、前記走査線と前記信号線との各々に接続されたスイッチング能動素子と、
前記スイッチング能動素子上に形成された複数色の着色膜と、
前記着色膜上に形成され、前記スイッチング能動素子によって駆動する画素電極とを有するアレイ基板を備えた液晶表示装置の製造方法において、
前記着色膜の一部であって、前記複数色の着色膜の中で最も小さい研磨レートを有する部分を周辺部分より相対的に低く形成する工程と、
前記着色膜を研磨する工程と、
前記低く形成された着色膜に柱状スペーサを形成する工程と、
を有することを特徴とする液晶表示装置の製造方法。

30

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、柱状スペーサを有する液晶表示装置とその製造方法に関する。

【背景技術】

【0002】

従来技術の一例として、薄膜トランジスタ (Thin Film Transistor、以下、「TFT」という) 型の液晶表示装置の液晶パネル 21c の縦断面構成を図 7 に基づいて説明する。

40

【0003】

この液晶パネル 21c は、対向基板 1c と着色膜をパターンニング形成したアレイ基板 11c とを有する。

【0004】

対向基板 1c は、ガラス基板 2a と、この上に形成されている透明電極 3 とを有している。

【0005】

50

アレイ基板 11c は、ガラス基板 2b と、この上にマトリックス状に配線された信号線 7s、走査線 7g と、前記走査線 7g と平行に配線された補助容量 7c と、信号線 7s と走査線 7g の交差部近傍に配されたスイッチング能動素子である TFT5 を有している。また、その上には、着色膜 6R、6G、6B が形成され、さらにその上に所要パターン形状の画素電極 8 が形成されている。なお、この画素電極 8 と TFT5 とは、着色膜 6R、6G、6B に形成されたコンタクトホール 4 により電氣的に導通している。次に、柱状スペーサ 14 は、レジスト塗布、露光、現像、ポストバークにより、所望パターン、所望高さに形成されている。

【0006】

これら対向基板 1c とアレイ基板 11c とが相対向する面には、配向膜 9a、9b が形成されており、ラビングすることにより配向処理がされている。そして、両基板 1c、11c の周辺部がシール材 13 で固着され、柱状スペーサ 14 を介して液晶 10 が充填されることで、液晶パネル 21c が形成されている。なお、液晶パネル 21c の用途に応じて、パネル表裏面に各種機能をもった偏向板が貼り付けられている。

【0007】

ところで、アレイ基板 11c の信号線 7s や走査線 7g 等のアレイ配線上に形成された着色膜 6R、6G、6B には、ミクロンオーダの段差が生じており、液晶モードによっては、この段差により配向不良による光抜けが生じコントラスト低下を起こす場合がある。

【0008】

このため、図 8 に示すような研磨装置を用いて着色膜 6R、6G、6B を形成したアレイ基板 11d の表面を研磨することにより、図 9 に示すようにこれらの段差を小さくした液晶パネル 21d を形成する（例えば、特許文献 1 参照）。研磨装置は、研磨ヘッド 15a に吸着させたアレイ基板 11c とステージ 15b 上の研磨パッド 16 とを接触させた状態で研磨ヘッド 15a とステージ 15b とを互いに回転させることにより行う。

【特許文献 1】特開平 11 - 242108 号公報

【発明の開示】

【発明が解決しようとする課題】

【0009】

しかし、図 9 に示すように、研磨装置によって表面研磨を行ったアレイ基板 11d においては、基板面内で研磨分布が生じ易い。すなわち、研磨装置の構成上、装置に取り付けられた基板の中央部と周辺部では研磨速度に差が生じ易いため基板表面段差に研磨面内バラツキが生じるものである。

【0010】

このため、研磨後に基板表面に形成された柱状スペーサ 14 は、高さが異なった部位上に形成されることとなり、この部位高さが液晶パネル 21d のセルギャップに影響を与えセルギャップ長を変動させるために表示品位を悪化させる。

【0011】

すなわち、図 9 の A 点、B 点における各々のセルギャップは、それぞれ着色膜 6 からの柱状スペーサ形成部 28a、28b までの段差と、柱状スペーサ 14 の高さで概ね決定されるが、A 点と B 点では、研磨による内面分布による段差に差が生じており、この差がセルギャップの差になる。

【0012】

そこで、本発明は、研磨によるセルギャップに差が生じない液晶表示装置とその製造方法を提供する。

【課題を解決するための手段】

【0013】

請求項 1 に係る発明は、絶縁基板と、前記絶縁基板上にマトリックス状に配線された複数の走査線及び複数の信号線と、前記走査線と前記信号線との交差部における画素毎に設けられ、前記走査線と前記信号線との各々に接続されたスイッチング能動素子と、前記スイッチング能動素子上に形成された複数色の着色膜と、前記着色膜上に形成され、前記ス

10

20

30

40

50

イッチング能動素子によって駆動する画素電極とを有するアレイ基板を備え、前記着色膜の一部は周辺部分より相対的に低く形成され、この低く形成された着色膜に柱状スペーサが設けられる共に、前記低く形成された着色膜は、その研磨レートが前記複数色の着色膜の中で最も小さいことを特徴とする液晶表示装置である。

【0014】

請求項5に係る発明は、絶縁基板上にマトリックス状に配線された複数の走査線及び複数の信号線と、前記走査線と前記信号線との交差部における画素毎に設けられ、前記走査線と前記信号線との各々に接続されたスイッチング能動素子と、前記スイッチング能動素子上に形成された複数色の着色膜と、前記着色膜上に形成され、前記スイッチング能動素子によって駆動する画素電極とを有するアレイ基板を備えた液晶表示装置の製造方法において、前記着色膜の一部であって、前記複数色の着色膜の中で最も小さい研磨レートを有する部分を周辺部分より相対的に低く形成する工程と、前記着色膜を研磨する工程と、前記低く形成された着色膜に柱状スペーサを形成する工程と、を有することを特徴とする液晶表示装置の製造方法である。

10

【発明の効果】

【0015】

本発明によれば、柱状スペーサを形成する部分を周辺部より低くすることにより、柱状スペーサ部位と研磨パッドとの接触圧を低減し、また、研磨レートが小さくなることにより研磨バラツキの影響を受けにくく、セルギャップのバラツキが低減される。

【発明を実施するための最良の形態】

20

【0016】

以下、本発明の第1の実施形態に基づく液晶表示装置の液晶パネル21aについて図1～図4に基づいて説明する。

【0017】

図1は、本実施形態の液晶パネル21aの縦断面図であり、この構造を製造工程に従って順番に図2と図3に基づき説明する。

【0018】

第1の工程においては、図2に示すように、ガラス基板2b上に、信号線7s、走査線7g、補助容量7c、スイッチング能動素子であるTF T5を、一般的な半導体薄膜成膜と絶縁膜成膜とフォトリソ法によるエッチングとを繰り返すことにより形成する。前記各アレイ配線の膜厚は、 $0.35 \pm 0.2 \mu\text{m}$ 、 $0.55 \pm 0.2 \mu\text{m}$ とした。このため、段差は、最大 $0.9 \pm 0.3 \mu\text{m}$ となる。

30

【0019】

第2の工程においては、TF T5を形成したガラス基板2b上に有機顔料を分散した感光性着色レジストを形成し露光現像により着色膜6R、6G、6Bを所定パターン形状に形成する。この時、コンタクトホール4においても、TF T5上部にパターンニングされる。なお、着色膜RGBの形成は、それぞれの着色膜6R、6G、6Bの特性により、いずれの順で行ってもよい。今回、着色膜6R、6G、6Bの仕上り膜厚は、 $3.0 \pm 0.3 \mu\text{m}$ とした。

【0020】

40

この時、着色膜6R、6G、6Bの下層に形成された信号線7s、走査線7g、補助容量7cのアレイ配線の段差20により着色膜にも段差19が形成され、柱状スペーサ14を形成する部位（以下「スペーサ形成部」という）18の周辺部にも着色膜段差19が生じる。なお、この部分の段差19は、 $0.3 \pm 0.1 \mu\text{m}$ となったが、好ましい段差は、アレイ配線総厚でできる段差 $0.9 \pm 0.3 \mu\text{m}$ 上部に形成される着色膜段差 $0.8 \pm 0.2 \mu\text{m}$ である。

【0021】

また、スペーサ形成部18の周辺部の段差19は、スペーサ形成部18よりアレイ配線をさらに積層することにより形成する。スペーサ形成部18よりアレイ配線を多く積層することにより形成された周辺部の段差19のエリアは、補助容量7c、信号線7s、走査線

50

7 gで形成した。また、このエリアは、設計上、可能な限り面積を大きくし、少なくともスペーサ形成部18より大きい面積とする。

【0022】

なお、このフォトリソに用いる露光機としては、プロキシミティ露光装置が生産性の上からは、好適であるが、今回は、アライメント精度を向上させ、重なり段差バラツキを小さくするため、ミラープロジェクション露光装置を用いた。

【0023】

第3工程においては、図8に示すような研磨装置を用いて基板表面を研磨する。この研磨装置によって研磨された基板表面は、面内に研磨バラツキが生じるため、図3に示したように、A点、B点のスペーサ形成部18a、18bの周辺部の段差19に差が生じる。しかし、スペーサ形成部18a、18bそれ自体の高さバラツキは大きく改善されている。これは、高い所から研磨が進み、低い部分は削れにくいためである。 10

【0024】

ここで、本実施形態で用いた研磨条件での研磨特性を示す。基板表面で最も低い部分に位置する画素部の研磨レート（研磨速度）は、 $0.5 \sim 3 \text{ nm/秒}$ であるのに対して、柱状スペーサ14を形成する最も段差の高い部分の研磨レートを $5 \sim 12 \text{ nm/秒}$ とする。そして、本実施形態では、スペーサ形成部18の周辺部に $0.3 \pm 0.1 \mu\text{m}$ の段差を設けることにより、スペーサ形成部18の研磨レートを $3 \sim 5 \text{ nm/秒}$ と大きく低減でき、ギャップバラツキが大きく改善した。なお、上記で示したように、スペーサ形成部18の周辺の段差を $0.8 \pm 0.1 \mu\text{m}$ にすることにより、画素部の研磨レートと同等となり、研磨による段差バラツキがなくなる。 20

【0025】

また、本実施形態では、スペーサ形成部18を形成する着色膜を研磨レートの小さい着色膜にする。本実施形態では、緑色を用いてスペーサ形成部18を形成した。含有される顔料等の差により緑色が最も研磨レートが小さく研磨バラツキがより小さくなる。本実施形態で用いた条件での各色の研磨特性を以下に示す。ここでは、段差の最も高い部分での研磨レートを示す。赤色は $5 \sim 8 \text{ nm/秒}$ 、緑色は $4 \sim 6 \text{ nm/秒}$ 、青色は $6 \sim 12 \text{ nm/秒}$ であり、緑色が最も研磨レートが小さいことが確認された。

【0026】

第4工程においては、図1に示すように、ITOスパッタにより基板全面に透明電極を形成した後、フォトリソ法によって画素電極8をパターニングすることにより、コンタクトホール7を介してTFT5と電氣的に導通させた。 30

【0027】

第5工程においては、基板上に、レジスト塗布、露光、現像、ポストバークすることにより、柱状スペーサ14を形成する。この形成は、スペーサ形成部18上に形成する。

【0028】

これにより、ガラス基板2b上の膜構成は、アレイ配線、着色膜6、柱状スペーサ14となり、セルギャップに相当する柱状スペーサ14の高さと画素とスペーサ形成部18との段差の合計となり、面内バラツキが生じず、均一なセルギャップを実現できた。なお、今回の柱状スペーサ14の目標高さは、液晶パネルのセルギャップと画素からの柱状スペーサ18との段差から任意に変えることができる。 40

【0029】

第6工程においては、対向基板1aとアレイ基板11aとの相対向する面に、配向膜9a、9bを形成する。

【0030】

第7工程においては、ラビングにより配向処理を行い、両基板1a、11aの周辺部がシール材13を形成し柱状スペーサ14を介して液晶10が充填されることで、液晶パネル21aを得る。

【0031】

柱状スペーサ14を形成するスペーサ形成部18の周辺部を高くして段差を持たせ、か 50

つ、スペーサ形成部 18 の材質を研磨レートの小さい材質にすることにより、セルギャップバラツキが低減される。図 4 に示すように、一般的に研磨は、段差の高い部位 22 から選択的に研磨が進み、低い部位 24 においては、その周辺の高い部位が研磨されるまでは研磨が進みにくい。そのため、スペーサ形成部 18 の周辺部を高くすることにより、スペーサ形成部 18 の研磨量を低減でき、研磨によるバラツキも低減できる。また、研磨レートの小さい材料をスペーサ形成部 18 に用いることにより研磨バラツキを低減できる。本実施形態では、緑色の着色膜が、含有される顔料等で他色に比べ研磨され難く、この緑色の着色膜上にスペーサ形成部 18 を設けることがより効果的である。

【0032】

次に、第 2 の実施形態に基づく液晶表示装置のアレイ基板 21 の構成を図 5、図 6 に基づいて説明する。なお、製造方法は、第 1 の実施形態の第 2、3 工程以外は同じであるので、ここでは説明を省略する。

【0033】

本実施形態では、図 5 に示すように、スペーサ形成部 18 の周辺部に段差を設ける方法として、スペーサ形成部 18a、18b の周辺部の着色膜 6 上に他色の着色膜 6 により島状パターンを形成する。この着色膜パターンは、スペーサ形成部 18 の研磨レートに応じて所望量の面積を有した島状パターンとする。

【0034】

次に、図 6 に示すように、スペーサ形成部周辺に設けた着色膜を研磨する。これにより研磨を行いたい画素部周辺の段差はなくなり、また、研磨バラツキが基板面内で生じててもスペーサ形成部 18a、18b の研磨量は、ほぼ同じとなる。

【図面の簡単な説明】

【0035】

【図 1】本発明の第 1 の実施形態を示した液晶パネルの縦断面図である。

【図 2】第 1 の実施形態を示した研磨プロセス前のアレイ基板の縦断面図である。

【図 3】第 1 の実施形態を示した研磨プロセス後のアレイ基板の縦断面図である。

【図 4】第 2 の実施形態を示した研磨プロセス前のアレイ基板の縦断面図である。

【図 5】第 2 の実施形態を示した研磨プロセス後のアレイ基板の縦断面図である。

【図 6】アレイ配線段差と着色膜上段部を示した断面図を示す。

【図 7】従来の研磨プロセスを通さないアレイ基板を用いた液晶パネルの縦断面図である

【図 8】研磨装置の斜視図である。

【図 9】従来の研磨プロセスを通したアレイ基板を用いた液晶パネルの縦断面図である。


【符号の説明】

【0036】


- 1 対向基板
- 2 ガラス基板
- 3 対向電極
- 4 コンタクトホール
- 5 TFT
- 6 着色膜
- 7s 信号線
- 7g 走査線
- 7c 補助容量
- 8 画素電極
- 9 配向膜
- 10 液晶
- 11 アレイ基板
- 13 シール剤
- 14 柱状スペーサ

- 1 9 アレイ段差
- 2 0 着色膜段差
- 2 1 液晶表示素子


【図 1】




【図 2】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【図 7】



【図 8】



【図 9】



フロントページの続き

- (72)発明者 井上 浩治
東京都港区港南四丁目 1 番 8 号 東芝松下ディスプレイテクノロジー株式会社内
- (72)発明者 山本 武志
東京都港区港南四丁目 1 番 8 号 東芝松下ディスプレイテクノロジー株式会社内
- (72)発明者 真鍋 敦行
東京都港区港南四丁目 1 番 8 号 東芝松下ディスプレイテクノロジー株式会社内
- F ターム(参考) 2H089 LA09 LA12 NA14 QA14
2H091 FA02Y FC10 FC15 FC25 FD04 GA01 GA02 GA06 GA07 GA08
JA03 LA30

专利名称(译)	液晶显示装置及其制造方法		
公开(公告)号	JP2007192943A	公开(公告)日	2007-08-02
申请号	JP2006009305	申请日	2006-01-17
[标]申请(专利权)人(译)	东芝松下显示技术股份有限公司		
申请(专利权)人(译)	东芝松下显示技术有限公司		
[标]发明人	井上浩治 山本武志 真鍋敦行		
发明人	井上 浩治 山本 武志 真鍋 敦行		
IPC分类号	G02F1/1335 G02F1/1339		
FI分类号	G02F1/1335.505 G02F1/1339.500 G02F1/1368		
F-TERM分类号	2H089/LA09 2H089/LA12 2H089/NA14 2H089/QA14 2H091/FA02Y 2H091/FC10 2H091/FC15 2H091/FC25 2H091/FD04 2H091/GA01 2H091/GA02 2H091/GA06 2H091/GA07 2H091/GA08 2H091/JA03 2H091/LA30 2H092/JA24 2H092/JB22 2H092/JB31 2H092/JB69 2H092/KB26 2H092/MA13 2H092/MA16 2H092/MA35 2H092/NA25 2H092/PA02 2H092/PA04 2H189/DA07 2H189/DA39 2H189/FA16 2H189/HA14 2H189/HA16 2H189/LA14 2H191/FA02Y 2H191/FC10 2H191/FC22 2H191/FC35 2H191/FD04 2H191/GA01 2H191/GA04 2H191/GA08 2H191/GA10 2H191/GA11 2H191/JA03 2H191/LA40 2H192/AA24 2H192/BC31 2H192/EA42 2H192/EA44 2H192/GD23 2H192/HA88 2H291/FA02Y 2H291/FC10 2H291/FC22 2H291/FC35 2H291/FD04 2H291/GA01 2H291/GA04 2H291/GA08 2H291/GA10 2H291/GA11 2H291/JA03 2H291/LA40		
代理人(译)	中村聪 富田克幸 夫 世进		
其他公开文献	JP4777076B2		
外部链接	Espacenet		

摘要(译)

解决的问题：提供一种液晶显示装置，该液晶显示装置没有因抛光引起的单元间隙的差异。阵列基板11a上的有色膜的一部分形成为比其周边部分低，在低色膜18上设有柱状的间隔物14，低色膜18的研磨速度为多个。彩色电影中最小的。[选择图]图3

