

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4762431号
(P4762431)

(45) 発行日 平成23年8月31日(2011.8.31)

(24) 登録日 平成23年6月17日(2011.6.17)

(51) Int.Cl.	F I	
G09G 3/36 (2006.01)	G09G 3/36	
G02F 1/1368 (2006.01)	G02F 1/1368	
G09G 3/20 (2006.01)	G09G 3/20	611A
G02F 1/133 (2006.01)	G09G 3/20	624B
	G09G 3/20	650Z
請求項の数 8 (全 18 頁) 最終頁に続く		

(21) 出願番号	特願2001-112124 (P2001-112124)	(73) 特許権者	390019839
(22) 出願日	平成13年4月11日(2001.4.11)		三星電子株式会社
(65) 公開番号	特開2002-229526 (P2002-229526A)		Samsung Electronics
(43) 公開日	平成14年8月16日(2002.8.16)		Co., Ltd.
審査請求日	平成20年2月21日(2008.2.21)		大韓民国京畿道水原市靈通区梅灘洞416
(31) 優先権主張番号	2000-79350		416, Maetan-dong, Yeongtong-gu, Suwon-si,
(32) 優先日	平成12年12月20日(2000.12.20)		Gyeonggi-do, Republic of Korea
(33) 優先権主張国	韓国 (KR)	(74) 代理人	100121382
			弁理士 山下 託嗣
		(74) 代理人	100094145
			弁理士 小野 由己男
		(74) 代理人	100106367
			弁理士 稲積 朋子
最終頁に続く			

(54) 【発明の名称】 液晶表示装置及びこれの駆動方法

(57) 【特許請求の範囲】

【請求項1】

液晶パネルを構成する画素にスキャニング信号を供給するスキャン信号線;

液晶パネルを構成する画素に映像信号を供給するソース信号線;

第1から第3電極を有しており、前記スキャン信号線に連結された第2電極の電圧状態がハイであるかローであるかによって、前記ソース信号線に連結された第1電極から映像信号を第3電極に出力したり遮断する画素スイッチ;

第1及び第2電源を有しており、第1及び第2電源からの出力を別途に液晶パネルの画素領域外から全ての画素にまで伝達する電源部;

第1制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第1制御信号線と第2制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第2制御信号線とを有する制御信号線部;

第4及び第5電極を有しており、第5電極は前記第2電源に接続されており、第4電極と第5電極間との間の電位差によって光を透過させたり遮断する液晶部;

前記制御信号線部から前記第1制御信号と前記第2制御信号とを受け、前記第1制御信号がロー状態であり前記第2制御信号がハイ状態である時には、前記画素スイッチの第3電極から出力される動作モード映像信号を前記液晶部の第4電極に伝達し、前記第1制御信号がハイ状態である時には、前記第2制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、前記画素スイッチの第3電極から出力されるスチールモード映像信号又はそのインバーティング信号のうちのいずれか一つを前記

10

20

液晶部の第 4 電極に伝達するメモリセル部；
を含む液晶表示装置。

【請求項 2】

液晶パネルを構成する画素にスキヤニング信号を供給するスキヤン信号線；

液晶パネルを構成する画素に映像信号を供給するソース信号線；

第 1 から第 3 電極を有しており、前記スキヤン信号線に連結された第 2 電極の電圧状態がハイであるかローであるかによって、前記ソース信号線に連結された第 1 電極から映像信号を第 3 電極に出力したり遮断する画素スイッチ；

第 1 から第 3 電源を有しており、第 1 から第 3 電源の出力を別途に液晶パネルの画素領域外から全ての画素にまで伝達する電源部；

第 1 制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第 1 制御信号線と第 2 制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第 2 制御信号線とを有する制御信号線部；

第 4 及び第 5 電極を有しており、第 5 電極は前記第 3 電源に接続されており、第 4 電極と第 5 電極間との間の電位差によって光を透過させたり遮断する液晶部；

入力される前記第 2 制御信号をインバーティングさせる第 3 インバータ回路を含み、前記第 2 制御信号がハイ状態である場合に、前記第 2 制御信号を前記第 2 電源の出力の大きさに上昇させ、前記第 2 制御信号がロー状態である場合に、前記第 3 インバータ回路の出力である第 2 制御信号のインバーティング信号を前記第 2 電源の出力の大きさに上昇させるレベルシフト部；

前記制御信号線部から前記第 1 制御信号と前記第 2 制御信号と、前記レベルシフト部から出力された前記第 2 制御信号のインバーティング信号とを受けて、前記第 1 制御信号がロー状態であり前記第 2 制御信号がハイ状態である時には、前記画素スイッチの第 3 電極から出力される動作モード映像信号を前記液晶部の第 4 電極に伝達し、前記第 1 制御信号がハイ状態である時には、前記第 2 制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第 3 電極から出力されるスチールモード映像信号又はスチールモード映像信号のインバーティング信号のうちの一つを前記液晶部の第 4 電極に伝達するメモリセル部；

を含む液晶表示装置。

【請求項 3】

前記メモリセル部は、

n T F T 及び p T F T のドレーン電極同士が連結され、ゲート電極は全て前記画素スイッチの第 3 電極に連結される第 1 インバータ回路；

n T F T 及び p T F T のドレーン電極同士が連結される接点が前記画素スイッチの第 3 電極に連結され、ゲート電極は全て前記第 1 インバータ回路のドレーン電極に連結される第 2 インバータ回路；

ドレーン電極は前記第 1 電源に連結され、ソース電極は前記第 1 インバータ回路及び第 2 インバータ回路にある p T F T 全てのソース電極に連結され、ゲート電極は前記第 1 制御信号線に連結されるプッシュ n T F T ；

ソース電極は前記第 2 電源に連結され、ドレーン電極は前記第 1 インバータ回路及び第 2 インバータ回路にある n T F T 全てのソース電極に連結され、ゲート電極は前記第 1 制御信号線に連結されるプル n T F T ；

ゲート電極は前記第 2 制御信号線に連結され、その他の二つの電極は前記画素スイッチの第 3 電極と前記液晶部との間に連結される動作 n T F T ；及び

ゲート電極は前記第 2 制御信号線に連結され、その他の二つの電極は前記第 1 インバータ回路のドレーン電極と前記液晶部との間に連結されるスチール p T F T

からなることを特徴とする、請求項 1 に記載の液晶表示装置。

【請求項 4】

前記メモリセル部は、

n T F T 及び p T F T のドレーン電極同士が連結され、ゲート電極は全て前記画素スイ

ツチの第3電極に連結される第1インバータ回路;

n T F T 及び p T F T のドレイン電極同士が連結される接点が前記画素スイッチの第3電極に連結され、ゲート電極は全て前記第1インバータ回路のドレイン電極に連結される第2インバータ回路;

ドレイン電極は前記第1電源に連結され、ソース電極は前記第1インバータ回路及び第2インバータ回路にある p T F T 全てのソース電極に連結され、ゲート電極は前記第1制御信号線に連結されるプッシュ n T F T ;

ソース電極は前記第3電源に連結され、ドレイン電極は前記第1インバータ回路及び第2インバータ回路にある n T F T 全てのソース電極に連結され、ゲート電極は前記第1制御信号線に連結されるプル n T F T ;

ゲート電極は前記第2制御信号線に連結され、その他の二つの電極は前記画素スイッチの第3電極と前記液晶部との間に連結される動作 n T F T ;及び

ゲート電極は前記レベルシフト部から出力される第2制御信号のインバーティング信号を受けるとして連結され、その他の二つの電極は前記第1インバータ回路のドレイン電極と前記液晶部との間に連結されるスチール n T F T

からなることを特徴とする、請求項2に記載の液晶表示装置。

【請求項5】

前記レベルシフト部は、

n T F T 及び p T F T のドレイン電極同士が連結され、ゲート電極は全て前記第2制御信号線に連結され、p T F T のソース電極は前記第2電源に連結され、n T F T のソース電極は前記第3電源に連結される前記第3インバータ回路;及び

ゲート電極は前記第3インバータ回路のドレイン電極に連結され、ソース電極は前記第2電源に連結され、ドレイン電極は前記第2制御信号線に連結されるレベルアップ p T F T

からなることを特徴とする、請求項2又は4に記載の液晶表示装置。

【請求項6】

前記制御信号線部は、

液晶パネルの画素領域が横軸または縦軸のうちのいずれかの方向で二つの部分以上に領域分割された場合に、第1及び第2制御信号をバッファ回路によって順次に遅延して対応する画素領域に伝達することを特徴とする、

請求項1から5のいずれかに記載の液晶表示装置。

【請求項7】

スキャン信号線とソース信号線とからスキャン信号と映像信号とを各々受ける画素スイッチが、第1制御信号と第2制御信号とによって動作するメモリセル部に映像信号を出力したり遮断してディスプレイする液晶パネルの駆動方法において、

(a) 前記第1制御信号がロー状態であり前記第2制御信号がハイ状態である時には、前記メモリセル部が前記画素スイッチから出力される動作モード映像信号を液晶に伝達してディスプレイする段階;及び

(b) 前記第1制御信号がハイ状態である時には、前記第2制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、前記メモリセル部からスチールモード映像信号又はそのインバーティング信号のうちのいずれか一つを液晶に伝達することによってディスプレイする段階;

を含む液晶表示装置の駆動方法。

【請求項8】

前記液晶表示装置の駆動方法は、

(c) 液晶パネルの画素領域が横軸または縦軸のうちのいずれかの方向で二つの部分以上に領域分割された場合に、第1又は第2制御信号をバッファ回路によって順次に遅延して対応する画素領域に伝達する段階をさらに含む、

請求項7に記載の液晶表示装置の駆動方法。

【発明の詳細な説明】

10

20

30

40

50

【 0 0 0 1 】

【 発明の属する技術分野 】

本発明は、液晶表示装置に関し、より詳しくは、低電力で駆動される画素構成回路を備える液晶表示装置に関する。

【 0 0 0 2 】

【 従来技術 】

液晶表示装置は、一般に、二枚のガラス基板の間に液晶セルがマトリックス形態に配列されている液晶パネル、液晶パネルの後面にバックライトユニット (B a c k L i g h t U n i t) などから構成される液晶表示モジュール、液晶パネルを駆動する P C B モジュール、及びこれらを保護して一体化させるためのケースから構成される。ここで、P C B モジュールは、外部から R (r e d)、G (g r e e n)、B (b l u e) 映像データや同期信号などの入力を受け処理して液晶パネルに映像データ、スキャン信号、タイミング制御信号などを供給し、液晶パネルが正常にコンピュータ映像、テレビ (t e l e v i s i o n) 映像、その他の応用映像などをディスプレイすることができるようにする駆動回路に該当する。このように液晶パネルに映像信号などを供給して各種映像をディスプレイするようにする駆動回路である P C B モジュールは、数個の P C B とこれら P C B の間に信号の伝達のための数個の F P C (F l e x i b l e P r i n t e d C a b l e) とからなる。

【 0 0 0 3 】

一方、図 1 に示された従来技術の液晶表示装置の回路全体の構成図からわかるように、通常、液晶パネル 4 0 のディスプレイ後面で液晶パネル 4 0 を駆動する S V G A (6 0 0 * 8 0 0) 級など比較的低解像度での P C B モジュールは、外部から R、G、B 映像データと同期信号 s y n c などの入力を受け F P G A (F l a t P i n G r i d A r r a y) 形態のカスタム I C (I n t e g r a t e d C i r c u i t) であるタイミングコントローラ (T - c o n : T i m i n g - c o n t r o l l e r) などにより処理して液晶パネルの構造に合うように映像データと各種制御信号とを処理して生成するメイン P C B 1 0、メイン P C B 1 0 から受けたスキャンドライバ制御信号によってスキャン信号線にスキャン信号を供給するスキャンドライバ I C タブ (T A B : T a p e A u t o m a t e d B o n d) が付着されるスキャンドライバ P C B 2 0、及びメイン P C B 1 0 で処理された映像データと制御信号とを受けて液晶パネル 4 0 に映像データを供給するソースドライバ I C タブが付着されるソースドライバ P C B 3 0 からなる。

【 0 0 0 4 】

このように駆動される液晶パネル上の画素の構成は、図 2 に示すように、通常、スキャンドライバ P C B 2 0 のスキャンドライバ I C タブから供給されるスキャン信号を伝達するスキャン信号線 2 1、ソースドライバ P C B 3 0 のソースドライバ I C タブから供給される映像信号を伝達するソース信号線 3 1、及びスキャン信号と映像信号とを受けて液晶に信号を伝達する M O S (M e t a l O x i d e S e m i c o n d u c t o r) 構造の T F T (T h i n F i l m T r a n s i s t o r) 4 1、液晶 4 2、及び蓄積容量 4 3 からなっている。この時、T F T 4 1 はゲート電極を通じてスキャン信号を受けてオンオフされ、スキャン信号がハイ (h i g h) 状態である時には、ソース電極を通じてソース信号線 3 1 から映像信号を受けて液晶 4 2 と蓄積容量 4 3 とに伝達する。次に、スキャン信号がロー (l o w) 状態である時には、液晶 4 2 と蓄積容量 4 3 とに保存された映像信号が解像度ごとに決められている 1 フレーム時間の間に維持される。

【 0 0 0 5 】

【 発明が解決しようとする課題 】

しかし、ノートブックコンピュータ、携帯型 (p o r t a b l e) の小型 P D A (P e r s o n a l D i g i t a l A s s i s t a n t)、反射型 P D A などに採用される液晶表示装置を駆動するために消費される電力はその液晶パネルの大きさによって数ワットから数十ワットに至る。このような消費電力は使用者が外出して長時間バッテリーを用い

10

20

30

40

50

る場合に問題になるので、できるだけ長く使用することができれば、営業上競争力が確保できる。

【0006】

従って、本発明の目的は液晶表示装置を駆動することにおいて、駆動時に必要な消費電力を低減することができるようにする画素の構成回路及びその方法を提供することにある。

【0007】

【課題を解決するための手段】

このような技術的課題を達成するための本発明に係る液晶表示装置は、液晶パネルを構成する画素にスキヤニング信号を供給するスキャン信号線;液晶パネルを構成する画素に映像信号を供給するソース信号線;第1から第3電極を有しており、前記スキャン信号線に連結された第2電極の電圧状態がハイであるかローであるかによって、前記ソース信号線に連結された第1電極から映像信号を第3電極に出力したり遮断する画素スイッチ;第1及び第2電源を有しており、第1及び第2電源からの出力を別途に液晶パネルの画素領域外から全ての画素にまで伝達する電源部;第1制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第1制御信号線と第2制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第2制御信号線とを有する制御信号線部;第4及び第5電極を有しており、第5電極は前記第2電源に接続されており、第4電極と第5電極間との間の電位差によって光を透過させたり遮断する液晶部;前記制御信号線部から前記第1制御信号と前記第2制御信号とを受け、前記第1制御信号がロー状態であり前記第2制御信号がハイ状態である時には、前記画素スイッチの第3電極から出力される動作モード映像信号を前記液晶部の第4電極に伝達し、前記第1制御信号がハイ状態である時には、前記第2制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、前記画素スイッチの第3電極から出力されるスチールモード映像信号又はそのインバーティング信号のうちのいずれか一つを前記液晶部の第4電極に伝達するメモリセル部;を備えている。

【0008】

また本発明に係る液晶表示装置において、前記メモリセル部は、nTFTとpTFTとがドレイン電極同士に連結され、ゲート電極は全て前記画素スイッチの第3電極に連結される第1インバータ回路;nTFTとpTFTとがドレイン電極同士に連結される接点前記画素スイッチの第3電極に連結され、ゲート電極は全て前記第1インバータ回路のドレイン電極に連結される第2インバータ回路;ドレイン電極は前記第1電源に連結され、ソース電極は前記第1インバータ回路及び第2インバータ回路にあるpTFT全てのソース電極に連結され、ゲート電極は前記第1制御信号線に連結されるプッシュnTFT;ソース電極は前記第2電源に連結され、ドレイン電極は前記第1インバータ回路及び第2インバータ回路にあるnTFT全てのソース電極に連結され、ゲート電極は前記第1制御信号線に連結されるプルnTFT;ゲート電極は前記第2制御信号線に連結され、その他の二つの電極は前記画素スイッチの第3電極と前記液晶部との間に連結される動作nTFT;及び、ゲート電極は前記第2制御信号線に連結され、その他の二つの電極は前記第1インバータ回路のドレイン電極と前記液晶部との間に連結されるスチールpTFT;からなる場合がある。

【0009】

また他の本発明に係る液晶表示装置は、液晶パネルを構成する画素にスキヤニング信号を供給するスキャン信号線;液晶パネルを構成する画素に映像信号を供給するソース信号線;第1から第3電極を有しており、前記スキャン信号線に連結された第2電極の電圧状態がハイであるかローであるかによって、前記ソース信号線に連結された第1電極から映像信号を第3電極に出力したり遮断する画素スイッチ;第1から第3電源を有しており、第1から第3電源の出力を別途に液晶パネルの画素領域外から全ての画素にまで伝達する電源部;第1制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第1制御信号線と第2制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第2制御信号線とを有する制御信号線部;第4及び第5電極を有しており、第5電極は前記第3電

10

20

30

40

50

源に接続されており、第4電極と第5電極間との間の電位差によって光を透過させたり遮断する液晶部；入力される前記第2制御信号又はをインバーティングさせる第3インバータ回路を含み、前記第2制御信号がハイ状態である場合に、前記第2制御信号を前記第2電源の出力の大きさに上昇させ、前記第2制御信号がロー状態である場合に、前記第3インバータ回路の出力である第2制御信号のインバーティング信号を前記第2電源の出力の大きさに上昇させるレベルシフト部；前記制御信号線部から前記第1制御信号と前記第2制御信号と、前記レベルシフト部から出力された前記第2制御信号のインバーティング信号とを受けて、前記第1制御信号がロー状態であり前記第2制御信号がハイ状態である時には、前記画素スイッチの第3電極から出力される動作モード映像信号を前記液晶部の第4電極に伝達し、前記第1制御信号がハイ状態である時には、前記第2制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第3電極から出力されるスチールモード映像信号又はスチールモード映像信号のインバーティング信号のうちのいずれか一つを前記液晶部の第4電極に伝達するメモリセル部；を備えている。

10

【0010】

また他の本発明に係る液晶表示装置において、前記メモリセル部は、n T F T及びp T F Tのドレイン電極同士が連結され、ゲート電極は全て前記画素スイッチの第3電極に連結される第1インバータ回路；n T F T及びp T F Tのドレイン電極同士が連結される接点が前記画素スイッチの第3電極に連結され、ゲート電極は全て前記第1インバータ回路のドレイン電極に連結される第2インバータ回路；ドレイン電極は前記第1電源に連結され、ソース電極は前記第1インバータ回路及び第2インバータ回路にあるp T F T全てのソース電極に連結され、ゲート電極は前記第1制御信号線に連結されるプッシュn T F T；ソース電極は前記第3電源に連結され、ドレイン電極は前記第1インバータ回路及び第2インバータ回路にあるn T F T全てのソース電極に連結され、ゲート電極は前記第1制御信号線に連結されるプルn T F T；ゲート電極は前記第2制御信号線に連結され、その他の二つの電極は前記画素スイッチの第3電極と前記液晶部との間に連結される動作n T F T；及び、ゲート電極は前記レベルシフト部から出力される第2制御信号のインバーティング信号を受けるように連結され、その他の二つの電極は前記第1インバータ回路のドレイン電極と前記液晶部との間に連結されるスチールn T F T；からなる場合がある。

20

【0011】

また他の本発明の液晶表示装置において、前記レベルシフト部は、n T F T及びp T F Tのドレイン電極同士が連結され、ゲート電極は全て前記第2制御信号線に連結され、p T F Tのソース電極は前記第2電源に連結され、n T F Tのソース電極は前記第3電源に連結される第3インバータ回路；及びゲート電極は前記第3インバータ回路のドレイン電極に連結され、ソース電極は前記第2電源に連結され、ドレイン電極は前記第2制御信号線に連結されるレベルアップp T F Tからなる場合がある。

30

【0012】

また前記制御信号線部は、液晶パネルの画素領域が横軸または縦軸のうちのいずれかの方向で二つの部分以上に領域分割された場合に、第1又は第2制御信号をバッファ回路によって順次に遅延して対応する画素領域に伝達する場合がある。

40

【0013】

これにより、正常な動作モードの時には、第2制御信号がハイ状態になり第1制御信号がロー状態になって、プッシュn T F Tがオフ状態、プルn T F Tもオフ状態、スチールp T F Tもオフ状態になるので、メモリセル部は電源部からフローティング状態になって作動せず、動作n T F Tはオン状態になって画素スイッチの第3電極まで伝達された動作モード映像信号が液晶部に伝達されてフルカラーで動映像を具現し、スチールモードで動作する時には、第1制御信号がハイ状態になって、プッシュn T F Tがオン状態、プルn T F Tもオン状態になるので、メモリセル部は電源の供給を受けて作動し、スチールp T F Tと動作n T F Tとは、第2制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周

50

期的に反復することによって画素スイッチの第3電極まで伝達されたスチールモード映像信号と第1インバータ回路によるそのインバーティング信号のうちのいずれか一つを液晶部に伝達して8カラーの停止映像を具現することができる。この時、スチールモードで動作する時には、メモリセル部によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力は既存に比べて急激に減少する。

【0014】

本発明に係る液晶表示装置の駆動方法は、スキャン信号線とソース信号線とからスキャン信号と映像信号とを各々受ける画素スイッチが、第1制御信号と第2制御信号とによって動作するメモリセル部に映像信号を出力したり遮断してディスプレイする液晶パネルの駆動方法において、(a)前記第1制御信号がロー状態であり前記第2制御信号がハイ状態である時には、前記メモリセル部が前記画素スイッチから出力される動作モード映像信号を液晶に伝達してディスプレイする段階;及び、(b)前記第1制御信号がハイ状態である時には、前記第2制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、前記メモリセル部からスチールモード映像信号又はそのインバーティング信号のうちのいずれか一つを液晶に伝達することによってディスプレイする段階;を含んでいる。

10

また前記液晶表示装置の駆動方法は、(c)液晶パネルの画素領域が横軸または縦軸のうちのいずれかの方向で二つの部分以上に領域分割された場合に、第1又は第2制御信号をバッファ回路によって順次に遅延して対応する画素領域に伝達する段階をさらに含む場合がある。

20

【0015】

【発明の実施の形態】

以下、本発明の属する技術分野において通常の知識を有する者が本発明を容易に実施することができる好ましい実施例による低電力液晶表示装置の具体的な構成及び動作を添付した図面を参照して詳細に説明する。

【0016】

図3は、本発明の第1実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面である。

【0017】

図3に示すように、本発明の第1実施例による低電力液晶表示装置の液晶パネルを構成する画素回路は、液晶パネル上にマトリクス形態に設置されたスキャン信号線とソース信号線との間に、画素スイッチ(N1)、電源部(VD1、GND)、制御信号線部22、23、液晶部200、及びメモリセル部100からなる。

30

【0018】

通常の液晶パネルでのように、スキャン信号線は液晶パネルを構成する画素にスキャン信号を供給し、ソース信号線は液晶パネルを構成する画素に映像信号を供給する。

【0019】

画素スイッチ(N1)は、前記スキャン信号線に連結された第2電極の電圧状態がハイであるかローであるかによって、各々映像信号を前記ソース信号線に連結された第1電極から第3電極140に出力したり遮断する。

40

【0020】

電源部(VD1、GND)は、第1電源(VD1)及び第2電源(GND)を別途に液晶パネルの画素領域外から全ての画素にまで伝達する。ここで第2電源(GND)は通常接地を意味するがこれに限定されず、第1電源(VD1)の電圧がどのくらいであるかによって任意のDC電圧にすることもでき、特に液晶部200に供給される第2電源(GND)は別途の電源供給線を通じて図1に示されたVcom発生部で発生したVcom信号を供給してラインインバージョン(inversion)やドット(dot)インバージョンを具現するAC信号である場合もある。

【0021】

制御信号線部22、23は、第1制御信号を液晶パネルの画素領域外から全ての画素に

50

まで伝達する第1制御信号線22と、第2制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第2制御信号線23とが別途になっている。

【0022】

液晶部200は、映像信号を受ける電極150と前記第2電源(GND)との間の電圧の差異によって光を透過させたり遮断する。図3に示された液晶部200は、通常用いられる液晶表示(LC)と蓄積容量(CS)とで示したが、ここで蓄積容量(CS)は常に必要であるわけではない。

【0023】

メモリセル部100は、前記制御信号線部22、23から前記第1制御信号と前記第2制御信号とを受け、前記第1制御信号がロー状態であり前記第2制御信号がハイ状態である時には、前記画素スイッチ(N1)の第3電極から出力される動作モード映像信号を前記液晶部200に伝達し、前記第1制御信号がハイ状態である時には、前記第2制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第3電極140から出力されるスチールモード映像信号またはそのインバーティング信号のうちのいずれか一つを前記液晶部200に伝達する。

10

【0024】

このようなメモリセル部100は、また、第1インバータ回路(P1、N5)、第2インバータ回路(P2、N6)、プッシュnTFT(N3)、プルnTFT(N4)、動作nTFT(N2)、スチールpTFT(P3)からなる。

【0025】

第1インバータ回路(P1、N5)は、nTFT(N5)とpTFT(P1)とがドレイン電極111同士に連結され、ゲート電極は全て前記画素スイッチ(N1)の第3電極140に連結される。

20

【0026】

第2インバータ回路(P2、N6)は、nTFT(N6)とpTFT(P2)とがドレイン電極同士に連結される接点が前記画素スイッチ(N1)の第3電極140に連結され、ゲート電極は全て前記第1インバータ回路(P1、N5)のドレイン電極111に連結される。

【0027】

プッシュnTFT(N3)は、ドレイン電極が前記第1電源(VD1)130に連結され、ソース電極は前記第1インバータ回路(P1、N5)及び第2インバータ回路(P2、N6)にあるpTFT(P1、P2)全てのソース電極110に連結され、ゲート電極は前記第1制御信号線22に連結される。

30

【0028】

プルnTFT(N4)は、ソース電極が前記第2電源(GND)に連結され、ドレイン電極は前記第1インバータ回路(P1、N5)及び第2インバータ回路(P2、N6)にあるnTFT全て(N5、N6)のソース電極120に連結され、ゲート電極は前記第1制御信号線22に連結される。

【0029】

動作nTFT(N2)は、ゲート電極が前記第2制御信号線23に連結され、その他の二つの電極は前記画素スイッチ(N1)の第3電極140と前記液晶部200との間に連結される。

40

【0030】

スチールpTFT(P3)は、ゲート電極が前記第2制御信号線23と連結され、その他の二つの電極は前記第1インバータ回路(P1、N5)のドレイン電極111と前記液晶部200との間に連結される。

【0031】

このような構造からなる本発明の第1実施例による低電力液晶表示装置の動作をより詳細に説明する。

【0032】

50

まず、正常な動作モードの時に、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧とソース信号線に該当動作モード映像信号とが供給されると、画素スイッチ（N1）の第2電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第1電極から第3電極140に映像信号が伝達される。この時、第2制御信号線23を通じて伝達される第2制御信号がハイ状態になり第1制御信号線22を通じて伝達される第1制御信号がロー状態になってプッシュnTFT（N3）がオフ（off）状態、プルnTFT（N4）もオフ状態、スチールpTFT（P3）もオフ状態になるので、メモリセル部100は電源部（VD1、GND）からフローティング状態になって作動せず、動作nTFT（N2）はオン状態になって画素スイッチ（N1）の第3電極140まで伝達された映像信号が液晶部200に伝達される。ここで液晶部200は映像信号を受ける電極150と第2電源（GND）との間の電圧の差異によって光を透過させたり遮断して動映像などをディスプレイするようになる。

10

【0033】

次に、液晶パネルの外部で制御することができるように備えられたスチールモード用キー（key）やスイッチによってスチールモードで動作する時には、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧が供給され、ソースドライバ30からソース信号線に該当スチールモード映像信号が供給されると、画素スイッチ（N1）の第2電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第1電極から第3電極140にスチールモード映像信号が伝えられる。この時、画面全体にわたって一つのフレームに該当するスチールモード映像信号が全て供給され、動作モードに転換されるまで図2のスキンドライバー20とソースドライバ30とがディスエーブル状態になってスキャン信号線とソース信号線とに供給される信号はなくなる。

20

【0034】

ここで、スチールモード映像信号は、前述したフルカラーからなっている動作モード映像信号とは階調数が異なるものであり、各画素ごとにハイ状態またはロー状態のうちいずれか一つのデジタル信号だけが印加されてメモリセル部100にハイ状態またはロー状態のうちいずれかがラッチされるものであって、この時のスチールモード映像信号はR（red）、G（green）、B（blue）の各画素にハイ状態またはロー状態のうちいずれか一つのデジタル映像信号が伝達されるので、各画素が具現する2カラーによって総計8カラーが具現できる。

30

【0035】

この時、第1制御信号線22を通じて伝達される第1制御信号がハイ状態になって、プッシュnTFT（N3）がオン状態、プルnTFT（N4）もオン状態になるので、メモリセル部100は電源部（VD1、GND）から第1電源（VD1）と第2電源（GND）との供給を受けて作動し、スチールpTFT（P3）と動作nTFT（N2）とは、第2制御信号線23を通じて伝えられる第2制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって画素スイッチ（N1）の第3電極140まで伝えられたスチールモード映像信号と第1インバータ回路（P1、N5）によるそのインバーティング信号111のうちいずれか一つを液晶部200に伝達する。ここで、第2制御信号線23を通じて伝えられる第2制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのは、前述したように、特に液晶部200に供給される第2電源（GND）が別途の電源供給線を通じて図1に示された通常のVcom発生部で液晶パネルの解像度に合うように発生したラインインバージョンやドットインバージョンを具現するAC信号を供給する場合に、そのVcom信号と同一の周期で液晶部200に伝達される映像信号を反転させて通常のフリッカーを除去するためのものである。

40

【0036】

次に、液晶部200は、スチールモード映像信号を受ける電極150と第2電源（GND）との間の電圧の差異によって光を透過させたり遮断することによって停止映像をディ

50

スプレイするようになる。この時、スチールモードで動作中には動作モードに転換されるまで図2のスキャンドライバー20とソースドライバー30とがディスエーブル状態にあって、スキャン信号線とソース信号線とに供給される信号がなく、前記のようなメモリセル部300の動作によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力は既存に比べて急激に減少する。

【0037】

図4は、本発明の第2実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面である。

【0038】

図4に示すように、本発明の第2実施例による低電力液晶表示装置の液晶パネルを構成する画素回路は、液晶パネル上にマトリクス形態に設置されたスキャン信号線とソース信号線との間に、画素スイッチ(N1)、電源部(VD1、VD2、GND)、制御信号線部22、23、液晶部200、レベルシフト部400、及びメモリセル部300からなる。

10

【0039】

通常の液晶パネルでのように、スキャン信号線は液晶パネルを構成する画素にスキヤニング信号を供給し、ソース信号線は液晶パネルを構成する画素に映像信号を供給する。

【0040】

画素スイッチ(N1)は、前記スキャン信号線に連結された第2電極の電圧状態がハイであるかローであるかによって、各々映像信号を前記ソース信号線に連結された第1電極から第3電極340に出力したり遮断する。

20

【0041】

電源部(VD1、VD2、GND)は、第1電源(VD1)、第2電源(VD2)、及び第3電源(GND)を別途に液晶パネルの画素領域外から全ての画素にまで伝達する。ここで第3電源(GND)は通常接地を意味するがこれに限定されず、第1電源(VD1)と第2電源(VD2)との電圧がどのくらいであるかによって任意のDC電圧にすることもでき、特に液晶部200に供給される第3電源(GND)は別途の電源供給線を通じて図1に示されたVcom発生部で発生したVcom信号を供給してラインインバージョンやドットインバージョンを具現するAC信号である場合もある。

【0042】

制御信号線部22、23は、第1制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第1制御信号線22と第2制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第2制御信号線と23が別途になっている。

30

【0043】

液晶部200は、映像信号を受ける電極350と前記第3電源(GND)との間の電圧の差異によって光を透過させたり遮断する。図4に示された液晶部200は、通常用いられる液晶表示(LC)と蓄積容量(CS)とで示したが、ここで蓄積容量(CS)は常に必要であるわけではない。

【0044】

レベルシフト部400は、前記第2制御信号の入力を受けてハイ状態を前記第2電源(VD2)の大きさだけ上昇させて、インバーティング信号を作って前記メモリセル部300に出力する。

40

【0045】

このようなレベルシフト部400は、また、第3インバータ回路(P5、N8)及びレベルアップpTFT(P4)からなっている。

【0046】

第3インバータ回路(P5、N8)は、nTFT(N8)とpTFT(P5)とがドレイン電極410同士に連結され、ゲート電極は全て前記第2制御信号線23に連結され、pTFT(P5)のソース電極420は前記第2電源(VD2)に連結され、nTFT(N8)のソース電極は前記第3電源(GND)に連結される。

50

【 0 0 4 7 】

レベルアップ p T F T (P 4) は、ゲート電極が前記第 3 インバータ回路 (P 5 、 N 8) のドレーン電極 4 1 0 に連結され、ソース電極は前記第 2 電源 (V D 2) 4 2 0 に連結されて、ドレーン電極は前記第 2 制御信号線 2 3 に連結される。

【 0 0 4 8 】

メモリセル部 3 0 0 は、前記制御信号線部 2 2 、 2 3 から前記第 1 制御信号と前記第 2 制御信号とを受け、前記レベルシフト部 4 0 0 から出力された前記第 2 制御信号のインバーティング信号を受けて、前記第 1 制御信号がロー状態であり前記第 2 制御信号がハイ状態である時には、前記画素スイッチの第 3 電極から出力される動作モード映像信号を前記液晶部 2 0 0 に伝達し、前記第 1 制御信号がハイ状態である時には、前記第 2 制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第 3 電極 3 4 0 から出力されるスチールモード映像信号またはそのインバーティング信号のうちのいずれか一つを前記液晶部 2 0 0 に伝達する。

10

【 0 0 4 9 】

このようなメモリセル部 3 0 0 は、また、第 1 インバータ回路 (P 1 、 N 5) 、第 2 インバータ回路 (P 2 、 N 6) 、プッシュ n T F T (N 3) 、プル n T F T (N 4) 、動作 n T F T (N 2) 、スチール n T F T (N 7) からなる。

【 0 0 5 0 】

第 1 インバータ回路 (P 1 、 N 5) は、n T F T (N 5) と p T F T (P 1) とがドレーン電極 1 1 1 同士に連結され、ゲート電極は全て前記画素スイッチの第 3 電極 3 4 0 に連結される。

20

【 0 0 5 1 】

第 2 インバータ回路 (P 2 、 N 6) は、n T F T (N 6) と p T F T (P 2) とがドレーン電極同士に連結する接点が前記画素スイッチの第 3 電極 3 4 0 に連結され、ゲート電極は全て前記第 1 インバータ回路 (P 1 、 N 5) のドレーン電極 1 1 1 に連結される。

【 0 0 5 2 】

プッシュ n T F T (N 3) は、ドレーン電極が前記第 1 電源 (V D 1) 1 3 0 に連結され、ソース電極は前記第 1 インバータ回路 (P 1 、 N 5) 及び第 2 インバータ回路 (P 2 、 N 6) にある p T F T 全て (P 1 、 P 2) のソース電極 3 1 0 に連結され、ゲート電極は前記第 1 制御信号線 2 2 に連結される。

30

【 0 0 5 3 】

プル n T F T (N 4) は、ソース電極が前記第 3 電源 (G N D) に連結され、ドレーン電極は前記第 1 インバータ回路 (P 1 、 N 5) 及び第 2 インバータ回路 (P 2 、 N 6) にある n T F T 全て (N 5 、 N 6) のソース電極 3 2 0 に連結され、ゲート電極は前記第 1 制御信号線 2 2 に連結される。

【 0 0 5 4 】

動作 n T F T (N 2) は、ゲート電極が前記第 2 制御信号線 2 3 に連結され、その他の二つの電極は前記画素スイッチ (N 1) の第 3 電極 3 4 0 と前記液晶部 2 0 0 との間に連結される。

【 0 0 5 5 】

スチール n T F T (N 7) は、ゲート電極が前記レベルシフト部 4 0 0 から出力される第 2 制御信号のインバーティング信号 4 1 0 を受けるように連結され、その他の二つの電極は前記第 1 インバータ回路 (P 1 、 N 5) のドレーン電極 3 1 1 と前記液晶部 2 0 0 との間に連結される。

40

【 0 0 5 6 】

このような構造からなる本発明の第 2 実施例による低電力液晶表示装置の動作は、第 1 実施例と比較する時に、レベルシフト部 4 0 0 が追加されたこととその出力信号を受けるスチール n T F T (N 7) に変わったこととだけを考慮して説明する。

【 0 0 5 7 】

まず、正常な動作モードの時に、解像度によるフレーム周期でスキャン信号線にハイ状

50

態の電圧とソース信号線に該当動作モード映像信号とが供給されると、画素スイッチ（N1）の第2電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第1電極から第3電極340に映像信号が伝達される。この時、第2制御信号線23を通じて伝えられる第2制御信号がハイ状態になり、第1制御信号線22を通じて伝えられる第1制御信号がロー状態になって、プッシュnTFT（N3）がオフ状態、プルnTFT（N4）もオフ状態、スチールnTFT（N7）もオフ状態になるので、メモリセル部300は電源部（VD1、VD2、GND）からフローティング状態になって作動せず、動作nTFT（N2）はオン状態になって画素スイッチ（N1）の第3電極340まで伝えられた映像信号が液晶部200に伝えられる。この時、液晶部200は映像信号を受ける電極350と第3電源（GND）との間の電圧の差異によって光を透過させたり遮断して動映像などをディスプレイするようになる。

10

【0058】

ここで、動作nTFT（N2）がオン状態になるのは、第2制御信号線23を通じて伝えられる第2制御信号がハイ状態になったためであるが、第2制御信号の電圧が映像信号の電圧と同一な場合には、動作nTFT（N2）を通じて液晶部200に伝えられる映像信号の電圧が動作nTFT（N2）固有のしきい（threshold）電圧だけ電圧下降効果が発生するので、これを防止しようとレベルシフト部400による第2電源（VD2）電圧の大きさまで電圧が上昇するようにして動作nTFT（N2）のゲート電極に加えたのである。つまり、レベルシフト部400の動作は、図4に示すように、例えば、第2制御信号がハイ状態である場合に、第3インバータ回路（P5、N8）の出力電圧はロー状態になり、このロー状態の電圧を受けるレベルアップpTFT（P4）は映像信号の電圧より大きい第2電源（VD2）の電圧を動作nTFT（N2）のゲート電極に加えるのである。

20

【0059】

次に、液晶パネルの外部で制御することができるように備えられたスチールモード用キーやスイッチによってスチールモードで動作する時には、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧とソース信号線に該当スチールモード映像信号とが供給されると、画素スイッチ（N1）の第2電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第1電極から第3電極340にスチールモード映像信号が伝えられる。この時、画面全体にわたって一つのフレームに該当するスチールモード映像信号が全て供給されると、動作モードに転換されるまで図2のスクアンドライバ20とソースドライバ30とがディスエーブル状態になってスキャン信号線とソース信号線とに供給される信号はなくなる。

30

【0060】

ここでも、スチールモード映像信号は前述したフルカラーからなっている動作モード映像信号とは階調数が異なるものであり、各画素ごとにハイ状態またはロー状態のうちのいずれか一つのデジタル信号だけが印加されてメモリセル部300にハイ状態またはロー状態のうちのいずれかがラッチされるものであって、この時のスチールモード映像信号はR（red）、G（green）、B（blue）の各画素にハイ状態またはロー状態のうちのいずれか一つのデジタル映像信号が伝えられるので、各画素が具現する2カラーによって総計8カラーが具現できる。

40

【0061】

この時、第1制御信号線22を通じて伝えられる第1制御信号がハイ状態になって、プッシュnTFT（N3）がオン状態、プルnTFT（N4）もオン状態になるので、メモリセル部300は電源部（VD1、VD2、GND）から第1電源（VD1）、第2電源（VD2）及び第3電源（GND）の供給を受けて作動し、スチールnTFT（N7）と動作nTFT（N2）とは、第2制御信号線23を通じて伝えられる第2制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって、画素スイッチ（N1）の第3電極340まで伝えられたスチールモード映像信号と第1インバータ回路（

50

P 1、N 5)によるそのインバーティング信号3 1 1のうちのいずれか一つを液晶部2 0 0に伝達する。ここで、第2制御信号線2 3を通じて伝えられる第2制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのは、前述したように、特に液晶部2 0 0に供給される第3電源(GND)が別途の電源供給線を通じて図1に示された通常のVcom発生部で液晶パネルの解像度に合うように発生したラインインバージョンやドットインバージョンを具現するAC信号を供給する場合に、そのVcom信号と同一の周期で液晶部2 0 0に伝達される映像信号を反転させて通常のフリッカーを除去するためである。

【0062】

次に、液晶部2 0 0は、スチールモード映像信号を受ける電極3 5 0と第3電源(GND)との間の電圧の差異によって光を透過させたり遮断することによって停止映像をディスプレイするようになる。この時、スチールモードで動作中には動作モードに転換されるまで図2のスキンドライバー2 0とソースドライバー3 0とがディスエーブル状態にあって、スキャン信号線とソース信号線とに供給される信号がなく、前記のようなメモリセル部3 0 0の動作によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力は従来に比べて急激に減少する。

【0063】

前記において、スチールnTFT(N 7)がオン状態になるのは、第2制御信号線2 3を通じてレベルシフト部4 0 0に伝達される第2制御信号がロー状態でありレベルシフト部4 0 0の出力電圧がハイ状態になったためであるが、レベルシフト部4 0 0の出力電圧がスチールモード映像信号の電圧と同一な場合には、スチールnTFT(N 7)を通じて液晶部2 0 0に伝えられるスチールモード映像信号の電圧がスチールnTFT(N 7)固有のしきい電圧だけ電圧下降効果が発生するので、これを防止しようとレベルシフト部4 0 0による第2電源(VD 2)電圧の大きさまで電圧が上昇するようにしてスチールnTFT(N 7)のゲート電極4 1 0に加えたのである。つまり、レベルシフト部4 0 0の動作は、図4に示すように、例えば、第2制御信号がロー状態である場合に、第3インバータ回路(P 5、N 8)の出力電圧はハイ状態になり、このハイ状態の電圧はスチールモード映像信号の電圧より大きい第2電源(VD 2)の電圧であって、スチールnTFT(N 7)のゲート電極4 1 0に加えられるようになる。

【0064】

前記において、各種電源(VD 1、VD 2、GND)と第1制御信号と第2制御信号とは、図1のようなメインPCB 1 0にあるタイミングコントローラ(T-con)などによって適当なDC電源やパルス信号Rが作られて、図5や図6のように液晶パネル上の入力パッド部7 0 0を通じて画素まで伝えられると仮定した。

【0065】

特に、図5と図6とに示すように、第1制御信号を通常のバッファ回路5 0 0、6 0 0又はバッファ回路8 0 0、9 0 0によって順次に遅延させ、横軸または縦軸のうちのいずれかの方向で二つの部分以上に分割された画素領域ごとに各々供給することによって、第1制御信号がハイ状態になり第2制御信号がロー状態になる時、つまり、スチールモードで動作する時に前記メモリセル部1 0 0、3 0 0のインバータ回路(P 1、N 5、P 2、N 6)が消費する電力を時間的に分散しようとするものである。つまり、ブロック単位に分割された各画素領域にあるインバータ回路(P 1、N 5、P 2、N 6)はバッファ回路5 0 0、6 0 0又はバッファ回路8 0 0、9 0 0によって遅延された時間差を有して動作するので、一回に液晶パネル全体でインバータ回路(P 1、N 5、P 2、N 6)が電力を消費することによって生じる信号の歪曲やパネルの劣化を防止することができるようになる。

【0066】

第2制御信号においても、第2制御信号線2 3が非常に多くのTFTのゲートに連結されているので、負荷を減らすために前記のように第2制御信号も通常のバッファ回路5 0 0、6 0 0又はバッファ回路8 0 0、9 0 0によって順次に遅延させ、横軸または縦

10

20

30

40

50

軸のうちのいずれかの方向で二つの部分以上に分割された画素領域ごとに各々供給するようすることが可能である。

【0067】

前述したように、本発明の第1実施例によって、正常な動作モードの時には、第2制御信号線23を通じて伝えられる第2制御信号がハイ状態になり、第1制御信号線22を通じて伝えられる第1制御信号がロー状態になって、プッシュnTFT(N3)がオフ状態、プルnTFT(N4)もオフ状態、スチールpTFT(P3)もオフ状態になるので、メモリセル部100は電源部(VD1、GND)からフローティング状態になって作動せず、動作nTFT(N2)はオン状態になって画素スイッチの第3電極140まで伝えられた動作モード映像信号が液晶部200に伝えられてフルカラーで動映像を具現し、スチールモードで動作する時には、第1制御信号線22を通じて伝えられる第1制御信号がハイ状態になって、プッシュnTFT(N3)がオン状態、プルnTFT(N4)もオン状態になるので、メモリセル部100は電源部(VD1、GND)から第1電源(VD1)と第2電源(GND)との供給を受けて作動し、スチールpTFT(P3)と動作nTFT(N2)とは、第2制御信号線23を通じて伝えられる第2制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって画素スイッチの第3電極まで伝えられたスチールモード映像信号140と第1インバータ回路によるそのインバーティング信号111とのうちのいずれか一つを液晶部200に伝達して8カラーの停止映像を具現した。

10

20

本発明の第2実施例による低電力液晶表示装置は、第1実施例と比較する時に、レベルシフト部400が追加されたこととその出力信号を受けるスチールnTFT(N7)に変わったことを除いて第1実施例と類似して動作する。さらに、第2制御信号がハイ状態にあるとき第2制御信号を第2電源(VD2)の出力電圧まで上昇させるので、第2制御信号と映像信号との大きさが近い場合にも、映像信号を電圧降下なく液晶部200に印加することができる。また、レベルシフト部400の出力がハイ状態であるとき第2電源(VD2)によりスチールnTFT(N7)を駆動するため、第1インバータ回路(P1、P5)の出力を電圧降下なく液晶部200に伝達することができる。

本発明の第1及び第2実施例によれば、スチールモードで動作する時には前記のようなメモリセル部100、300によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力が既存に比べて急激に減少する。

30

【0068】

【発明の効果】

本発明によれば、スチールモードの時には8カラーで動作し、動映像モードの時にはフルカラーで動作するようにすることによって、スチールモードの時に不必要に行われるメインPCB上の映像信号処理と、処理された信号の液晶パネルの信号線への出力とに伴う浪費的な電力損失を防止することができるようになった。これにより、ノートブックPC、携帯型の小型PDA、特に反射型PDAなどに採用される液晶表示装置を駆動するために本発明の画素構成回路を採用すると、使用者が外出してバッテリーを使用する場合にも長時間駆動することが可能である。

40

【図面の簡単な説明】

【図1】 通常の液晶表示装置の回路全体の構成図を説明するための図面。

【図2】 従来の液晶表示装置の画素の構成を説明するための図面。

【図3】 本発明の第1実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面。

【図4】 本発明の第2実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面。

【図5】 画素回路に第1制御信号を供給する方法を示す図面(その1)。


【図6】 画素回路に第1制御信号を供給する方法を示す図面(その2)。

【符号の説明】


50

C 5	蓄積容量	
N 1	画素スイッチ	
N 2	動作 n T F T	
N 3	プッシュ n T F T	
N 4	プル n T F T	
N 7	スチール n T F T	
N 8	n T F T	
P 1、N 5	第 1 インバータ回路	
P 3	スチール p T F T	
P 2、N 6	第 2 インバータ回路	10
P 4、P 5	p T F T	
V D 1、V D 2、G N D	電源部	
2 0	スキヤンドライバー	
3 0	ソースドライバー	
2 2、2 3	制御信号線部	
1 0 0	メモリセル部	
1 1 0、1 2 0	ソース電極	
1 1 1、4 1 0	ドレイン電極	
1 4 0	第 3 電極	
1 5 0	電極	20
2 0 0	液晶部	
3 0 0	メモリセル部	
3 1 1	インバーティング信号	
3 4 0	第 3 電極	
3 5 0	スチールモード映像信号を受ける電極	
4 0 0	レベルシフト部	
4 2 0	ソース電極	
5 0 0、6 0 0	バッファ回路	


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

(51)Int.Cl. F I
G 0 9 G 3/20 6 6 0 U
G 0 9 G 3/20 6 6 0 V
G 0 2 F 1/133 5 5 0

(72)発明者 李 炯 坤
大韓民国京畿道龍仁市水枝邑竹田里 8 9 - 1 竹田現代 1 次アパート 1 0 3 棟 1 5 0 1 号
(72)発明者 朴 容 九
大韓民国京畿道水原市八達区靈通洞ハンゴルマウル双龍アパート 1 0 3 棟 1 5 0 1 号

審査官 西島 篤宏

(56)参考文献 特開平 0 9 - 3 3 1 4 9 0 (J P , A)
特開平 0 7 - 2 5 3 7 6 4 (J P , A)
特開平 0 7 - 0 7 2 5 1 1 (J P , A)
特開 2 0 0 2 - 0 2 3 1 8 0 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
G09G 3/00 - 3/38
G02F 1/133 505-580

专利名称(译)	液晶显示装置及其驱动方法		
公开(公告)号	JP4762431B2	公开(公告)日	2011-08-31
申请号	JP2001112124	申请日	2001-04-11
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
当前申请(专利权)人(译)	三星电子株式会社		
[标]发明人	李炯坤 朴容九		
发明人	李 炯 坤 朴 容 九		
IPC分类号	G09G3/36 G02F1/1368 G09G3/20 G02F1/133 H01L21/8238 H01L21/8244 H01L27/08 H01L27/092 H01L27/11		
CPC分类号	G09G3/3659 G09G3/3614 G09G2300/0809 G09G2300/0857		
FI分类号	G09G3/36 G02F1/1368 G09G3/20.611.A G09G3/20.624.B G09G3/20.650.Z G09G3/20.660.U G09G3/20.660.V G02F1/133.550 H01L27/08.321.A H01L27/08.321.K H01L27/08.331.E H01L27/088.331.E H01L27/092.A H01L27/092.K H01L27/10.381 H01L27/11		
F-TERM分类号	2H092/GA59 2H092/JB13 2H092/JB23 2H092/JB38 2H092/JB44 2H092/JB63 2H092/NA26 2H092/PA08 2H093/NA16 2H093/NA20 2H093/NC13 2H093/NC22 2H093/NC23 2H093/NC26 2H093/NC34 2H093/NC40 2H093/ND39 2H093/NE07 2H192/AA24 2H192/CB14 2H192/CB23 2H192/GD61 2H193/ZA04 5C006/AA02 5C006/AA22 5C006/AF06 5C006/BB16 5C006/BC06 5C006/BF27 5C006/BF50 5C006/FA04 5C006/FA47 5C080/AA10 5C080/BB05 5C080/DD26 5C080/FF07 5C080/JJ02 5C080/JJ03 5F048/AA00 5F048/AB00 5F048/AB01 5F048/AB04 5F048/AB10 5F048/AC04 5F048/BA16 5F083/BS50 5F083/GA05 5F083/HA02 5F083/ZA30		
代理人(译)	山下大洁嗣		
优先权	1020000079350 2000-12-20 KR		
其他公开文献	JP2002229526A		
外部链接	Espacenet		

摘要(译)

要解决的问题能够以低功率驱动液晶显示装置。在正常操作中，第一控制信号设置为低，第二控制信号设置为高，存储器单元部分100与电源部分VD 1和GND断开，并且操作nTFT (N 2) 并将其传输到液晶单元200 以实现全色的运动图像。另一方面，在钢模式中，第一控制信号设置为高，电源单元VD 1， GND连接到存储单元单元100，第二控制信号重复为高和低，以匹配液晶面板的特性，通过周期性地接通/断开pTFT (P 3) 和操作nTFT (N 2) ，钢模式视频信号或其反相信号之一从存储单元部分10传输到液晶部分200。并传输8色停止图片。

