

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4080384号
(P4080384)

(45) 発行日 平成20年4月23日(2008.4.23)

(24) 登録日 平成20年2月15日(2008.2.15)

(51) Int.Cl.

F I

G09G 3/36 (2006.01)

G01R 31/00 (2006.01)

G02F 1/133 (2006.01)

G02F 1/1345 (2006.01)

G09G 3/20 (2006.01)

G09G 3/36

G01R 31/00

G02F 1/133 580

G02F 1/1345

G09G 3/20 612R

請求項の数 10 (全 20 頁) 最終頁に続く

(21) 出願番号 特願2003-187635 (P2003-187635)
 (22) 出願日 平成15年6月30日(2003.6.30)
 (65) 公開番号 特開2004-78187 (P2004-78187A)
 (43) 公開日 平成16年3月11日(2004.3.11)
 審査請求日 平成16年6月4日(2004.6.4)
 (31) 優先権主張番号 2002-047867
 (32) 優先日 平成14年8月13日(2002.8.13)
 (33) 優先権主張国 韓国(KR)

(73) 特許権者 599127667
 エルジー フィリップス エルシーディー
 カンパニー リミテッド
 大韓民国 ソウル, ヨンドンポーク,
 ヨイドードン 20
 (74) 代理人 100110423
 弁理士 曾我 道治
 (74) 代理人 100084010
 弁理士 古川 秀利
 (74) 代理人 100094695
 弁理士 鈴木 憲七
 (74) 代理人 100111648
 弁理士 梶並 順

最終頁に続く

(54) 【発明の名称】 静電気防止のための液晶パネル

(57) 【特許請求の範囲】

【請求項 1】

多数の液晶セルで構成された画像表示部と、前記画像表示部の信号ラインに入力される駆動信号を供給する信号パッド部を具備して、前記パッド部は、前記信号ラインと接続された多数のパッドと、前記パッドと第1及び第2駆動電圧供給ラインとの間に形成されて前記パッドに流入される静電気を前記第1及び第2駆動電圧供給ラインの方にバイパスさせる第1静電気防止回路と、フローティングゲートを持つ薄膜トランジスタを含んで前記パッドに流入された静電気により前記パッドをショータリングバーと接続させて前記パッドが前記静電気に対して等電位を形成させる第2静電気防止回路とを具備することを特徴とする静電気防止のための液晶パネル。

【請求項 2】

前記第2静電気防止回路は、前記パッドに正常的な駆動信号が供給されればそのパッドをショータリングバー及び他のパッドと絶縁されるようにして前記画像表示部の信号ラインに供給されるようにすることを特徴とする請求項1記載の静電気防止のための液晶パネル。

【請求項 3】

前記第2静電気防止回路は、前記ショータリングバーと接続された前記薄膜トランジスタの第1端子と前記フローティングゲートとの間に接続された第1キャパシタと、前記パッドと接続された前記薄膜トランジスタの第2端子と前記フローティングゲートとの間に接続された第2キャパシタを更に具備することを特徴とする請求項1記載の静電気防止の

ための液晶パネル。

【請求項 4】

前記パッドは、前記パッドから前記ショータリングバー除去のためのグラインディングラインの外方に伸張されて少なくとも一度折曲された後、前記パッドの下方に伸張された連結ラインを通して前記第 1 静電気防止回路と前記第 2 静電気防止回路との間のノードと接続されたことを特徴とする請求項 1 記載の静電気防止のための液晶パネル。

【請求項 5】

前記パッドは、前記パッドから前記ショータリングバー除去のためのグラインディングラインの外方に伸張されて少なくとも一度折曲された後、前記パッドの下方に伸張された第 1 連結ラインを通して前記第 2 静電気防止回路と接続され、前記パッドから前記グラインディングラインの外方に伸張されて少なくとも一度折曲された後、前記パッドの下方に伸張された第 2 連結ラインを通して前記第 1 静電気防止回路と接続されたことを特徴とする請求項 1 記載の静電気防止のための液晶パネル。

10

【請求項 6】

前記パッドは、前記ショータリングバーを除去するグラインディング工程により前記第 1 静電気防止回路、第 2 静電気防止回路、及び前記画像表示部の信号ラインと電気的に分離されることを特徴とする請求項 4 又は請求項 5 記載の静電気防止のための液晶パネル。

【請求項 7】

前記ノードと前記画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする請求項 5 記載の静電気防止のための液晶パネル。

20

【請求項 8】

前記第 2 連結ラインと前記画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする請求項 5 記載の静電気防止のための液晶パネル。

【請求項 9】

前記パッドと前記ショータリングバーとの間に接続された少なくとも一つの抵抗を更に具備することを特徴とする請求項 1 記載の静電気防止のための液晶パネル。

【請求項 10】

前記パッド部は、前記画像表示部の信号ラインと外部の駆動回路を連結させる多数の連結パッドで構成された連結パッド部と、前記液晶パネルの検査のために前記画像表示部の信号ラインと接続された多数の検査パッドで構成された検査パッド部を具備して、前記第 2 静電気防止回路は、前記検査パッドのそれぞれに接続されたことを特徴とする請求項 1 記載の静電気防止のための液晶パネル。

30

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は液晶パネルに関わり、特に、パッド部を介する静電気の流入を防止することができる液晶パネルに関するものである。

【0002】

40

【従来の技術】

通常の液晶表示装置は、電界を利用して液晶の光透過率を調節することにより画像を表示するようになる。このために、液晶表示装置は、液晶セルがマトリックス形態に配列された液晶パネルと、液晶パネルを駆動するための駆動回路とを具備する。

【0003】

液晶パネルは、相互対向して接合された薄膜トランジスタキアレイ基板及びカラーフィルタキアレイ基板と、二つの基板の一定なセルギャップ維持のためのスペーサと、そのセルギャップに充填された液晶を具備する。

【0004】

薄膜トランジスタキアレイ基板は、ゲートライン及びデータラインと、そのゲートライン

50

とデータラインの交差部ごとにスイッチ素子として形成された薄膜トランジスタと、液晶セル単位として形成されて薄膜トランジスタに接続された画素電極で構成される。ゲートラインとデータラインは、それぞれのパッド部を通して駆動回路からの信号を受信する。薄膜トランジスタは、ゲートラインに供給されるスキャン信号に応答してデータラインに供給される画素電圧信号を画素電極に供給する。

【0005】

カラーフィルターキアレイ基板は、液晶セル単位として形成されたカラーフィルターと、各々のカラーフィルターの間の区分及び外部光反射のためのブラックキマトリックスと、液晶セルに共通的に基準電圧を供給する共通電極等から構成される。

【0006】

液晶パネルは、薄膜トランジスタキアレイ基板とカラーフィルターキアレイ基板を別に製作して合着した後、液晶を注入して完成するようになる。

【0007】

このように完成された液晶パネルは、不良可否を検出するために、点灯検査などのような検査過程を経るようになる。検査過程のために、液晶パネルは、図1及び図2に図示するように、テスト信号供給のための検査パッド部(8, 18, 20)を具備する。

【0008】

図1に図示された液晶パネル(2)は、多数個の液晶セルが用意された画像表示部(4)と、画像表示部(4)の外部領域に形成されて駆動回路(図示しない)と接続される連結パッド部(6)と、検査過程で利用される検査パッド部(8)を具備する。

【0009】

図1に図示された連結パッド部(6)は、画像表示部(4)の信号ラインと接続される。このような連結パッド部(6)は、外部駆動回路から供給される駆動信号を画像表示部(4)の信号ラインに供給する。

【0010】

検査パッド部(8)は、画像表示部(4)の信号ラインと接続される多数個の検査パッドを具備して、連結パッド部(6)と分離して形成される。このような検査パッド部(8)は、液晶パネル(2)の検査過程で供給されるテスト信号と、エイジング工程で供給されるバーイアス電圧を画像表示部(4)の信号ラインに供給するようになる。

【0011】

図2に図示された液晶パネル(12)は、多数個の液晶セルが用意された画像表示部(14)と、画像表示部(14)の外部領域に形成されて駆動回路(図示しない)と接続される連結パッド部(16)と、検査過程で利用される検査パッド部(18, 20)を具備する。

【0012】

図2に図示された検査パッド部(18, 20)は、画像表示部(14)の信号ラインと接続される多数個の検査パッドを具備して、連結パッド部(16)の両側に一体化されて形成される。このような検査パッド部(14)は、液晶パネル(12)の検査過程で供給されるテスト信号と、エイジング工程で供給されるバーイアス電圧を画像表示部(14)の信号ラインに供給する。

【0013】

実際に、検査パッド部は、図3に図示するように、多数個の検査パッド(32)と、検査パッド(32)のそれぞれと接続される静電気防止回路(36)を具備する。

【0014】

図3に図示された検査パッド(32)は、画像表示部の信号ラインと接続される。静電気防止回路(36)のそれぞれは、検査パッド(32)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)の間に接続される。具体的に、静電気防止回路(36)は、第1駆動電圧供給ライン(VSSL)と検査パッド(32)の出力段の間に接続された第1ダイオード(D1)と、検査パッド(32)の出力段と第2駆動電圧供給ライン(VDDL)の間に接続された第2ダイオード(D2)で構成される。

【0015】

10

20

30

40

50

このような静電気防止回路(36)は、検査パッド(32)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにすることにより、液晶パネルの内部の画像表示部を静電気から保護するようになる。

【0016】

しかし、このような構成を持つ検査パッド部では、検査パッド(32)が独立的に形成されることにより、その検査パッド(32)の間に等電位を形成することができなくなる。これにより、液晶パネルの製造工程及び検査過程で検査パッド(32)を通して流入される静電気が静電気防止回路(36)と第1及び第2駆動電圧供給ライン(VDDL、VSSL)を通してまったくバイパスされることができずに液晶パネルの内部に伝達される問題が発生するようになる。

10

【0017】

図4は、検査パッド部の他の構成を図示したものである。図4に図示された検査パッド部は、多数個の検査パッド(42)と、検査パッド(42)のそれぞれと接続される静電気防止回路(46)と、検査パッド(42)と共通接続されたショーティングバー(44)を具備する。

【0018】

図4に図示された検査パッド(42)は、画像表示部の信号ラインと接続され、ショーティングバー(44)に共通接続される。静電気防止回路(46)は、検査パッド(42)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、静電気防止回路(46)は、第1駆動電圧供給ライン(VSSL)と検査パッド(42)の出力段との間に接続された第1ダイオード(D1)と、検査パッド(42)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。

20

【0019】

このような静電気防止回路(46)は、検査パッド(42)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、静電気防止回路(46)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。

【0020】

特に、検査パッド(42)は、ショーティングバー(44)により等電位を形成する。これにより、スクライビング工程で、ショーティングバー(44)が除去される前まで検査パッド(42)に流入された静電気は、等電位を形成する検査パッド(42)に拡散することにより、静電気防止回路(36)と第1及び第2駆動電圧供給ライン(VDDL、VSSL)を通してより早くバイパスされる。

30

【0021】

しかし、図4に図示された検査パッド部は、スクライビング工程でショーティングバー(44)が除去された以後には、図3に図示されたように、検査パッド(42)が分離されるので等電位を形成することができなくなる。これにより、スクライビング工程以後に遂行される後続工程と点灯検査の間に、検査パッド(42)を通して流入された静電気が静電気防止回路(46)と第1及び第2駆動電圧供給ライン(VDDL、VSSL)を通してまったくバイパスされることができずに液晶パネルの内部に伝達される問題が発生するようになる。

40

【0022】

図5は、検査パッド部の他の構成を図示したものである。図5に図示された検査パッド部は、多数個の検査パッド(52)と、検査パッド(52)のそれぞれと接続される静電気防止回路(56)と、検査パッド(52)と共通接続されたショーティングバー(54)と、検査パッド(52)のそれぞれとショーティングバー(54)の間にそれぞれ接続された抵抗(R)を具備する。

【0023】

図5に図示された検査パッド(52)は、画像表示部の信号ラインと接続され、抵抗(R)を通してショーティングバー(54)に共通接続される。静電気防止回路(56)は、検査パッ

50

ド(52)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、静電気防止回路(56)は、第1駆動電圧供給ライン(VSSL)と検査パッド(52)の出力段の間に接続された第1ダイオード(D1)と、検査パッド(52)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。

【0024】

このような静電気防止回路(56)は、検査パッド(52)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、静電気防止回路(56)は、液晶パネルの内部の薄膜トランジスタキアレイを静電気から保護するようになる。なお、検査パッド(52)に流入された静電気は、グラインディング工程でショータイングバー(54)が除去される前まで抵抗(R)を経由してショータイングバー(54)にバイパスされる。

10

【0025】

しかし、抵抗(R)を通した連結なので検査パッド(52)に流入された静電気がショータイングバー(54)にバイパスされるには限界があり、液晶パネルの内部に伝達する問題が発生するようになる。

【0026】

【発明が解決しようとする課題】

このように、従来の検査パッド部は、静電気防止回路を利用して液晶パネル製造工程及び検査過程から検査パッドに流入された静電気から液晶パネルの内部の薄膜トランジスタキアレイを効果的に保護することができなかった。

20

【0027】

従って、本発明の目的は、パッドを通する静電流入を防止することができる液晶パネルを提供することにある。

【0028】

【課題を解決するための手段】

前記目的を達成するために、本発明に係る静電気防止のための液晶パネルは、多数の液晶セルで構成された画像表示部と、画像表示部の信号ラインに入力される駆動信号を供給する信号パッド部を具備し、パッド部が信号ラインと接続された多数のパッドと、パッドと第1及び第2駆動電圧供給ラインとの間に形成されてパッドに流入される静電気を前記第1及び第2駆動電圧供給ラインの方にバイパスさせる第1静電気防止回路と、フローティングゲートを持つ薄膜トランジスタを含んでパッドに流入された静電気によりパッドをショータイングバーと接続させてパッドが静電気に対して等電位を形成するようにする第2静電気防止回路を具備することを特徴とする。

30

【0029】

ここで、第2静電気防止回路は、パッドに正常的な駆動信号が供給されれば、そのパッドをショータイングバー及び他のパッドと絶縁されるようにして画像表示部の信号ラインに供給されるようにすることを特徴とする。

【0030】

そして、第2静電気防止回路は、ショータイングバーと接続された薄膜トランジスタの第1端子とフローティングゲートとの間に接続された第1キャパシタと、パッドと接続された薄膜トランジスタの第2端子と前記フローティングゲートとの間に接続された第2キャパシタを更に具備することを特徴とする。

40

【0032】

この際に、パッドは、パッドからショータイングバー除去のためのグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された連結ラインを通して第1静電気防止回路と第2静電気防止回路との間のノードと接続されたことを特徴とする。

【0033】

これとは異なり、パッドは、パッドからショータイングバー除去のためのグラインディ

50

ングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された第1連結ラインを通して第2静電気防止回路と接続されて、パッドからグラインディングラインの外方へ伸張されて少なくとも一度折曲された後、パッドの下方へ伸張された第2連結ラインを通して第1静電気防止回路と接続されたことを特徴とする。

【0034】

このようなパッドは、ショーティングバーを除去するグラインディング工程により第1静電気防止回路、第2静電気防止回路、及び画像表示部の信号ラインと電氣的に分離することを特徴とする。

【0035】

ここで、ノードと画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする。

10

【0036】

また、第2連結ラインと画像表示部の信号ラインとの間に接続されて電流を制限する少なくとも一つの抵抗を更に具備することを特徴とする。

【0037】

さらに、パッドとショーティングバーとの間に接続された少なくとも一つの抵抗を更に具備することを特徴とする。

【0038】

このようなパッド部は、画像表示部の信号ラインと外部の駆動回路を連結させる多数の連結パッドで構成された連結パッド部と、液晶パネル検査のために画像表示部の信号ラインと接続された多数の検査パッドで構成された検査パッド部を具備して、第2静電気防止回路は、検査パッドのそれぞれに接続されたことを特徴とする。

20

【0039】

本発明に係る静電気防止のための液晶パネルは、パッド部に静電気が流入される際に第1静電気防止回路と、フローティングゲートを持つ薄膜トランジスタを含む第2静電気防止回路を駆動させる。これにより、パッドに流入された静電気が第1及び第2駆動電圧供給ラインの方にバイパスされることと同時に、等電位を形成するショーティングバーの方にバイパスされるようにすることにより静電気がパネルの内部に流入されて画像表示部を損傷させることを防止することができるようになる。

【0040】

30

【発明の実施の形態】

図6は、本発明の第1の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図6に図示された検査パッド部は、多数個の検査パッド(62)と、検査パッド(62)のそれぞれと第1及び第2駆動電圧供給ライン(VDDL、VSSL)との間に接続された第1静電気防止回路(68)と、検査パッド(62)のそれぞれとショーティングバー(64)との間に接続された第2静電気防止回路(69)を具備する。

【0041】

検査パッド(62)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(62)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。

40

【0042】

第1静電気防止回路(68)は、検査パッド(62)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第1静電気防止回路(68)は、第1駆動電圧供給ライン(VSSL)と検査パッド(62)の出力段との間に接続された第1ダイオード(D1)と、検査パッド(62)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。

【0043】

このような第1静電気防止回路(68)は、検査パッド(62)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライ

50

ン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第1静電気防止回路(62)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。

【0044】

第2静電気防止回路(69)は、検査パッド(62)とショーティングバー(64)の間に接続される。このような第2静電気防止回路(69)は、検査パッド(62)を通して高電圧の静電気が流入される際に検査パッド(62)をショーティングバー(64)と接続させて他の検査パッド(62)と共に静電気に対して等電位が形成されるようにする。

【0045】

これにより、検査パッド(62)に流入された静電気を等電位を形成するショーティングバー(64)の方へバイパスされる。このために、第2静電気防止回路(69)は、フローティング状態のゲート端子と、検査パッド(62)と接続されたソース端子と、ショーティングバー(64)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子の間に接続された第1キャパシタ(C1)と、ゲート端子とソース端子の間に接続された第2キャパシタ(C2)を具備する。

【0046】

フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、次式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第1及び第2キャパシタ(C1、C2)の容量によって決まる。

【0047】

【数1】

$$Vg = \frac{C1}{C1+C2} Vds$$

【0048】

これにより、検査パッド(62)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)として、図7に図示されたグラフのA及びC領域のように、数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(62)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(64)の方へバイパスされる。

【0049】

これとは異なり、検査パッド(62)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(Vds)として、図7に図示されたグラフのB領域のように、正常駆動電圧(-20V<Vds<20V)が印加される際に、数MΩレベルのチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(62)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。

【0050】

このように、図5に図示された検査パッド部では、検査パッド(62)に静電気が流入される際に、第1静電気防止回路(68)及び第2静電気防止回路(69)が駆動されて、静電気は、第1及び第2駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(64)の方へバイパスされるようになる。これにより、検査パッド(62)を通す静電気が液晶パネルの内部に流入されることを防止して静電気から画像表示部を保護することができるようになる。

【0051】

10

20

30

40

50

特に、検査パッド(62)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第2静電気防止回路(69)を通してショーティングバー(64)に連結された構造をもつようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(62)を通する静電気流入を第1及び第2静電気防止回路(68, 69)により遮断することができるようになる。

【0052】

そして、検査パッド(62)は、グラインディングライン(GRL)に沿ってショーティングバー(64)を除去するグラインディング工程で第1及び第2静電気防止回路(68, 69)及び画像表示部の信号ラインと電気的に分離される。このために、第1及び第2静電気防止回路(68, 69)の間のノード(N1)と検査パッド(62)を電気的に連結する連結ライン(66)は、検査パッド(62)の上方へ伸張された後、グラインディングライン(GRL)の外側で2回折曲されて下方へ伸張されて、検査パッド(62)の下に位置するノード(N1)と接続するようになる。

10

【0053】

これにより、前記連結ライン(66)は、グラインディング工程により開放されることで、検査パッド(62)が画像表示部の信号ラインと電気的に分離することと同時に第1及び第2静電気防止回路(68, 69)と電気的に分離される。このように、検査パッド(62)が電気的に分離することで、グラインディング工程以後に検査パッド(62)を通した静電気流入は遮断される。

【0054】

20

図8Aは、本発明の第2の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したもので、図8Bは、グラインディング工程以後の検査パッド部を図示したものである。

【0055】

図8Aに図示された検査パッド部は、図6に図示された検査パッド部と比較する際、第1及び第2静電気防止回路(88, 89)の間に抵抗(R)が加えられたことを除外しては同一な構成要素を具備する。

【0056】

検査パッド(82)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(82)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するのに利用される。

30

【0057】

第1静電気防止回路(88)は、検査パッド(82)と第1及び第2駆動電圧供給ライン(VSSL, VDDL)の間に接続される。具体的に、第1静電気防止回路(88)は、第1駆動電圧供給ライン(VSSL)と検査パッド(82)の出力段との間に接続された第1ダイオード(D1)と、検査パッド(82)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。

【0058】

このような第1静電気防止回路(88)は、検査パッド(82)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL, VSSL)を経由してバイパスされるようにする。これにより、第1静電気防止回路(82)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。

40

【0059】

第2静電気防止回路(89)は、検査パッド(82)とショーティングバー(84)との間に接続される。このような第2静電気防止回路(89)は、検査パッド(82)を通して高電圧の静電気が流入される場合、検査パッド(82)をショーティングバー(84)と接続させて、他の検査パッド(82)と共に静電気に対して等電位が形成されるようにする。

【0060】

これにより、検査パッド(82)に流入された静電気が等電位を形成するショーティングバ

50

ー(84)の方へバイパスされる。このために、第2静電気防止回路(89)は、フローティング状態のゲート端子と、検査パッド(82)と接続されたソース端子と、ショーティングバー(84)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第1キャパシタ(C1)と、ゲート端子とソース端子の間に接続された第2キャパシタ(C2)を具備する。

【0061】

フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(V_g)は、前記した数式のように、ドレイン-ソースの間の電圧(V_{ds})と比例関係を持つようになり、その比例の程度は、第1及び第2キャパシタ(C1、C2)の容量によって決まる。

10

【0062】

これにより、検査パッド(82)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)はドレイン-ソースの間の電圧(V_{ds})として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(82)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(84)の方へバイパスされる。

【0063】

20

これとは異なり、検査パッド(82)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(V_{ds})が正常駆動電圧($-20V < V_{ds} < 20V$)の際に、数M Ω レベルのチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(82)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。

【0064】

このように、図8Aに図示された検査パッド部では、検査パッド(82)に静電気が流入される場合、第1静電気防止回路(88)及び第2静電気防止回路(89)が駆動されて、静電気は、第1及び第2駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(84)の方へバイパスされるようになる。これにより、検査パッド(82)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。

30

【0065】

第1及び第2静電気防止回路(88、89)との間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(82)に流入された静電気が第1及び第2静電気防止回路(88、89)を通して完全にバイパスされずに画像表示部の方に流入される際に、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。ここで、電流制限用抵抗(R)は10k Ω - 1M Ω 範囲の抵抗値を持つことが好ましい。

【0066】

40

検査パッド(82)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)を沿って個別的に分離し出すスクライビング工程以後にも、第2静電気防止回路(89)を通してショーティングバー(84)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(82)を通す静電流入を第1及び第2静電気防止回路(88、89)により遮断することができるようになる。

【0067】

そして、検査パッド(82)は、グラインディングライン(GRL)に沿ってショーティングバー(84)を除去するグラインディング工程で、図8Bに図示するように、第1及び第2静電気防止回路(88、89)及び画像表示部の信号ラインと電氣的に分離される。

【0068】

50

このために、第 1 及び第 2 静電気防止回路(88, 89)の間のノード(N1)と検査パッド(82)を電氣的に連結する連結ライン(86)は、検査パッド(82)の上方へ伸張された後、グラインディングライン(GRL)の外側で 2 回折曲されて下方へ伸張されて、検査パッド(82)の下に位置するノード(N1)と接続するようになる。

【0069】

これにより、前記連結ライン(86)は、グラインディング工程により開放されることで、検査パッド(82)が画像表示部の信号ラインと電氣的に分離することと同時に第 1 及び第 2 静電気防止回路(88、89)と電氣的に分離される。このように検査パッド(82)が電氣的に分離することで、グラインディング工程以後に検査パッド(82)を通した液晶パネルの内部への静電流入は遮断される。

10

【0070】

図 9 は、本発明の第 3 の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図 9 に図示された検査パッド部は、図 8 A に図示された検査パッド部と比較する際、電流制限用抵抗(R)の形成位置が第 1 静電気防止回路(98)と画像表示部の信号ライン(図示しない)との間で変更されたことを除外しては同一な構成要素を具備する。

【0071】

検査パッド(92)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(92)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加するの

20

【0072】

に利用される。第 1 静電気防止回路(98)は、検査パッド(92)と第 1 及び第 2 駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第 1 静電気防止回路(98)は、第 1 駆動電圧供給ライン(VSSL)と検査パッド(92)の出力段との間に接続された第 1 ダイオード(D1)と、検査パッド(92)の出力段と第 2 駆動電圧供給ライン(VDDL)との間に接続された第 2 ダイオード(D2)で構成される。

【0073】

このような第 1 静電気防止回路(98)は、検査パッド(92)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第 1 及び第 2 駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第 1 静電気防止回路(92)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。

30

【0074】

第 2 静電気防止回路(99)は、検査パッド(92)とショーティングバー(94)との間に接続される。このような第 2 静電気防止回路(99)は、検査パッド(92)を通して高電圧の静電気が流入される際に、検査パッド(92)をショーティングバー(94)と接続させて他の検査パッド(92)と共に静電気に対して等電位が形成されるようにする。

【0075】

これにより、検査パッド(92)に流入された静電気が等電位を形成するショーティングバー(94)の方へバイパスされる。このために、第 2 静電気防止回路(99)は、フローティング状態のゲート端子と、検査パッド(92)と接続されたソース端子と、ショーティングバー(94)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第 1 キャパシタ(C1)と、ゲート端子とソース端子との間に接続された第 2 キャパシタ(C2)を具備する。

40

【0076】

フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(Vg)は、前記した数式のように、ドレイン-ソースの間の電圧(Vds)と比例関係を持つようになり、その比例の程度は、第 1 及び第 2 キャパシタ(C1、C2)の容量によって決まる。

50

【 0 0 7 7 】

これにより、検査パッド(92)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)はドレイン-ソースの間の電圧(V_{ds})として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(92)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショーティングバー(94)の方へバイパスされる。

【 0 0 7 8 】

これとは異なり、検査パッド(92)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(V_{ds})が正常駆動電圧($-20V < V_{ds} < 20V$)の際に、数M Ω 水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(92)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。

10

【 0 0 7 9 】

このように、図9に図示された検査パッド部では検査パッド(92)に静電気が流入される際に、第1静電気防止回路(98)及び第2静電気防止回路(99)が駆動されて、静電気は第1及び第2駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(94)の方へバイパスされるようになる。

20

【 0 0 8 0 】

これにより、検査パッド(92)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。第2静電気防止回路(99)と画像表示部の信号ラインとの間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(92)に流入された静電気が第1及び第2静電気防止回路(98、99)を通して完全にバイパスされずに画像表示部の方に流入される場合、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。

【 0 0 8 1 】

ここで、電流制限用抵抗(R)は10K Ω ?1M Ω 範囲の抵抗値を持つことが好ましい。このような電流制限用抵抗(R)を第1及び第2静電気防止回路(98、99)の間にさらに追加する場合、画像表示部に対する静電気影響をさらに最小化することができる。

30

【 0 0 8 2 】

検査パッド(92)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第2静電気防止回路(99)を通してショーティングバー(94)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(92)を通す静電流入を第1及び第2静電気防止回路(98、99)により遮断することができるようになる。

【 0 0 8 3 】

そして、検査パッド(92)は、グラインディングライン(GRL)に沿ってショーティングバー(94)を除去するグラインディング工程で第1及び第2静電気防止回路(98、99)及び画像表示部の信号ラインと電気的に分離される。このために、第1及び第2静電気防止回路(98、99)の間のノード(N1)と検査パッド(92)を電気的に連結する連結ライン(96)は検査パッド(92)の上方へ伸張された後、グラインディングライン(GRL)の外側で2回折曲されて下方へ伸張されて、検査パッド(92)の下に位置するノード(N1)と接続するようになる。

40

【 0 0 8 4 】

これにより、前記連結ライン(96)は、グラインディング工程により開放されることで、検査パッド(92)が画像表示部の信号ラインと電気的に分離することと同時に第1及び第2静電気防止回路(98、99)と電気的に分離される。このように検査パッド(92)が電気的に分離することで、グラインディング工程以後に検査パッド(92)を通した液晶パネ

50

ルの内部への静電気流入は遮断される。

【0085】

図10は、本発明の第4の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したものである。図10に図示された検査パッド部は、図6に図示された検査パッド部と比較する際、検査パッド(102)が第2静電気防止回路(109)以外にも抵抗(R)を通してショーティングバー(104)と接続されたことを除外しては同一な構成要素を具備する。

【0086】

検査パッド(102)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(102)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でパーイアス電圧を印加するのにも利用される。

10

【0087】

第1静電気防止回路(108)は、検査パッド(102)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第1静電気防止回路(108)は、第1駆動電圧供給ライン(VSSL)と検査パッド(102)の出力段との間に接続された第1ダイオード(D1)と、検査パッド(102)の出力段と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。

【0088】

このような第1静電気防止回路(108)は、検査パッド(102)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第1静電気防止回路(102)は液晶パネルの内部の画像表示部を静電気から保護するようになる。

20

【0089】

第2静電気防止回路(109)は、検査パッド(102)とショーティングバー(104)との間に接続される。このような第2静電気防止回路(109)は、検査パッド(102)を通して高電圧の静電気が流入される際に、検査パッド(102)をショーティングバー(104)と接続させて、他の検査パッド(102)と共に静電気に対して等電位が形成されるようにする。

【0090】

これにより、検査パッド(102)に流入された静電気が等電位を形成するショーティングバー(104)の方へバイパスされる。このために、第2静電気防止回路(109)は、フローティング状態のゲート端子と、検査パッド(102)と接続されたソース端子と、ショーティングバー(104)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第1キャパシタ(C1)と、ゲート端子とソース端子との間に接続された第2キャパシタ(C2)を具備する。

30

【0091】

フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、パーイアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧によって変動される。すなわち、フローティングゲート電圧(V_g)は、前記した数式のように、ドレイン-ソースの間の電圧(V_{ds})と比例関係を持つようになり、その比例の程度は、第1及び第2キャパシタ(C1、C2)の容量によって決まる。

40

【0092】

これにより、検査パッド(102)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(V_{ds})として、数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。

【0093】

これにより、検査パッド(102)に流入された静電気がターンオンされたフローティング

50

ゲート薄膜トランジスタ(FTFT)を通してショーティングバー(104)の方へバイパスされる。これと共に、検査パッド(102)に流入された静電気は、抵抗(R)を通してショーティングバー(104)にバイパスされることで、静電気はより速かにバイパスされることができるようになる。

【0094】

これとは異なり、検査パッド(102)を通して正常駆動電圧が供給される場合、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(V_{ds})が正常駆動電圧($-20V < V_{ds} < 20V$)の際に、数M Ω 水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(102)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。

10

【0095】

このように、図10に図示された検査パッド部では、検査パッド(102)に静電気が流入される場合、第1静電気防止回路(108)及び第2静電気防止回路(109)が駆動されて、静電気は、第1及び第2駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(104)の方へバイパスされるようになる。又、検査パッド(102)に流入された静電気は、抵抗(R)を経由してショーティングバー(104)の方へバイパスされる。これにより、検査パッド(102)を通す静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。

【0096】

20

検査パッド(102)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第2静電気防止回路(109)及び抵抗(R)を通してショーティングバー(104)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(102)を通す静電流入を第1及び第2静電気防止回路(108、109)により遮断することができるようになる。

【0097】

そして、検査パッド(102)は、グラインディングライン(GRL)に沿ってショーティングバー(104)を除去するグラインディング工程で第1及び第2静電気防止回路(108、109)、画像表示部の信号ラインと電氣的に分離される。このために、第1及び第2静電気防止回路(108、109)の間のノード(N1)と検査パッド(102)を電氣的に連結する連結ライン(106)は、グラインディングライン(GRL)の外側で検査パッド(102)から伸張されて検査パッド(102)の下に位置するノード(N1)と接続するようになる。

30

【0098】

これにより、前記連結ライン(106)は、グラインディング工程により開放されることで、検査パッド(102)が画像表示部の信号ラインと電氣的に分離することと同時に第1及び第2静電気防止回路(108、109)と電氣的に分離される。このように検査パッド(102)が電氣的に分離することで、グラインディング工程以後に検査パッド(102)を通した液晶パネルの内部への静電流入は遮断される。

【0099】

40

図11Aは、本発明の第5の実施の形態に係る静電気防止のための液晶パネルの検査パッド部を図示したもので、図11Bは、グラインディング工程以後の検査パッド部を図示したものである。図11Aに図示された検査パッド部は、図8Aに図示された検査パッド部と比較する際、第1及び第2静電気防止回路(118、119)が相互に異なる連結ライン(115、116)を通して検査パッド(112)と接続されたことを除外しては同一な構成要素を具備する。

【0100】

検査パッド(112)は、画像表示部(図示しない)の信号ラインと接続される。このような検査パッド(112)は、液晶パネルの点灯検査等のような検査過程でテスト信号を印加すると同時に液晶パネルの安定化のためのエイジング(Aging)工程でバーイアス電圧を印加

50

するのに利用される。

【0101】

第1静電気防止回路(118)は、検査パッド(112)と第1及び第2駆動電圧供給ライン(VSSL、VDDL)との間に接続される。具体的に、第1静電気防止回路(118)は、検査パッド(112)と接続された第1連結ライン(115)と第1駆動電圧供給ライン(VSSL)との間に接続された第1ダイオード(D1)と、検査パッド(112)に接続された第1連結ライン(115)と第2駆動電圧供給ライン(VDDL)との間に接続された第2ダイオード(D2)で構成される。

【0102】

このような第1静電気防止回路(118)は、検査パッド(112)を通して静電気が流入される際に駆動されて液晶パネルの内部に静電気が流入されずに第1及び第2駆動電圧供給ライン(VDDL、VSSL)を経由してバイパスされるようにする。これにより、第1静電気防止回路(118)は、液晶パネルの内部の画像表示部を静電気から保護するようになる。

10

【0103】

第2静電気防止回路(119)は、検査パッド(112)とショータイングバー(114)との間に接続される。このような第2静電気防止回路(119)は、検査パッド(112)を通して高電圧の静電気が流入される場合、検査パッド(112)をショータイングバー(114)と接続させて、他の検査パッド(112)と共に静電気に対して等電位が形成されるようにする。これにより、検査パッド(112)に流入された静電気が等電位を形成するショータイングバー(114)の方へバイパスされる。

20

【0104】

このために、第2静電気防止回路(119)は、フローティング状態のゲート端子と、検査パッド(112)と第2連結ライン(116)を通して接続されたソース端子と、ショータイングバー(114)と接続されたドレイン端子を具備するフローティングゲート薄膜トランジスタ(FTFT)と、ゲート端子とドレイン端子との間に接続された第1キャパシタ(C1)と、ゲート端子とソース端子との間に接続された第2キャパシタ(C2)を具備する。

【0105】

フローティングゲート薄膜トランジスタ(FTFT)において、ゲート端子は、バリエアス(Bias)ラインに連結されないフローティング状態を維持することによりソース端子又はドレイン端子の電圧により変動される。すなわち、フローティングゲート電圧(V_g)は、前記した数式のように、ドレイン-ソースの間の電圧(V_{ds})と比例関係を持つようになり、その比例の程度は、第1及び第2キャパシタ(C1、C2)の容量によって決まる。

30

【0106】

これにより、検査パッド(112)を通して静電気が流入されてソース端子に高電圧が印加される際に、ゲート電圧が上昇してフローティングゲート薄膜トランジスタ(FTFT)がターンオンされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(V_{ds})として数百V以上の高電圧が印加される際に、チャンネル抵抗値が著しく減るようになりターンオンされる。これにより、検査パッド(112)に流入された静電気がターンオンされたフローティングゲート薄膜トランジスタ(FTFT)を通してショータイングバー(114)の方へバイパスされる。

40

【0107】

これとは異なり、検査パッド(112)を通して正常駆動電圧が供給される際に、フローティングゲート薄膜トランジスタ(FTFT)はターンオフされる。すなわち、フローティングゲート薄膜トランジスタ(FTFT)は、ドレイン-ソースの間の電圧(V_{ds})が正常駆動電圧($-20V < V_{ds} < 20V$)の場合、数M Ω 水準のチャンネル抵抗を維持してターンオフされる。これにより、検査パッド(112)に供給された正常駆動電圧が画像表示部の方に供給されることができるようになる。

【0108】

このように、図11Aに図示された検査パッド部では、検査パッド(112)に静電気が流入される場合、第1静電気防止回路(118)及び第2静電気防止回路(119)が駆動され

50

て、静電気は第1及び第2駆動電圧供給ライン(VSSL、VDDL)の方へバイパスされると共にショーティングバー(114)の方へバイパスされるようになる。これにより、検査パッド(112)を通した静電気が液晶パネルの内部に流入されることを防止して、静電気から画像表示部を保護することができるようになる。

【0109】

検査パッド(112)と第1静電気防止回路(118)との間に接続された抵抗(R)は電流を制限する。これにより、検査パッド(112)に流入された静電気が第1及び第2静電気防止回路(118, 119)を通して完全にバイパスされずに画像表示部の方に流入される際に、電流制限用抵抗(R)により静電気による画像表示部への影響を最小化することができるようになる。ここで、電流制限用抵抗(R)は10K Ω ?1M Ω 範囲の抵抗値を持つことが好ましい。

10

【0110】

検査パッド(112)は、一体に製作された多数の液晶パネルをスクライビングライン(SCL)に沿って個別的に分離し出すスクライビング工程以後にも第2静電気防止回路(119)を通してショーティングバー(104)に連結された構造を持つようになる。これにより、スクライビング工程以後の検査過程でも検査パッド(112)を通す静電気流入を第1及び第2静電気防止回路(118, 119)により遮断することができるようになる。

【0111】

そして、検査パッド(112)は、グラインディングライン(GRL)に沿ってショーティングバー(114)を除去するグラインディング工程で、図11Bに図示するように、第1及び第2静電気防止回路(118, 119)、画像表示部の信号ライン(図示されない)と電気的に分離される。

20

【0112】

このために、第1静電気防止回路(118)と検査パッド(115)を連結させる第1連結ライン(115)は、検査パッド(112)の上方へ伸張された後、グラインディングライン(GRL)の外側で折曲されて下方へ伸張されて、検査パッド(112)の下に位置する第1静電気防止回路(118)と接続するようになる。

【0113】

第2静電気防止回路(119)と検査パッド(112)を連結させる第2連結ライン(116)は、検査パッド(112)の上方へ伸張された後、グラインディングライン(GRL)の外側で折曲されて下方へ伸張されて、検査パッド(112)の下に位置する第2静電気防止回路(119)と接続するようになる。

30

【0114】

これにより、第1及び第2連結ライン(115, 116)はグラインディング工程により開放されることで、検査パッド(112)が画像表示部の信号ラインと電気的に分離すると同時に第1及び第2静電気防止回路(118, 119)と電気的に分離される。このように検査パッド(112)が電気的に分離することで、グラインディング工程以後に検査パッド(112)を通した液晶パネルの内部への静電気流入は遮断される。

【0115】

【発明の効果】

40

上述したように、本発明による静電気防止のための液晶パネルは、パッド部で静電気が流入される場合、第1静電気防止回路と、フローティングゲート薄膜トランジスタを含む第2静電気防止回路を駆動させる。これにより、パッドに流入された静電気が第1及び第2駆動電圧供給ラインの方にバイパスされることと同時に等電位を形成するショーティングバーの方にバイパスされるようにすることで、静電気がパネルの内部に流入されて画像表示部を損傷させることを防止することができるようになる。

【0116】

以上説明した内容を通して当業者であれば本発明の技術思想を一脱しない範囲で多様な変更及び修正が可能である。

【図面の簡単な説明】

50

【図 1】 一般的な検査パッド部を持つ液晶パネルを概略的に図示した平面図である。

【図 2】 他の検査パッド部を持つ液晶パネルを概略的に図示した平面図である。

【図 3】 従来の静電気防止回路を含む検査パッド部を図示した図面である。

【図 4】 従来の静電気防止回路を含む他の検査パッド部を図示した図面である。

【図 5】 従来の静電気防止回路を含む他の検査パッド部を図示した図面である。

【図 6】 本発明の第 1 の実施の形態による液晶パネルの検査パッド部を図示した図面である。

【図 7】 図 6 に図示されたフローティングゲート薄膜トランジスタの動作電圧の範囲を図示したグラフである。

【図 8 A】 本発明の第 2 の実施の形態による液晶パネルの検査パッド部を図示した図面で、

10

【図 8 B】 グラインディング工程後、図 8 A に図示された検査パッド部を図示した図面である。

【図 9】 本発明の第 3 の実施の形態による液晶パネルの検査パッド部を図示した図面である。

【図 10】 本発明の第 4 の実施の形態による液晶パネルの検査パッド部を図示した図面である。

【図 11 A】 本発明の第 5 の実施の形態による液晶パネルの検査パッド部を図示した図面で、


【図 11 B】 グラインディング工程後、図 11 A に図示された検査パッド部を図示した図面である。

20


【符号の説明】

2、12：液晶パネル、4、14：画像表示部、6、16：パッド部、8、18、20：検査パッド部、32、42、52、62、82、92、102、112：検査パッド、36、46、56、68、88、98、108、118：静電気防止回路、69、89、99、109、119：第 2 静電気防止回路、44、54、64、84、94、104、114：ショーティングバー、66、86、96、106、116：連結ライン。


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【圖 7】




【 図 8 B 】



【 図 1 0 】



【 図 1 1 B 】



フロントページの続き

(51)Int.Cl. F I
H 0 1 L 29/786 (2006.01) G 0 9 G 3/20 6 2 1 M
 G 0 9 G 3/20 6 7 0 K
 G 0 9 G 3/20 6 7 0 Q
 G 0 9 G 3/20 6 8 0 G
 H 0 1 L 29/78 6 2 3 A

(72)発明者 ビョン・ク・キム
 大韓民国、キョンサンブク - ド、クミ - シ、ソングン - ドン、トンヤン・ハンシン・アパートメ
 ント # 1 0 1 - 6 0 7

(72)発明者 ヨン・ミン・ハ
 大韓民国、キョンサンブク - ド、クミ - シ、トリヤン 2 - ドン 77、パーク・マンション # 1
 0 5 - 1 0 0 1

(72)発明者 ハン・ウク・ファン
 大韓民国、ソウル、ヨンドンボ - ク、ヤンピョン - ドン、ザ・シックス・ストリート 86、テ
 クヤンリブ # 5 - 1 0 5

審査官 一宮 誠

(56)参考文献 特開平 0 5 - 1 8 1 1 5 7 (J P , A)
 特開平 0 1 - 3 0 3 4 1 6 (J P , A)
 特開 2 0 0 1 - 3 3 0 6 5 0 (J P , A)
 特許第 2 6 4 2 4 6 2 (J P , B 2)
 米国特許出願公開第 2 0 0 2 / 0 1 0 5 5 1 2 (U S , A 1)
 特許第 2 8 9 7 9 3 9 (J P , B 2)

(58)調査した分野(Int.Cl. , D B 名)

G09G 3/00 - 3/38

G02F 1/133

专利名称(译)	用于防止静电的液晶面板		
公开(公告)号	JP4080384B2	公开(公告)日	2008-04-23
申请号	JP2003187635	申请日	2003-06-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji飞利浦杜迪股份有限公司		
当前申请(专利权)人(译)	Eruji飞利浦杜迪股份有限公司		
[标]发明人	ビョンクキム ヨンミンハ ハンウクファン		
发明人	ビョン・ク・キム ヨン・ミン・ハ ハン・ウク・ファン		
IPC分类号	G09G3/36 G01R31/00 G02F1/133 G02F1/1345 G09G3/20 H01L29/786 G02F1/1362		
CPC分类号	G02F1/136204		
FI分类号	G09G3/36 G01R31/00 G02F1/133.580 G02F1/1345 G09G3/20.612.R G09G3/20.621.M G09G3/20.670.K G09G3/20.670.Q G09G3/20.680.G H01L29/78.623.A		
F-TERM分类号	2G036/AA19 2G036/AA25 2G036/AA27 2G036/AA28 2G036/BA33 2G036/BB12 2G036/CA11 2H092/JA24 2H092/MA56 2H092/NA14 2H092/NA30 2H092/PA06 2H093/NC34 2H093/NC52 2H093/NC58 2H093/ND02 2H093/ND48 2H093/ND56 2H193/ZA04 2H193/ZH21 2H193/ZK01 5C006/AC24 5C006/AF44 5C006/AF53 5C006/AF59 5C006/AF78 5C006/BB11 5C006/BC02 5C006/BF50 5C006/EB01 5C006/EC01 5C006/FA00 5C006/FA33 5C080/AA10 5C080/BB05 5C080/DD15 5C080/DD18 5C080/DD19 5C080/EE26 5C080/FF09 5C080/GG02 5C080/JJ03 5C080/JJ05 5C080/JJ06 5F110/AA22 5F110/BB02 5F110/NN71 5F110/NN72		
代理人(译)	英年古河 Kajinami秩序		
审查员(译)	一宫诚		
优先权	1020020047867 2002-08-13 KR		
其他公开文献	JP2004078187A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供防止静电的液晶面板，防止静电通过焊盘流入。解决方案：液晶面板设有由许多液晶单元和信号焊盘部分构成的图像显示部分用于提供输入到图像显示部分的信号线的驱动信号，并且焊盘部分设置有静电防止电路，该静电防止电路包括连接到信号线的许多焊盘和具有浮栅的薄膜晶体管，并通过以下方式将焊盘连接到短路棒。静电流到焊盘上以使焊盘形成静电的等电位值。 Z

