

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-158516

(P2008-158516A)

(43) 公開日 平成20年7月10日(2008.7.10)

(51) Int.Cl.	F I	テーマコード (参考)
GO2F 1/135 (2006.01)	GO2F 1/135	2H092
GO2F 1/1368 (2006.01)	GO2F 1/1368	

審査請求 有 請求項の数 12 O L (全 21 頁)

(21) 出願番号 特願2007-324381 (P2007-324381)
 (22) 出願日 平成19年12月17日 (2007.12.17)
 (31) 優先権主張番号 10-2006-0132307
 (32) 優先日 平成18年12月22日 (2006.12.22)
 (33) 優先権主張国 韓国 (KR)
 (31) 優先権主張番号 10-2007-0098685
 (32) 優先日 平成19年10月1日 (2007.10.1)
 (33) 優先権主張国 韓国 (KR)

(71) 出願人 501426046
 エルジー ディスプレイ カンパニー リミテッド
 大韓民国 ソウル, ヨンドゥンポーク, ヨイドードン 20
 (74) 代理人 100064447
 弁理士 岡部 正夫
 (74) 代理人 100085176
 弁理士 加藤 伸晃
 (74) 代理人 100094112
 弁理士 岡部 譲
 (74) 代理人 100096943
 弁理士 臼井 伸一
 (74) 代理人 100101498
 弁理士 越智 隆夫

最終頁に続く


(54) 【発明の名称】 光センサを備えた液晶表示素子及びその製造方法

(57) 【要約】

【課題】 外部光の強さを検知するセンサを備えた液晶表示素子を提供する。

【解決手段】 光センサは、イオン注入領域、非イオン注入領域及び低濃度ドーピング領域を有するように基板に形成される半導体層、半導体層を覆う絶縁膜、絶縁膜を覆う保護膜、絶縁膜と保護膜を貫通して半導体層のソース/ドレイン領域を露出させる第1コンタクトホール、第1コンタクトホールを通して半導体層のソース/ドレイン領域に接続されるソース/ドレイン電極、非イオン注入領域と重畳されるように形成されるイオン注入防止膜、非イオン注入領域に対応する保護膜とイオン注入防止膜を貫通するように形成され、外部光が非イオン注入領域に照射されるようにする第2コンタクトホールとを含む。

【選択図】 図5



【特許請求の範囲】

【請求項 1】

液晶層を挟んで対向して合着された第 1 及び第 2 基板と、
 前記第 2 基板に形成され、外部光を検出する光センサとを有する液晶パネルを含み、
 前記光センサは、
 n + 型イオン注入領域、非イオン注入領域及び低濃度ドーピング領域を有するように前記第 2 基板に形成される半導体層と、
 前記半導体層を覆うように前記第 2 基板に形成される絶縁膜と、
 前記絶縁膜を覆うように前記第 2 基板に形成される保護膜と、
 前記絶縁膜と前記保護膜を貫通して前記半導体層のソース/ドレイン領域を露出させる第 1 コンタクトホールと、
 前記第 1 コンタクトホールを通して前記半導体層のソース/ドレイン領域に接続されるソース/ドレイン電極と、
 前記非イオン注入領域と重畳されるように前記絶縁膜に形成されるイオン注入防止膜と、
 、
 前記非イオン注入領域に対応する前記保護膜と前記イオン注入防止膜を貫通するように形成され、前記外部光が前記非イオン注入領域に照射されるようにする第 2 コンタクトホールと、を含んで構成されることを特徴とする光センサを備えた液晶表示素子。

10

【請求項 2】

液晶層を挟んで対向して合着された第 1 及び第 2 基板と、前記第 2 基板に形成され、外部光を検出する光センサとを有する液晶パネルを含み、
 前記光センサは、
 n + 型イオン注入領域、非イオン注入領域及び低濃度ドーピング領域を有するように前記第 2 基板に形成される半導体層と、
 前記半導体層を覆うように前記第 2 基板に形成される絶縁膜と、
 前記半導体層に隣接するように前記絶縁膜上に形成される第 1 及び第 2 補助パターンと、
 、
 前記第 1 及び第 2 補助パターンと前記絶縁膜を覆うように前記第 2 基板に形成される保護膜と、
 前記絶縁膜と前記保護膜を貫通して前記半導体層のソース/ドレイン領域を露出させる第 1 コンタクトホールと、
 前記第 1 コンタクトホールを通して前記半導体層のソース/ドレイン領域に接続されるとともに、前記第 1 及び第 2 補助パターンにそれぞれ重畳されるソース/ドレイン電極と、
 、
 前記ソース/ドレイン電極と前記第 1 及び第 2 補助パターンの重畳領域にそれぞれ形成される第 1 及び第 2 補助キャパシタと、
 前記非イオン注入領域と重畳されるように前記絶縁膜に形成されるイオン注入防止膜と、
 、
 前記非イオン注入領域に対応する前記ソース/ドレイン電極と前記保護膜を貫通するとともに、前記イオン注入防止膜の一部または全体が除去されるように形成され、前記外部光が前記非イオン注入領域に照射されるようにする第 2 コンタクトホールと、を含んで構成されることを特徴とする光センサを備えた液晶表示素子。

20

30

40

【請求項 3】

前記イオン注入防止膜の中心部分は、前記第 2 コンタクトホールの形成時に除去されることを特徴とする請求項 1 または 2 に記載の光センサを備えた液晶表示素子。

【請求項 4】

前記 n + 型イオン注入領域に対応する前記イオン注入防止膜の下部一側のエッジ部分以外のエッジ部分は、前記第 2 コンタクトホール形成時に除去されることを特徴とする請求項 1 または 2 に記載の光センサを備えた液晶表示素子。

【請求項 5】

50

前記イオン注入防止膜は、前記液晶表示素子のゲート電極と同一の材質で形成されることを特徴とする請求項 1 または 2 に記載の光センサを備えた液晶表示素子。

【請求項 6】

カラーフィルタ層を含む第 1 基板を用意する段階と、
 薄膜トランジスタ領域と光センサ領域を含む第 2 基板を用意する段階と、
 前記第 1 及び第 2 基板の間に液晶層を形成する段階と、を含み、
 前記第 2 基板を用意する段階は、
 前記第 2 基板上にバッファ層を形成する段階と、
 前記バッファ層上の前記薄膜トランジスタ領域及び前記光センサ領域に半導体層をそれぞれ形成する段階と、

10

前記半導体層を覆うように前記第 2 基板上に絶縁膜を形成する段階と、
 前記半導体層にそれぞれ重畳されるように前記薄膜トランジスタ領域の前記絶縁膜上にゲート電極を形成すると同時に、前記光センサ領域の絶縁膜上にイオン注入防止膜を形成する段階と、

前記ゲート電極及びイオン注入防止膜を用いて前記薄膜トランジスタ領域の半導体層に n + 型及び p + 型のうち少なくとも一つの導電型イオン注入領域を形成すると同時に、前記光センサ領域の半導体層に n + 型及び p + 型のうち少なくとも一つの導電型イオン注入領域、非イオン注入領域及び低濃度ドーピング領域を形成する段階と、

前記第 2 基板の全面に保護膜を形成する段階と、

前記薄膜トランジスタ領域の半導体層のソース/ドレイン領域及び前記光センサ領域の半導体層のソース/ドレイン領域が露出されるように第 1 コンタクトホールを形成すると同時に、前記光センサ領域の前記非イオン注入領域に対応する前記保護膜を貫通するとともに、前記イオン注入防止膜を露出させるか、前記イオン注入防止膜の一部または全体を除去して第 2 コンタクトホールを形成する段階と、

20

前記第 1 及び第 2 コンタクトホールが形成された前記第 2 基板上に金属膜を形成した後、前記第 1 コンタクトホールを通して前記薄膜トランジスタ領域の半導体層に接続されるソース/ドレイン電極と、前記光センサ領域の半導体層に接続されるソース/ドレイン電極を同時にパターンニングして形成する段階と、を含んで構成されることを特徴とする光センサを備えた液晶表示素子の製造方法。

【請求項 7】

前記光センサ領域の前記半導体層に隣接した前記絶縁膜上に、前記ソース/ドレイン電極と重畳される第 1 及び第 2 補助パターンを形成する段階をさらに含んで構成されることを特徴とする請求項 6 に記載の光センサを備えた液晶表示素子の製造方法。

30

【請求項 8】

前記イオン注入防止膜は、前記第 2 コンタクトホール形成時に全て除去されることを特徴とする請求項 6 または 7 に記載の光センサを備えた液晶表示素子の製造方法。

【請求項 9】

前記イオン注入防止膜は、前記第 2 コンタクトホール形成時に露出され、前記ソース/ドレイン電極のパターンニングと同時に全て除去されることを特徴とする請求項 6 または 7 に記載の光センサを備えた液晶表示素子の製造方法。

40

【請求項 10】

前記イオン注入防止膜の中心部分は、前記第 2 コンタクトホール形成時に除去されることを特徴とする請求項 6 または 7 に記載の光センサを備えた液晶表示素子の製造方法。

【請求項 11】

前記 n + 型イオン注入領域に対応する前記イオン注入防止膜の下部一側のエッジ部分以外のエッジ部分は、前記第 2 コンタクトホール形成時に除去されることを特徴とする請求項 6 または 7 に記載の光センサを備えた液晶表示素子の製造方法。

【請求項 12】

前記イオン注入防止膜及び前記ゲート電極は、同一の材質で形成されることを特徴とする請求項 6 または 7 に記載の光センサを備えた液晶表示素子の製造方法。

50

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示素子に関するもので、外部光の強さによる光センサのセンシング能力を向上できる光センサを備えた液晶表示素子及びその製造方法に関するものである。

【背景技術】

【0002】

最近、携帯電話、PDA、ノートブックコンピュータなどの各種の携帯用電子機器が発展するにつれて、これに適用されうる軽薄短小用の平板表示装置に対する要求が漸次増大しつつある。このような平板表示装置としては、LCD(Liquid Crystal Display)、PDP(Plasma Display Panel)、FED(Field Emission Display)などが活発に研究されているが、量産化技術、駆動手段の容易性、高画質の具現などの理由で、現在は、液晶表示素子(LCD)が脚光を浴びている。

10

【0003】

前記液晶表示素子は、透過型表示素子であり、液晶分子の屈折率異方性によって液晶層を透過する光を調節することで、所望の画像を画面上に表示する。したがって、液晶表示素子として、画素の表示のために液晶層を透過する光源であるバックライトが設置される。したがって、液晶表示素子は、液晶パネルと、この液晶パネルの後面に設置されたバックライトと、からなる。

20

【0004】

上記のようなバックライトは、常に一定の明るさを持つ光を液晶パネルに照射する。ここで、周囲環境の明るさが暗くて相対的に認識度の高い場所では多くの光量が要求されないにもかかわらず、液晶パネルが一定の明るさを維持しているため、バックライトの消費電力が増加するようになる。実際に、液晶表示素子の駆動のために消費される消費電力の80%以上をバックライトが占めるので、低消費電力型の液晶表示素子を設けるために、バックライトの消費電力を減少させる方案が摸索されている。

【0005】

したがって、上記のようにバックライトの消費電力を減少させる方案として、外部環境の明るさをセンシングできる光センサを備えた液晶表示素子が提供されている。

30

【0006】

上記のように外部環境の明るさをセンシングできる光センサを備えた液晶表示素子100は、図1に示すように、液晶層130を挟んで互いに対向する上部基板110及び下部基板120からなる液晶パネル150と、前記下部基板120の下部に設置され、前記液晶パネル150に光を照射するバックライト200とから構成される。前記液晶パネル150は、実際に画像を具現する表示領域と、画像が表示されない非表示領域と、非表示領域と表示領域との間に光が遮断されるブラックマトリクス領域とに区分される。

【0007】

前記上部基板110は、カラーフィルタ基板として、画素領域には、カラーを具現するR、G、Bカラーフィルタ101が形成され、ブラックマトリクス領域には、光漏れを防止するためのブラックマトリクス105が形成される。図面に詳細に示していないが、実際に、ブラックマトリクス105は、画素の境界領域(図示せず)にも形成され、画素間の光漏れを防止する。前記カラーフィルタ101は、染料または顔料を含む樹脂膜であり、前記カラーフィルタ101の平坦化のためにオーバーコート層(図示せず)が形成されることもある。そして、前記オーバーコート層上には、液晶層130に電圧を印加するために共通電極103が形成される。

40

【0008】

前記下部基板120には、縦横に配列されて画素を定義する複数のゲートライン125とデータライン127が形成され、前記ゲートライン125とデータライン127との交差領域には、それぞれの画素をスイッチングするためのスイッチング素子が形成される。

50

前記スイッチング素子は、薄膜トランジスタ121であり、前記薄膜トランジスタ121は、ゲート電極、半導体層及びソース/ドレーン電極で構成される。そして、前記ゲートライン125及びデータライン127の一側には、信号印加のためのゲート/データパッド125a, 127aがそれぞれ形成され、各画素には、前記共通電極103の相対電極である画素電極123が形成される。前記共通電極103及び画素電極123は、透明な伝導性物質で形成され、バックライト200の光を透過させる。

【0009】

併せて、ブラックマトリクス領域には、外部光の明るさを感知してバックライトの明るさを調節できる光センサ140が形成され、前記光センサ140と対応する上部基板110においては、前記光センサ140が周囲環境に露出されて外部光を感知できるように、ブラックマトリクスの一部が除去されるべきである。

10

【0010】

すなわち、図2に示すように、下部基板120に形成された光センサ140は、上部基板110のブラックマトリクス領域に形成されたブラックマトリクス105の一部を除去することで、外部に露出されるように形成すべきである。このとき、前記光センサは、追加工程なしに薄膜トランジスタ121と同時に形成される。

【0011】

図3は、従来の液晶表示素子に備わる薄膜トランジスタ及び光センサの構造を示した断面図で、これを参照して説明すると、次の通りである。

【0012】

図3に示すように、基板120は、p型イオン注入領域によるチャンネルを有する薄膜トランジスタ形成領域Iと、n型イオン注入領域によるチャンネルを有する薄膜トランジスタ形成領域IIと、光センサ形成領域IIIとから構成される。

20

【0013】

図3に示すように、バッファ層162が形成された基板120上には、p型半導体層163、n型半導体層164、n型及びp型半導体層165が所定間隔だけ離隔して形成される。

【0014】

そして、p型半導体層163、n型半導体層164、n型及びp型半導体層165の上部には、ゲート絶縁膜166が形成され、p型半導体層163及びn型半導体層164上に形成されたゲート絶縁膜166上には、ゲート電極168が形成される。

30

【0015】

また、ゲート電極168の上部には、半導体層コンタクトホールを含む層間絶縁膜170が形成され、前記層間絶縁膜170の上部には、半導体層を露出するコンタクトホールを通してp型半導体層163、n型半導体層164、n型及びp型半導体層165にそれぞれ連結されるソース及びドレーン電極172が形成され、前記ソース及びドレーン電極172の上部には、基板の全面にかけて保護膜174が形成される。

【0016】

前記n型半導体層164は、ソース/ドレーン電極172と接触する領域であるn+型イオン注入領域164aと、前記ゲート絶縁膜166と接触する領域である非イオン注入領域164bと、その間の領域であるn-型LDD層164cとから構成される。

40

【0017】

前記p型半導体層163は、別途のLDD層を構成せずに、ソース/ドレーン電極172と接触する領域であるp型イオン注入領域163aと、ゲート絶縁膜166と接触する領域である非イオン注入領域163bとから構成される。

【0018】

前記n型及びp型半導体層165は、ソース/ドレーン電極172と接触する領域であるp+型及びn+型イオン注入領域165a, 165bと、ゲート絶縁膜166と接触する領域であるイオン注入領域165cとから構成される。

【0019】

50

一方、前記 $n +$ 型半導体層 164 の $n -$ 型 LDD 層 164c は、LDD 層形成のためのイオン注入工程時、フォトレジストパターンなどのマスクなしに、ゲート絶縁膜上に形成されたゲート電極をイオン注入マスクとして使用して形成される。しかし、光センサ形成領域 III には、LDD 層形成のためのイオン注入工程時、フォトレジストパターンなどのマスクのみならず、ゲート電極も形成されていないので、 $p +$ 型イオン注入領域 165a と $n +$ 型イオン注入領域 165b との間に位置したイオン注入領域 165c には、 $n -$ 型イオンがドーピングされる。

【0020】

上記のように光センサ形成領域 III において、 $p +$ 型イオン注入領域 165a と $n +$ 型イオン注入領域 165b との間にイオン注入領域 165c が形成されると、外部光の強さによる光センサ形成領域の電流強さを確認できなくなるという問題点がある。

10

【0021】

換言すると、外部光の強さが強くなると、フォトダイオードのソース/ドレイン電極、すなわち、 $p +$ 型及び $n +$ 型イオン注入領域 165a, 165b を通して流れる電流強さが強くなり、外部光の強さが弱くなると、ソース/ドレイン電極を通して流れる電流強さが弱くなることで、外部光の強さによって光センサ形成領域の電流強さを確認することができた。

【0022】

しかしながら、従来の光センサ形成領域において、前記 $p +$ 型イオン注入領域 165a と $n +$ 型イオン注入領域 165b との間に形成された $n -$ 型イオン注入領域 165c は、 $p +$ 型及び $n +$ 型イオン注入領域を通して流れる電流強さに影響を与えるようになり、外部光の強さによる光センサ形成領域の電流強さを確認できなくなり、光センサ形成領域のセンシング能力が低下するという問題点がある。すなわち、図 4 に示すように、従来の光センサ形成領域は、ドレインソース電圧 (V_{ds}) によるドレイン電流 (I_d) が非線形的であるという特性を有するので、外部光の強さによる電流の差を正確に確認できないという問題点がある。

20

【発明の開示】

【発明が解決しようとする課題】

【0023】

本発明は、上記のような問題を解決するためになされたもので、その目的は、外部光の強さによる光センサのセンシング能力を向上できる光センサを備えた液晶表示素子及びその製造方法を提供することにある。

30

【課題を解決するための手段】

【0024】

上記目的を達成するための本発明に係る光センサを備えた液晶表示素子は、液晶層を挟んで対向して合着された第 1 及び第 2 基板と、前記第 2 基板に形成され、外部光を検出する光センサとを有する液晶パネルを含み、前記光センサは、 $n +$ 型イオン注入領域、非イオン注入領域及び低濃度ドーピング領域を有するように前記第 2 基板に形成される半導体層と、前記半導体層を覆うように前記第 2 基板に形成される絶縁膜と、前記絶縁膜を覆うように前記第 2 基板に形成される保護膜と、前記絶縁膜と前記保護膜を貫通して前記半導体層のソース/ドレイン領域を露出させる第 1 コンタクトホールと、前記第 1 コンタクトホールを通して前記半導体層のソース/ドレイン領域に接続されるソース/ドレイン電極と、前記非イオン注入領域と重畳されるように前記絶縁膜に形成されるイオン注入防止膜と、前記非イオン注入領域に対応する前記保護膜と前記イオン注入防止膜を貫通するように形成され、前記外部光が前記非イオン注入領域に照射されるようにする第 2 コンタクトホールとを含んで構成されることを特徴とする。

40

【0025】

本発明の実施例に係る光センサを備えた液晶表示素子は、液晶層を挟んで対向して合着された第 1 及び第 2 基板と、前記第 2 基板に形成され、外部光を検出する光センサとを有する液晶パネルを含み、前記光センサは、 $n +$ 型イオン注入領域、非イオン注入領域及び

50

低濃度ドーピング領域を有するように前記第2基板に形成される半導体層と、前記半導体層を覆うように前記第2基板に形成される絶縁膜と、前記半導体層に隣接するように前記絶縁膜上に形成される第1及び第2補助パターンと、前記第1及び第2補助パターンと前記絶縁膜を覆うように前記第2基板に形成される保護膜と、前記絶縁膜と前記保護膜を貫通して前記半導体層のソース/ドレイン領域を露出させる第1コンタクトホールと、前記第1コンタクトホールを通して前記半導体層のソース/ドレイン領域に接続されるとともに、前記第1及び第2補助パターンにそれぞれ重畳されるソース/ドレイン電極と、前記ソース/ドレイン電極と前記第1及び第2補助パターンの重畳領域にそれぞれ形成される第1及び第2補助キャパシタと、前記非イオン注入領域と重畳されるように前記絶縁膜に形成されるイオン注入防止膜と、前記非イオン注入領域に対応する前記ソース/ドレイン電極と前記保護膜を貫通するとともに、前記イオン注入防止膜の一部または全体が除去されるように形成され、前記外部光が前記非イオン注入領域に照射されるようにする第2コンタクトホールとを含んで構成されることを特徴とする。

10

【0026】

前記イオン注入防止膜の中心部分は、前記第2コンタクトホールの形成時に除去されることを特徴とする。

【0027】

前記n+型イオン注入領域に対応する前記イオン注入防止膜の下部一側のエッジ部分以外のエッジ部分は、前記第2コンタクトホール形成時に除去されることを特徴とする。

【0028】

前記イオン注入防止膜は、前記液晶表示素子のゲート電極と同一の材質で形成されることを特徴とする。

20

【0029】

本発明の実施例に係る光センサを備えた液晶表示素子の製造方法は、カラーフィルタ層を含む第1基板を用意する段階と、薄膜トランジスタ領域と光センサ領域を含む第2基板を用意する段階と、前記第1及び第2基板の間に液晶層を形成する段階とを含み、前記第2基板を用意する段階は、前記第2基板上にバッファ層を形成する段階と、前記バッファ層上の前記薄膜トランジスタ領域及び前記光センサ領域に半導体層をそれぞれ形成する段階と、前記半導体層を覆うように前記第2基板上に絶縁膜を形成する段階と、前記半導体層にそれぞれ重畳されるように前記薄膜トランジスタ領域の前記絶縁膜上にゲート電極を形成すると同時に、前記光センサ領域の絶縁膜上にイオン注入防止膜を形成する段階と、前記ゲート電極及びイオン注入防止膜を用いて前記薄膜トランジスタ領域の半導体層にn+型及びp+型のうち少なくとも一つの導電型イオン注入領域を形成すると同時に、前記光センサ領域の半導体層にn+型及びp+型のうち少なくとも一つの導電型イオン注入領域、非イオン注入領域及び低濃度ドーピング領域を形成する段階と、前記第2基板の全面に保護膜を形成する段階と、前記薄膜トランジスタ領域の半導体層のソース/ドレイン領域及び前記光センサ領域の半導体層のソース/ドレイン領域が露出されるように第1コンタクトホールを形成すると同時に、前記光センサ領域の前記非イオン注入領域に対応する前記保護膜を貫通するとともに、前記イオン注入防止膜を露出させるか、前記イオン注入防止膜の一部または全体を除去して第2コンタクトホールを形成する段階と、前記第1及び第2コンタクトホールが形成された前記第2基板上に金属膜を形成した後、前記第1コンタクトホールを通して前記薄膜トランジスタ領域の半導体層に接続されるソース/ドレイン電極と、前記光センサ領域の半導体層に接続されるソース/ドレイン電極を同時にパターンニングして形成する段階とを含んで構成されることを特徴とする。

30

40

【0030】

前記光センサ領域の前記半導体層に隣接した前記絶縁膜上に、前記ソース/ドレイン電極と重畳される第1及び第2補助パターンを形成する段階をさらに含んで構成されることを特徴とする。

【0031】

前記イオン注入防止膜は、前記第2コンタクトホール形成時に全て除去されることを特

50

徴とする。

【0032】

前記イオン注入防止膜は、前記第2コンタクトホール形成時に露出され、前記ソース/ドレーン電極のパターニングと同時に全て除去されることを特徴とする。

【0033】

前記イオン注入防止膜の中心部分は、前記第2コンタクトホール形成時に除去されることを特徴とする。

【0034】

前記n+型イオン注入領域に対応する前記イオン注入防止膜の下部一側のエッジ部分以外のエッジ部分は、前記第2コンタクトホール形成時に除去されることを特徴とする。

【0035】

前記イオン注入防止膜及び前記ゲート電極は、同一の材質で形成されることを特徴とする。

【発明の効果】

【0036】

本発明の実施例に係る光センサを備えた液晶表示素子及びその製造方法は、薄膜トランジスタのゲート電極形成工程時に光センサ形成領域にイオン注入防止膜を形成し、イオン注入防止膜を用いて光センサ形成領域の半導体層にイオンが注入されない非イオン注入領域を形成することで、光センサのセンシング能力を増大させることができる。

【0037】

また、本発明は、第1及び第2補助キャパシタを用いて光センサのフローティングゲート電極に誘起される電圧の変動を防止するとともに、イオン注入防止膜を用いて光センサ形成領域の半導体層にイオンが注入されない非イオン注入領域を形成することで、光センサのセンシング能力を増大させることができる。

【発明を実施するための最良の形態】

【0038】

以下、添付の図面に基づいて、本発明の各実施例を説明する。

【0039】

図5は、本発明の第1実施例に係る光センサを備えた液晶表示素子において、光センサ及び薄膜トランジスタ形成領域を概略的に示した断面図である。

【0040】

図5に示すように、基板300には、p型イオン注入領域によるチャンネルを有する第1薄膜トランジスタ形成領域Iと、n型イオン注入領域によるチャンネルを有する第2薄膜トランジスタ形成領域IIと、光センサ形成領域IIIとが形成される。

【0041】

第1薄膜トランジスタ形成領域Iには、バッファ層302上に形成された二つのp型イオン注入領域312a及びこれらの中に形成された非イオン注入領域を備えたp型半導体層と、このp型半導体層が含まれた基板上に形成されたゲート絶縁膜306と、前記非イオン注入領域に対応してゲート絶縁膜306上に形成されるゲート電極308aと、このゲート電極308aが含まれた基板の全面に形成された保護膜320と、第1コンタクトホール322aを通して前記p型イオン注入領域312aにそれぞれ接触するソース/ドレーン電極324とが備わる。

【0042】

このとき、前記第1薄膜トランジスタ形成領域Iには、p型のイオン注入領域が形成されているが、n型イオン注入領域が形成されることもある。

【0043】

そして、第2薄膜トランジスタ形成領域IIには、バッファ層302上に形成された二つのn型イオン注入領域316a、これらの中に形成された非イオン注入領域、及びn型イオン注入領域316aと非イオン注入領域との間に形成されたLDD領域318aを備えたn型半導体層と、このn型半導体層が含まれた基板上に形成されたゲート絶縁膜306

10

20

30

40

50

と、前記非イオン注入領域に対応してゲート絶縁膜 306 上に形成されるゲート電極 308b と、このゲート電極 308b が含まれた基板の全面に形成された保護膜 320 と、第 1 コンタクトホール 322a を通して前記 n 型イオン注入領域 316a にそれぞれ接触するソース/ドレイン電極 324 とが備わる。

【0044】

このとき、前記第 2 薄膜トランジスタ形成領域 II には、n 型のイオン注入領域が形成されているが、p 型イオン注入領域が形成されることもある。

【0045】

そして、光センサ形成領域 III には、パッファ層 302 上に形成された p 型及び n 型イオン注入領域 312b, 316b、これらの間に形成された非イオン注入領域 319、及び n 型イオン注入領域 316b と非イオン注入領域 319 との間に形成された LDD 領域 318b を備えた半導体層と、この半導体層が含まれた基板上に形成されたゲート絶縁膜 306 と、このゲート絶縁膜 306 上に形成された保護膜 320 と、前記非イオン注入領域 319 に相応する保護膜 320 が除去されて形成された第 2 コンタクトホール 322b と、第 2 コンタクトホール 322b を通して p 型及び n 型イオン注入領域 312b, 316b にそれぞれ接触するソース/ドレイン電極 324 とが備わる。

【0046】

このとき、前記光センサ形成領域 III には、p 型及び n 型イオン注入領域 312b, 316b のように、互いに異なるイオン注入領域が形成されているが、同一のイオン注入領域が形成されることもある。

【0047】

上記のように、光センサ形成領域 III に非イオン注入領域 319 を形成することで、外部光の強さによる光センサの電流強さを確認できるようになる。

【0048】

一方、光センサ形成領域 III は、従来のように、ブラックマトリクスと重畳される領域に形成される。さらに、光センサ形成領域 III は、液晶パネルの表示領域の画素内に形成されるか、表示領域に隣接した非表示領域に形成される。この場合、バックライトからの光が光センサに照射されることを防止するために、光センサ形成領域の下部に光遮断層（図示せず）が形成されることが好ましい。

【0049】

図 6A ~ 図 6F は、本発明の第 1 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【0050】

以下、図 6A 乃至図 6F を参照して、上記のような光センサを備えた液晶表示素子の製造方法を説明する。

【0051】

まず、図 6A に示すように、基板 300 上にパッファ層 302 を形成する。主に、前記パッファ層 302 には、シリコン窒化膜 (SiNx) やシリコン酸化膜 (SiOx) などの無機絶縁膜が用いられる。

【0052】

次いで、第 1 薄膜トランジスタ形成領域 I、第 2 薄膜トランジスタ形成領域 II 及び光センサ形成領域 III において、パッファ層 302 の所定領域に半導体層 304a, 304b, 304c をそれぞれ形成する。

【0053】

より詳細に説明すると、パッファ層 302 が形成された基板 300 上の全面に、PECVD 法、スパッタリングなどの蒸着方法を通して非晶質シリコン層を蒸着する。次いで、前記非晶質シリコン層に混入された水素による結晶化工程（後続する）の効率低下を防止するために、前記非晶質シリコン層を約 400 の温度で加熱する脱水素化工程が進行される。この脱水素化工程によって、非晶質シリコン層に混入された水素が除去される。前記水素が除去された非晶質シリコン層は、レーザーなどの光によって結晶化されてポリシ

10

20

30

40

50

リコン膜になる。このポリシリコン膜上に、写真エッチング工程を通して半導体層にパターンニングするためのフォトレジストパターンを形成し、このフォトレジストパターンをエッチングマスクとして用いて前記ポリシリコン膜をエッチングし、前記第1薄膜トランジスタ形成領域I、第2薄膜トランジスタ形成領域II及び光センサ形成領域IIIに半導体層304a、304b、304cをそれぞれ形成する。

【0054】

次いで、前記半導体層304a、304b、304cが形成された基板300上に、ゲート絶縁膜306を形成する。このゲート絶縁膜306は、SiO₂などの無機絶縁物質からなる。

【0055】

次いで、ゲート絶縁膜306上には、各半導体層304a、304b、304cの中央部分に対応する位置にゲート電極308a、308b及びイオン注入防止膜308cをそれぞれ形成する。

【0056】

前記ゲート電極308a、308b及びイオン注入防止膜308cは、前記ゲート絶縁膜306上にアルミニウム(Al)、銅(Cu)、モリブデン(Mo)、チタニウム(Ti)、クロム(Cr)、タンタル(Ta)、アルミニウム合金(Al alloy)、銅(Cu)合金、モリブデン(Mo)合金、タングステン(W)系金属のうち何れか一つを形成した後、写真エッチング工程などのパターンニング工程を通して形成する。

【0057】

次いで、図6Bに示すように、前記第1薄膜トランジスタ形成領域I及び光センサ形成領域IIIの一部領域が露出されるように、写真工程を通して第1フォトレジストパターン310を形成する。次いで、この第1フォトレジストパターン310をイオン注入用マスクとして用いてp+型イオンを注入し、前記第1薄膜トランジスタ形成領域の半導体層304a及び光センサ形成領域の半導体層304cにp+型イオン注入領域312a、312bをそれぞれ形成する。

【0058】

前記第1薄膜トランジスタ形成領域Iのp+型イオン注入領域312aは、p型薄膜トランジスタのソース/ドレーン領域になり、前記光センサ形成領域のp+型イオン注入領域312bはソースまたはドレーン領域になる。

【0059】

次いで、p+型イオン注入領域を定義するために形成された第1フォトレジストパターン310を、ストリップ工程を通して除去する。

【0060】

次いで、図6Cに示すように、p+型イオン注入領域312a、312bが形成された基板300に、前記第2薄膜トランジスタ形成領域II及び光センサ形成領域IIIの一部領域が露出されるように、写真工程を通して第2フォトレジストパターン314を形成する。次いで、第2フォトレジストパターン314をイオン注入用マスクとして用いて高濃度のn+型イオンを注入し、前記第2薄膜トランジスタ形成領域IIの半導体層304b及び光センサ形成領域IIIの半導体層304cにn+型イオン注入領域316a、316bをそれぞれ形成する。

【0061】

前記第2薄膜トランジスタ形成領域IIのn+型イオン注入領域316aは、n型薄膜トランジスタのソース/ドレーン領域になり、前記光センサ形成領域IIIのn+型イオン注入領域316bはソースまたはドレーン領域になる。

【0062】

次いで、前記第2フォトレジストパターン314をストリップ工程を通して除去する。

【0063】

次いで、図6Dに示すように、基板300の全面に低濃度のn-型イオンを注入し、前記第2薄膜トランジスタ形成領域IIの半導体層304b及び光センサ形成領域IIIの半導

10

20

30

40

50

体層 304c に LDD 層 318a, 318b を形成する。

【0064】

前記 LDD 層 318a, 318b の形成時には、ゲート電極 308b 及びイオン注入防止膜 308c をそれぞれイオン注入マスクとして使用し、前記 n+ 型イオン注入領域 316a, 316b の形成時に用いられる高濃度の n+ 型イオンより低濃度の n- 型イオンを使用する。

【0065】

一方、前記低濃度の n- 型で注入されるイオンが前記基板の全面にドーピングされるにもかかわらず、イオンが注入されていない半導体層のみにドーピング層が形成されるだけで、既に p+ 型イオンが注入された p+ 型イオン注入領域 312a, 312b、及び n+ 型イオンが注入された n+ 型イオン注入領域 316a, 316b にはドーピング層が形成されない。

10

【0066】

また、光センサ形成領域 III に LDD 層 318b を形成するためのイオン注入工程時、半導体層 304c には、イオン注入防止膜 308c によってイオンが注入されない非イオン注入領域 319 が形成される。

【0067】

上記のように非イオン注入領域 319 が光センサ形成領域 III に形成されることで、従来のイオン注入領域が形成された光センサ形成領域 III での光センサの特性より一層良い特性を確認できるようになる。具体的に、従来のイオン注入領域が形成された光センサの特性、すなわち、光の強さによる各電流間の差が明確でない反面、非イオン注入領域 319 が形成された光センサの特性、すなわち、光の強さによる各電流間の差が明確であることが分かる。

20

【0068】

次いで、図 6E に示すように、前記結果物の全面に保護膜 320 を形成した後、これをパターニングし、第 1 薄膜トランジスタ形成領域 I 及び第 2 薄膜トランジスタ形成領域 II それぞれのソース/ドレイン領域 312a, 316a の半導体層を露出する第 1 コンタクトホール 322a を形成すると同時に、光センサ形成領域 III のソース/ドレイン領域 312b, 316b の半導体層を露出する第 2 コンタクトホール 322b を形成する。このとき、光センサ形成領域 III に形成されたイオン注入防止膜 308c は、前記第 2 コンタクトホール 322b の形成時、保護膜 320 及びゲート物質を同時に除去できる一括エッチング液によって除去される。ここで、前記第 2 コンタクトホール 322b は、回路領域（図示せず）のゲート電極とソース/ドレイン電極とを電気的に連結させる部分にも形成される。しかし、回路領域のコンタクトホール（図示せず）は、光センサ形成領域 III に形成される第 2 コンタクトホール 322b より大きさが小さいので、回路領域に形成されたゲート電極（図示せず）は除去されない。

30

【0069】

次いで、図 6F に示すように、前記第 1 及び第 2 コンタクトホール 322a, 322b が形成された基板 300 の全面に金属膜を蒸着した後、これをパターニングし、ソース/ドレイン領域 312a, 316a, 312b, 316b と接触するソース/ドレイン電極 324 を形成することで、本工程を完了する。

40

【0070】

上記のような本発明に係る第 1 実施例に係る光センサは、外部光の強さが強くなると、光センサの p 型及び n+ 型イオン注入領域を通して流れる電流強さが強くなり、外部光の強さが弱くなると、ソース/ドレイン電極を通して流れる電流強さが弱くなることで、図 7 に示すように、外部光の強さによる光センサの電流強さが線形的な特性を有するようになり、光センサのセンシング能力が増加することが分かる。

【0071】

一方、本発明に係る第 1 実施例では、イオン注入防止膜 308c がコンタクトホール形成工程時に除去されるが、以下で説明される本発明の第 2 実施例では、イオン注入防止膜

50

308cがソース/ドレイン電極形成工程時に除去される。

【0072】

図8A乃至図8Cは、本発明の第2実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【0073】

まず、本発明の第2実施例は、本発明の第1実施例で提示された図6A乃至図6Dの工程段階を通してLDD層318a, 318bを形成する。

【0074】

次いで、図8Aに示すように、前記LDD層318a, 318bが形成された基板300の全面に保護膜320を形成した後、これをパターニングし、第1薄膜トランジスタ形成領域I及び第2薄膜トランジスタ形成領域IIそれぞれのソース/ドレイン領域312a, 316aの半導体層を露出する第1コンタクトホール322aを形成すると同時に、光センサ形成領域IIIのイオン注入防止膜308cを露出する第2コンタクトホール322cを形成する。

【0075】

次いで、図8Bに示すように、前記第1及び第2コンタクトホール322a, 322cが形成された基板300の全面に金属膜324を形成し、前記金属膜324上にソース/ドレイン電極用フォトレジストパターン340を形成する。このとき、金属膜は、ゲート電極物質と同一の材質で形成されることが好ましい。

【0076】

次いで、前記ソース/ドレイン電極用フォトレジストパターン340をマスクとして使用して前記金属膜324をパターニングし、図8Cに示すように、各形成領域I, II, IIIのソース/ドレイン領域312a, 316a, 312b, 316bと接触するソース/ドレイン電極324を形成することで、本工程を完了する。このとき、光センサ形成領域IIIには、パターニング工程によって金属膜324及びイオン注入防止膜308cが同時にパターニングされ、第2コンタクトホール322cが形成される。

【0077】

上記のような本発明に係る第2実施例に係る光センサは、上述した本発明の第1実施例と同一の効果を有する。

【0078】

一方、本発明に係る第1及び第2実施例では、イオン注入防止膜308cが完全に除去されるが、以下で説明される本発明の第3実施例では、イオン注入防止膜308cの中心部分のみが除去される。

【0079】

図9A及び図9Bは、本発明の第3実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【0080】

まず、本発明の第3実施例は、本発明の第1実施例で提示された図6A乃至図6Dの工程段階を通してLDD層318a, 318bを形成する。

【0081】

次いで、図9Aに示すように、前記LDD層318a, 318bが形成された基板300の全面に保護膜320を形成した後、これをパターニングし、第1薄膜トランジスタ形成領域I及び第2薄膜トランジスタ形成領域IIそれぞれのソース/ドレイン領域312a, 316aの半導体層を露出する第1コンタクトホール322aを形成すると同時に、光センサ形成領域IIIのイオン注入防止膜308cの中心部のみが除去されるように第2コンタクトホール322dを形成する。このとき、第2コンタクトホール322dの下部エッジ部分には、イオン注入防止膜308cが残されるが、これは、第2コンタクトホール322dの下部に位置した半導体層の損傷を防止するためのものである。

【0082】

すなわち、本発明の第1及び第2実施例のようにイオン注入防止膜が全て除去される場

10

20

30

40

50

合、ホールの形成工程時にゲート絶縁膜までエッチングされ、下部に位置した半導体層が損傷を受ける憂いがあるが、第2コンタクトホール322dの下部エッジ部分にイオン注入防止膜308cを残すことで、第2コンタクトホール322dの下部に位置した半導体層の損傷を防止できるようになる。

【0083】

次いで、前記第1及び第2コンタクトホール322a, 322dが形成された基板300の全面に金属膜を蒸着した後、これをパターニングし、図9Bに示すように、各形成領域I, II, IIIのソース/ドレイン領域312a, 316a, 312b, 316bと接触するソース/ドレイン電極324を形成することで、本工程を完了する。

【0084】

上記のような本発明に係る第3実施例に係る光センサは、上述した本発明の第1実施例と同一の効果を有する。

【0085】

図10A及び図10Bは、本発明の第4実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【0086】

まず、本発明の第4実施例は、イオン注入防止膜308cのパターニングを除けば、本発明の第3実施例と同一の工程段階を有する。

【0087】

具体的に、本発明の第3実施例では、第2コンタクトホール322d形成時にイオン注入防止膜308cの中心部分のみを除去したが、本発明の第4実施例では、図10Aに示すように、光センサ形成領域IIIのn+型イオン注入領域316bに対応する第2コンタクトホール322dの下部一側のエッジ部分にイオン注入防止膜308cが残されるように保護膜320及びイオン注入防止膜308cをパターニングする。

【0088】

次いで、前記第1及び第2コンタクトホール322a, 322dが形成された基板300の全面に金属膜を蒸着した後、これをパターニングし、図10Bに示すように、各形成領域I, II, IIIのソース/ドレイン領域312a, 316a, 312b, 316bと接触するソース/ドレイン電極324を形成することで、本工程を完了する。

【0089】

一方、前記実施例では、p型及びn型イオン注入領域をそれぞれ備えた光センサに対してのみ記載しているが、n型イオン注入領域が形成された光センサ及びp型イオン注入領域が形成された光センサに変更することも可能である。

【0090】

そして、前記実施例の第1薄膜トランジスタ形成領域には、p型イオン注入領域が形成されているが、n型イオン注入領域が形成されることもある。

【0091】

そして、前記実施例の第2薄膜トランジスタ形成領域には、n型イオン注入領域が形成されているが、p型イオン注入領域が形成されることもある。

【0092】

図11は、本発明の第5実施例に係る光センサを備えた液晶表示素子において、光センサ及び薄膜トランジスタ形成領域を概略的に示した断面図である。

【0093】

本発明の第5実施例に係る光センサを備えた液晶表示素子は、光センサ形成領域IIIに形成される光センサがフローティングゲート構造を有することを除けば、上述した本発明の第1実施例と同一の構造を有する。

【0094】

具体的に、本発明の第5実施例は、光センサ形成領域IIIのソース/ドレイン電極324と重畳されるようにゲート絶縁膜306上に形成され、第1及び第2補助キャパシタCgs, Cgdを形成する第1及び第2補助パターン309a, 309bを含んで構成され

10

20

30

40

50

る。

【0095】

このような第1及び第2補助パターン309a, 309bは、保護膜320を挟んでソース/ドレーン電極324と重畳され、第1及び第2補助キャパシタCgs, Cgdを形成することで、ソース/ゲート間の寄生キャパシタンス及びドレーン/ゲート間の寄生キャパシタンスによってゲート電極に誘起される電圧の変動を防止する。このとき、第1及び第2補助キャパシタCgs, Cgdのキャパシタンスは、寄生キャパシタンスより大きく形成される。

【0096】

本発明の第5実施例に係る光センサを備えた液晶表示素子は、光センサをフローティングゲート構造で形成するとともに、第1及び第2補助キャパシタCgs, Cgdを用いてゲート電極に誘起される電圧の変動を防止することで、光センサのセンシング能力を増大させることができる。

10

【0097】

また、本発明の第5実施例に係る光センサを備えた液晶表示素子は、光センサ形成領域IIIの半導体層にイオンが注入されない非イオン注入領域319を形成することで、光センサのセンシング能力を増大させることができる。

【0098】

図12A乃至図12Fは、本発明の第5実施例に係る光センサを備えた液晶表示素子の製造方法を段階的に示した工程断面図である。

20

【0099】

以下、図12A乃至図12Fを参照して、本発明の第5実施例に係る光センサを備えた液晶表示素子の製造方法を段階的に説明する。

【0100】

まず、図12Aに示すように、基板300上にバッファ層302を形成する。前記バッファ層302には、シリコン窒化膜(SiNx)やシリコン酸化膜(SiOx)などの無機絶縁膜が主に使用される。次いで、第1薄膜トランジスタ形成領域I、第2薄膜トランジスタ形成領域II及び光センサ形成領域IIIにおいて、バッファ層302の所定領域に半導体層304a, 304b, 304cをそれぞれ形成する。

【0101】

30

次いで、前記半導体層304a, 304b, 304cが形成された基板300上にゲート絶縁膜306を形成する。前記ゲート絶縁膜306は、SiO₂などの無機絶縁物質からなる。

【0102】

次いで、ゲート絶縁膜306上において各半導体層304a, 304b, 304cの中央部分に対応する位置にゲート電極308a, 308b及びイオン注入防止膜308cをそれぞれ形成すると同時に、光センサ形成領域IIIの半導体層304cに隣接したゲート絶縁膜306上に第1及び第2補助パターン309a, 309bを形成する。

【0103】

前記ゲート電極308a, 308b、イオン注入防止膜308c、第1及び第2補助パターン309a, 309bは、前記ゲート絶縁膜306上にアルミニウム(Al)、銅(Cu)、モリブデン(Mo)、チタニウム(Ti)、クロム(Cr)、タンタル(Ta)、アルミニウム合金(Al alloy)、銅(Cu)合金、モリブデン(Mo)合金、タングステン(W)系金属のうち何れか一つを形成した後、写真エッチング工程などのパターンニング工程を通して形成される。

40

【0104】

次いで、図12B乃至図12Fに示すように、前記第1薄膜トランジスタ形成領域の半導体層304a及び光センサ形成領域の半導体層304cにそれぞれp+型イオン注入領域312a, 312bを形成し、前記第2薄膜トランジスタ形成領域IIの半導体層304b及び光センサ形成領域IIIの半導体層304cにそれぞれn+型イオン注入領域316

50

a, 316bを形成し、LDD層318a, 318b、第1及び第2コンタクトホール322a, 322b、ソース/ドレイン電極324をそれぞれ形成する。ここで、図12B乃至図12Fに示した各工程は、上述した図6B乃至図6Fの工程とそれぞれ同一であるので、これに対する詳細な説明は省略する。

【0105】

ただし、図12Fのように、光センサ形成領域IIIに形成されるソース/ドレイン電極324は、第1及び第2補助パターン309a, 309bに重畳されるように形成される。

【0106】

上記のような本発明の第5実施例に係る光センサを備えた液晶表示素子の製造方法は、第1及び第2補助キャパシタCgs, Cgdを用いてゲート電極に誘起される電圧の変動を防止するとともに、イオン注入防止膜308cを用いて光センサ形成領域IIIの半導体層にイオンが注入されない非イオン注入領域319を形成することで、光センサのセンシング能力を増大させることができる。

【0107】

図13A乃至図13Cは、本発明の第6実施例に係る光センサを備えた液晶表示素子の製造方法を段階的に示した工程断面図である。

【0108】

このような本発明の第6実施例は、図12A乃至図12D、そして、図8A乃至図8Cを組み合わせたものであるので、本発明の第6実施例に対する詳細な説明は、上述した本発明の第2及び第5実施例に対する説明を参照すればよい。

【0109】

図14A及び図14Bは、本発明の第7実施例に係る光センサを備えた液晶表示素子の製造方法を段階的に示した工程断面図である。

【0110】

このような本発明の第7実施例は、図12A乃至図12D、そして、図9A及び図9Bを組み合わせたものであるので、本発明の第7実施例に対する詳細な説明は、上述した本発明の第3及び第5実施例に対する説明を参照すればよい。

【0111】

図15A及び図15Bは、本発明の第8実施例に係る光センサを備えた液晶表示素子の製造方法を段階的に示した工程断面図である。

【0112】

このような本発明の第8実施例は、図12A乃至図12D、そして、図10A及び図10Bを組み合わせたものであるので、本発明の第8実施例に対する詳細な説明は、上述した本発明の第4及び第5実施例に対する説明を参照すればよい。

【0113】

一方、以上説明した本発明は、上述した実施例及び添付された図面に限定されるものでなく、本発明の技術的思想を逸脱しない範囲内で多様に置換、変形及び変更可能であることが、本発明の属する技術分野で通常の知識を有する者にとって明白である。

【図面の簡単な説明】

【0114】

【図1】一般的な光センサを備えた液晶表示素子を示した分解斜視図である。

【図2】図1に示した液晶パネルを概略的に示した平面図である。

【図3】従来の液晶パネルに備わった光センサ及び薄膜トランジスタを示した断面図である。

【図4】従来の光センサの電流 - 電圧特性を示したグラフである。

【図5】本発明の第1実施例に係る光センサを備えた液晶表示素子において、光センサ及び薄膜トランジスタ形成領域を概略的に示した断面図である。

【図6A】本発明の第1実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

10

20

30

40

50

【図 6 B】本発明の第 1 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 6 C】本発明の第 1 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 6 D】本発明の第 1 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 6 E】本発明の第 1 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 6 F】本発明の第 1 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 7】本発明に係る光センサの電流 - 電圧特性を示したグラフである。

【図 8 A】本発明の第 2 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 8 B】本発明の第 2 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 8 C】本発明の第 2 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 9 A】本発明の第 3 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 9 B】本発明の第 3 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 10 A】本発明の第 4 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 10 B】本発明の第 4 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 11】本発明の第 5 実施例に係る光センサを備えた液晶表示素子において、光センサ及び薄膜トランジスタ形成領域を概略的に示した断面図である。

【図 12 A】本発明の第 5 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 12 B】本発明の第 5 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 12 C】本発明の第 5 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 12 D】本発明の第 5 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 12 E】本発明の第 5 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 12 F】本発明の第 5 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 13 A】本発明の第 6 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 13 B】本発明の第 6 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 13 C】本発明の第 6 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 14 A】本発明の第 7 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 14 B】本発明の第 7 実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【図 15 A】本発明の第 8 実施例に係る光センサを備えた液晶表示素子の製造方法を示し

10

20

30

40

50

た工程フローチャートである。


【図15B】本発明の第8実施例に係る光センサを備えた液晶表示素子の製造方法を示した工程フローチャートである。

【符号の説明】


【0115】

- 300 基板
- 302 バッファ層
- 306 ゲート絶縁膜
- 308 a, 308 b ゲート電極
- 312 a, 312 b p型イオン注入領域
- 316 a, 316 b n型イオン注入領域
- 318 a, 318 b LDD領域
- 319 非イオン注入領域
- 320 保護膜
- 322 a, 322 b 第1及び第2コンタクトホール
- 324 ソース/ドレイン電極


【図1】




【図2】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 A 】




【 図 6 B 】



【 図 6 C 】




【 図 6 F 】




【 図 6 D 】




【 図 7 】




【 図 6 E 】




【図 8 A】




【図 8 C】




【図 8 B】




【図 9 A】




【図 9 B】




【図 10 A】




【図 12 A】




【図 10 B】




【図 12 B】




【図 11】




【図 12 C】




【図 1 2 D】




【図 1 3 A】




【図 1 2 E】




【図 1 3 B】




【図 1 2 F】




【図 1 3 C】




【図 1 4 A】




【図 1 5 B】



【図 1 4 B】



【図 1 5 A】



フロントページの続き

(74)代理人 100104352

弁理士 朝日 伸光

(74)代理人 100128657

弁理士 三山 勝巳

(72)発明者 李 キュン 彦

大韓民国 京畿道 水原市 長安區 棗園洞 881番地 ハニル タウン 113-1703

(72)発明者 百 明 基

大韓民国 京畿道 龍仁市 竹田1洞 テウリエチェ アパート 702-2002

(72)発明者 黄 漢 郁

大韓民国 京畿道 慶尚北道 漆谷郡 石積面 中理 226-11 アジェラ エー-301

Fターム(参考) 2H092 JA25 JA28 JA37 JA41 JB57 KA10 KB24 MA27 NA16 PA07

PA13 RA10

专利名称(译)	具有光学传感器的液晶显示装置及其制造方法		
公开(公告)号	JP2008158516A	公开(公告)日	2008-07-10
申请号	JP2007324381	申请日	2007-12-17
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji显示有限公司		
[标]发明人	李キユン彦 百明基 黄漢郁		
发明人	李 ▲キユン▼ 彦 百 明 基 黄 漢 郁		
IPC分类号	G02F1/135 G02F1/1368 G02F1/133		
CPC分类号	G02F1/13318 G02F1/1362 G09G2360/144 H01L27/1214 G09G3/3406		
FI分类号	G02F1/135 G02F1/1368 G02F1/133.580		
F-TERM分类号	2H092/JA25 2H092/JA28 2H092/JA37 2H092/JA41 2H092/JB57 2H092/KA10 2H092/KB24 2H092/MA27 2H092/NA16 2H092/PA07 2H092/PA13 2H092/RA10 2H192/AA24 2H192/CB02 2H192/CB53 2H192/CB71 2H192/DA71 2H192/EA15 2H192/GB52 2H192/HA84 2H193/ZA04 2H193/ZH07 2H193/ZH14 2H193/ZH57		
代理人(译)	白井伸一 朝日 伸光		
优先权	1020060132307 2006-12-22 KR 1020070098685 2007-10-01 KR		
其他公开文献	JP4739313B2		
外部链接	Espacenet		

摘要(译)

要解决的问题：为液晶显示器提供检测外部光强度的传感器。

ΣSOLUTION：光电传感器包括形成在基板上的半导体层，并设置有离子注入区域，离子非注入区域和轻掺杂区域；形成在基板上的绝缘膜，用于覆盖半导体层；用于覆盖绝缘膜的保护膜；第一接触孔穿过绝缘膜和钝化膜，以暴露半导体层的源区和漏区；源极和漏极通过第一接触孔与半导体层的源区和漏区连接；离子注入防止膜形成在绝缘膜上并与离子非注入区域重叠；第二接触孔穿过离子非注入区上方的钝化膜和离子注入防止膜，以便向离子非注入区提供外部光。 Ć

