

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11) 特許出願公開番号
特開2006-53405
(P2006-53405A)

(43) 公開日 平成18年2月23日(2006.2.23)

(51) Int.Cl.		F I	テーマコード (参考)	
GO2F	1/1368 (2006.01)	GO2F	1/1368	2H088
GO2F	1/13 (2006.01)	GO2F	1/13 1 O 1	2H092
HO1L	21/3213 (2006.01)	HO1L	21/88 C	5F033
審査請求 未請求 請求項の数 5 O L (全 13 頁)				
(21) 出願番号	特願2004-235714 (P2004-235714)		(71) 出願人	000005049
(22) 出願日	平成16年8月13日 (2004. 8. 13)			シャープ株式会社
				大阪府大阪市阿倍野区長池町 2 2 番 2 2 号
			(74) 代理人	100101214
				弁理士 森岡 正樹
			(72) 発明者	杉根 光晃
				神奈川県川崎市中原区上小田中4丁目1番
				1号 富士通ディスプレイテクノロジーズ
				株式会社内
			Fターム(参考)	2H088 FA11 FA18 HA02 HA08 HA21
				MA20
				2H092 GA19 GA28 JA24 JA46 JB08
				MA13 MA47 MA55 NA29 PA12
最終頁に続く				


(54) 【発明の名称】 アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法

(57) 【要約】

【課題】本発明は、反射型や半透過型の液晶表示装置に用いられるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法に関し、製造コストを削減しつつ良好な表示品質の得られるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法を提供することを目的とする。

【解決手段】不規則な凹凸を表面に有する下地層を基板上に形成し、下地層表面に倣った凹凸を有する金属膜51を下地層上に形成し、金属膜51上に着色レジスト層を形成し、着色レジスト層をパターニングして規則的に配列する着色レジストパターン52を形成し、着色レジストパターン52の欠陥を光学的に検出するための光学検査を行い、光学検査により検出された着色レジストパターン52の欠陥を修復し、着色レジストパターン52をマスクとして金属膜51をエッチングする。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

不規則な凹凸を表面に有する下地層を基板上に形成し、
前記下地層表面に倣った凹凸を有する薄膜を前記下地層上に形成し、
前記薄膜上にレジスト層を形成し、
前記レジスト層をパターンングして規則的に配列するレジストパターンを形成し、
前記レジストパターンの欠陥を光学的に検出するための光学検査を行い、
前記レジストパターンをマスクとして前記薄膜をエッチングすること
を特徴とするアレイ基板の製造方法。

【請求項 2】

10

請求項 1 記載のアレイ基板の製造方法において、
前記レジストパターンは、前記薄膜の有する凹凸が前記光学検査で認識されないように
形成されること
を特徴とするアレイ基板の製造方法。

【請求項 3】

請求項 2 記載のアレイ基板の製造方法において、
前記レジストパターンは着色レジストパターンであること
を特徴とするアレイ基板の製造方法。

【請求項 4】

20

請求項 1 乃至 3 のいずれか 1 項に記載のアレイ基板の製造方法において、
前記薄膜をエッチングする前に、前記光学検査により検出された前記レジストパターンの欠陥を修復する工程をさらに有すること
を特徴とするアレイ基板の製造方法。

【請求項 5】

一对の基板を作製し、前記基板を互いに貼り合わせて前記基板間に液晶を封止する液晶表示装置の製造方法において、
前記基板の少なくとも一方は、請求項 1 乃至 4 のいずれか 1 項に記載のアレイ基板の製造方法を用いて作製されること
を特徴とする液晶表示装置の製造方法。

【発明の詳細な説明】

30

【技術分野】

【0001】

本発明は、アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法に関し、特に、反射型や半透過型の液晶表示装置に用いられるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法に関する。

【背景技術】

【0002】

薄膜トランジスタ (TFT) 基板等のアレイ基板は、一般に以下のような工程を繰り返して作製される。まず、絶縁性基板上にスパッタ法や CVD 法等を用いて導電性薄膜や絶縁性薄膜を成膜する。次に、成膜された薄膜上の全面にフォトリソを塗布してレジスト層を形成し、所定のフォトリソを介して露光して現像し、所定形状のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして用いて薄膜をエッチングし、所定形状の薄膜を形成して、その後レジストパターンを剥離する。

40

【0003】

近年では液晶表示装置の高精細化に伴い、配線の厚膜化や画素の高開口率化が必要になっている。このため、TFT 上に形成される保護膜として、窒化珪素 (SiN) 膜等ではなく、スピンコート法等を用いて形成できる有機絶縁膜が用いられることが多くなっている。有機絶縁膜は比較的厚い膜厚に形成するのが容易なため、配線の厚膜化によって形成される段差を平坦化できる。また、有機絶縁膜を厚膜に形成することによって、画素電極とドレインバスラインとの間に生じる寄生容量 C_{ds} を低減できるため、画素の高開口率

50

化が可能になる。

【 0 0 0 4 】

反射型や半透過型の液晶表示装置では、反射電極の表面に凹凸を形成し、入射した光を散乱反射させて反射表示特性を向上させる構成がある。反射電極の凹凸は、下層の有機絶縁膜の表面に種々の方法を用いて凹凸を設けることにより形成される。有機絶縁膜表面の凹凸は、画素毎に不規則な形状で形成されることがある。有機絶縁膜表面に不規則な凹凸が形成された後の工程では、例えば反射電極間の短絡等の不良が発生しても、パターン比較により欠陥を光学的に検出する光学検査が困難である。このため従来は、TFT基板が完成した後にテストを用いて短絡欠陥のアドレスを特定し、レーザーリペア等により短絡部を切断して欠陥を修復している。本来であれば短絡欠陥の生じた反射電極の層だけを修復すればよいが、特に高開口率のTFT基板では短絡部に重なり合ったドレインバスライン等の他の配線まで切断されてしまう場合がある。したがって、点欠陥等が増加しかつリペア工数が増加するため、液晶表示装置の表示品質が低下し、製造コストが増加してしまうという問題が生じている。

10

【 0 0 0 5 】

【特許文献1】特開2002-258277号公報

【特許文献2】特開2002-174514号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 6 】

20

本発明の目的は、液晶表示装置の製造コストを削減しつつ良好な表示品質の得られるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法を提供することにある。

【課題を解決するための手段】

【 0 0 0 7 】

上記目的は、不規則な凹凸を表面に有する下地層を基板上に形成し、前記下地層表面に倣った凹凸を有する薄膜を前記下地層上に形成し、前記薄膜上にレジスト層を形成し、前記レジスト層をパターンニングして規則的に配列するレジストパターンを形成し、前記レジストパターンの欠陥を光学的に検出するための光学検査を行い、前記レジストパターンをマスクとして前記薄膜をエッチングすることを特徴とするアレイ基板の製造方法によって達成される。

30

【発明の効果】

【 0 0 0 8 】

本発明によれば、液晶表示装置の製造コストを削減しつつ良好な表示品質が得られる。

【発明を実施するための最良の形態】

【 0 0 0 9 】

本発明の一実施の形態によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法について図1乃至図9を用いて説明する。図1及び図2は、本実施の形態による反射型液晶表示装置のTFT基板の製造方法を模式的に示している。図3は、本実施の形態による反射型液晶表示装置のTFT基板の製造工程の要部を示すフローチャートである。図1(a)に示すように、まず図中左右方向に延びるゲートバスライン12と、図中上下方向に延びるドレインバスライン14とを基板上に形成する。ゲートバスライン12及びドレインバスライン14により画定された画素領域には、画素毎に不規則な配置パターンで配置される構造物50を形成する。その後、例えば有機絶縁膜を基板全面に塗布し、所定の処理を施して有機絶縁膜表面に皺状凹凸を形成する。有機絶縁膜表面に形成される皺状凹凸は、画素毎に不規則な形状に形成されている構造物50により方位が制御されるため、画素毎に不規則な形状に形成される。これにより、不規則な凹凸を有する下地層が基板上に形成される。

40

【 0 0 1 0 】

次に、図1(b)に示すように、例えば光反射性を有する金属膜51を基板上の全面に成膜する(図3のステップS1)。金属膜51表面には、下地層の表面に倣って凹凸が形

50

成される。続いて、金属膜 5 1 上の全面に着色レジストを塗布し、着色レジスト層を形成する（ステップ S 2）。次に、フォトマスクを用いて着色レジスト層を露光して（ステップ S 3）現像し（ステップ S 4）、画素領域毎に規則的に配列する着色レジストパターン 5 2 を形成する。

【 0 0 1 1 】

次に、着色レジストパターン 5 2 の欠陥を光学的に検出するための光学検査を行う（ステップ S 5）。画素領域毎に形成された着色レジストパターン 5 2 により光透過率が減少するため、この光学検査では金属膜 5 1 表面の凹凸が認識されないようになっている。したがって、金属膜 5 1 表面の不規則な凹凸による画素毎のコントラストの変化が生じないため、パターン比較によって着色レジストパターン 5 2 の欠陥を光学的に容易に検出できる。光学検査の結果、着色レジストパターン 5 2 に欠陥が生じていなければエッチング工程（ステップ S 6）に進む。着色レジストパターン 5 2 に、数画素に及ぶ欠陥や数多くの欠陥が生じていれば、着色レジストパターン 5 2 を剥離し（ステップ S 7）、ステップ S 2 に戻って再処理を行う。着色レジストパターン 5 2 に生じた欠陥が数箇所程度であれば、欠陥修復工程（ステップ S 8）に進む。図 1（b）に示す基板では、隣り合う着色レジストパターン 5 2 が接続部 5 4 を介して互いに接続された欠陥が生じている。仮にこのままの状態では金属膜 5 1 をエッチングしてしまうと、両画素領域に形成される反射電極 1 7 が短絡してしまうことになる。本実施の形態では、金属膜 5 1 をエッチングする前に、例えば低波長のレーザ光を照射して接続部 5 4 を切断する。これにより、図 2（a）に示すように、着色レジストパターン 5 2 の欠陥が修復される。

10

20

【 0 0 1 2 】

次に、着色レジストパターン 5 2 をエッチングマスクとして用いて金属膜 5 1 をエッチングする（ステップ S 6）。これにより、画素領域毎に反射電極 1 7 が形成される。続いて、図 2（b）に示すように、着色レジストパターン 5 2 を剥離する（ステップ S 9）。反射電極 1 7 の表面には、下地層の凹凸に倣って凹凸が形成される。以上の工程を経て、TFT 基板が完成する。なお、本実施の形態では、金属膜 5 1 表面の凹凸が光学的に認識されないためのレジストパターンとして着色レジストパターン 5 2 を用いているが、膜厚の厚い厚膜レジストパターンを用いてもよい。厚膜レジストパターンは、通常用いられるレジストを厚い膜厚に塗布することにより得られる。厚膜レジストパターンを用いることによって、レジストパターンの光透過率が減少するとともに、レジストパターンの表面が平坦化される。このため、金属膜 5 1 表面の不規則な凹凸による画素毎のコントラストの変化が認識され難くなり、パターン比較によるレジストパターンの光学検査が容易になる。

30

【 0 0 1 3 】

本実施の形態では、画素毎に不規則な凹凸を有する金属膜 5 1 をパターンニングする際に、着色レジストパターン 5 2（又は厚膜レジストパターン）が用いられている。このため、画素毎のコントラストの変化が認識され難くなり、パターン比較による光学検査が容易になっている。また本実施の形態では、着色レジストパターン 5 2 を形成した後であって金属膜 5 1 をエッチングする前に、着色レジストパターン 5 2 の光学検査及び欠陥修復を行っている。このため、欠陥のない着色レジストパターン 5 2 をマスクとして金属膜 5 1 がエッチングされることになるので、反射電極 1 7 に短絡等の欠陥が生じることがない。途中工程で行われる着色レジストパターン 5 2 の光学検査及び欠陥修復は、TFT 基板完成後の反射電極 1 7 の欠陥検査及び欠陥修復に比較して容易であるため、欠陥修復工程の工数増加や点欠陥の増加を抑えることができる。したがって、本実施の形態によるアレイ基板の製造方法を用いれば、良好な表示品質の液晶表示装置を低コストで製造できるようになる。

40

【 0 0 1 4 】

以下、本実施の形態によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法について、実施例を用いてより具体的に説明する。

【 0 0 1 5 】

50

(実施例 1)

まず、本実施の形態の実施例 1 によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法について説明する。図 4 は、本実施例によるアレイ基板の製造方法を用いて作製された TFT 基板の TFT 近傍の断面構成を示している。図 4 に示すように、絶縁性を有するガラス基板 10 上には、例えばアルミニウム (Al) / 窒化モリブデン (MoN) / Mo の積層からなるゲート電極 (ゲートバスライン) 12 が形成されている。ゲート電極 12 上の基板全面には、例えば SiN 膜からなる絶縁膜 (ゲート絶縁膜) 30 が形成されている。絶縁膜 30 上には、アモルファスシリコン (a-Si) からなる所定形状の動作半導体層 28 が形成されている。動作半導体層 28 上には、例えば SiN 膜からなるチャネル保護膜 23 が形成されている。チャネル保護膜 23 上には、ドレイン電極 21 とソース電極 22 とが所定の間隙を介して互いに対向して形成されている。ドレイン電極 21 及びソース電極 22 は、例えばチタン (Ti) / Al / Ti の積層により形成されている。ドレイン電極 21 は、隣接するドレインバスライン 14 に電氣的に接続されている。ドレイン電極 21 及びソース電極 22 上の基板全面には、例えば SiN 膜からなる保護膜 32 が形成されている。保護膜 32 上の全面には、皺状の表面を有する有機絶縁膜 34 が形成されている。有機絶縁膜 34 上の画素領域毎には、例えば Mo / Al の積層からなる反射電極 (画素電極) 17 が形成されている。反射電極 17 は、ソース電極 22 上の有機絶縁膜 34 及び保護膜 32 が開口されたコンタクトホール 24 を介して、ソース電極 22 に電氣的に接続されている。

10

【0016】

20

次に、本実施例によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法について説明する。図 5 乃至図 9 は、本実施例によるアレイ基板の製造方法を示している。まず、ガラス基板 10 上の全面に Al / MoN / Mo をこの順に成膜して金属膜を形成する。次に、金属膜上にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターンニングし、ゲートバスライン 12、蓄積容量バスライン 18 及び構造物 50 の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして金属膜をエッチングし、その後レジストパターンを剥離して、図 5 に示すようにゲートバスライン 12、蓄積容量バスライン 18 及び構造物 50 を形成する。構造物 50 は、画素毎に不規則な配置パターンで形成される。

【0017】

30

次に、SiN 膜、a-Si 層、SiN 膜をこの順に連続成膜し、基板全面にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターンニングし、チャネル保護膜 23 の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして上層の SiN 膜をエッチングし、その後レジストパターンを剥離して、チャネル保護膜 23 を形成する。次に、Ti / Al / Ti をこの順に成膜して金属膜を形成する。次に、金属膜上にレジストを塗布してレジスト層を形成する。次に、フォトリソグラフィ法を用いてレジスト層をパターンニングし、ドレイン電極 21、ソース電極 22、ドレインバスライン 14 及び蓄積容量電極 19 の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして金属膜をエッチングし、その後レジストパターンを剥離して、ドレイン電極 21、ソース電極 22、ドレインバスライン 14 及び蓄積容量電極 19 を形成する。

40

【0018】

次に、ドレイン電極 21、ソース電極 22、ドレインバスライン 14 及び蓄積容量電極 19 上の基板全面に例えば SiN 膜を成膜し、保護膜 32 を形成する。次に、保護膜 32 上の全面にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターンニングし、コンタクトホールの形成領域が開口されたレジストパターンを形成する。このレジストパターンをマスクとして保護膜 32 をエッチングし、その後レジストパターンを剥離して、ソース電極 22 上のコンタクトホール 24'、及び蓄積容量電極 19 上のコンタクトホール 26' を形成する。

【0019】

50

次に、保護膜 3 2 上の全面に有機絶縁膜（平坦化膜、レジスト膜等）3 4 を塗布形成する。次に、有機絶縁膜 3 4 をコンタクトホール 2 4'、2 6' と同位置で開口し、図 6 に示すようにコンタクトホール 2 4、2 6 を形成する。次に、150 で 1 時間の熱処理を行った後、 PH_3 を 40 sccm、100 W、加速電圧 20 kV 程度の条件でイオンドーブする。その後、215 で 1 時間の熱処理を再度行う。これにより、有機絶縁膜 3 4 の表面には、構造物 5 0 により方位が制御されて画素毎に不規則な形状を有する皺状凹凸部 5 6 が形成される。

【0020】

次に、図 7 に示すように、有機絶縁膜 3 4 上の全面に Mo / Al をこの順に成膜し、金属膜 5 1 を形成する。金属膜 5 1 表面には、有機絶縁膜 3 4 表面に倣って皺状凹凸が形成される。次に、着色レジスト（例えば黒色レジスト）を金属膜 5 1 上の全面に塗布して、膜厚 1.5 μm ~ 2.0 μm の着色レジスト層を形成する。続いて、フォトリソグラフィ法を用いて着色レジスト層をパターンニングし、画素領域毎に規則的に配列する着色レジストパターン 5 2 を形成する。

【0021】

次に、光学検査装置を用い、着色レジストパターン 5 2 の光学検査を行う。この光学検査では、画素領域毎に形成された着色レジストパターン 5 2 によって、金属膜 5 1 表面の皺状凹凸が認識されないようになっている。したがって、金属膜 5 1 表面の不規則な凹凸による画素毎のコントラストの変化が生じないため、パターン比較によって着色レジストパターン 5 2 の欠陥を光学的に容易に検出できる。光学検査の結果、例えば図 7 に示すように、隣り合う着色レジストパターン 5 2 間が接続部 5 4 を介して互いに接続された欠陥が検出される。このような欠陥が検出された場合、金属膜 5 1 をエッチングする前に、例えば低波長のレーザ光を照射して接続部 5 4 を切断する。これにより、図 8 に示すように、着色レジストパターン 5 2 の欠陥が修復される。なお、数画素に及ぶ欠陥や数多くの欠陥が着色レジストパターン 5 2 に生じていれば、着色レジストパターン 5 2 を剥離して再処理を行ってもよい。

【0022】

次に、着色レジストパターン 5 2 をマスクとして金属膜 5 1 をエッチングし、その後着色レジストパターン 5 2 を剥離して、図 9 に示すように画素領域毎に反射電極 1 7 を形成する。反射電極 1 7 は、コンタクトホール 2 4 を介して TFT 2 0 のソース電極 2 2 に電氣的に接続され、コンタクトホール 2 6 を介して蓄積容量電極 1 9 に電氣的に接続される。反射電極 1 7 表面には、有機絶縁膜 3 4 表面に倣った皺状凹凸部 5 7 が形成される。続いて、例えば 215 で 1 時間の熱処理を行い、反射型液晶表示装置の TFT 基板が完成する。その後、TFT 基板と CF 工程を経て作製された CF 基板とを貼り合わせて両基板間に液晶を封止するセル工程、及びドライバ IC 等を実装するモジュール工程を経て、液晶表示装置が完成する。

【0023】

（実施例 2）

次に、本実施の形態の実施例 2 によるアレイ基板の製造方法について、既に示した図 5 乃至図 9 を参照しつつ説明する。まず、ガラス基板 1 0 上の全面に Al / MoN / Mo をこの順に成膜して金属膜を形成する。次に、金属膜上にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターンニングし、ゲートバスライン 1 2、蓄積容量バスライン 1 8 及び構造物 5 0 の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして金属膜をエッチングし、その後レジストパターンを剥離して、ゲートバスライン 1 2、蓄積容量バスライン 1 8 及び構造物 5 0 を形成する（図 5 参照）。構造物 5 0 は、画素毎に不規則な配置パターンで形成される。

【0024】

次に、SiN 膜、a-Si 層、SiN 膜をこの順に連続成膜し、基板全面にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターンニングし、チャンネル保護膜 2 3 の形成領域にレジストパターンを形成する。このレジ

10

20

30

40

50

ストパターンをマスクとして上層のSiN膜をエッチングし、その後レジストパターンを剥離して、チャネル保護膜23を形成する。次に、Ti/Al/Tiをこの順に成膜して金属膜を形成する。次に、金属膜上にレジストを塗布してレジスト層を形成する。次に、フォトリソグラフィ法を用いてレジスト層をパターンニングし、ドレイン電極21、ソース電極22、ドレインバスライン14及び蓄積容量電極19の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして金属膜をエッチングし、その後レジストパターンを剥離して、ドレイン電極21、ソース電極22、ドレインバスライン14及び蓄積容量電極19を形成する。

【0025】

次に、ドレイン電極21、ソース電極22、ドレインバスライン14及び蓄積容量電極19上の基板全面に例えばSiN膜を成膜し、保護膜32を形成する。次に、保護膜32上の全面にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターンニングし、コンタクトホール24の形成領域が開口されたレジストパターンを形成する。このレジストパターンをマスクとして保護膜32をエッチングし、その後レジストパターンを剥離して、ソース電極22上のコンタクトホール24'、及び蓄積容量電極19上のコンタクトホール26'を形成する。

【0026】

次に、保護膜32上の全面に有機絶縁膜(平坦化膜、レジスト膜等)34を塗布形成する。次に、有機絶縁膜34をコンタクトホール24'、26'と同位置で開口し、コンタクトホール24、26を形成する。次に、150で1時間の熱処理を行った後、PH₃を40sccm、100W、加速電圧20kV程度の条件でイオンドーピングする。その後、215で1時間の熱処理を再度行う。これにより、有機絶縁膜34の表面には、構造物50により方位が制御されて画素毎に不規則な形状を有する皺状凹凸部56が形成される(図6参照)。

【0027】

次に、有機絶縁膜34上の全面にMo/Alをこの順に成膜し、金属膜51を形成する(図7参照)。金属膜51表面には、有機絶縁膜34表面に倣って皺状凹凸が形成される。次に、金属膜51上の全面にレジストを塗布してレジスト層を形成する。一般にレジスト層は膜厚1.5μm~2.0μm程度に形成されるが、本実施例ではレジスト層を膜厚約3.0μm以上の厚い膜厚に形成する。ただし、レジスト層の膜厚が厚いとフォトリソグラフィ工程のタクトタイムが長くなってしまうため、レジスト層の膜厚は約4.0μm以下であることが望ましい。続いて、3.0μm~4.0μm程度の厚い膜厚に形成された厚膜レジスト層をフォトリソグラフィ法によりパターンニングする。これにより、図7に示した着色レジストパターン52と同様に画素領域毎に規則的に配列し、3.0μm~4.0μm程度の膜厚を有する厚膜レジストパターンを形成する。

【0028】

次に、光学検査装置を用い、厚膜レジストパターンの光学検査を行う。この光学検査では、画素領域毎に形成された厚膜レジストパターンによって、金属膜51表面の皺状凹凸が認識されないようになっている。したがって、金属膜51表面の不規則な凹凸による画素毎のコントラストの変化が生じないため、パターン比較によって厚膜レジストパターンの欠陥を光学的に容易に検出できる。光学検査の結果、隣り合う厚膜レジストパターン間が接続部54を介して互いに接続された欠陥が検出される。このような欠陥が検出された場合、金属膜51をエッチングする前に、例えば低波長のレーザ光を照射して接続部54を切断する。これにより、図8に示した着色レジストパターン52と同様に、厚膜レジストパターンの欠陥が修復される。なお、数画素に及ぶ欠陥や数多くの欠陥が厚膜レジストパターンに生じていれば、厚膜レジストパターンを剥離して再処理を行ってもよい。

【0029】

次に、厚膜レジストパターンをマスクとして金属膜51をエッチングし、その後厚膜レジストパターンを剥離して、画素領域毎に反射電極17を形成する(図9参照)。反射電極17は、コンタクトホール24を介してTFT20のソース電極22に電氣的に接続さ

10

20

30

40

50

れ、コンタクトホール 26 を介して蓄積容量電極 19 に電氣的に接続される。反射電極 17 表面には、有機絶縁膜 34 表面に倣った皺状凹凸部 57 が形成される。続いて、例えば 215 で 1 時間の熱処理を行い、反射型液晶表示装置の TFT 基板が完成する。

【0030】

本発明は、上記実施の形態に限らず種々の変形が可能である。

例えば、上記実施の形態では、反射型の液晶表示装置を例に挙げたが、本発明はこれに限らず、半透過型の液晶表示装置にも適用できる。

【0031】

また上記実施の形態では、チャンネル保護膜型の TFT を備えた TFT 基板を例に挙げたが、本発明はこれに限らず、チャンネルエッチ型の TFT を備えた TFT 基板にも適用できる。

10

【0032】

以上説明した実施の形態によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法は、以下のようにまとめられる。

(付記 1)

不規則な凹凸を表面に有する下地層を基板上に形成し、
前記下地層表面に倣った凹凸を有する薄膜を前記下地層上に形成し、
前記薄膜上にレジスト層を形成し、
前記レジスト層をパターンングして規則的に配列するレジストパターンを形成し、
前記レジストパターンの欠陥を光学的に検出するための光学検査を行い、
前記レジストパターンをマスクとして前記薄膜をエッチングすること
を特徴とするアレイ基板の製造方法。

20

(付記 2)

付記 1 記載のアレイ基板の製造方法において、
前記レジストパターンは、前記薄膜の有する凹凸が前記光学検査で認識されないように形成されること
を特徴とするアレイ基板の製造方法。

(付記 3)

付記 2 記載のアレイ基板の製造方法において、
前記レジストパターンは着色レジストパターンであること
を特徴とするアレイ基板の製造方法。

30

(付記 4)

付記 2 記載のアレイ基板の製造方法において、
前記レジストパターンは膜厚の厚い厚膜レジストパターンであること
を特徴とするアレイ基板の製造方法。

(付記 5)

付記 4 記載のアレイ基板の製造方法において、
前記厚膜レジストパターンの膜厚は、 $3.0\text{ }\mu\text{m}$ 以上 $4.0\text{ }\mu\text{m}$ 以下であること
を特徴とするアレイ基板の製造方法。

(付記 6)

付記 1 乃至 5 のいずれか 1 項に記載のアレイ基板の製造方法において、
前記薄膜をエッチングする前に、前記光学検査により検出された前記レジストパターンの欠陥を修復する工程をさらに有すること
を特徴とするアレイ基板の製造方法。

40

(付記 7)

付記 1 乃至 5 のいずれか 1 項に記載のアレイ基板の製造方法において、
前記薄膜をエッチングする前に、前記光学検査により欠陥が検出された前記レジストパターンを剥離し、前記薄膜上に再度レジスト層を形成する工程をさらに有すること
を特徴とするアレイ基板の製造方法。

(付記 8)

50

一対の基板を作製し、前記基板を互いに貼り合わせて前記基板間に液晶を封止する液晶表示装置の製造方法において、

前記基板の少なくとも一方は、付記 1 乃至 7 のいずれか 1 項に記載のアレイ基板の製造方法を用いて作製されること

を特徴とする液晶表示装置の製造方法。

【図面の簡単な説明】

【0033】

【図 1】本発明の一実施の形態によるアレイ基板の製造方法を示す図である。

【図 2】本発明の一実施の形態によるアレイ基板の製造方法を示す図である。

【図 3】本発明の一実施の形態によるアレイ基板の製造方法を示すフローチャートである 10

。【図 4】本発明の一実施の形態の実施例 1 によるアレイ基板の製造方法を用いて作製された TFT 基板の構成を示す断面図である。

【図 5】本発明の一実施の形態の実施例 1 によるアレイ基板の製造方法を示す図である。

【図 6】本発明の一実施の形態の実施例 1 によるアレイ基板の製造方法を示す図である。

【図 7】本発明の一実施の形態の実施例 1 によるアレイ基板の製造方法を示す図である。

【図 8】本発明の一実施の形態の実施例 1 によるアレイ基板の製造方法を示す図である。

【図 9】本発明の一実施の形態の実施例 1 によるアレイ基板の製造方法を示す図である。

【符号の説明】

【0034】

20

10 ガラス基板

12 ゲートバスライン（ゲート電極）

14 ドレインバスライン

17 反射電極

18 蓄積容量バスライン

19 蓄積容量電極

20 TFT

21 ドレイン電極

22 ソース電極

23 チャンネル保護膜

30

24、26 コンタクトホール

28 動作半導体層

30 絶縁膜

32 保護膜

34 有機絶縁膜

50 構造物

51 金属膜


52 着色レジストパターン

54 接続部


56、57 皺状凹凸部

40


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【図 5】




【図 6】




【図 7】



【図 8】



【図 9】



フロントページの続き

F ターム(参考) 5F033 GG04 HH08 HH18 HH32 JJ01 JJ08 JJ18 KK01 MM08 QQ03
QQ08 QQ09 QQ10 QQ37 QQ54 QQ74 RR06 RR21 RR27 VV06
VV10 VV15 XX34 XX37

专利名称(译)	阵列基板的制造方法以及使用其制造液晶显示装置的方法		
公开(公告)号	JP2006053405A	公开(公告)日	2006-02-23
申请号	JP2004235714	申请日	2004-08-13
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普公司		
[标]发明人	杉根光晃		
发明人	杉根 光晃		
IPC分类号	G02F1/1368 G02F1/13 H01L21/3213		
CPC分类号	G02F1/136259 G02F1/133553 H01L22/24 H01L27/14692		
FI分类号	G02F1/1368 G02F1/13.101 H01L21/88.C		
F-TERM分类号	2H088/FA11 2H088/FA18 2H088/HA02 2H088/HA08 2H088/HA21 2H088/MA20 2H092/GA19 2H092/GA28 2H092/JA24 2H092/JA46 2H092/JB08 2H092/MA13 2H092/MA47 2H092/MA55 2H092/NA29 2H092/PA12 5F033/GG04 5F033/HH08 5F033/HH18 5F033/HH32 5F033/JJ01 5F033/JJ08 5F033/JJ18 5F033/KK01 5F033/MM08 5F033/QQ03 5F033/QQ08 5F033/QQ09 5F033/QQ10 5F033/QQ37 5F033/QQ54 5F033/QQ74 5F033/RR06 5F033/RR21 5F033/RR27 5F033/VV06 5F033/VV10 5F033/VV15 5F033/XX34 5F033/XX37 2H192/AA24 2H192/BA42 2H192/BC31 2H192/BC72 2H192/BC82 2H192/CB05 2H192/CB71 2H192/CC04 2H192/DA12 2H192/DA42 2H192/HA32 2H192/HA62 2H192/HB02 2H192/HB34 2H192/HB63		
代理人(译)	盛冈正树		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种制造用于反射和半透半反液晶显示装置的阵列基板的方法，其通过该方法获得优异的显示质量，同时降低制造成本，以及制造使用该方法的液晶显示装置的方法。ŽSOLUTION：制造阵列基板的方法包括：在基板表面形成具有不规则突起和凹陷的底层；形成金属膜51，其具有类似于底层上的下层表面的突起和凹陷；在金属层51上形成着色抗蚀剂层；图案化着色抗蚀剂层并形成规则排列的着色抗蚀剂图案52；进行光学检查以光学检测着色抗蚀剂图案52的缺陷；修复用光学检查检测到的着色抗蚀剂图案52的缺陷；通过使用着色抗蚀剂图案52作为掩模蚀刻金属膜51。Ž

