

(51)Int.Cl ⁷	識別記号	F I	テ-マコ-ト [*] (参考)
G 0 9 G 3/36		G 0 9 G 3/36	2 H 0 9 3
G 0 2 F 1/133	550	G 0 2 F 1/133	5 C 0 0 6
G 0 9 G 3/20	621	G 0 9 G 3/20	621 A 5 C 0 8 0
	622		622 N
	623		623 M

審査請求 未請求 請求項の数 12 O L (全 17数) 最終頁に続く

(21)出願番号	特願2002 - 133539(P2002 - 133539)	(71)出願人	000001443 カシオ計算機株式会社 東京都渋谷区本町1丁目6番2号
(22)出願日	平成14年5月9日(2002.5.9)	(72)発明者	井川 雅視 東京都八王子市石川町2951番地の5 カシオ 計算機株式会社八王子研究所内
		(74)代理人	100096699 弁理士 鹿嶋 英實


最終頁に続く

(54)【発明の名称】 液晶表示装置及びその駆動制御方法

(57)【要約】

【課題】 ソースドライバが複数のドライバチップにより構成され、かつ、1水平走査期間に複数の表示期間を有する映像信号に基づいて、画像情報の表示を行う液晶表示装置において、映像信号のサンプリング動作中における表示信号電圧の出力動作に起因するノイズの発生を抑制して表示画質の改善を図ることができる液晶表示装置及びその駆動制御方法を提供する。

【解決手段】 液晶表示装置に適用されるソースドライバ20は、液晶表示パネル10の一辺側に沿って配置され、かつ、所定の表示領域に配設された信号ライン群ごとに接続された複数のドライバチップDC1、DC2、・・・を備え、該ドライバチップDC1、DC2、・・・の各々に対して、1水平走査期間内における立ち上がりタイミングが相互に異なるように設定された複数の出カインープル信号OE1、OE2、・・・OEjが個別に供給される。



【特許請求の範囲】

【請求項 1】 複数の信号線と複数の走査線をマトリクス状に配設し、該信号線及び該走査線の各交点近傍に、該信号線及び該走査線に接続された表示画素を配置した表示手段に、所望の画像情報を表示する液晶表示装置において、複数の表示期間を有する映像信号を供給する映像信号供給手段と、

前記映像信号の 1 水平走査期間内の所定の期間ごとに、前記複数の走査線のうち、所定の走査線を順次走査するとともに、前記表示期間ごとに前記走査線の走査を開始するタイミングを前記 1 水平走査期間内の所定の期間だけ異ならせる走査駆動手段と、
前記 1 水平走査期間に、前記映像信号を取り込んで保持し、前記走査タイミングに基づいて、前記走査駆動手段により順次走査される前記走査線ごとに接続された前記表示画素に、前記各信号線を介して、前記映像信号に基づく信号電圧を、前記 1 水平走査期間内の所定の期間ごとに印加する信号駆動手段と、を備え、
前記信号駆動手段は、前記複数の信号線のうちの所定本数の信号線群ごとに、前記信号電圧を個別に印加するように構成され、かつ、前記信号線群ごとの前記各信号電圧の印加タイミングが相互に異なるように設定されていることを特徴とする液晶表示装置。

【請求項 2】 前記信号駆動手段は、前記信号線群ごとに対応して、個別かつ独立して設けられた複数の駆動回路を有して構成され、該複数の駆動回路ごとに前記信号電圧の印加タイミングが個別に設定されることを特徴とする請求項 1 記載の液晶表示装置。

【請求項 3】 前記信号電圧の印加タイミングは、前記表示手段に対する前記複数の駆動回路の配列順序に基づいて、タイミングが相互に異なるように設定されることを特徴とする請求項 2 記載の液晶表示装置。

【請求項 4】 前記複数の駆動回路は、該各駆動回路に個別に入力される、相互に異なる所定のタイミングを有する制御信号に基づいて、前記信号電圧を前記信号線に印加することを特徴とする請求項 2 又は 3 記載の液晶表示装置。

【請求項 5】 前記複数の駆動回路は、該各駆動回路に共通に入力される単一の制御信号に基づき、各駆動回路内で生成される相互に異なる所定のタイミングで、前記信号電圧を前記信号線に印加することを特徴とする請求項 2 又は 3 記載の液晶表示装置。

【請求項 6】 前記複数の駆動回路は、前記単一の制御信号に基づいて、各々異なる遅延時間を有する他の制御信号を生成するタイミング生成手段を備え、前記他の制御信号に基づいて、相互に異なる所定のタイミングで、前記信号電圧を前記信号線に印加することを特徴とする請求項 5 記載の液晶表示装置。

【請求項 7】 前記複数の駆動回路は、該複数の駆動回

路の配列順序で、単一の制御信号を順次時系列的に転送する構成を備え、前記単一の制御信号が前記各駆動回路に順次入力、転送されることにより、相互に異なる所定のタイミングで、前記信号電圧を前記信号線に印加することを特徴とする請求項 2 又は 3 記載の液晶表示装置。

【請求項 8】 複数の信号線と複数の走査線をマトリクス状に配設し、該信号線及び該走査線の各交点近傍に、該信号線及び該走査線に接続された表示画素を配置した表示手段に、所望の画像情報を表示する液晶表示装置において、複数の表示期間を有する映像信号を供給する映像信号供給手段と、

前記映像信号の 1 水平走査期間内の所定の期間ごとに、前記複数の走査線のうち、所定の走査線を順次走査するとともに、前記表示期間ごとに前記走査線の走査を開始するタイミングを前記 1 水平走査期間内の所定の期間だけ異ならせる走査駆動手段と、

前記 1 水平走査期間に、前記映像信号を取り込んで保持し、前記走査タイミングに基づいて、前記走査駆動手段により順次走査される前記走査線ごとに接続された前記表示画素に、前記各信号線を介して、前記映像信号に基づく信号電圧を、前記 1 水平走査期間内の所定の期間ごとに独立して前記信号線の全てに印加する信号駆動手段と、を備え、

前記信号駆動手段は、前記信号電圧を印加するタイミングが、前記映像信号を構成する赤、緑、青の色信号のうち、赤色又は青色の映像信号を取り込むタイミングに同期するように設定されていることを特徴とする液晶表示装置。

【請求項 9】 前記信号駆動手段は、複数の表示期間を有する前記映像信号を個別に取り込み、保持する一対のサンプルホールド手段を複数組備え、

前記 1 水平走査期間に、前記複数組のサンプルホールド手段の各々に同一のタイミングで前記映像信号を取り込むとともに、前記 1 水平走査期間内の所定の期間ごとに、前記信号線に対して、前記複数組のサンプルホールド手段の各々から前記映像信号に基づく信号電圧を順次印加することを特徴とする請求項 1 乃至 8 のいずれかに記載の液晶表示装置。

【請求項 10】 前記映像信号は、所定のテレビジョン方式に対応するインターレース方式のビデオ信号であって、二つの前記表示期間を有し、前記信号電圧の印加タイミングが前記 1 水平走査期間の半分の期間に設定されていることを特徴とする請求項 1 乃至 10 のいずれかに記載の液晶表示装置。

【請求項 11】 複数の信号線と複数の走査線をマトリクス状に配設し、該信号線及び該走査線の各交点近傍に、該信号線及び該走査線に接続された表示画素を配置した表示手段を備え、複数の表示期間を有する映像信号が供給され、前記複数の走査線を順次走査しつつ、前記

信号線の各々に前記映像信号に基づく信号電圧を印加して、前記表示手段に所望の画像情報を表示する液晶表示装置の駆動制御方法において、

前記映像信号の 1 水平走査期間内の所定の期間ごとに、前記複数の走査線のうち、所定の走査線を順次走査するとともに、前記表示期間ごとに前記走査線の走査を開始するタイミングを前記 1 水平走査期間内の所定の期間だけ異ならせ、

前記 1 水平走査期間に、前記映像信号を取り込んで保持し、前記走査タイミングに基づいて、順次走査される前記走査線ごとに接続された前記表示画素に、前記各信号線を介して、信号極性を互いに反転させた、前記映像信号の水平走査期間の表示信号に基づく信号電圧を、前記 1 水平走査期間内の所定の期間ごとに印加する際に、前記複数の信号線のうちの所定本数の信号線群ごとに、前記信号電圧を個別に印加するとともに、前記信号線群ごとの前記各信号電圧の印加タイミングを相互に異なるように設定したことを特徴とする液晶表示装置の駆動制御方法。

【請求項 12】 複数の信号線と複数の走査線をマトリクス状に配設し、該信号線及び該走査線の各交点近傍に、該信号線及び該走査線に接続された表示画素を配置した表示手段を備え、複数の表示期間を有する映像信号が供給され、前記複数の走査線を順次走査しつつ、前記信号線の各々に前記映像信号に基づく信号電圧を印加して、前記表示手段に所望の画像情報を表示する液晶表示装置の駆動制御方法において、前記表示手段に所望の画像情報を表示する液晶表示装置の駆動制御方法において、前記映像信号の 1 水平走査期間内の所定の期間ごとに、前記複数の走査線のうち、所定の走査線を順次走査するとともに、前記表示期間ごとに前記走査線の走査を開始するタイミングを前記 1 水平走査期間内の所定の期間だけ異ならせ、前記 1 水平走査期間に、前記映像信号を取り込んで保持し、前記走査タイミングに基づいて、順次走査される前記走査線ごとに接続された前記表示画素に、前記各信号線を介して、前記映像信号に基づく信号電圧を、前記 1 水平走査期間内の所定の期間ごとに独立して前記信号線の全てに印加する際に、前記映像信号を構成する赤、緑、青の色信号のうち、赤色又は青色の映像信号を取り込むタイミングに同期して、前記信号電圧を印加するように設定したことを特徴とする液晶表示装置の駆動制御方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、液晶表示装置及びその駆動制御方法に関し、特に、比較的画面サイズの大きい液晶表示パネルにインターレース映像信号等の所定の映像信号を表示することができる液晶表示装置及びその駆動制御方法に関する。

【0002】

【従来の技術】近年、コンピュータやテレビジョン等の情報機器や映像機器のモニタやディスプレイとして、従来のブラウン管（CRT）を備えた表示装置に替えて、薄型、軽量で省スペース化が可能であり、加えて、低消費電力での表示駆動が可能である等の種々の特徴を備えた液晶表示装置（Liquid Crystal Display；LCD）が多用されるようになってきている。

【0003】ここで、従来技術における液晶表示装置は、概略、図 11 に示すように、相互に直交するように行方向及び列方向に配設された走査ライン（ゲートライン）Lg 及び信号ライン（データライン）Ld の各交点近傍に、スイッチング素子としての薄膜トランジスタ（Thin Film Transistor；以下、「画素トランジスタ」と記す）TFT を介して接続された複数の表示画素 111 を備えた液晶表示パネル 110 と、該液晶表示パネル 110 に隣接して配置され、信号ライン Ld に接続されたソースドライバ（信号ドライバ）120 と、液晶表示パネル 110 に隣接して配置され、走査ライン Lg に接続されたゲートドライバ（走査ドライバ）130 と、を有して構成されている。なお、ここでは、液晶表示装置の一例として、アクティブマトリックス型の液晶表示パネルを用いた液晶表示装置を示す。

【0004】液晶表示パネル 110 に設けられる各表示画素 111 は、概略、対向する透明基板間に、マトリクス状に配設された信号ライン Ld 及び走査ライン Lg の各交点近傍に配置された複数の画素電極、及び、各画素電極に対向して配置された共通電極（コモン電極）、画素電極と共通電極の間に充填された液晶からなる液晶容量（画素容量）と、該液晶容量に並列に構成され、他端側が所定電圧（例えば、コモン信号電圧）に接続された蓄積容量（補助容量）と、を備えて構成され、このような表示画素（画素電極）が、走査ライン Lg にゲート電極が接続された画素トランジスタ TFT を介して、信号ライン Ld に接続された構成を有している。

【0005】ソースドライバ 120 は、図示を省略したサンプルホールド回路を備え、水平制御信号に基づいて、映像信号を構成する赤、緑、青の各色の輝度信号を取り込んで保持（サンプリング動作／ホールド動作）し、該輝度信号に対応する表示信号 S1、S2、S3、・・・を、所定のタイミングで各信号ライン Ld に順次供給、出力する。また、ゲートドライバ 130 は、図示を省略したシフトレジスタを備え、垂直制御信号に基づいて、シフトレジスタにより所定の方向に順次走査信号 G1、G2、G3、・・・を生成して、各走査線 Lg に印加することにより、該走査線 Lg に接続された表示画素 111 を選択状態に制御する。

【0006】そして、このような構成を有する液晶表示装置において、ゲートドライバ 130 により各走査ライン Lg に走査信号 G1、G2、G3、・・・を順次印加

して選択状態とし、選択された各表示画素111に対して、ソースドライバ120により輝度信号に基づく表示信号S1、S2、S3、・・・を、各信号ラインLdを介して供給する動作を順次繰り返すことにより、各表示画素111に充填された液晶分子の配列状態を制御して、液晶表示パネル110に所定の画像情報を表示する。

【0007】ところで、上述したような構成を有する液晶表示装置において、NTSCやPAL等の現行のテレビジョン方式（放送規格）に対応するインターレース方式のビデオ信号（以下、「インターレース映像信号」と記す）に基づく画像情報（テレビ映像）を液晶表示パネル110に表示する場合に特有の駆動制御方法として、以下に示すような方式が知られている。

【0008】すなわち、インターレース映像信号に基づいて、液晶表示パネルの全走査ラインを順次走査して所定の画像情報を表示する構成において、フィールドメモリを用いることなく、各信号ラインLdに対応してソースドライバ120に複数組のサンプルホールド回路を備え、例えば、図12に示すように、水平制御信号に基づいて、1水平走査期間（1H）ごとに入力される複数の輝度信号（A、B又はC、D）を同時に取り込み保持し、ゲートドライバ130により1/2水平走査期間（1H/2）ごとに各走査ラインLgを選択することにより、該走査ラインLgに接続された表示画素111に対して、ソースドライバ120への出力制御信号（出力イネーブル信号）OEの入力タイミングに基づいて、1/2水平走査期間（1H/2）ごとに、上記取り込んだ輝度信号（A、B又はC、D）に対応する信号電圧（表示信号電圧）を信号ラインLdを介して供給して書き込み、所望の画像情報（テレビ映像）を表示させる方式がある。

【0009】ここで、図12に示したソースドライバ120（サンプルホールド回路）においては、出力イネーブル信号OEの出力の切り替わりタイミングごとにある程度の時間間隔を有する待ち時間が設けられ、上述したように、例えば、1/2水平走査期間（1H/2）ごと、すなわち、走査ラインを1行走査するごとに、出力イネーブル信号OEの非入力時（上記待ち時間）に各信号ラインをプリチャージする制御信号（クリア信号）CLRが入力されるように構成されている。これらの出力イネーブル信号OEやクリア信号CLRは、水平制御信号の一部として、図示を省略したLCDコントローラ等から出力される。なお、このような駆動制御方法を適用した液晶表示装置は、例えば、特開平7-168542号公報等にも詳しく記載されている。

【0010】一方、上述したような構成を有する液晶表示装置において、比較的大型の、多数の信号ラインを有する表示パネルを備えている場合、従来技術においては、例えば、図13に示すように、ソースドライバ12

0を複数のドライバチップ121a、121b、・・・121kにより構成し、各ドライバチップ121a、121b、・・・121kに対して、単一の出力イネーブル信号OEを供給することにより、上述したようなインターレース映像信号に基づく画像表示動作を行うように構成したものが知られている。

【0011】すなわち、ソースドライバは、具体的には、上述したサンプルホールド回路やシフトレジスタ、レベルシフタ（出力バッファ）等を備えて構成されるが、大型の表示パネルに対応するソースドライバを構成する場合、画素数の増加や画質の高精細化等に伴って、上記ソースドライバを構成するドライバチップの出力端子数も増加し、それによりチップサイズが増大することになる。しかし、チップサイズの大型化に伴って、1ウェハから製造可能なチップ数が減少し、また、端子数の増加等に伴って不良品の発生率が上昇すること等により、製造コストの上昇を招く。そこで、比較的大型の表示パネルを有する液晶表示装置においては、ソースドライバは、一般に、複数のドライバチップにより構成される。

【0012】したがって、複数のドライバチップにより構成されたソースドライバを備えた液晶表示装置において、上述したようなインターレース映像信号に基づく画像情報を表示パネルに表示させる場合には、図13に示すように、単一の出力イネーブル信号OEを各ドライバチップ121a、121b、・・・121kに同一のタイミングで共通に入力されるように設定することにより、ソースドライバ120を構成する全てのドライバチップ121a、121b、・・・121kを、あたかも単一のドライバチップのように動作させ、水平走査期間内に取り込んだ各輝度信号に対応した表示信号電圧を、1/2水平走査期間の周期で各信号ラインLdに出力する動作が実行される。

【0013】

【発明が解決しようとする課題】しかしながら、上述したような複数のドライバチップにより構成されたソースドライバを備えた液晶表示装置においては、以下に示すような問題を有している。すなわち、複数のドライバチップにより構成され、単一の出力イネーブル信号により動作するソースドライバを適用し、かつ、上述したインターレース映像信号のように、1水平走査期間に複数の表示期間を有する映像信号に基づいて、画像情報の表示を行う場合、図14に示すように、1水平走査期間（1H）ごとの輝度信号の取り込み（サンプリング）動作中に、出力イネーブル信号OEが所定の期間（1/2水平走査期間）ごとに入力されて、表示信号電圧の出力動作が実行される。

【0014】このとき、出力イネーブル信号OEが各ドライバチップに共通に入力されて全ドライバチップが一斉に動作し、表示信号電圧が各信号ラインに供給される

ことにより、一時的に過大な電流が流下して、例えば、図 14 に示すように、ソースドライバに供給される電源電圧が変動（過電流ノイズが発生）して、取り込む輝度信号の電圧値が変動する現象が生じる。そのため、信号ラインを介して各表示画素に供給される表示信号電圧に上記過電流ノイズによる電圧変動が現れ、液晶表示パネルに表示される画像情報に縦縞等の表示ノイズが発生し、表示画質の劣化を招くという問題を有していた。

【0015】そこで、本発明は、上述した課題に鑑み、少なくともソースドライバが複数のドライバチップにより構成され、かつ、1 水平走査期間に複数の表示期間を有する映像信号に基づいて、画像情報の表示を行う液晶表示装置において、輝度信号のサンプリング動作中の、表示信号電圧の出力動作に起因するノイズの発生を抑制して表示画質の改善を図ることができる液晶表示装置及びその駆動制御方法を提供することを目的とする。

【0016】

【課題を解決するための手段】請求項 1 記載の液晶表示装置は、複数の信号線と複数の走査線をマトリクス状に配設し、該信号線及び該走査線の各交点近傍に、該信号線及び該走査線に接続された表示画素を配置した表示手段に、所望の画像情報を表示する液晶表示装置において、複数の表示期間を有する映像信号を供給する映像信号供給手段と、前記映像信号の 1 水平走査期間内の所定の期間ごとに、前記複数の走査線のうち、所定の走査線を順次走査するとともに、前記表示期間ごとに前記走査線の走査を開始するタイミングを前記 1 水平走査期間内の所定の期間だけ異ならせる走査駆動手段と、前記 1 水平走査期間に、前記映像信号を取り込んで保持し、前記走査タイミングに基づいて、前記走査駆動手段により順次走査される前記走査線ごとに接続された前記表示画素に、前記各信号線を介して、前記映像信号に基づく信号電圧を、前記 1 水平走査期間内の所定の期間ごとに印加する信号駆動手段と、を備え、前記信号駆動手段は、前記複数の信号線のうちの所定本数の信号線群ごとに、前記信号電圧を個別に印加するように構成され、かつ、前記信号線群ごとの前記各信号電圧の印加タイミングが相互に異なるように設定されていることを特徴としている。

【0017】請求項 2 記載の液晶表示装置は、請求項 1 記載の液晶表示装置において、前記信号駆動手段は、前記所定本数の信号に対応して、個別かつ独立して設けられた複数の駆動回路を有して構成され、該複数の駆動回路ごとに前記信号電圧の印加タイミングが個別に設定されることを特徴としている。請求項 3 記載の液晶表示装置は、請求項 2 記載の液晶表示装置において、前記信号電圧の印加タイミングは、前記表示手段に対する前記複数の駆動回路の配列順序に基づいて、タイミングが相互に異なるように設定されることを特徴としている。

【0018】請求項 4 記載の液晶表示装置は、請求項 2

又は 3 記載の液晶表示装置において、前記複数の駆動回路は、該各駆動回路に個別に入力される、相互に異なる所定のタイミングを有する制御信号に基づいて、前記信号電圧を前記信号線に印加することを特徴としている。請求項 5 記載の液晶表示装置は、請求項 2 又は 3 記載の液晶表示装置において、前記複数の駆動回路は、該各駆動回路に共通に入力される単一の制御信号に基づき、各駆動回路内で生成される相互に異なる所定のタイミングで、前記信号電圧を前記信号線に印加することを特徴としている。

【0019】請求項 6 記載の液晶表示装置は、請求項 5 記載の液晶表示装置において、前記複数の駆動回路は、前記単一の制御信号に基づいて、各々異なる遅延時間を有する他の制御信号を生成するタイミング生成手段を備え、前記他の制御信号に基づいて、相互に異なる所定のタイミングで、前記信号電圧を前記信号線に印加することを特徴としている。請求項 7 記載の液晶表示装置は、請求項 2 又は 3 記載の液晶表示装置において、前記複数の駆動回路は、該複数の駆動回路の配列順序で、単一の制御信号を順次時系列的に転送する構成を備え、前記単一の制御信号が前記複数の駆動回路に順次入力、転送されることにより、相互に異なる所定のタイミングで、前記信号電圧を前記信号線に印加することを特徴としている。

【0020】請求項 8 記載の液晶表示装置は、複数の信号線と複数の走査線をマトリクス状に配設し、該信号線及び該走査線の各交点近傍に、該信号線及び該走査線に接続された表示画素を配置した表示手段に、所望の画像情報を表示する液晶表示装置において、複数の表示期間を有する映像信号を供給する映像信号供給手段と、前記映像信号の 1 水平走査期間内の所定の期間ごとに、前記複数の走査線のうち、所定の走査線を順次走査するとともに、前記表示期間ごとに前記走査線の走査を開始するタイミングを前記 1 水平走査期間内の所定の期間だけ異ならせる走査駆動手段と、前記 1 水平走査期間に、前記映像信号を取り込んで保持し、前記走査タイミングに基づいて、前記走査駆動手段により順次走査される前記走査線ごとに接続された前記表示画素に、前記各信号線を介して、前記映像信号に基づく信号電圧を、前記 1 水平走査期間内の所定の期間ごとに独立して前記信号線の全てに印加する信号駆動手段と、を備え、前記信号駆動手段は、前記信号電圧を印加するタイミングが、前記映像信号を構成する赤、緑、青の色信号のうち、赤色又は青色の映像信号を取り込むタイミングに同期するように設定されていることを特徴としている。

【0021】請求項 9 記載の液晶表示装置は、請求項 1 乃至 8 のいずれかに記載の液晶表示装置において、前記信号駆動手段は、複数の表示期間を有する前記映像信号を個別に取り込み、保持する一対のサンプルホールド手段を複数組備え、前記 1 水平走査期間に、前記複数組の

サンプルホールド手段の各々に同一のタイミングで前記映像信号を取り込むとともに、前記 1 水平走査期間内の所定の期間ごとに、前記信号線に対して、前記複数組のサンプルホールド手段の各々から前記映像信号に基づく信号電圧を順次印加することを特徴としている。請求項 10 記載の液晶表示装置は、請求項 1 乃至 9 のいずれかに記載の液晶表示装置において、記映像信号は、所定のテレビジョン方式に対応するインターレース方式のビデオ信号であって、二つの前記表示期間を有し、前記信号電圧の印加タイミングが前記 1 水平走査期間の半分の期

【0022】請求項 11 記載の液晶表示装置の駆動制御方法は、複数の信号線と複数の走査線をマトリクス状に配設し、該信号線及び該走査線の各交点近傍に、該信号線及び該走査線に接続された表示画素を配置した表示手段を備え、複数の表示期間を有する映像信号が供給され、前記複数の走査線を順次走査しつつ、前記信号線の各々に前記映像信号に基づく信号電圧を印加して、前記表示手段に所望の画像情報を表示する液晶表示装置の駆動制御方法において、前記映像信号の 1 水平走査期間内の所定の期間ごとに、前記複数の走査線のうち、所定の走査線を順次走査するとともに、前記表示期間ごとに前記走査線の走査を開始するタイミングを前記 1 水平走査期間内の所定の期間だけ異ならせ、前記 1 水平走査期間に、前記映像信号を取り込んで保持し、前記走査タイミングに基づいて、順次走査される前記走査線ごとに接続された前記表示画素に、前記各信号線を介して、前記映像信号に基づく信号電圧を、前記 1 水平走査期間内の所定の期間ごとに印加する際に、前記複数の信号線のうちの所定本数の信号線群ごとに、前記信号電圧を個別に印加するとともに、前記信号線群ごとの前記各信号電圧の印加タイミングを相互に異なるように設定したことを特徴としている。

【0023】請求項 12 記載の液晶表示装置の駆動制御方法は、複数の信号線と複数の走査線をマトリクス状に配設し、該信号線及び該走査線の各交点近傍に、該信号線及び該走査線に接続された表示画素を配置した表示手段を備え、複数（ n ； n は自然数）の表示期間を有する映像信号が供給され、前記複数の走査線を順次走査しつつ、前記信号線の各々に前記映像信号に基づく信号電圧を印加して、前記表示手段に所望の画像情報を表示する液晶表示装置の駆動制御方法において、前記表示手段に所望の画像情報を表示する液晶表示装置の駆動制御方法において、前記映像信号の 1 水平走査期間内の所定の期間ごとに、前記複数の走査線のうち、所定の走査線を順次走査するとともに、前記表示期間ごとに前記走査線の走査を開始するタイミングを前記 1 水平走査期間内の所定の期間だけ異ならせ、前記 1 水平走査期間に、前記映像信号を取り込んで保持し、前記走査タイミングに基づいて、順次走査される前記走査線ごとに接続された前記

表示画素に、前記各信号線を介して、前記映像信号に基づく信号電圧を、前記 1 水平走査期間内の所定の期間ごとに独立して前記信号線の全てに印加する際に、前記映像信号を構成する赤、緑、青の色信号のうち、赤色又は青色の映像信号を取り込むタイミングに同期して、前記信号電圧を印加するように設定したことを特徴としている。

【0024】すなわち、本出願に係る第 1 の発明は、複数のドライバチップにより構成され、出力イネーブル信号により表示信号電圧を各信号線に印加する動作を実行するソースドライバを備え、かつ、インターレース映像信号のように、1 水平走査期間に複数の表示期間を有する映像信号に基づいて、画像情報の表示を行う液晶表示装置及びその駆動制御方法において、少なくとも、ソースドライバへの映像信号の取り込み動作に並行して各信号線に対して所定の表示信号電圧を印加する動作を実行する際に、各ドライバチップにおける該表示信号電圧の印加タイミングが相互に異なるように設定されている。

【0025】ここで、上記複数のドライバチップの駆動状態を制御する構成又は方法としては、例えば、複数のドライバチップに対応して個別に異なるタイミングで制御信号を入力することにより、表示信号電圧の印加タイミングを制御するものであってもよいし、各ドライバチップ内に遅延回路等を設けて、単一の制御信号を共通に入力することにより、表示信号電圧の印加タイミングを制御するものであってもよいし、単一の制御信号を各ドライバチップを経由して順次時系列的に入力、転送することにより、表示信号電圧の印加タイミングを制御するものであってもよい。

【0026】これにより、映像信号の取り込み動作中に各ドライバチップが一斉に動作して各信号ラインに表示信号電圧を出力することがなくなり、複数回のタイミングに分散されるので、表示信号電圧の出力動作時に生じる電源電圧の変動を抑制して、表示画面における縦縞状のノイズの発生等、画質の劣化を抑制することができ

る。

【0027】また、本出願に係る第 2 の発明は、複数のドライバチップにより構成され、単一の出力イネーブル信号により表示信号電圧を各信号線に印加する動作を実行するソースドライバを備え、かつ、インターレース映像信号のように、1 水平走査期間に複数の表示期間を有する映像信号に基づいて、画像情報の表示を行う液晶表示装置及びその駆動制御方法において、少なくとも、ソースドライバへの映像信号の取り込み動作に並行して各信号線に対して所定の表示信号電圧を印加する動作を実行する際に、各ドライバチップにおける該表示信号電圧の印加が、映像信号を構成する赤、緑、青の色信号のうち、赤色又は青色の映像信号を取り込むタイミングに同期するように設定されている。

【0028】これにより、従来技術と同等の構成を適用

し、輝度信号の取り込み動作中に各ドライバチップが一斉に動作して各信号ラインに表示信号電圧を出力した場合であっても、比較的表示濃度の濃い色信号のサンプリング時に表示信号電圧の出力動作が行われるので、人間の視覚によりノイズの発生を認識されにくくして、実質的に表示画面の画質の劣化を抑制することができる。

【0029】

【発明の実施の形態】以下、本発明に係る液晶表示装置及びその駆動制御方法について、実施の形態を示して説明する。まず、本発明に係る液晶表示装置に適用される全体構成について、図面を参照しながら説明する。ここでは、液晶表示装置としてアクティブマトリクス型液晶表示パネルを用い、1水平走査期間の半分の表示期間を有するように設定された映像信号に基づいて、画像情報を表示する場合について説明する。

【0030】図1は、本発明に係る液晶表示装置の一実施形態の全体構成を示す概略ブロック図である。図2は、本実施形態に係る液晶表示装置に適用される液晶表示パネル及びソースドライバ、ゲートドライバを示す概略構成図である。また、図3は、本実施形態に係るソースドライバを構成するドライバチップの要部構成を示すブロック図であり、図4は、本実施形態に係るソースドライバに適用されるサンプルホールド機能部を示す概略構成図である。ここで、必要に応じて、従来技術に示した液晶表示パネルの構成(図11)及びその駆動方法(図12)を参照しながら説明する。また、以下に示す実施形態においては、比較的大型の表示パネルを適用した場合について説明する。

【0031】図1、図2に示すように、本発明が適用される液晶表示装置は、大別して、表示画素11が2次元配列された液晶表示パネル(表示手段)10と、映像信号(例えば、NTSC方式に対応したインターレース映像信号)に基づく信号電圧(表示信号電圧)を出力するソースドライバ(信号駆動手段)20と、走査ラインを順次走査して、該走査ラインに接続された表示画素11に上記表示信号電圧を印加するゲートドライバ(走査駆動手段)30と、ソースドライバ20及びゲートドライバ30における動作タイミングを制御するための制御信号(水平制御信号、垂直制御信号等)を生成、出力するLCDコントローラ40と、映像信号を所定のアナログRGB信号(輝度信号)に変換するとともに、複合同期信号(水平同期信号H、垂直同期信号V及びシステムクロックSYNC)を抽出するクロマインターフェース回路(映像信号供給手段)50と、を有して構成されている。

【0032】(液晶表示パネル)液晶表示パネル10は、図11に示したものと同様に、概略、対向する透明基板間に、列方向に延伸して配設され、ソースドライバ20に接続された信号ラインLdと、行方向に延伸して配設され、ゲートドライバ30に接続された走査ライン

Lgと、マトリクス状に配設された信号ラインLd及び走査ラインLgの各交点近傍に配置された複数の表示画素11と、表示画素11(詳しくは、表示画素11を構成する画素電極)にソースが接続され、走査ラインLgにゲートが接続され、信号ラインLdにドレインが接続された画素トランジスタFTと、を有して構成されている。

【0033】なお、図2においては、列方向に配置された表示画素11が直線的(又は、ストライプ状)に配列された液晶表示パネル10を示したが、本発明に係る液晶表示装置は、このような配列構造を有する液晶表示パネルに限定されるものではなく、例えば、赤(R)、緑(G)、青(B)の各色信号に対応した表示画素相互をデルタ状に配置した配列構造を有する液晶表示パネルに対しても良好に適用することができる。

【0034】(ソースドライバ)ソースドライバ20は、LCDコントローラ40に内蔵されたタイミングジェネレータ40aから供給される水平制御信号(出力イネーブル信号OE、クリア信号CLR、サンプリングスタート信号SRT、シフトクロックCK等)に基づいて、クロマインターフェース回路50から供給されるアナログRGB信号(輝度信号)を所定のタイミングで取り込んで保持(サンプリング/ホールド)し、所定のタイミングで該輝度信号に対応する信号電圧に変換して、表示信号S1、S2、S3、・・・として各信号ラインLdに出力、供給する。

【0035】ここで、ソースドライバ20は、図2に示すように、比較的大型の液晶表示パネル10に対応するため、液晶表示パネル10の一辺側に沿って配列された複数のドライバチップ(駆動回路)DC1、DC2、・・・DCj(jは2以上の自然数)により構成され、各ドライバチップDC1、DC2、・・・DCjに対して、水平制御信号が後述する各実施例に示すような所定の形態で入力されることにより、各ドライバチップDC1、DC2、・・・DCjに接続された信号ライン群により規定された液晶表示パネル10の各表示領域への、輝度信号に基づく表示信号S1、S2、S3、・・・の書き込みが制御されるように構成されている。

【0036】各ドライバチップDC1、DC2、・・・DCjは、概略、図3に示すように、シフトクロックCKに基づいて、サンプリングスタート信号SRTを所定方向に順次シフトするシフトレジスタ21と、該シフトレジスタ21から出力されるシフト出力(サンプリングパルス)に基づいて、クロマインターフェース回路50を介して供給されるRGB各色の輝度信号を1行単位で取り込んで保持し、所定のタイミングで該輝度信号に対応する表示信号電圧Vsigを、各信号ラインLdに出力するサンプルホールド回路22及び出力アンプ回路23と、を備えている。出力アンプ回路23は、出力イネーブル信号OEに基づいて、各信号ラインLdへの表示信

号電圧 V_{sig} の出力状態を制御するスイッチ群 23b と、クリア信号 CLR に基づいて、各信号ライン L_d へのプリチャージ電圧（電源電圧） V_{DDC} の印加状態を制御するスイッチ群 23c と、を備えている。

【0037】ここで、上述したサンプリングスタート信号 SRT 、シフトクロック信号 CK 、アウトプットイネーブル信号 OE 、クリア信号 CLR は、 RGB デコーダから供給される水平同期信号 H に基づいて、 LCD コントローラ 40（タイミングジェネレータ 40a）により生成され、水平制御信号としてソースドライバ 20 の各ドライバチップ $DC1$ 、 $DC2$ 、 $\dots$ DCj に供給される。

【0038】本実施形態に係るドライバチップに適用されるサンプルホールド回路 22 及び出力アンプ回路 23 は、1 水平走査期間ごとに、クロマインターフェース回路 50 を介して供給される輝度信号（例えば、 RGB アナログ信号の反転信号及び非反転信号）を、略同一のタイミングで取り込むとともに、保持された各輝度信号を異なるタイミングで選択的に順次出力する機能を有する一対（2 系統）のサンプルホールド機能部を備え、該一対のサンプルホールド機能部を基本構成として、複数組（例えば、2 組）並列に配置した構成を有している。

【0039】基本構成となる一対のサンプルホールド機能部（サンプルホールド手段）は、具体的には、例えば、図 4 に示すように、スイッチ $SWa1$ 、出力アンプ $AMP1$ 、スイッチ $SWb1$ が直列に接続され、スイッチ $SWa1$ と出力アンプ $AMP1$ の接続点に、他端側が低電位電圧（たとえば、接地電位） V_{ss} に接続された S/H コンデンサ $C1$ が接続されたサンプルホールド機能部 $SH\alpha$ と、スイッチ $SWa2$ 、出力アンプ $AMP2$ 、スイッチ $SWb2$ が直列に接続され、スイッチ $SWa2$ と出力アンプ $AMP2$ の接続点に、他端側が低電位電圧 V_{ss} に接続された S/H コンデンサ $C2$ が接続されたサンプルホールド機能部 $SH\beta$ と、各サンプルホールド機能部 $SH\alpha$ 、 $SH\beta$ の共通の出力接点に、他端側が高電位電圧（プリチャージ電圧；例えば、電源電圧 V_{DDC} ）に接続されたスイッチ SWc と、を有して構成されている。

【0040】ここで、各サンプルホールド機能部 $SH\alpha$ 、 $SH\beta$ の入力側に設けられたスイッチ $SWa1$ 及び $SWa2$ は、 LCD コントローラ 40 から出力されるサンプリングスタート信号 SRT 及びシフトクロック CK に基づいて生成されるサンプリング制御信号 SPC に基づき、制御回路 $SCNT$ を介して生成される制御信号によって、交互にオン/オフ状態が制御され、各サンプルホールド機能部 $SH\alpha$ 、 $SH\beta$ の出力側に設けられたスイッチ $SWb1$ 及び $SWb2$ は、 LCD コントローラ 40 から出力される出力イネーブル信号 OE に基づき、制御回路 $SCNT$ を介して生成される制御信号によって、交互にオン/オフ状態が制御される。出力接点に接続されるプリチャージ用のスイッチ SWc は、 LCD コントローラ

40 から出力されるクリア信号 CLR に基づいて、オン/オフ状態が制御される。なお、図 4 において、 V_{bt} は、クロマインターフェース回路 50 を介して、いずれかのサンプルホールド機能部 $SH\alpha$ 、 $SH\beta$ に取り込み保持される輝度信号であり、 V_{sig} は、いずれかのサンプルホールド機能部 $SH\alpha$ 、 $SH\beta$ から選択的に信号ライン L_d に印加される、上記輝度信号に対応した表示信号電圧である。

【0041】そして、このような構成を有する一対のサンプルホールド機能部を、単一の信号ラインごとに複数組並列に接続し、所定の 1 水平走査期間に、サンプリング制御信号 SPC に基づいて、各組の一方のサンプルホールド機能部における入力側のスイッチ（上記スイッチ $SWa1$ 又は $SWa2$ ）をオン状態に制御することにより、図 12 に示した場合と同様に、クロマインターフェース回路を介して並列的に供給される異なる輝度信号 V_{bt} （図 12 における A 及び B、又は、C 及び D）を略同一のタイミングで取り込み、各 S/H コンデンサ（上記 S/H コンデンサ $C1$ 又は $C2$ ）に該輝度信号 V_{bt} に対応する信号電圧を保持する。

【0042】一方、この 1 水平走査期間において、上記動作に並行して、出力イネーブル信号 OE に基づいて、各組の他方のサンプルホールド機能部における出力側のスイッチ（上記スイッチ $SWb1$ 又は $SWb2$ ）を所定のタイミングで（例えば、1/2 水平走査期間ごとに）選択的にオン状態に制御することにより、図 12 に示した場合と同様に、先の 1 水平走査期間において各 S/H コンデンサ（上記 S/H コンデンサ $C1$ 又は $C2$ ）に取り込み保持した輝度信号 V_{bt} に対応する信号電圧を、出力アンプ（上記 $AMP1$ 又は $AMP2$ ）を介して表示信号電圧 V_{sig} （図 12 における C 及び D、又は、A 及び B に対応する信号電圧）として、順次信号ラインに出力する。

【0043】ここで、各組のサンプルホールド機能部から表示信号電圧 V_{sig} を出力する際には、図 12 に示したように、信号ラインへの各表示信号電圧 V_{sig} の出力タイミングを制御する出力イネーブル信号 OE 間に、所定の待ち時間が設定され、この待ち時間中にクリア信号 CLR が入力されることにより、信号ラインに一定電圧（例えば、電源電圧 V_{DDC} ）が印加されて、信号ラインの初期化動作（又は、プリチャージ動作）が行われる。

【0044】（ゲートドライバ）ゲートドライバ 30 は、 LCD コントローラ 40 に内蔵されるタイミングジェネレータ 40a から供給される垂直制御信号（ゲートスタート信号 G_{SRT} 、ゲートクロック信号 G_{CLK} 等）に基づいて、各走査ライン L_g に走査信号 $G1$ 、 $G2$ 、 $G3$ 、 $\dots$ を順次印加することにより選択状態とし、上記信号ライン L_d との交点近傍に配置された画素トランジスタ TFT をオン状態として、上記ソースドラ

イバ 20 により信号ライン L d を介して供給された表示信号 S 1、S 2、S 3、・・・(信号電圧 Vsig) を表示画素 11 に書き込む。

【0045】ゲートドライバ 30 は、具体的には、図 2 に示すように、シフトレジスタとバッファからなるシフトブロック S B 1、S B 2、S B 3、・・・を、走査ライン L g の数に対応して複数段備え、タイミングジェネレータ 40 a から供給される垂直制御信号に基づいて、シフトレジスタにより液晶表示パネル 10 の上方から下方に順次シフトして出力されたシフト出力が、バッファ 10 を介して走査信号(ゲート信号) G 1、G 2、G 3、・・・として液晶表示パネル 10 の各走査ライン L g に印加される。

【0046】(LCD コントローラ) LCD コントローラ 40 は、主に、後述するクロマインターフェース回路 50 (RGB デコーダ 51 及び反転アンプ 52) から供給される水平同期信号 H 及び垂直同期信号 V に基づいて、LCD コントローラ 40 の内部に向けられたタイミングジェネレータ 40 a により、垂直制御信号(ゲートスタート信号 G S R T、ゲートクロック信号 G P C K 等)を生成して、ゲートドライバ 30 に供給するとともに、水平制御信号(出力イネーブル信号 O E、クリア信号 C L R、サンプリングスタート信号 S R T、シフトクロック C K 等)を生成して、ソースドライバ 20 に供給することにより、ソースドライバ 20 及びゲートドライバ 30 の駆動状態を制御して、液晶表示パネル 10 に映像信号に基づく所望の画像情報を表示する制御を行う。

【0047】(クロマインターフェース回路)クロマインターフェース回路 50 は、大別して、RGB デコーダ 51 と反転アンプ 52 とを備えて構成され、RGB デコーダ 51 により、入力された映像信号(N T S C 方式に対応したインターレース映像信号)から上記水平同期信号 H、垂直同期信号 V 及びシステムクロック C S Y N C を分離して、上記 LCD コントローラ 40 等に供給するとともに、映像信号から R、G、B の各色信号(デジタル RGB 信号)を分離し、反転アンプ 52 により反転処理してアナログ RGB 信号を生成し、ソースドライバ 20 に輝度信号として供給する。

【0048】このような構成を有する液晶表示装置における駆動制御方法(表示駆動動作)は、例えば、現行のテレビ放送に適用されるインターレース映像信号に基づく画像情報の表示を行う場合にあっては、まず、上述したソースドライバにおいて説明したように、各信号ラインごとに 2 組設けられた一対のサンプルホールド機能部の各一方側に、1 水平走査期間ごとに、異なる輝度信号を同時に取り込み保持するとともに、この動作に並行して、2 組の一対のサンプルホールド機能部の各他方側に、他の 1 水平走査期間にすでに取り込み保持した 2 つの輝度信号に対応する各表示信号電圧を、1 水平走査期間の半分の期間(1 H / 2)ごとに、順次選択的に信号

ラインに出力することにより、ゲートドライバにより選択された走査ラインに接続された表示画素に表示信号が書き込まれる。このような一連の表示信号の書き込み動作を、走査ラインを順次走査して繰り返し実行することにより、インターレース映像信号に基づく画像情報が液晶表示パネルに表示される。

【0049】次に、上述したような構成を有する液晶表示装置において、ソースドライバを構成する各ドライチップにおける駆動状態を各種制御する場合の具体的な構成及び駆動制御方法について、実施例を示して説明する。

<第 1 の実施例> 図 5 は、上述した液晶表示装置に適用されるソースドライバの第 1 の実施例を示す概略構成図及びタイミングチャートである。

【0050】本実施例に係る液晶表示装置に適用されるソースドライバ 20 は、図 5 (a) に示すように、例えば、液晶表示パネル 10 の一辺側に沿って配置され、かつ、所定の表示領域に配設された信号ライン群ごとに接続された複数(本実施例では、j 個)のドライバチップ D C 1、D C 2、・・・D C j を備え、該ドライバチップ D C 1、D C 2、・・・D C j の各々に対して、図 5 (b) に示すように、少なくとも、1 水平走査期間内において、初回の立ち上がりタイミングを除く、複数回目(本実施例では、2 回目)の立ち上がりタイミング(より詳しくは、1 水平走査期間内における輝度信号の取り込み動作期間中の立ち上がりタイミング)が相互に所定の遅延時間を有するように設定された複数の出力イネーブル信号 O E 1、O E 2、・・・O E j が個別に供給されるように構成されている。ここで、複数の出力イネーブル信号 O E 1、O E 2、・・・O E j は、例えば、LCD コントローラ 40 内のタイミングジェネレータ 40 a により、単一の出力イネーブル信号 O E に基づいて生成される。

【0051】このような構成を有する液晶表示装置においては、図 5 (b) に示すように、少なくとも、各ドライバチップに設けられた複数組のサンプルホールド機能部のうち、サンプリング制御信号に基づいて実行される一方側のサンプルホールド機能部における輝度信号(映像信号)の取り込み動作中に、出力イネーブル信号に基づいて並行して実行される他方側のサンプルホールド機能部における表示信号の信号ラインへの出力動作が、各ドライバチップ D C 1、D C 2、・・・D C j に個別に入力される出力イネーブル信号 O E 1、O E 2、・・・O E j の立ち上がりタイミングに応じて異なるように設定される。

【0052】ここで、各表示画素への表示信号の書き込み動作は、ゲートドライバ 30 から各走査ラインに走査信号が出力され、選択状態に設定されている期間中に行えばよい。そのため、ソースドライバによる各信号ラインへの表示信号の出力タイミングは、全信号ラインで必ずしも

同時でなくともよく、上記選択期間中であれば、任意にずらして設定した場合であっても、画像情報の表示に影響を及ぼすことはない。

【0053】したがって、輝度信号の取り込み動作中に、各ドライバチップDC1、DC2、・・・DCjが一斉に動作することがなくなるので、表示信号の信号ラインへの出力動作時に生じる電源電圧の変動を、従来技術に示した構成に比較して、概ね1/j倍（すなわち、ドライバチップの個数で分割された変動量）に低減して、液晶表示パネル10に表示される画像情報における縦縞等の表示ノイズの発生を抑制することができ、表示画質の劣化を抑制することができる。

【0054】＜第2の実施例＞次に、本発明に係る液晶表示装置における第2の実施例について、図面を参照して説明する。図6は、上述した液晶表示装置に適用されるソースドライバの第2の実施例を示す概略構成図及びタイミングチャートである。図7は、本実施例に係るソースドライバにおける他の駆動制御方法を示すタイミングチャートである。

【0055】本実施例に係る液晶表示装置に適用されるソースドライバ20は、図6(a)に示すように、例えば、液晶表示パネル10の一辺側に沿って配置され、かつ、所定の表示領域に配設された信号ライン群ごとに接続された複数（本実施例では、j個）のドライバチップDC1、DC2、・・・DCjを備え、該ドライバチップDC1、DC2、・・・DCjの各々に対して、単一の出力イネーブル信号OEが共通に供給されるように構成されている。また、各ドライバチップDC1、DC2、・・・DCjは、各々、内部に図示を省略した信号遅延回路（タイミング生成手段）を備え、かつ、それらの信号遅延回路により設定される遅延時間が相互に異なるように設定されている。

【0056】ここで、各ドライバチップDC1、DC2、・・・DCjに共通に供給される単一の出力イネーブル信号OEに基づいて、各ドライバチップDC1、DC2、・・・DCj内部で生成される出力イネーブル信号（以下、便宜的に、「DC1内部信号」、「DC2内部信号」、・・・「DCj内部信号」と記す）は、図6(b)に示すように、少なくとも、1水平走査期間内において、初回の立ち上がりタイミングを除く、複数回（本実施例では、2回目）の立ち上がりタイミングが相互に所定の遅延時間を有するように設定される。

【0057】このような構成を有する液晶表示装置においては、図6(b)に示すように、少なくとも、各ドライバチップにおける輝度信号の取り込み動作中に並行して実行される表示信号の信号ラインへの出力動作が、各ドライバチップDC1、DC2、・・・DCjにおいて生成される内部信号（DC1内部信号、DC2内部信号、・・・DCj内部信号）の立ち上がりタイミングに応じて異なるように設定されることにより、輝度信号の

取り込み動作中に、各ドライバチップDC1、DC2、・・・DCjが一斉に動作することがなくなるので、上述した第1の実施例の場合と同様に、表示信号の信号ラインへの出力動作時に生じる電源電圧の変動を低減して、表示ノイズの発生を抑制し、表示画質の劣化を抑制することができる。

【0058】また、本実施例においては、ソースドライバ20を構成する複数のドライバチップDC1、DC2、・・・DCjに対して、単一の出力イネーブル信号OEを供給する構成を有しているので、ソースドライバ20に水平制御信号を出力する周辺回路（LCDコントローラ40）との接続配線や接続端子の数等を、従来技術に示した構成に対して設計変更等する必要がないという利点も有している。

【0059】なお、本実施例においては、ソースドライバ20を構成する各ドライバチップDC1、DC2、・・・DCjに対して、単一の出力イネーブル信号OEを共通に供給し、輝度信号の取り込み動作中に並行して実行される出力動作時においてのみ、各ドライバチップDC1、DC2、・・・DCj内部で所定の遅延時間を有する内部信号を生成し、該内部信号の立ち上がりタイミングに応じて出力動作を開始する場合について説明したが、本実施例はこれに限定されるものではなく、例えば、図7に示すように、初回の出力動作（内部信号の立ち上がりタイミング及び立ち下がりタイミング）を含む各ドライバチップDC1、DC2、・・・DCjにおける全ての出力動作（内部信号の立ち上がりタイミング及び立ち下がりタイミング）を、上記内部信号に基づく遅延時間を有して実行するようにしてもよい。このような構成及び駆動制御方法によれば、各ドライバチップDC1、DC2、・・・DCj内部での信号処理（初回の出力動作とそれ以外の出力動作における出力イネーブル信号と内部信号との切り換え制御等）を簡素化して、各ドライバチップDC1、DC2、・・・DCjの内部構成をより簡略化することができる。

【0060】＜第3の実施例＞次に、本発明に係る液晶表示装置における第2の実施例について、図面を参照して説明する。図8は、上述した液晶表示装置に適用されるソースドライバの第3の実施例を示す概略構成図及びタイミングチャートである。図9は、本実施例に係るソースドライバにおける他の駆動制御方法を示すタイミングチャートである。

【0061】本実施例に係る液晶表示装置に適用されるソースドライバ20は、図8(a)に示すように、例えば、液晶表示パネル10の一辺側に沿って配置され、かつ、所定の表示領域に配設された信号ライン群ごとに接続された複数（本実施例では、j個）のドライバチップDC1、DC2、・・・DCjを備え、該ドライバチップDC1、DC2、・・・DCjの各々に対して、単一の出力イネーブル信号OEが順次転送されるように直列

的に接続（いわゆる、カスケード接続）された構成を有している。

【0062】ここで、各ドライバチップDC1、DC2、・・・DCjは、各々、順次転送されて入力される出力イネーブル信号（以下、便宜的に、「DC1制御信号」、「DC2制御信号」、・・・「DCj制御信号」と記す）に対して、立ち上がりタイミングを所定の遅延時間（例えば、出力イネーブル信号の伝達に起因して必然的に発生する信号伝達遅延時間）だけ遅らせて、次段のドライバチップDC1、DC2、・・・DCjに出力イネーブル信号を制御信号として出力、転送するように構成されている。

【0063】また、各ドライバチップDC1、DC2、・・・DCjにおいて、単一の出力イネーブル信号OEに基づいて実行される出力動作は、図8（b）に示すように、少なくとも、1水平走査期間内において、初回の立ち上がりタイミングを除く、複数回目（本実施例では、2回目）の立ち上がりタイミングが、各ドライバチップDC1、DC2、・・・DCjに入力される出力イネーブル信号OE及び制御信号に基づいて、相互に上記所定の遅延時間を有するように設定される。

【0064】このような構成を有する液晶表示装置においては、図8（b）に示すように、少なくとも、各ドライバチップにおける輝度信号の取り込み動作中に並行して実行される表示信号の信号ラインへの出力動作が、例えば、各ドライバチップDC1、DC2、・・・DCjを経由して順次転送される際に生じる出力イネーブル信号（制御信号）の伝達遅延時間に基づいて、相互に異なるタイミングで実行されることにより、輝度信号の取り込み動作中に、各ドライバチップDC1、DC2、・・・DCjが一斉に動作することがなくなるので、上述した第1及び第2の実施例の場合と同様に、表示信号の信号ラインへの出力動作時に生じる電源電圧の変動を低減して、表示ノイズの発生を抑制し、表示画質の劣化を抑制することができる。

【0065】また、本実施例においては、ソースドライバ20を構成する複数のドライバチップDC1、DC2、・・・DCjに対して、単一の出力イネーブル信号OEを供給する構成を有し、かつ、各ドライバチップDC1、DC2、・・・DCj内部に遅延回路等を設ける必要がないので、ソースドライバ20に水平制御信号を出力する周辺回路（LCDコントローラ40）との接続配線や接続端子の数等を、変更等する必要がなく、また、ドライバチップDC1、DC2、・・・DCjの内部構成をより簡素化することができるという利点も有している。

【0066】なお、本実施例においても、ソースドライバ20を構成する各ドライバチップDC1、DC2、・・・DCjに対して、単一の出力イネーブル信号OE（又は、制御信号）を順次転送して供給することによ

り、輝度信号の取り込み動作中に並行して実行される出力動作時においてのみ、該制御信号の立ち上がりタイミングに応じて出力動作を開始する場合について説明したが、本実施例はこれに限定されるものではなく、例えば、図9に示すように、初回の出力動作を含む各ドライバチップDC1、DC2、・・・DCjにおける全ての出力動作（制御信号の立ち上がりタイミング及び立ち下がりタイミング）を、所定の伝達遅延時間を有して入力される上記制御信号に基づいて実行するようにしてもよい。このような構成及び駆動制御方法によれば、各ドライバチップDC1、DC2、・・・DCj内部での信号処理（初回の出力動作とそれ以外の出力動作における出力イネーブル信号及び制御信号のタイミング制御等）を簡素化して、各ドライバチップDC1、DC2、・・・DCjの内部構成をより簡略化することができる。

【0067】＜第4の実施例＞次に、本発明に係る液晶表示装置における第4の実施例について、図面を参照して説明する。図10は、上述した液晶表示装置に適用されるソースドライバの第4の実施例を示す概略構成図及びタイミングチャートである。

【0068】本実施例に係る液晶表示装置に適用されるソースドライバ20は、図10（a）に示すように、例えば、液晶表示パネル10の一辺側に沿って配置され、かつ、所定の表示領域に配設された信号ライン群ごとに接続された複数（本実施例では、j個）のドライバチップDC1、DC2、・・・DCjを備え、該ドライバチップDC1、DC2、・・・DCjの各々に対して、特定のタイミングで単一の出力イネーブル信号OEが共通に供給されるように構成されている。

【0069】ここで、各ドライバチップDC1、DC2、・・・DCjに共通に供給される単一の出力イネーブル信号OEは、図10（b）に示すように、輝度信号の取り込み動作において、クロマインターフェース回路50を介して供給されるR、G、Bの各色信号（輝度信号）のうち、赤（R）又は青（B）の色信号を取り込むタイミングに同期して、各ドライバチップDC1、DC2、・・・DCjに入力されるように設定されている。

【0070】このような構成を有する液晶表示装置においては、図10（b）に示すように、少なくとも、各ドライバチップにおける輝度信号の取り込み動作中に並行して実行される表示信号の信号ラインへの出力動作が、R、G、Bの各色信号のうち、赤（R）又は青（B）の比較的濃度の濃い色信号の取り込みタイミングに同期して実行されることにより、従来技術に示した構成と同様に、表示信号の信号ラインへの出力動作時に生じる電源電圧の変動は比較的大きいものの、赤（R）又は青（B）は人間の視覚に対して表示ノイズの発生を比較的認識しにくい色信号において、縦縞等の表示ノイズが発生するので、実質的に、表示パネルの画質の劣化を抑制した場合と同等の効果を実現することができる。

【0071】また、本実施例においては、ソースドライバ20を構成する複数のドライバチップDC1、DC2、・・・DCjに対して、出力イネーブル信号OEを特定のタイミングに設定して供給する構成のみを有していればよいので、上述した従来技術の構成と同等の回路構成を適用しつつ、LCDコントローラ40（タイミングジェネレータ）における出力イネーブル信号OEの供給タイミングを設定制御する簡易な構成及び駆動制御方法により、上述した第1乃至第3の実施例と同等の作用効果を得ることができるという利点も有している。

【0072】なお、上述した実施形態においては、液晶表示パネルへの表示対象となる映像信号として、1水平走査期間の半分の表示期間を有するインターレース映像信号を適用した場合について説明したが、本発明はこれに限定されるものではなく、1水平走査期間に複数の表示期間を有する映像信号に基づいて所定の画像情報を表示する場合、上述した従来技術に示したように、ソースドライバを構成する各ドライバチップが一斉に動作して画像情報の表示画質を劣化させる可能性を有しているので、上述した各実施例に示したような構成及び駆動制御方法

【0073】

【発明の効果】本発明に係る液晶表示装置及びその駆動制御方法によれば、複数のドライバチップにより構成され、出力イネーブル信号により表示信号電圧を各信号線に印加する動作を実行するソースドライバを備え、かつ、インターレース映像信号のように、1水平走査期間に複数の表示期間を有する映像信号に基づいて、画像情報の表示を行う液晶表示装置及びその駆動制御方法において、少なくとも、ソースドライバへの映像信号の取り込み動作に並行して各信号線に対して所定の表示信号電圧を印加する動作を実行する際に、各ドライバチップにおける該表示信号電圧の印加タイミングが相互に異なるように設定されているので、映像信号の取り込み動作中に各ドライバチップが一斉に動作して各信号ラインに表示信号電圧を出力することがなくなり、複数回のタイミングに分散することができ、表示信号電圧の出力動作時に生じる電源電圧の変動を抑制して、表示画面における縦縞状のノイズの発生等、画質の劣化を抑制することができる。

【0074】また、上記液晶表示装置及びその駆動制御方法において、少なくとも、ソースドライバへの映像信号の取り込み動作に並行して各信号線に対して所定の表示信号電圧を印加する動作を実行する際に、各ドライバチップにおける該表示信号電圧の印加が、映像信号を構成する赤、緑、青の色信号のうち、赤色又は青色の映像信号を取り込むタイミングに同期するように設定されているので、従来技術と同等の構成を適用し、映像信号の取り込み動作中に各ドライバチップが一斉に動作して各信号ラインに表示信号電圧を出力した場合であっても、

比較的表示濃度の濃い色信号のサンプリング時に表示信号電圧の出力動作を行うことができ、人間の視覚によるノイズの発生を認識されにくくして、実質的に表示画面の画質の劣化を抑制することができる。

【図面の簡単な説明】

【図1】本発明に係る液晶表示装置の一実施形態の全体構成を示す概略ブロック図である。

【図2】本実施形態に係る液晶表示装置に適用される液晶表示パネル及びソースドライバ、ゲートドライバを示す概略構成図である。

【図3】本実施形態に係るソースドライバを構成するドライバチップの要部構成を示すブロック図である。

【図4】本実施形態に係るソースドライバに適用されるサンプルホールド機能部を示す概略構成図である。

【図5】本実施形態に係る液晶表示装置に適用されるソースドライバの第1の実施例を示す概略構成図及びタイミングチャートである。

【図6】本実施形態に係る液晶表示装置に適用されるソースドライバの第2の実施例を示す概略構成図及びタイミングチャートである。

【図7】本実施例に係るソースドライバにおける他の駆動制御方法を示すタイミングチャートである。

【図8】本実施形態に係る液晶表示装置に適用されるソースドライバの第3の実施例を示す概略構成図及びタイミングチャートである。

【図9】本実施例に係るソースドライバにおける他の駆動制御方法を示すタイミングチャートである。

【図10】本実施形態に係る液晶表示装置に適用されるソースドライバの第4の実施例を示す概略構成図及びタイミングチャートである。

【図11】従来技術における液晶表示装置を示す概略構成図である。

【図12】従来技術における液晶表示装置にインターレース映像信号に基づく画像情報を表示する場合の駆動制御方法を示すタイミングチャートである。

【図13】比較的大型の表示パネルを備えた液晶表示装置におけるソースドライバの一例を示す概略構成図である。

【図14】従来技術における液晶表示装置にインターレース映像信号に基づく画像情報を表示する場合の問題点を説明するためのタイミングチャートである。


【符号の説明】

10	液晶表示パネル
11	表示画素
20	ソースドライバ
30	ゲートドライバ
40	LCDコントローラ
50	クロマインターフェース回路
DC1～DCj	ドライバチップ
Ld	信号ライン


Lg

走査ライン


【図1】




【図2】




【図3】





【図4】




【図5】





【図14】




【図6】





【図7】




【図8】




【図9】



【図10】




(a)




(b)


【図11】



【図12】



【図13】



フロントページの続き

(51)Int.Cl. ⁷	識別記号	F I	テ-マコ-ド ⁸ (参考)
G 0 9 G 3/20		G 0 9 G 3/20	6 2 3 Y
	6 4 2		6 4 2 A
	6 7 0		6 7 0 M

F タ-ム(参考) 2H093 NA16 NC13 NC14 NC16 NC22
 NC23 NC34 ND10
 5C006 AA01 AA16 AA22 AC29 AF42
 AF46 AF51 AF71 BB16 BC03
 BC13 BC20 BF03 BF11 FA22
 FA31
 5C080 AA10 BB05 CC03 DD05 DD12
 EE19 EE30 FF11 GG08 JJ02
 JJ03 JJ04

专利名称(译)	液晶显示装置及其驱动控制方法		
公开(公告)号	JP2003330423A	公开(公告)日	2003-11-19
申请号	JP2002133539	申请日	2002-05-09
[标]申请(专利权)人(译)	卡西欧计算机株式会社		
申请(专利权)人(译)	卡西欧计算机有限公司		
[标]发明人	井川雅視		
发明人	井川 雅視		
IPC分类号	G02F1/133 G09G3/20 G09G3/36		
FI分类号	G09G3/36 G02F1/133.550 G09G3/20.621.A G09G3/20.622.N G09G3/20.623.M G09G3/20.623.Y G09G3/20.642.A G09G3/20.670.M		
F-TERM分类号	2H093/NA16 2H093/NC13 2H093/NC14 2H093/NC16 2H093/NC22 2H093/NC23 2H093/NC34 2H093/ND10 5C006/AA01 5C006/AA16 5C006/AA22 5C006/AC29 5C006/AF42 5C006/AF46 5C006/AF51 5C006/AF71 5C006/BB16 5C006/BC03 5C006/BC13 5C006/BC20 5C006/BF03 5C006/BF11 5C006/FA22 5C006/FA31 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD05 5C080/DD12 5C080/EE19 5C080/EE30 5C080/FF11 5C080/GG08 5C080/JJ02 5C080/JJ03 5C080/JJ04 2H193/ZA04		
外部链接	Espacenet		

摘要(译)

解决的问题：在液晶显示装置中执行视频信号采样操作，在该液晶显示装置中，源极驱动器由多个驱动器芯片组成，并且在一个水平扫描周期中基于具有多个显示周期的视频信号显示图像信息。提供一种液晶显示装置及其驱动控制方法，该液晶显示装置能够抑制在（1）中由于显示信号电压的输出操作引起的噪声的产生并提高显示图像质量。应用于液晶显示装置的源极驱动器20沿着液晶显示面板10的一侧布置，并且连接到布置在预定显示区域中的多个信号线组。驱动器芯片DC1，DC2，...提供的多个输出使能信号 OE1，OE2，... OEj是单独提供的。

