

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4119175号
(P4119175)

(45) 発行日 平成20年7月16日(2008.7.16)

(24) 登録日 平成20年5月2日(2008.5.2)

(51) Int.Cl.	F I
G09G 3/36 (2006.01)	G09G 3/36
G02F 1/133 (2006.01)	G02F 1/133 550
G09G 3/20 (2006.01)	G09G 3/20 611F
H01L 29/786 (2006.01)	G09G 3/20 621M
	G09G 3/20 623F
請求項の数 8 (全 12 頁) 最終頁に続く	

(21) 出願番号 特願2002-185356 (P2002-185356)
 (22) 出願日 平成14年6月25日(2002.6.25)
 (65) 公開番号 特開2003-195836 (P2003-195836A)
 (43) 公開日 平成15年7月9日(2003.7.9)
 審査請求日 平成16年6月3日(2004.6.3)
 (31) 優先権主張番号 2001-85336
 (32) 優先日 平成13年12月26日(2001.12.26)
 (33) 優先権主張国 韓国 (KR)

(73) 特許権者 501426046
 エルジー ディ스플레이 カンパニー リ
 ミテッド
 大韓民国 ソウル, ヨンドゥンポーク, ヨ
 イドンドン 20
 (74) 代理人 100109726
 弁理士 園田 吉隆
 (74) 代理人 100101199
 弁理士 小林 義教
 (72) 発明者 アン, ジョン キ
 大韓民国 タエグーシ, ブクーク, ガ
 ンードン, 655, ミラエ タウン,
 202-1303号

審査官 一宮 誠

最終頁に続く

(54) 【発明の名称】 液晶表示装置のデータ駆動方法及び装置

(57) 【特許請求の範囲】

【請求項 1】

入力された画素データを画素電圧信号に変換して出力するデータドライバ集積回路と、液晶パネルの上に形成されてその液晶パネル上に形成されたデータラインを複数の区間に時分割して前記データドライバ集積回路からの画素電圧信号を選択的に供給するマルチプレクサ・アレイと、
 前記データドライバ集積回路と前記マルチプレクサ・アレイを制御すると共に前記データドライバ集積回路のそれぞれに供給される画素データを再整列し、前記複数の区間に時分割して供給するタイミング制御手段とを具備することを特徴とする液晶表示装置のデータ駆動装置。

【請求項 2】

前記データドライバ集積回路は、
 サンプリング信号を順次発生するためのシフト・レジスタ部と、
 前記サンプリング信号に応答して前記画素データを所定の単位ずつ順次ラッチして同時に出力するためのラッチ部と、
 前記画素データを前記画素電圧信号に変換するためのデジタル・アナログ変換部と、
 前記デジタル・アナログ変換部から画素電圧信号を信号緩衝して出力するための出力バッファ部とを具備することを特徴とする請求項 1 に記載の液晶表示装置のデータ駆動装置。

【請求項 3】

前記マルチプレクサ・アレイは、前記データラインを選択的に駆動するための複数の

スイッチング素子を具備し、

前記スイッチング素子は、アモルファス・シリコン型のアクティブ層に形成された指形状のチャンネル部とを具備するトランジスタであることを特徴とする請求項 1 に記載の液晶表示装置のデータ駆動装置。

【請求項 4】

前記マルチプレクサ・アレイは、前記データラインを選択的に駆動するための複数のスイッチング素子を具備し、

前記スイッチング素子は、アモルファス・シリコン型のアクティブ層に形成された指形状のチャンネル部とを具備するトランジスタが並列に連結されたことを特徴とする請求項 1 に記載の液晶表示装置のデータ駆動装置。

10

【請求項 5】

前記指形状のチャンネル部を有するトランジスタは、ゲート電極と、

前記ゲート電極とゲート絶縁膜を間に置いて形成されたアクティブ層と、

前記アクティブ層の上に前記ゲート電極の周囲を包むように形成された四角帯状部と、

向かい合う四角帯状部の 2 辺の内側に平行になるように伸張された翼部とを具備するソース電極と、

前記ソース電極の内側で前記四角帯状部及び翼部との間に一定の間隔を有するように形成されて前記アクティブ層の上に前記指形状のチャンネル部が形成されるようにするドレーン電極、とを具備することを特徴とする、請求項 3 又は請求項 4 に記載の液晶表示装置のデータ駆動装置。

20

【請求項 6】

前記マルチプレクサ・アレイは、前記液晶パネル上で前記データドライバ集積回路が実装されたテープ・キャリア・パッケージの取り付け領域と画像表示部の間の領域に位置することを特徴とする請求項 1 に記載の液晶表示装置のデータ駆動装置。

【請求項 7】

前記マルチプレクサ・アレイは、前記データラインを選択的に駆動するための複数のスイッチング素子を具備し、前記スイッチング素子はポリ・シリコン型のアクティブ層を含む少なくとも 1 つのトランジスタを具備することを特徴とする請求項 1 に記載の液晶表示装置のデータ駆動装置。

30

【請求項 8】

複数の画素データを時分割してデータドライバ集積回路に供給する段階と；

前記データドライバ集積回路において前記時分割された画素データを画素電圧信号に変換する段階と；

マルチプレクサ・アレイにより、液晶パネル上に形成されたデータラインを複数の区間に時分割して前記データドライバ集積回路からの画素電圧信号を選択的に供給する段階を含むことを特徴とする液晶表示装置のデータ駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

40

本発明は液晶表示装置に関し、特にデータラインを時分割駆動することでデータドライバ集積回路の数を減らすことができる液晶表示装置のデータ駆動装置及び方法に関するものである。

【0002】

【従来の技術】

通常、液晶表示装置は電界を利用して液晶の光透過率を調節することで画像を表示する。このために、液晶表示装置は液晶セルなどがマトリックス形態に配列された液晶パネルと、この液晶パネルを駆動するための駆動回路とを具備する。液晶パネルにはゲートラインとデータラインが交差するように配列されて、該ゲートラインとデータラインの交差に設けられる領域に液晶セルが配設される。この液晶パネルには、液晶セルのそれぞれに電界

50

を印加するための画素電極と共通電極が設けられる。画素電極のそれぞれはスイッチング素子である薄膜トランジスタのソース及びドレイン端子などを経由してデータラインのいずれか1つに接続される。薄膜トランジスタのゲート端子は画素電圧信号を1ライン分ずつの画素電極に印加するゲートラインのいずれか1つに接続される。駆動回路はゲートラインを駆動するためのゲートドライバと、データラインを駆動するためのデータドライバと、共通電極を駆動するための共通電圧の発生部とを具備する。ゲートドライバはスキャン信号をゲートラインに順次供給して液晶パネルの上の液晶セルを1ライン分ずつ順次駆動する。データドライバは、ゲートラインのいずれか1つにゲート信号が供給される毎に、データラインのそれぞれに画素電圧信号を供給する。共通電圧の発生部は共通電極に共通電圧信号を供給する。これにより、液晶表示装置は、液晶セル毎に、画素電圧信号により画素電極と共通電極の間に印加される電界により、光透過率を調節することで画像を表示する。データドライバとゲートドライバは複数個の集積回路(以下、ICという)に集積される。集積されたデータドライバICとゲートドライバICのそれぞれは、テープ・キャリア・パッケージ(以下、TCPという)に実装されてタブ(TAB: Tape Automated Bonding)方式で液晶パネルに接続されるか、COG(Chip On Glass)方式で液晶パネル上に実装される。

【0003】

図1は従来の液晶表示パネル装置を概略的に図示したもので、当該装置は、データTCP(4)を通して液晶パネル(2)のデータラインに接続されたデータドライバIC(6)と、ゲートTCP(8)を通して液晶パネル(2)のゲートラインと接続されたゲートドライバIC(9)とを具備する。

【0004】

ゲートドライバIC(9)が実装されたTCP(8)は、液晶パネル(2)の片側に設けられたゲートパッドと電気的に接続される。ゲートドライバIC(9)は液晶パネル(2)のゲートラインにスキャン信号であるゲート信号を供給する。

【0005】

データドライバIC(6)が実装されたデータTCP(4)は、液晶パネル(2)の上段部に設けられたデータパッドと電気的に接続される。データドライバIC(6)はデジタル信号として入力された画素データ信号をアナログ信号である画素電圧信号に変換し、液晶パネル(2)上のデータラインに供給する。

【0006】

このために、データドライバIC(6)のそれぞれは、図2に図示されたように、順次サンプリング信号を供給するシフト・レジスタ部(14)と、サンプリング信号に 응답して画素データ(VD)を順次ラッチして同時に出力するラッチ部(16)と、ラッチ部(16)からの画素データ(VD)を画素電圧信号に変換するデジタル・アナログ変換部(以下、DAC部という)(18)と、DAC(18)からの画素電圧信号を緩衝して出力する出力バッファ部(26)とを具備する。また、データドライバIC(4)は、タイミング制御部(図示しない)から供給される各種の制御信号と画素データ(VD)を中継する信号制御部(10)と、DAC部(18)で必要とする正極性及び負極性のガンマ電圧を供給するガンマ電圧部(12)とを更に具備する。このような構成を有するデータドライバIC(4)のそれぞれは、n個ずつのデータライン(DL1乃至DLn)を駆動する。

【0007】

信号制御部(10)はタイミング制御部(図示しない)からの各種の制御信号(SSC、SSP、SOE、POLなど)と画素データ(VD)が対応する構成要素に出力されるよう制御する。

【0008】

ガンマ電圧部(12)はガンマ基準電圧発生部(図示しない)から入力される複数個のガンマ基準電圧をグレイ別に細分化して出力する。

【0009】

シフト・レジスタ部(14)に含まれたシフト・レジスタは、信号制御部(10)からの

10

20

30

40

50

ソース・スタート・パルス (SSP) をソース・サンプリング・クロック信号 (SSC) により順次シフトさせてサンプリング信号に出力する。

【0010】

ラッチ部 (16) はシフト・レジスタ部 (14) からのサンプリング信号に応じて信号制御部 (10) からの画素データ (VD) を一定の単位ずつ順次サンプリングしてラッチする。このためにラッチ部は n 個の画素データ (VD) をラッチするために n 個のラッチに構成され、該ラッチのそれぞれは画素データ (VD) のビット数 (3 ビットまたは 6 ビット) に対応する大きさを有する。続いて、ラッチ部 (16) は信号制御部 (10) からのソース出力イネーブル信号 (SOE) に応じてラッチされた n 個の画素データ (VD) を同時に出力する。

10

【0011】

DAC部 (18) はラッチ部 (16) からの画素データ (VD) を同時に正極性及び負極性の画素電圧信号に変換して出力する。このために、DAC部 (18) はラッチ部 (16) に共通接続された P (Positive) ディコーディング部 (20) 及び N (Negative) ディコーディング部 (22) と、P ディコーディング部 (20) 及び N ディコーディング部 (22) の出力信号を選択するためのマルチプレクサ (MUX; 24) とを具備する。

【0012】

P ディコーディング部 (20) に含まれる n 個の P デコーダはラッチ部 (16) から同時に入力される n 個の画素データをガンマ電圧部 (12) からの正極性のガンマ電圧を利用して正極性の画素電圧信号に変換する。N ディコーディング部 (22) に含まれる n 個の N デコーダは、ラッチ部 (16) から同時に入力される n 個の画素データをガンマ電圧部 (12) からの負極性のガンマ電圧などを利用して負極性の画素電圧信号に変換する。マルチプレクサ (24) は信号制御部 (10) からの極性の制御信号 (POL) に応じて P ディコーディング部 (20) からの正極性の画素電圧信号または N ディコーディング部 (22) からの負極性の画素電圧信号を選択して出力する。

20

【0013】

出力バッファ部 (26) に含まれる n 個の出力バッファは、n 個のデータライン (DL1 乃至 DLn) にそれぞれ直列に接続された電圧追従機で構成される。このような出力バッファは DAC 部 (18) からの画素電圧信号を信号緩衝し、データライン (DL1 乃至 DLn) に供給する。

30

【0014】

このように従来のデータドライバ IC (4) のそれぞれは、n 個のデータライン (DL1 乃至 DLn) を駆動するために n 個のラッチ、マルチプレクサ、出力バッファと共に 2n 個のディコーディング部を必要とする。この結果、従来のデータドライバ IC (4) はその構成が複雑で製造単価が液晶表示モジュール全体の製造単価の 30% 程度を占めるほど高いので、このコストを低減して製造単価を減らす方法が必要である。

【0015】

【発明が解決しようとする課題】

上記の事実に鑑みて、本発明の目的は、データラインを時分割駆動することでデータドライバ IC の数を減らすことができる液晶表示装置のデータ駆動装置を提供することである。

40

【0016】

【課題を解決するための手段】

前記目的を達成するために、本発明による液晶表示装置のデータ駆動装置は、入力された画素データを画素電圧信号に変換して出力するデータドライバ集積回路と；液晶パネルの上に形成されてその液晶パネル上に形成されたデータラインを複数の区間に時分割してデータドライバ集積回路からの画素電圧信号を選択的に供給するマルチプレクサ・アレイと；データドライバ集積回路と前記マルチプレクサ・アレイを制御すると共にデータドライバ集積回路のそれぞれに供給される画素データを再整列して複数の区間に時分割して供給するタイミング制御手段とを具備することを特徴とする。

50

【0017】

ここで、前記データドライバ集積回路は、サンプリング信号を順次発生するためのシフト・レジスタ部と；サンプリング信号に応じて画素データを所定の単位ずつ順次ラッチして同時に出力するためのラッチ部と；画素データを画素電圧信号に変換するためのデジタル・アナログ変換部と；デジタル・アナログ変換部から画素電圧信号を信号緩衝して出力するための出力バッファ部とを具備することを特徴とする。

【0018】

前記マルチプレクサ・アレイはデータラインを選択的に駆動するための複数個のスイッチング素子を具備し、スイッチング素子はアモルファス・シリコン型のアクティブ層に形成された指形状のチャンネル部とを具備するトランジスタであることを特徴とする。

10

【0019】

或いは、前記マルチプレクサ・アレイは、データライン、を選択的に駆動するための複数個のスイッチング素子、を具備し、スイッチング素子はアモルファス・シリコン型のアクティブ層に形成された指形状のチャンネル部とを具備するトランジスタが並列に連結されていることを特徴とする。

【0020】

特に、前記指形状のチャンネル部を有するトランジスタは、ゲート電極と、ゲート電極とゲート絶縁膜を間に置いて形成されたアクティブ層と；アクティブ層の上にゲート電極の周囲を包む四角帯状部と、向かい合う四角帯状部の2辺の内側に対称になるように伸張された翼部とを具備するソース電極と；ソース電極の内側で前記四角帯状部及び翼部と一定の間隔を有するように形成されてアクティブ層の上に指形状のチャンネル部が形成されるようにするドレーン電極とを具備することを特徴とする。

20

【0021】

そして前記マルチプレクサ・アレイは、液晶パネルの上で前記データドライバ集積回路が実装されたテープ・キャリア・パッケージの取り付け領域と画像表示部の間の領域に位置することを特徴とする。

【0022】

また、前記マルチプレクサ・アレイは、データラインを選択的に駆動するための複数個のスイッチング素子を具備し、スイッチング素子はポリ・シリコン型のアクティブ層を含む少なくとも1つ以上のトランジスタを具備することを特徴とする。

30

【0023】

本発明による液晶表示装置のデータ駆動方法は、複数個の画素データを時分割してデータドライバ集積回路に供給する段階と；データドライバ集積回路で前記時分割された画素データを画素電圧信号に変換する段階と；マルチプレクサ・アレイによりデータラインを時分割してデータドライバ集積回路からの画素電圧信号を供給する段階を含むことを特徴とする。

【0024】

【作用】

本発明による液晶表示装置のデータ駆動装置及び方法は、液晶パネルにマルチプレクサ・アレイを形成してデータラインを時分割駆動することで、データドライバICの数をそのデータライン時分割した分割数の逆数まで減少させることができる。これにより、データドライバIC数が減少するほど液晶表示モジュールの製造単価を低くすることができる。

40

【0025】

特に、本発明の液晶表示装置のデータ駆動装置は、液晶パネル上のマルチプレクサ・アレイに具備されるトランジスタのチャンネル部を指形状に形成し、ターン・オンの抵抗を数k程度に減少させることができる。また指形状のチャンネル部を有するトランジスタを並列に複数連結してマルチプレクサ・アレイを構成することで、ターン・オンの抵抗を著しく減少させることができる。更に、本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイを、液晶パネルのデータTCP取り付け領域と画像表示部の間のシリング領域にパネル面積を増加させることなく形成することができ、アモルファス・薄膜トラ

50

ンジスタ・アレイ工程の変更及び追加を必要とせず、そのまま利用することができるようになる。

【0026】

更に本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイ部分だけレーザにアナリングを実施してポリシリコン・アクティブ層を形成することにより、マルチプレクサ・アレイのターン・オンの抵抗を減少させることができる。

【0027】

【発明の実施態様】

以下、図3乃至図5を参照して本発明の好ましい実施例を説明する。

【0028】

図3は本発明の実施例によるデータ駆動装置を含む液晶表示装置を図示している。

【0029】

図3に図示された液晶表示装置は、データTCP(34)を通して液晶パネル(30)のデータライン(DL1乃至DL2n)に接続されたデータドライバIC(36)と、ゲートTCP(38)を通して液晶パネル(30)のゲートライン(GL1乃至GL2m)に接続されたゲートドライバIC(39)と、液晶パネル(30)内に形成されてデータドライバIC(36)からの画素電圧信号をデータライン(DL1乃至DL2n)に時分割して供給するためのマルチプレクサ・アレイ(40)と、データドライバIC(36)とゲートドライバIC(39)の駆動を制御するためのタイミング制御部(図示しない)とを具備する。マルチプレクサ・アレイ(40)のそれぞれは、1つのデータドライバIC(36)により駆動されるデータライン(DL1乃至DL2n)をN(N=2、3、...)分割して駆動するので、データドライバIC(36)の数を従来比1/Nに減少させることができる。ここでは、データライン(DL1乃至DL2n)がマルチプレクサ・アレイ(40)により2分割して駆動する場合を例をあげて説明する。

【0030】

タイミング制御部(図示しない)は、データドライバIC(36)に画素データ信号を供給すると共にゲートドライバIC(39)とデータドライバIC(36)の駆動を制御する。特にタイミング制御部は、1つのデータドライバIC(36)を通して2n個のデータライン(DL1乃至DL2n)に供給される2n個の画素データの整列順序をそのデータライン(DL1乃至DL2n)の駆動順序に合わせて再整列した後、次のn個ずつ時分割して順次供給する。例えば、タイミング制御部は1つのデータドライバIC(36)に供給される2n個の画素データを奇数番目と偶数番目に分離して再整列した後、先にn個の奇数番目の画素データをデータドライバIC(36)に供給し、残りのn個の偶数番目の画素データをデータドライバIC(36)に供給する。

【0031】

ゲートドライバIC(39)が実装されたゲートTCP(38)は、液晶パネル(30)のゲートライン(GL1乃至GL2m)から伸張されたゲートパッドと電氣的に接続される。ゲートドライバIC(39)は液晶パネル(30)のゲートライン(GL1乃至GL2m)にスキャン信号であるゲート信号を供給する。

【0032】

データドライバIC(36)が実装されたデータTCP(34)のそれぞれは、液晶パネル(30)の上段部に設けられたマルチプレクサ・アレイ(40)の入力段パッドと電氣的に接続される。データドライバIC(36)はデジタル形態に入力された画素データ信号をアナログ信号である画素電圧信号に変換して液晶パネル(30)上のマルチプレクサ・アレイ(40)に供給する。特にデータドライバIC(36)のそれぞれは2n個のデータライン(DL1乃至DL2n)に供給される2n個の画素電圧信号をn個ずつマルチプレクサ・アレイ(40)に供給する。

【0033】

このために、データドライバIC(36)のそれぞれは図2に図示したようにデータドライバIC(36)と同一の構成要素を具備する。具体的にデータドライバIC(36)は

10

20

30

40

50

順次サンプリング信号を供給するシフト・レジスタ部(14)と、サンプリング信号に応じて画素データ(VD)を順次ラッチして同時に出力するラッチ部(16)と、ラッチ部(16)からの画素データ(VD)を画素電圧信号に変換するデジタル・アナログ変換部(以下、DAC部という)(18)と、DAC(18)からの画素電圧信号を緩衝して出力する出力バッファ部(26)とを具備する。また、データドライバIC(36)はタイミング制御部(図示しない)から供給される各種の制御信号と画素データ(VD)を中継する信号制御部(10)と、DAC部(18)で必要とする正極性及び負極性のガンマ電圧を供給するガンマ電圧部(12)とを更に具備する。

【0034】

信号制御部(10)はタイミング制御部(図示しない)からの各種の制御信号(SSC、SSP、SOE、POLなど)と画素データ(VD)が対応する構成要素に出力されるように制御する。

10

【0035】

ガンマ電圧部(12)はガンマ基準電圧発生部(図示しない)から入力される複数個のガンマ基準電圧をグレイ別に細分化して出力する。

【0036】

シフト・レジスタ部(14)に含まれたシフト・レジスタは信号制御部(10)からのソース・スタート・パルス(SSP)をソース・サンプリング・クロック信号(SSC)により順次シフトさせサンプリング信号に出力する。

【0037】

ラッチ部(16)はシフト・レジスタ部(14)からのサンプリング信号に応じて信号制御部(10)からの画素データ(VD)を一定の単位ずつ順次サンプリングしてラッチする。このためにラッチ部はn個の画素データ(VD)をラッチするためにn個のラッチで構成され、該ラッチのそれぞれは画素データ(VD)のビット数(3ビットまたは6ビット)に対応する大きさを有する。続いて、ラッチ部(16)は信号制御部(10)からのソース出力イネーブル信号(SOE)に応じてラッチされたn個の画素データ(VD)を同時に出力する。

20

【0038】

DAC部(18)はラッチ部(16)からの画素データ(VD)を同時に正極性及び負極性の画素電圧信号に変換して出力する。このために、DAC部(18)はラッチ部(16)に共通接続されたPデコーディング部(20)及びNデコーディング部(22)と、Pデコーディング部(20)及びNデコーディング部(22)の出力信号を選択するためのマルチプレクサ(24)とを具備する。

30

【0039】

Pデコーディング部(20)に含まれるn個のPデコーダは、ラッチ部(16)から同時に入力されるn個の画素データをガンマ電圧部(12)からの正極性のガンマ電圧を利用して正極性の画素電圧信号に変換する。Nデコーディング部(22)に含まれるn個のNデコーダは、ラッチ部(16)から同時に入力されるn個の画素データをガンマ電圧部(12)からの負極性のガンマ電圧を利用して負極性の画素電圧信号に変換する。マルチプレクサ(24)は信号制御部(10)からの極性の制御信号(POL)に応じてPデコーダ(20)からの正極性の画素電圧信号またはNデコーダ(22)からの負極性の画素電圧信号を選択して出力するようになる。

40

【0040】

出力バッファ部(26)に含まれるn個の出力バッファのそれぞれは、電圧追従機で構成される。このような出力バッファはDAC部(18)からの画素電圧信号を信号緩衝して液晶パネル(30)内のマルチプレクサ・アレイ(40)に供給する。

【0041】

このような構成を有するデータドライバIC(36)のそれぞれは、フレーム毎に画素電圧信号をn個ずつ出力する。

【0042】

50

マルチプレクサ・アレイ(40)のそれぞれは、2n個のデータライン(DL1乃至DL2n)を2分割し、データドライバIC(36)のそれぞれからn個ずつ入力される画素電圧信号を2n個のデータライン(DL1乃至DL2n)に選択的に供給する。具体的には、マルチプレクサ・アレイ(40)のそれぞれは、図4に図示されたように、データドライバIC(36)の出力端子(D1乃至Dn)のそれぞれを2個一組のデータライン(DL1乃至DL2n)に選択的に接続させるn個のマルチプレクサ(42)を具備する。

【0043】

マルチプレクサ(42)のそれぞれは、タイミング制御部から供給される制御信号(CS)に応じてスイッチングの動作を遂行する第1トランジスタ(T1)と、インバージョン(INV)により位相反転された制御信号(CS)にตอบสนองしてスイッチング動作を遂行する第2トランジスタ(T2)とを具備する。第1及び第2トランジスタ(T1、T2)は、相反されたスイッチングの動作を通して1つの画素電圧信号を奇数番目のデータラインまたは偶数番目のデータラインに選択的に出力する。

【0044】

これにより、マルチプレクサ・アレイ(40)は、2n個のデータライン(DL1乃至DL2n)の奇数番目のデータライン(DL1、DL3、...、DL2n-1)とn個の偶数番目のデータライン(DL2、DL4、...、DL2n)に2分割して駆動するようになる。

【0045】

このようなマルチプレクサ・アレイ(40)は、液晶パネル(30)上に設けられる液晶パネル(30)の薄膜トランジスタ(TFT)アレイと同時に形成される。液晶パネル(30)で液晶セル別にスイッチング素子に使用する薄膜トランジスタ(TFT)は、アクティブ層にアモルファス(Amorphous)シリコンを利用することによる伝導度が相対的に低いという短所を有する。これにより、薄膜トランジスタ(TFT)が有する通常のチャネルの大きさ($W/L = 30/6$)にはターン・オン抵抗が数Mと余りにも大きく、約 μA の電流だけが流れることができる。しかし、マルチプレクサ・アレイ(40)に具備されるトランジスタ(T1、T2)は、データライン(DL1乃至DL2n)を時分割駆動するためにそのターン・オンの抵抗を数k程度に維持すべきである。このように、マルチプレクサ・アレイ(40)に含まれるアモルファス・シリコン型のトランジスタ(T1、T2)のターン・オンの抵抗を数k程度に減少させるために、チャネル幅(W/L)を最大にすべきである。

【0046】

このために、マルチプレクサ・アレイ(40)に含まれるトランジスタ(T1、T2)は、図5に図示されたように、指形状のチャネル部(52)を有するように形成される。図5に示すように、トランジスタ(T1、T2)はゲート電極(44)と、そのゲート電極(44)とゲート絶縁膜を間に置いて形成されるアクティブ層(50)と、アクティブ層(50)の上に形成されてそのアクティブ層(50)が指形状のチャネル部(52)を有するように形成されたソース電極(46)及びドレーン電極(48)とを具備する。ここでソース電極(46)は、アクティブ層(50)の周囲を囲む四角帯状部と、その四角帯状部で向かい合う2辺の内側に平行に伸張する複数の翼部とを具備する。ドレーン電極(48)はソース電極(46)の内側に設けられた領域にそのソース電極(46)の四角帯状部及び翼部と一定の間隔を有するように形成される。これにより、ソース電極(46)とドレーン電極(48)の間に位置する半導体層(50)に指形状のチャネル部(52)が形成される。

【0047】

このようにトランジスタ(T1、T2)が指形状のチャネル部(52)を有することで、チャネルの大きさが増大され、よりそのターン・オンの抵抗を数k程度に減少させることができる。また、マルチプレクサ・アレイ(40)のトランジスタ(T1、T2)のそれぞれを指形状のチャネル部(52)を有するトランジスタと並列に複数連結して構成することで、全体のチャネル部(52)のターン・オン抵抗を著しく減少させることができ

10

20

30

40

50

る。この結果、マルチプレクサ・アレイ(40)は、液晶パネル(30)のデータTCP取り付け領域と画像表示部の間のシリング領域のパネル面積を増大することなく形成することができ、アモルファス薄膜トランジスタ・アレイ工程の変更又は追加の必要もなく、そのまま利用することができる。

【0048】

或いは、マルチプレクサ・アレイ(40)に含まれるトランジスタ(T1、T2)のターン・オンの抵抗を減少させるため、マルチプレクサ・アレイ(40)の部分だけレーザにアナリングを実施してポリシリコン・アクティブ層を形成することも可能である。

【0049】

【発明の効果】

上述したように、本発明による液晶表示装置のデータ駆動装置及び方法は、液晶パネルにマルチプレクサ・アレイを形成してデータラインを時分割駆動することにより、データドライバICの数をそのデータラインの分割数の逆数まで減少させることができる。これにより、データドライバIC数が減少するほど液晶表示モジュールの製造単価を低くすることができる。

【0050】

特に、本発明による液晶表示装置のデータ駆動装置は、液晶パネル上のマルチプレクサ・アレイに具備されるトランジスタのチャンネル部を指形状に形成してターン・オンの抵抗を数k程度に減少させることができる。また指形状のチャンネル部を有するトランジスタを並列に複数連結してマルチプレクサ・アレイを構成することで、ターン・オンの抵抗を著しく減少させることができる。更に、本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイを、液晶パネルのデータTCP取り付け領域と画像表示部の間のシリング領域のパネル面積を増大させることなく形成することができ、アモルファス・薄膜トランジスタ・アレイ工程の変更又は追加の必要もなく、そのまま利用することができる。

【0051】

更に本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイ部分だけレーザにアナリングを実施してポリシリコン・アクティブ層を形成することで、マルチプレクサ・アレイのターン・オンの抵抗を減少させることができる。

【0052】

以上説明した内容を通し、当業者であれば、本発明の技術思想を逸脱しない範囲で、多様な変更及び修正の可能であることが分かる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限定されず、特許請求の範囲によって定めなければならない。

【図面の簡単な説明】

【図1】 図1は従来の液晶表示装置を概略的に図示した図面である。

【図2】 図2は図1に図示されたデータドライバ集積回路の詳細な構成を図示したブロック図である。

【図3】 図3は本発明の実施例によるデータ駆動装置を含む液晶表示装置を図示した平面図である。

【図4】 図4は図3に図示されたマルチプレクサ・アレイの詳細な構成を例をあげて図示した図面である。

【図5】 図5は図4に図示された薄膜トランジスタ構成を図示した平面図である。

【符号の説明】

- 2、30：液晶パネル
- 4、34：データ・テープ・キャリア・パッケージ
- 6、36：データドライバ集積回路
- 8、38：ゲート・テープ・キャリア・パッケージ
- 9、39：ゲートドライバ集積回路
- 10：信号制御部

10

20


30

40


50

- 1 2 : ガンマ電圧部
- 1 4 : シフト・レジスタ部
- 1 6 : ラッチ部
- 1 8 : デジタル・アナログ変換 (D A C) 部
- 2 0 : Pディコーディング部
- 2 2 : Nディコーディング部
- 2 4、4 0 : マルチプレクサ・アレイ
- 2 6 : 出力バッファ部
- 4 2 : マルチプレクサ
- 4 4 : ゲート電極
- 4 6 : ソース電極
- 4 8 : ドレイン電極
- 5 0 : アクティブ層


【 図 1 】




【 図 2 】




【図3】



【図5】



【図4】



フロントページの続き

(51)Int.Cl. F I
G 0 9 G 3/20 6 2 3 V
G 0 9 G 3/20 6 8 0 G
H 0 1 L 29/78 6 1 8 C

(56)参考文献 特開2001-221990(JP,A)
特開2000-150895(JP,A)
特開平09-033891(JP,A)
特開平04-170515(JP,A)
特開平11-259036(JP,A)
特開2000-250490(JP,A)
特開平11-346337(JP,A)
特開2001-34237(JP,A)
特開2002-108311(JP,A)
特開2003-58102(JP,A)
特開2002-91332(JP,A)

(58)調査した分野(Int.Cl., DB名)

G09G 3/00 - 3/38

G02F 1/133

专利名称(译)	液晶显示装置的数据驱动方法和装置		
公开(公告)号	JP4119175B2	公开(公告)日	2008-07-16
申请号	JP2002185356	申请日	2002-06-25
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji飞利浦杜迪股份有限公司		
当前申请(专利权)人(译)	Eruji显示有限公司		
[标]发明人	アンジョンキ		
发明人	アン, ジョン キ		
IPC分类号	G09G3/36 G02F1/133 G09G3/20 H01L29/786		
CPC分类号	G09G3/3688 G09G2310/0297		
FI分类号	G09G3/36 G02F1/133.550 G09G3/20.611.F G09G3/20.621.M G09G3/20.623.F G09G3/20.623.V G09G3/20.680.G H01L29/78.618.C		
F-TERM分类号	2H093/NA31 2H093/NA46 2H093/NA53 2H093/NC03 2H093/NC16 2H093/NC22 2H093/NC26 2H093/ND49 2H093/ND54 2H193/ZC27 2H193/ZD23 2H193/ZF03 5C006/AA16 5C006/AC11 5C006/AC26 5C006/AF22 5C006/AF43 5C006/AF44 5C006/AF46 5C006/AF71 5C006/AF83 5C006/BB16 5C006/BC02 5C006/BC12 5C006/BC20 5C006/BC23 5C006/BF03 5C006/BF04 5C006/BF24 5C006/BF25 5C006/BF34 5C006/EB05 5C006/FA43 5C006/FA51 5C080/AA10 5C080/BB06 5C080/DD23 5C080/DD25 5C080/DD28 5C080/EE29 5C080/FF11 5C080/FF13 5C080/JJ02 5C080/JJ03 5C080/JJ06 5F110/AA07 5F110/AA30 5F110/BB02 5F110/CC07 5F110/GG02 5F110/GG13 5F110/GG15 5F110/GG23 5F110/GG26 5F110/HM04 5F110/NN78 5F110/PP03		
审查员(译)	一宮 誠		
优先权	1020010085336 2001-12-26 KR		
其他公开文献	JP2003195836A JP2003195836A5		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种用于液晶显示器的数据驱动装置和方法，其能够通过以时分方式驱动数据线来减少驱动集成电路的数据的数量。解决方案：用于液晶显示器的数据驱动装置包括多个数据驱动集成电路，用于将输入像素数据转换为像素电压信号并输出它们，一个或多个多路复用器阵列设置在液晶面板附近以进行时分将多个数据线分成多个区域以选择性地将来自多个数据驱动集成电路的像素电压信号施加到多个数据线，以及控制数据驱动集成电路和多路复用器阵列的定时控制装置，重新映射像素数据被提供给各个数据驱动集成电路并对多个区域进行时分，并提供它们。 Z

【 図 2 】

