

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-4205

(P2005-4205A)

(43) 公開日 平成17年1月6日(2005.1.6)

(51) Int.Cl.⁷

G09G 3/36
G02F 1/133
G09F 9/00
G09G 3/20

F I

G09G 3/36
G02F 1/133 550
G09F 9/00 348Z
G09G 3/20 611J
G09G 3/20 621A

テーマコード (参考)

2H093
5C006
5C080
5G435

審査請求 未請求 請求項の数 14 O L (全 13 頁) 最終頁に続く

(21) 出願番号 特願2004-170728 (P2004-170728)
(22) 出願日 平成16年6月9日 (2004.6.9)
(31) 優先権主張番号 2003-036992
(32) 優先日 平成15年6月10日 (2003.6.10)
(33) 優先権主張国 韓国 (KR)

(71) 出願人 390019839
三星電子株式会社
大韓民国京畿道水原市靈通区梅灘洞 4 1 6
(74) 代理人 100094145
弁理士 小野 由己男
(74) 代理人 100106367
弁理士 稲積 朋子
(72) 発明者 朴 鎮 浩
大韓民国京畿道水原市勤善区勤善洞 1 2 6
7 番地碧山ハソンアパート 8 0 9 棟 8 0 1 号

Fターム(参考) 2H093 NA16 NC16 NC22 NC23 NC24
NC26 NC34 ND05 ND34 NE07
5C006 AC11 AC24 AF43 AF51 AF71
BB16 BC02 BC23 FA16

最終頁に続く

(54) 【発明の名称】 液晶表示装置


(57) 【要約】

【課題】 表示画質を向上させるための液晶表示装置を提供する。

【解決手段】

液晶表示装置において、液晶表示パネルはデータ駆動部から映像データの入力を受け、ゲート駆動部からのゲート駆動信号に応答して映像を表示する。タイミング制御部はゲート駆動部にゲート駆動信号の出力を制御する第1制御信号を提供し、また前記液晶表示パネル上に形成される信号ラインを通じてデータ駆動部に映像データの出力を制御するための第2制御信号を提供する。従って、映像データとゲート駆動信号が実質的に同一な時間に該当画素領域に印加されることができるので映像データまたはゲート駆動信号の遅延による映像の歪曲を防止することができ、液晶表示装置の表示画質を向上させることができる。

【選択図】 図4



【特許請求の範囲】

【請求項 1】

外部から映像データの入力を受け映像を表示する液晶表示パネルと、
前記液晶表示パネルに前記映像データを出力するデータ駆動部と、
前記液晶表示パネルにゲート駆動信号を出力するゲート駆動部と、
前記ゲート駆動部に前記ゲート駆動信号の出力を制御する第 1 制御信号を提供し、前記映像データの出力を制御するための第 2 制御信号を前記液晶表示パネル上に形成される信号ラインを通じて前記データ駆動部に提供するタイミング制御部と、を含むことを特徴とする液晶表示装置。

【請求項 2】

前記信号ラインは前記データ駆動部に隣接する領域に形成されることを特徴とする請求項 1 記載の液晶表示装置。

【請求項 3】

前記データ駆動部と前記液晶表示パネルを電氣的に連結する複数の信号伝達部材をさらに含み、

前記信号ラインは前記複数の信号伝達部材のうちいずれか一つを通じて前記タイミング制御部から前記第 2 制御信号の入力を受けることを特徴とする請求項 2 記載の液晶表示装置。

【請求項 4】

前記液晶表示パネルは、

前記液晶表示パネル上で第 1 方向に延伸されて形成され、前記第 1 方向と直交する第 2 方向に所定間隔を有するように配列され、前記ゲート駆動部を通じて前記ゲート駆動信号の印加を受ける複数のゲートラインと、

前記液晶表示パネル上で前記第 2 方向に延伸され、第 1 方向に所定間隔離隔して配列され、前記データ駆動部を通じて前記映像データの入力を受ける複数のデータラインと、を含むことを特徴とする請求項 3 記載の液晶表示装置。

【請求項 5】

前記信号ラインは前記第 1 方向に延伸され、前記ゲートラインと実質的に平行するように形成されることを特徴とする請求項 4 記載の液晶表示装置。

【請求項 6】

前記液晶表示パネルは前記ゲートライン及びデータラインにより複数の画素領域に区分され、前記ゲート駆動信号及び映像データは該当画素領域に実質的に同一な時間に提供されることを特徴とする請求項 4 記載の液晶表示装置。

【請求項 7】

映像データの入力を受け映像を表示する液晶表示パネルと、

前記液晶表示パネルにゲート駆動信号を出力するゲート駆動部と、

前記液晶表示パネルに前記映像データを出力するデータ駆動部と、

前記ゲート駆動部にゲート駆動信号の出力時点を制御する第 1 制御信号を提供し、前記データ駆動部に前記映像データの出力時点を制御するための第 2 制御信号を出力するタイミング制御部と、

前記データ駆動部と前記液晶表示パネルを電氣的に連結する複数の信号伝達部材と、

前記複数の信号伝達部材のうちいずれか一つを通じてデータ駆動部に前記第 2 制御信号を提供する信号ラインと、を含むことを特徴とする液晶表示装置。

【請求項 8】

前記液晶表示パネルは、

第 1 方向に延伸され、前記第 1 方向と直交する第 2 方向に所定間隔を有するように配列される複数のゲートラインと、

前記第 2 方向に延伸され、前記第 1 方向に所定間隔離隔して配列される複数のデータラインと、を含むことを特徴とする請求項 7 記載の液晶表示装置。

【請求項 9】

前記信号ラインは前記第1方向に延伸され前記ゲートラインと実質的に平行するように形成されることを特徴とする請求項8記載の液晶表示装置。

【請求項10】

前記液晶表示パネルは前記ゲートライン及びデータラインにより複数の画素領域に区分され、前記ゲート駆動信号及び映像データは該当画素領域に実質的に同一な時間に提供されることを特徴とする請求項9記載の液晶表示装置。

【請求項11】

前記信号ラインは前記液晶表示パネル上に形成され、前記データ駆動部に隣接する請求項7記載の液晶表示装置。

【請求項12】

液晶表示パネルと、
前記液晶表示パネルに連結されたデータドライバーと、
前記液晶表示パネルに連結されたゲートドライバーと、
前記ゲート及びデータドライバーに連結されたタイミングコントローラと、
前記液晶表示パネル上に形成され、前記タイミングコントローラと前記ゲート及びデータドライバーを電氣的に連結する信号ラインと、を含むこと特徴とする液晶表示装置。

【請求項13】

前記信号ラインは前記データドライバーに隣接して形成されることを特徴とする請求項12記載の液晶表示装置。

【請求項14】

前記データ駆動部と前記液晶表示パネルを電氣的に連結する複数の信号伝達部材をさらに含み、

前記データドライバーからの映像データの出力を制御するために前記信号ラインは前記複数の信号伝達部材のうちいずれか一つを通じて前記タイミング制御部からの制御信号の入力を受けることを特徴とする請求項13記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は液晶表示装置に関し、より詳細には表示品質を向上させるための液晶表示装置に関する。

【背景技術】

【0002】

最近、半導体技術が急速に進歩するにつれて各種の電子装置の低電圧及び低電力化、小型及び軽量化により平板表示装置に対するこのような要求も急激に増大している。平板表示装置のうち液晶表示装置は、ほかの表示装置に比べて薄くて軽く、低い消費電力及び低い駆動電圧を備えていて広範囲に使用されている。

【0003】

液晶表示装置は、一般に薄膜トランジスタ（以下、TFTと称する）基板と、前記TFT基板に対向するカラーフィルター基板及びTFT基板とカラーフィルターとの間に形成された液晶層からなる液晶表示パネルと、前記液晶表示パネルを駆動するための駆動信号を発生する印刷回路基板と、を含む。

【0004】

図1は一般の液晶表示装置の構成を示す平面図である。

【0005】

図1に示すように、一般の液晶表示装置600は複数のゲートラインGL及び前記ゲートラインGLに直交して形成される複数のデータラインDLを含むTFT基板100と、前記ゲートラインGLにゲート駆動信号を印加するゲート印刷回路基板110と、前記データラインDLにデータ信号を印加するデータ印刷回路基板120とを含む。このとき、データラインDLとゲートラインGLとが交差する領域に画素がマトリックス状に形成される。

10

20

30

40

50

【0006】

一方、一般の液晶表示装置600は、TFT基板100に対向して形成され、カラーフィルター及び共通電極を有するカラーフィルター基板（図示せず）をさらに含む。

【0007】

前記ゲート印刷回路基板110及びデータ印刷回路基板120はゲート側TCP130及びデータ側TCP140を通じてゲートラインGL及びデータラインDLとそれぞれ電氣的に連結される。また、ゲート側TCP130及びデータ側TCP140上部にはゲート駆動チップ150及びデータ駆動チップ160がそれぞれ形成される。

【0008】

前記データ駆動チップ160はデータ印刷回路基板120から入力されるデータ信号を複数のデータラインDLに水平ライン毎に出力する。 10

【0009】

前記データ駆動チップ160はデータ印刷回路基板120から1ビットずつに入力されるデータ信号を表示画面の1個の水平ラインに該当するビット数だけ保存した後、出力指示信号TPにより保存された信号を同時にアナログ電圧値に変換して複数のデータラインDLに出力する。

【0010】

ここで、前記出力指示信号TPはデータ印刷回路基板120上に構成されたタイミングコントローラ170から生成され、生成された出力指示信号TPは出力指示信号ライン180を通じてデータ駆動チップ160に出力される。このとき、出力指示信号ライン180はデータ印刷回路基板120上に構成され、データ側TCP140を通じてデータ駆動チップ160と電氣的に連結される。従って、出力指示信号TPは出力指示信号ライン180、データ側TCP140を通じてデータ駆動チップ160に提供される。 20

【0011】

一方、ゲートラインGLはゲート駆動チップ150から入力されるゲート駆動信号に応じて動作され、これによってデータラインDLを通じてアナログ電圧が各画素に伝達される。

【0012】

ここで、ゲートラインGLはTFT基板100上に構成され、上部に形成されるカラーフィルター基板の共通電極と共にキャパシターとして動作されることにより容量性負荷を有する。また、ゲートラインGLは金属配線であるので、金属配線自体の抵抗性負荷を有する。 30

【0013】

従って、ゲート駆動信号はゲートラインGLの容量性負荷及び抵抗性負荷によりゲート駆動チップ150から遠距離に位置する地点では一定時間遅延された信号形態を有する。

【0014】

図2は図1のデータライン及びゲートラインの位置によるデータ信号及びゲート信号の波形を示す波形図である。

【0015】

図2に示されたように、ゲート駆動チップ150から提供されるゲート駆動信号が、図1のゲートラインGL上のスタート点a領域に対して中間点b領域及び終点c領域でゲート駆動信号は所定時間遅延される。 40

【0016】

即ち、b領域のゲートラインGLに載せられるゲート駆動信号g2はゲートラインGLの容量性負荷及び抵抗性負荷によりa領域のゲートラインGLに載せられるゲート駆動信号g1に対して第1時間t1だけ遅延される。

【0017】

また、c領域のゲートラインGLに載せられるゲート駆動信号g3はゲートラインGLの容量性負荷及び抵抗性負荷によりa領域のゲートラインGLに載せられるゲート駆動信号g1に対して第2時間t2だけ遅延される。このとき、b領域のゲート駆動信号g2よ 50

り c 領域のゲート駆動信号 g 3 の遅延時間が長い理由は、ゲート駆動信号が伝達されるために経るゲートライン G L の長さが長くなるほど容量性負荷及び抵抗性負荷が増加するからである。

【0018】

一方、出力指示信号 T P によりデータ駆動チップ 160 からデータライン D L に出力されるデータ信号 d はデータラインが位置する領域即ち、a 領域、b 領域及び c 領域に関係なしに互いに同一な信号形態を有する。

【0019】

前記出力信号 T P をデータ駆動チップ 160 に提供する出力指示信号ライン 180 はデータ印刷回路基板 120 上に形成されるので、ゲートライン G L のような容量性負荷を有しない。 10

【0020】

従って、出力指示信号ライン 180 を通じてデータ駆動チップ 160 に提供される出力指示信号 T P は a 領域乃至 c 領域に関係なしに常に同一な信号波形を有し、出力指示信号 T P によりデータライン D L に出力されるデータ信号は領域に関係なしに常に同一な信号波形を有する。

【0021】

それで、一般の液晶表示装置 600 においては画素の位置によりゲート駆動信号が一定時間だけ遅延されるが、出力指示信号及びデータ信号は出力指示信号ラインの位置及び画素の位置と関係なしに常に同一な信号波形を有する。 20

【0022】

従って、一般の液晶表示装置はデータ信号の波形とゲート駆動信号の波形が一致せず、該当データラインにデータ信号が印加される間であっても、それに相応するゲートラインにゲート駆動信号が印加されない。よって、データ信号が画素電極にまともに印加できず画質が歪曲される。

【発明の開示】

【発明が解決しようとする課題】

【0023】

本発明は表示画質を向上させるための液晶表示装置を提供する。

【課題を解決するための手段】

30

【0024】

本発明の一特徴による液晶表示装置は、液晶表示パネルは外部からの映像データの入力を受けて映像を表示し、データ駆動部は液晶表示パネルに映像データを出力し、ゲート駆動部は液晶表示パネルにゲート駆動信号を出力し、タイミング制御部はゲート駆動部にゲート駆動信号の出力を制御する第 1 制御信号及びデータ駆動部に映像データの出力を制御するための第 2 制御信号を出力し、タイミング制御部は液晶表示パネル上に形成される配線を通じて第 2 制御信号を伝達する。

【0025】

また、本発明による液晶表示装置の液晶表示パネルは外部から映像データの入力を受けて映像を表示し、データ駆動部は液晶表示パネルに映像データを出力し、ゲート駆動部は液晶表示パネルにゲート駆動信号を出力し、タイミング制御部はゲート駆動部にゲート駆動信号の出力を制御する第 1 制御信号及びデータ駆動部に映像データの出力を制御するための第 2 制御信号を出力し、複数の信号伝達部材はデータ駆動部と液晶表示パネルとを電氣的に連結し、制御信号の伝達ラインは液晶表示パネル上のデータ駆動部に隣接する領域に形成され、複数の信号伝達部材のうちいずれか一つを通じてデータ駆動部に第 2 制御信号を提供する。 40

【発明の効果】

【0026】

このような液晶表示装置によると、映像データとゲート駆動信号が実質的に同一な時間に該当する画素領域に印加されることができるので映像データまたはゲート駆動信号の遅 50

延による映像の歪曲を防止することができ、液晶表示装置の表示画質を向上させることができる。

【発明を実施するための最良の形態】

【0027】

以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。

【0028】

図3は本発明の一実施例による液晶表示装置の分解斜視図であり、図4は図3のTFT基板及び印刷回路基板の構成を概略的に示す平面図である。

【0029】

図3及び図4に示すように、本発明の一実施例による液晶表示装置200は光を発生させるバックライトアセンブリ300及びバックライトアセンブリ300から発生され光の提供を受け映像を表示する表示ユニット400で構成される。 10

【0030】

前記バックライトアセンブリ200は光を発生する光源部310、前記光源部310から発生された光をガイドして表示ユニット400から提供するための導光板320を含む。ここで、光源部310はランプ312及びランプ312の一侧をカバーすることで前記ランプ312から発生された光を導光板320側に反射させるランプ反射板314を含む。

【0031】

また、バックライトアセンブリ300は導光板320の下部に具備され導光板320から漏洩される光を再び前記導光板320側に反射して表示ユニット400側に提供するための反射板330、前記導光板320の上部に位置して前記導光板320から出射される光の輝度分布を均一にするための複数の光学シート340を含む。 20

【0032】

前記バックライトアセンブリ300及び表示ユニット400はバックライトアセンブリ300の下部に位置するモールドフレーム350に順次に収納される。また、前記液晶表示装置200は前記モールドフレーム350と対向するように具備され表示ユニット400及びバックライトアセンブリ300をモールドフレーム350に固定させるためのシャシー360を含む。

【0033】

前記表示ユニット400は液晶表示装置200の映像を表示する液晶表示パネル410、データ信号を発生するためのデータ印刷回路基板420、ゲート駆動信号を発生するためのゲート印刷回路基板430、データ印刷回路基板420から入力されるデータ信号を液晶表示装置200の液晶表示パネル410に提供するデータ駆動チップ440、ゲート印刷回路基板430から入力されるゲート駆動信号を液晶表示パネル410に順次に提供するゲート駆動チップ450を含む。 30

【0034】

ここで、液晶表示パネル410は表示セルアレイ412が形成されたTFT基板414、TFT基板414と対向して具備され、カラーフィルター（図示せず）と共通電極（図示せず）が形成されたカラーフィルター基板416及び前記TFT基板414とカラーフィルター基板416との間に介在された液晶層（図示せず）で構成される。 40

【0035】

前記TFT基板414の表示セルアレイ412にはロー（row）方向に延伸された複数のデータラインDLとカラム方向に延伸された複数のゲートラインGLが形成される。また、前記データラインDLと前記ゲートラインGLにより定義される領域にはスイッチング素子であるTFT417と画素電極418が形成される。前記TFT417のゲート電極GはゲートラインGLに連結され、TFT417のソース電極SはデータラインDLに連結され、TFT417のドレイン電極Dは画素電極418に連結される。

【0036】

ここで、本発明の一実施例による液晶表示装置が525×192解像度を有する場合、 50

データライン D L は 5 2 5 個であり、ゲートライン G L は 1 9 2 個である。

【0037】

前記ゲートライン G L は前記ゲート駆動チップ 4 5 0 を通じて提供される電気的な信号であるゲート駆動信号を前記表示セルアレイ 4 1 2 の T F T 4 1 7 に印加するための金属配線である。従って、ゲートライン G L は T F T 基板 4 1 4 の上部に位置するカラーフィルタ基板 4 1 6 の共通電極と共にキャパシタとして動作されるので、ゲートライン G L には容量性負荷が作用する。また、ゲートライン G L は一種の抵抗体であるので、ゲートライン G L には抵抗性負荷がまたも作用する。

【0038】

前記したように容量性負荷及び抵抗性負荷により、ゲートライン G L に載せられるゲート駆動信号は、ゲートライン G L の長さにより互いに異なる信号印加時間を有する。即ち、ゲート駆動信号が相対的に長いゲートライン G L を経て前記 T F T 4 1 7 に提供される場合、前記ゲート駆動信号はゲートライン G L に作用する容量性負荷及び抵抗性負荷の影響を相対的に多く受ける。そのため、前記ゲート駆動信号が短いゲートライン G L を経て前記 T F T 4 1 7 に提供される場合に比べて信号の時間遅延が大きい。 10

【0039】

前記複数のデータ駆動チップ 4 4 0 は液晶表示パネル 4 1 0 とデータ印刷回路基板 4 2 0 を電氣的に連結させるデータ側 T C P 4 2 2 上に形成され、複数のゲート駆動チップ 4 5 0 は液晶表示パネル 4 1 0 とゲート印刷回路基板 4 3 0 とを電氣的に連結させるゲート側 T C P 4 3 2 上に形成される。 20

【0040】

また、前記データ印刷回路基板 4 2 0 上には、データ駆動チップ 4 4 0 に保存されたデータ信号をアナログ信号に変換してデータライン D L に出力するためのタイミング信号である出力指示信号 T P を生成するタイミングコントローラ 5 0 0 が形成される。前記タイミングコントローラ 5 0 0 により生成された出力指示信号 T P は出力指示信号ライン 5 1 0 を通じてデータ駆動チップ 4 4 0 に出力される。

【0041】

前記出力指示信号ライン 5 1 0 は、データ駆動チップ 4 4 0 と隣接する領域である T F T 基板 4 1 4 の上端部にゲートライン G L と実質的に平行するように形成される。このとき、出力指示信号ライン 5 1 0 は一つのデータ側 T C P 4 2 2 を通じてタイミングコントローラ 5 0 0 から出力指示信号 T P の入力を受ける。 30

【0042】

また、タイミングコントローラ 5 0 0 はゲート駆動チップ 4 5 0 にゲート駆動信号の出力を制御するためのタイミング信号も前記出力指示信号 T P と共に出力する。

【0043】

ここで、前記データ駆動チップ 4 4 0 はデータ側 T C P 4 2 2 を通じてデータ印刷回路基板 4 2 0 から点順次方式 (D o t a t a t i m e S c a n n i n g) のタイミング体系に入力されるデータ信号を線順次方式 (L i n e a t a t i m e S c a n n i n g) を体系に保存する。

【0044】

即ち、データ駆動チップ 4 4 0 はデータ印刷回路基板 4 2 0 からビット毎に入力されるデータ信号をシフト動作に応じて 1 個の水平ラインに該当するビット数だけ保存する。 40

【0045】

続いて、データ駆動チップ 4 4 0 は出力指示信号ライン 5 1 0 を通じて入力される出力指示信号 T P により保存されたデータ信号をアナログデータ信号に変換した後、表示セルアレイ 4 1 2 のデータライン D L に出力する。

【0046】

以下、データ駆動チップ 4 4 0 の動作を図 5 を参照してより詳細に説明する。

【0047】

図 5 は図 3 のデータ駆動チップ 4 4 0 の内部構成を示すブロック図である。 50

【0048】

図5に示すように、データ駆動チップ440はシフトレジスタ441、データレジスタ442、ラッチ部443、D/Aコンバーター444及び信号出力部445を含む。

【0049】

前記シフトレジスタ441は、データ印刷回路基板420から1ビットずつ入力されるデジタルデータ信号をシフトして前記データレジスタ442に順次に保存する。

【0050】

従って、液晶表示装置が第1乃至第8データ駆動チップ440を含む場合、データ印刷回路基板420から1ビットずつデータ信号が第1データ駆動チップに inputs されると、第1データ駆動チップはシフトレジスタ動作に応じて第2データ駆動チップにデータ信号を出力し、第2データ駆動チップはシフト動作に応じて入力されるデータ信号を第3データ駆動チップに出力する。

10

【0051】

このように、データ印刷回路基板420から入力されるデータ信号は第1乃至第8データ駆動チップのシフト動作に応じて第8データ駆動チップに保存され、以後第7データ駆動チップに保存される。前記した動作が反復的に遂行されるにより第8データ駆動チップから第1駆動チップにまでデータ信号が保存される。このとき、第1乃至第8データ駆動チップには1個の水平ラインに相応する525ビットのデータ信号がそれぞれ保存される。

【0052】

続いて、1個の水平ラインに該当するビット数のデジタルデータ信号がデータレジスタ442に保存されると、タイミングコントローラ500は出力指示信号TPをデータレジスタ442に出力する。このとき、出力指示信号TPはTFT基板414上に形成された出力指示信号ライン510を通じて前記データレジスタ442に inputs される。

20

【0053】

前記データレジスタ442は出力指示信号ライン510を通じて inputs される前記出力指示信号TPに 応答して、保存されたデジタルデータ信号を同時にラッチ部443に出力する。ラッチ部443は、データレジスタ442から inputs されるデジタルデータ信号の電圧レベルを高くする。そして、D/Aコンバーター444は、前記ラッチ部443から提供される電圧レベルが高いデジタルデータ信号をアナログデータ信号であるアナログ電圧に変換する。前記信号出力部445はD/Aコンバーター444で変換されたアナログ電圧を増幅してデータラインDLに出力する。

30

【0054】

前記したように、データ駆動チップ440に印加される出力指示信号TPの経路として提供された出力指示信号ライン510は、TFT基板414上で前記ゲートラインGLと実質的に平行するように形成されるので、前記出力指示信号ライン510にはゲートラインGLと同一な容量性負荷及び抵抗性負荷が作用する。

【0055】

即ち、出力指示信号ライン510はカラーフィルター416の共通電極と共にキャパシターとして動作するので、出力指示信号ライン510には容量性負荷が作用する。また、出力指示信号ライン510は一種の抵抗体であるので、出力指示信号ライン510には抵抗性負荷が作用する。

40

【0056】

従って、前記したように容量性負荷及び抵抗性負荷により出力指示信号ライン510を通じてデータ駆動チップ440に出力される出力指示信号TPには信号の遅延が発生され得る。

【0057】

即ち、相対的に長い出力指示信号ライン510を通じて前記データ駆動チップ440に到達される出力指示信号TPは、相対的に短い出力指示信号ライン510を通じて前記データ駆動チップ440に到達される出力指示信号TPより所定時間だけ信号が遅延される

50

。このとき、出力指示信号 T P の遅延時間はゲート駆動信号の遅延時間と実質的に同一である。

【0058】

図6は図4のA乃至C領域においてのゲートラインの信号波形とデータラインの信号波形との関係を示す波形図である。

【0059】

図6に示すように、ゲート駆動チップ450から提供されるゲート駆動信号がゲートラインGLに載せられるスタート点A領域に対して中間地点B領域及び終点C領域でゲート駆動信号は所定の時間遅延が発生される。

【0060】

即ち、B領域のゲートラインGLに載せられるゲート駆動信号G2はゲートラインGLの容量性負荷及び抵抗性負荷によりA領域のゲートラインGLに載せられるゲート駆動信号G1に対して第1時間DL1だけ遅延される。

【0061】

また、C領域のゲートラインGLに載せられるゲート駆動信号G3はゲートラインGLの容量性負荷及び抵抗性負荷によりA領域のゲートラインGLに載せられるゲート駆動信号G1に対して第2時間DL2だけ遅延される。このとき、B領域のゲート駆動信号G2よりC領域のゲート駆動信号G3の遅延時間が長いのはゲート駆動信号が伝達されるために経るゲートラインGLの長さが長くなるほどゲート駆動信号に影響を及ぼす容量性負荷及び抵抗性負荷が増加するからである。

【0062】

一方、データ駆動チップ440から提供されA領域のデータラインDL上に載せられるデータ信号D1に対して、B領域のデータラインDLに載せられるデータ信号D2は第1時間DL1だけ遅延される。また、A領域のデータラインDLに載せられるデータ信号D1に対してC領域のデータラインDLに載せられるデータ信号D3は第2時間DL2だけ遅延される。

【0063】

即ち、B領域のデータラインDLにデータ信号D2を出力するための第2出力指示信号TP2は、出力指示信号ライン510に作用する容量性負荷及び抵抗性負荷によりA領域のデータラインDLにデータ信号D1を出力するための第1出力指示信号TP1に対して第1時間DL1だけ遅延される。従って、B領域のデータラインDLに載せられるデータ信号D2はA領域のデータラインDLに載せられるデータ信号D1に対して第1時間DL1だけ遅延される。

【0064】

また、C領域のデータラインDLにデータ信号D3を出力するための第3出力指示信号TP3は、出力指示信号ライン510に作用する容量性及び抵抗性負荷により第1出力指示信号TP1に対して第2時間DL2だけ遅延される。従って、C領域のデータラインDLに載せられるデータ信号D3は、A領域のデータラインDLに載せられるデータ信号D1に対して第2時間DL2だけ遅延される。このとき、B領域のデータ信号D2よりC領域のデータ信号D3の遅延時間が長いのは、出力指示信号が伝達されるために経る出力指示信号ライン510の長さが長くなるほど出力指示信号に影響を及ぼす容量性負荷及び抵抗性負荷が増加するからである。

【0065】

前記ゲートラインGLと出力指示信号ライン510はTFT基板414上に形成されるので、ゲートラインGLと出力指示信号ライン510に作用する容量性負荷及び抵抗性負荷は実質的に互いに同一である。

【0066】

よって、B領域のゲート駆動信号G2とデータ信号D2は、A領域のゲート駆動信号G1とデータ信号D1に対して実質的に同一な遅延時間、即ち第1時間DL1だけ遅延される。また、C領域のゲート駆動信号G3とデータ信号D3はA領域のゲート駆動信号G1

10

20

30

40

50

とデータ信号 D 1 に対して実質的に同一な遅延時間、即ち第 2 時間 D L 2 だけ遅延される。

【0067】

従って、画素領域の位置によりゲートラインを通過するゲート駆動信号が遅延され、このゲート駆動信号の遅延時間と実質的に同一な時間の間データラインに提供されるデータ信号が遅延される。従って、各画素領域にはゲート駆動信号とデータ信号が実質的に同一な時間に提供される。

【0068】

前述したように、本発明による液晶表示装置はゲートラインが形成される T F T 基板上にデータ信号の出力を指示する別途の出力指示信号ラインを形成する。また、ゲートライン及び出力指示信号ラインが同一な基板上に形成されるので、前記ゲートライン及び出力指示信号ラインは実質的に互いに同一な容量性負荷及び抵抗性負荷を有する。従って、出力指示信号は容量性負荷及び抵抗性負荷の作用によりゲートラインを通過するゲート駆動信号の遅延時間と実質的に同一な時間で遅延される。

【0069】

従って、ゲート駆動信号とデータ信号が画素領域に印加される時間が互いに異なることにより発生される映像の歪曲を防止することができ、液晶表示装置の表示品質を向上させることができる。

【0070】

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。

【産業上の利用可能性】

【0071】

本発明は、表示品質の向上が求められる液晶表示装置に用いることができる。

【図面の簡単な説明】

【0072】

【図 1】一般の液晶表示装置の構成を示す平面図である

【図 2】図 1 のデータライン及びゲートラインの位置によるデータ信号及びゲート信号の波形を示す波形図である。

【図 3】本発明の一実施例による液晶表示装置の分解斜視図である。

【図 4】図 3 の T F T 基板及び印刷回路基板の構成を概略的に示す平面図である。

【図 5】図 3 のデータ駆動チップの内部構成を示すブロック図である。

【図 6】図 4 の A 乃至 C 領域においてのゲートラインの信号波形とデータラインの信号波形との関係を示す波形図である。

【符号の説明】

【0073】

1 0 0 T F T 基板
 1 1 0、4 3 0 ゲート印刷回路基板
 1 2 0、4 2 0 データ印刷回路基板
 1 3 0 ゲート側 T C P
 1 4 0 データ側 T C P
 1 5 0、4 5 0 ゲート駆動チップ
 1 6 0、4 4 0 データ駆動チップ
 1 8 0、5 1 0 出力指示信号ライン
 2 0 0 液晶表示装置
 3 0 0 バックライトアセンブリ
 3 1 0 光源部
 3 2 0 導光板
 3 1 4 ランプ反射板

10

20


30

40


50

3 5 0	モールドフレーム
4 0 0	表示ユニット
4 1 0	液晶表示パネル
4 4 1	シフトレジスタ
4 4 2	データレジスタ
4 4 3	ラッチ部


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】



【図 6】



フロントページの続き

(51)Int.Cl. ⁷	F I	テーマコード (参考)
	G 0 9 G 3/20	6 2 1 M
	G 0 9 G 3/20	6 2 2 A
	G 0 9 G 3/20	6 2 3 A
	G 0 9 G 3/20	6 2 3 R

F ターム(参考) 5C080 AA10 BB05 DD30 EE29 FF11 JJ02 JJ04 JJ06
5G435 AA01 BB12 CC09 EE37 EE47

专利名称(译)	液晶表示装置		
公开(公告)号	JP2005004205A	公开(公告)日	2005-01-06
申请号	JP2004170728	申请日	2004-06-09
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
[标]发明人	朴鎮浩		
发明人	朴 鎮 浩		
IPC分类号	G02F1/133 G09F9/00 G09G3/20 G09G3/36		
CPC分类号	G09G3/3688 G09G2320/0223		
FI分类号	G09G3/36 G02F1/133.550 G09F9/00.348.Z G09G3/20.611.J G09G3/20.621.A G09G3/20.621.M G09G3/20.622.A G09G3/20.623.A G09G3/20.623.R		
F-TERM分类号	2H093/NA16 2H093/NC16 2H093/NC22 2H093/NC23 2H093/NC24 2H093/NC26 2H093/NC34 2H093/ND05 2H093/ND34 2H093/NE07 5C006/AC11 5C006/AC24 5C006/AF43 5C006/AF51 5C006/AF71 5C006/BB16 5C006/BC02 5C006/BC23 5C006/FA16 5C080/AA10 5C080/BB05 5C080/DD30 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ04 5C080/JJ06 5G435/AA01 5G435/BB12 5G435/CC09 5G435/EE37 5G435/EE47 2H193/ZA04 2H193/ZD34		
优先权	1020030036992 2003-06-10 KR		
外部链接	Espacenet		

摘要(译)

本发明提供一种用于提高显示图像质量的液晶显示装置。[解决方案] 在液晶显示装置中，液晶显示面板从数据驱动器接收图像数据，并响应于来自栅极驱动器的栅极驱动信号显示图像。时序控制器向栅极驱动器提供用于控制栅极驱动信号的输出的第一控制信号，并且通过形成在液晶显示面板上的信号线来控制图像数据向数据驱动器的输出。提供第二控制信号。因此，由于图像数据和选通驱动信号可以基本上同时施加到对应的像素区域，所以可以防止由于图像数据或选通驱动信号的延迟而导致的图像失真。可以提高显示图像的质量。[选择图]图4

