

(19) 日本国特許庁(JP)

再公表特許(A1)

(11) 国際公開番号

WO2009/060656

発行日 平成23年3月17日 (2011. 3. 17)

(43) 国際公開日 平成21年5月14日 (2009. 5. 14)

(51) Int. Cl.	F I	テーマコード (参考)
<b>GO9G 3/36 (2006.01)</b>	GO9G 3/36	2H193
<b>GO9G 3/20 (2006.01)</b>	GO9G 3/20 641P	5C006
<b>GO2F 1/133 (2006.01)</b>	GO9G 3/20 612U	5C058
<b>HO4N 5/66 (2006.01)</b>	GO9G 3/20 623D	5C080
	GO9G 3/20 623Y	

審査請求 有 予備審査請求 未請求 (全 32 頁) 最終頁に続く

出願番号 特願2009-539981 (P2009-539981)  
 (21) 国際出願番号 PCT/JP2008/065839  
 (22) 国際出願日 平成20年9月3日 (2008. 9. 3)  
 (31) 優先権主張番号 特願2007-290867 (P2007-290867)  
 (32) 優先日 平成19年11月8日 (2007. 11. 8)  
 (33) 優先権主張国 日本国 (JP)  
 (31) 優先権主張番号 特願2008-192237 (P2008-192237)  
 (32) 優先日 平成20年7月25日 (2008. 7. 25)  
 (33) 優先権主張国 日本国 (JP)


(71) 出願人 000005049  
 シャープ株式会社  
 大阪府大阪市阿倍野区長池町22番22号  
 (74) 代理人 110000338  
 特許業務法人原謙三国際特許事務所  
 (72) 発明者 上田 陽一  
 日本国大阪府大阪市阿倍野区長池町22番  
 22号 シャープ株式会社内  
 (72) 発明者 下敷領 文一  
 日本国大阪府大阪市阿倍野区長池町22番  
 22号 シャープ株式会社内  
 (72) 発明者 入江 健太郎  
 日本国大阪府大阪市阿倍野区長池町22番  
 22号 シャープ株式会社内

最終頁に続く

(54) 【発明の名称】 データ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法

(57) 【要約】

液晶駆動パネルに対して、外部から入力される複数の画素データからなる画像信号を補正するデータ処理装置において、補正回路が、補正対象となる第1の画素データ、および、該第1の画素データに基づいて駆動される上記データ信号線と同じデータ信号線で、該第1の画素データによる駆動タイミングよりも前に駆動に用いられる第2の画素データを取得し、第2の画素データの値と第1の画素データの値との関係に応じて第1の画素データを補正する補間演算部を備える。これにより、特定のデータ信号線において、前に印加された電圧の影響が画素に対する充電状態に影響を与える場合に、この影響を相殺するような補正を行うことを可能とするデータ処理装置を提供する。



## 【特許請求の範囲】

## 【請求項 1】

行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルに対して、外部から入力される複数の画素データからなる画像信号を補正するデータ処理装置であって、

補正対象となる第 1 の画素データ、および、該第 1 の画素データに基づいて駆動される上記データ信号線と同じデータ信号線で、該第 1 の画素データによる駆動タイミングよりも前に駆動に用いられる第 2 の画素データを取得し、

上記第 2 の画素データの値と上記第 1 の画素データの値との関係に応じて上記第 1 の画素データを補正する補正処理部を備えることを特徴とするデータ処理装置。 10

## 【請求項 2】

上記液晶駆動パネルが、上記第 1 の画素データに基づいて上記データ信号線から上記画素に対して電圧を印加するように上記走査信号線を選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じ走査信号線を選択状態とするプレ充電期間とにおいて画素の充電を行うとともに、

上記第 2 の画素データが、上記プレ充電期間において上記データ信号線の駆動に用いられるべきデータであることを特徴とする請求項 1 記載のデータ処理装置。

## 【請求項 3】

上記走査信号線が 1 水平走査ライン間隔で同じグループとなるように 2 つのグループに分かれており、各グループに対する走査が順次行われる飛び越し走査方式によって上記液晶駆動パネルが駆動されるとともに、 20

上記第 1 の画素データによる駆動が行われるべき画素に対応する上記走査信号線を  $n$  番目の走査信号線とすると、上記第 2 の画素データが、 $n - 2$  番目の走査信号線に対応する画素を駆動すべきデータであることを特徴とする請求項 1 または 2 記載のデータ処理装置。

## 【請求項 4】

上記第 2 の画素データの値と、上記第 1 の画素データの値との組み合わせに対応した補正量データを格納する補正量記憶部をさらに備え、

上記補正処理部が、上記補正量記憶部を参照することによって補正を行うことを特徴とする請求項 1 ~ 3 のいずれか一項に記載のデータ処理装置。 30

## 【請求項 5】

上記補正量記憶部が、上記第 2 の画素データに対応する複数の代表階調値と、上記第 1 の画素データに対応する複数の代表階調値との組み合わせに対応した補正量データを格納しており、

上記補正処理部が、上記第 2 の画素データに対応する代表階調値の中から、取得した第 2 の画素データの前後の値をとる 2 つの代表階調値を特定するとともに、上記第 1 の画素データに対応する代表階調値の中から、取得した第 1 の画素データの前後の値をとる 2 つの代表階調値を特定し、これら 4 つの代表階調値の組み合わせに対応する補正量データに対して補間演算を行うことによって補正量を算出することを特徴とする請求項 4 記載のデータ処理装置。 40

## 【請求項 6】

行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルと、

上記走査信号線を選択状態とするゲートオンパルスを、上記走査信号線に順次印加する走査信号駆動部と、

1 フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部と、

請求項 1 ~ 5 のいずれか一項に記載のデータ処理装置とを備えることを特徴とする液晶 50

表示装置。

【請求項 7】

外部から入力される複数の画素データからなる画像信号を受け取り、上記走査信号駆動部および上記データ信号駆動部の動作を制御する信号および上記データ信号駆動部に供給すべき画像信号を出力する表示制御回路をさらに備え、

上記データ処理装置が、上記表示制御回路から出力された画像信号に対して補正を行い、上記データ信号駆動部に補正した画像信号を供給することを特徴とする請求項 6 記載の液晶表示装置。

【請求項 8】

外部から入力される複数の画素データからなる画像信号を受け取り、上記走査信号駆動部および上記データ信号駆動部の動作を制御する信号および上記データ信号駆動部に供給すべき画像信号を出力する表示制御回路をさらに備え、

上記データ処理装置が、上記表示制御回路に対して入力される画像信号に対して補正を行うことを特徴とする請求項 6 記載の液晶表示装置。

【請求項 9】

上記表示制御回路が、画像信号に含まれる各色成分のデータ毎に独立して行うガンマ補正を行うとともに、

上記データ処理装置が、上記第 2 の画素データの値と、上記第 1 の画素データの値との組み合わせに対応した補正量データを、各色成分毎に独立して格納する補正量記憶部をさらに備え、

上記補正処理部が、上記補正量記憶部を参照することによって補正を行うことを特徴とする請求項 8 記載の液晶表示装置。

【請求項 10】

請求項 6 に記載の液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とするテレビジョン受像機。

【請求項 11】

行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルに対して、外部から入力される複数の画素データからなる画像信号を補正するデータ処理方法であって、

補正対象となる第 1 の画素データ、および、該第 1 の画素データに基づいて駆動される上記データ信号線と同じデータ信号線で、該第 1 の画素データによる駆動タイミングよりも前に駆動に用いられる第 2 の画素データを取得するステップと、

上記第 2 の画素データの値と上記第 1 の画素データの値との関係に応じて上記第 1 の画素データを補正するステップとを有することを特徴とするデータ処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶に対して電圧を印加することによって画像の表示を行う液晶表示装置に対して外部から入力される画像信号を補正するデータ処理装置、および液晶表示装置に関するものである。

【背景技術】

【0002】

液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する平面表示装置である。近年、表示性能の向上、生産能力の向上および他の表示装置に対する価格競争力の向上に伴い、液晶表示装置の市場規模が急速に拡大している。

【0003】

図 19 は、特許文献 1 に開示されている従来の液晶表示装置の構成を示している。この従来の液晶表示装置は、水平側シフトレジスタ回路 110、映像信号のサンプルホールド回路 111、垂直側シフトレジスタ回路 113 及び垂直側出力バッファ 114、プリチャ

10

20

30

40

50

ージ回路 112 及び画像を表示する為の画素 T F T 表示領域 115、および垂直出力バッファ 114 と接続された複数の走査信号線、およびこの複数の走査信号線と互いに交差して、複数の格子領域を形成する画像信号線とで構成されている。なお、画像信号配線には、それぞれサンプルホールド回路 111 およびプリチャージ回路 112 が接続されている。また、画像信号線のサンプルホールド回路 111 側の端部と、プリチャージ回路 112 側の端部とは、それぞれトランスファゲートが設けられている。

【0004】

これらの表示要素には、周辺の駆動回路から入力される駆動信号として、タイミングジェネレータ 118 で発生された転送クロックが入力されている。また 1H ラインメモリー回路 119 を経由して交流反転・増幅回路 116 で発生された液晶駆動用映像信号がサンプルホールド回路 111 に入力し、これより画像信号線に映像信号として、水平走査期間毎にその極性が異なるように入力される。また、プリチャージレベル検出回路 120 を経由して外部から入力された映像信号レベルに対応して、プリチャージ信号発生回路 117 が生成したプリチャージ信号がプリチャージ回路 112 に入力する。

【0005】

サンプルホールド回路 111 およびプリチャージ回路 112 に設けられているトランスファゲートのトランジスタ特性にばらつきがあると、各画像信号線への充電能力に差が生じ、実際に画素に書き込まれる電圧に差が生じる。プリチャージ回路 112 から入力されるプリチャージ信号は、この充電能力差を補正するためのものである。すなわち、このプリチャージ信号を画像信号線に印加することにより、一度プリチャージ信号によって画像信号線の電位を上昇させておき、その後の本充電期間で、画素を充電させる。このように一度プリチャージ信号によって画素を充電しておくことにより、画素に対する充電を早めることができる。また、プリチャージ信号を画像信号線毎に変化させることによって、画像信号線毎の充電能力のパラッキを補正して、表示画面を均一化して表示することができる。

【特許文献 1】日本国公開特許公報「特開 2002 - 351427 公報 (2002 . 12 . 6 公開)」

【発明の開示】

【0006】

一方、画素に対する充電を早める方式として、走査信号線を選択状態とするゲートオンパルスのパルス幅を長くする駆動方法が考えられる。図 20 は、このような表示が行われる場合のタイミングチャートを示している。このタイミングチャートでは、特定のデータ信号線に関して、画像信号 DATA における各 data [ i ] の表示タイミング、データ信号線に印加される信号の電位を示すソース電圧、 i 番目の水平走査ラインに印加されるゲート信号の電位を示すゲート電圧 [ i ]、および、 i 番目の水平走査ラインに接続されている画素電極の電位を示す電極電圧 [ i ] が示されている。

【0007】

同図に示すように、ゲート電圧 [ i ] において、data [ i ] が表示されるべき水平走査期間の開始タイミングよりも前となるタイミングからゲートオンパルスが立ち上がっている。すなわち、ゲートオンパルスには、プレ充電期間と本充電期間とが含まれていることになる。このように、実際の水平走査期間よりも前から T F T におけるゲートがアクティブになることによって、画素電極に対する充電期間が長くなる。これにより、例えば走査周波数を高めるために、水平走査期間を短く設定する必要が生じた場合においても、プレ充電期間において画素電極に対して予め充電を行っておくことによって、本充電期間で所望の電位まで画素電極を確実に充電することが可能となっている。

【0008】

また、画像信号 DATA は、飛び越し走査方式によって 1 水平走査ラインおきのデータとして入力されている。すなわち、画像信号 DATA としては、data [ n - 2 ]、data [ n ]、data [ n + 2 ]、data [ n - 1 ]、data [ n + 1 ]、の順で順次表示制御回路 2 からデータが出力されている。

## 【 0 0 0 9 】

ここで、同図に示す例における画像信号DATAは、 $n$ 行目のゲートラインに対応するデータのみが黒表示であり、それ以外の行のゲートラインに対応するデータは所定の間階調での表示（灰色表示）となっているものを想定している。この場合、 $n + 2$ 行目のゲートラインに対応する画素電極に対するプレ充電期間が、 $n$ 行目のゲートラインに対応するデータの黒表示によって影響を受けることになり、所望とする充電が行われないことになる。

## 【 0 0 1 0 】

この場合、図21に示すように、 $data[n + 2]$ のゲートラインに対応する画素に対する表示が、所望の灰色よりも暗い灰色として表示されることになる。これがゴーストと呼ばれる表示の不具合となる。このゴーストは、飛び越し走査方式によって表示が行われる場合に特に目立つことになる。

10

## 【 0 0 1 1 】

一方、上記した特許文献1には、所定のレベルを有するプリチャージ信号を、 $N + 1$ 番目の走査信号配線に対し出力するプリチャージ信号出力手段が、 $N - m$ 番目または $N + n$ 番目（ $m : N > m > 0$ を満たす整数、 $n : n > 1$ である整数）の走査信号配線に対する画像信号のレベルに基づき、プリチャージ信号のレベルを決定する構成が開示されている。

## 【 0 0 1 2 】

しかしながら、この構成では、特定の走査信号配線に対する画像信号のレベルに基づいてプリチャージ信号のレベルを決定するだけであるので、上記のようなゴーストの発生を防止しうる技術ではない。

20

## 【 0 0 1 3 】

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、液晶駆動パネルに対して、外部から入力される複数の画素データからなる画像信号を補正するデータ処理装置において、特定のデータ信号線において、前に印加された電圧の影響が画素に対する充電状態に影響を与える場合に、この影響を相殺するような補正を行うことを可能とするデータ処理装置、液晶表示装置、テレビジョン受像機、およびデータ処理方法を提供することにある。

## 【 0 0 1 4 】

本発明に係るデータ処理装置は、上記課題を解決するために、行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルに対して、外部から入力される複数の画素データからなる画像信号を補正するデータ処理装置であって、補正対象となる第1の画素データ、および、該第1の画素データに基づいて駆動される上記データ信号線と同じデータ信号線で、該第1の画素データによる駆動タイミングよりも前に駆動に用いられる第2の画素データを取得し、上記第2の画素データの値と上記第1の画素データの値との関係に応じて上記第1の画素データを補正する補正処理部を備える構成である。

30

## 【 0 0 1 5 】

また、本発明に係るデータ処理方法は、行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルに対して、外部から入力される複数の画素データからなる画像信号を補正するデータ処理方法であって、補正対象となる第1の画素データ、および、該第1の画素データに基づいて駆動される上記データ信号線と同じデータ信号線で、該第1の画素データによる駆動タイミングよりも前に駆動に用いられる第2の画素データを取得するステップと、上記第2の画素データの値と上記第1の画素データの値との関係に応じて上記第1の画素データを補正するステップとを有する方法である。

40

## 【 0 0 1 6 】

上記のようなアクティブマトリクス型の液晶駆動パネルの場合、データ信号線に対して

50

は、水平走査期間ごとに、その水平走査期間に印加すべき画素データに応じた電圧が印加されることになる。したがって、駆動の状態によっては、前に印加された電圧の影響が画素に対する充電状態に影響を与えることがある。

【 0 0 1 7 】

これに対して、上記の構成または方法によれば、画素データは、その画素データに基づいて駆動されるデータ信号線と同じデータ信号線で、その画素データよりも前に駆動に用いられる画素データの値との関係に応じて補正されることになる。よって、特定のデータ信号線において、前に印加された電圧の影響が画素に対する充電状態に影響を与える場合に、この影響を相殺するような補正を行うことが可能となる。これにより、元の画像信号に忠実な品位の高い表示を液晶駆動パネルに対して行わせることが可能となる。

10

【 0 0 1 8 】

なお、補正対象となる第1の画素データ、および、該第1の画素データに基づいて駆動される上記データ信号線と同じデータ信号線で、該第1の画素データによる駆動タイミングよりも前に駆動に用いられる第2の画素データを記憶するバッファをさらに備え、上記補正処理部が、上記バッファから第1の画素データおよび第2の画素データを取得するようになっていてもよい。

【 0 0 1 9 】

また、本発明に係るデータ処理装置は、上記の構成において、上記液晶駆動パネルが、上記第1の画素データに基づいて上記データ信号線から上記画素に対して電圧を印加するように上記走査信号線を選択状態とする本充電期間と、該本充電期間よりも前のタイミングで同じ走査信号線を選択状態とするプレ充電期間とにおいて画素の充電を行うとともに、上記第2の画素データが、上記プレ充電期間において上記データ信号線の駆動に用いられるべきデータである構成としてもよい。

20

【 0 0 2 0 】

上記の構成では、液晶駆動パネルにおける各画素には、本充電期間とプレ充電期間との2つの期間によって充電が行われることになる。これにより、例えば走査周波数を高めるために、水平走査期間を短く設定する必要がある場合においても、プレ充電期間において画素に対して予め充電を行っておくことによって、本充電期間で所望の電位まで画素を確実に充電することが可能となっている。

【 0 0 2 1 】

このような駆動が行われる場合に、プレ充電期間においてデータ信号線に印加される電圧と、本充電期間においてデータ信号線に印加される電圧との間での関係によっては、本充電期間での充電状態が変化することがある。これに対して、上記の構成によれば、プレ充電期間においてデータ信号線の駆動に用いられる第2の画素データの値と第1の画素データの値との関係に応じて第1の画素データが補正されるので、本充電期間での充電状態を一定に保つことができる。よって、元の画像信号に忠実な品位の高い表示を液晶駆動パネルに対して行わせることが可能となる。

30

【 0 0 2 2 】

また、本発明に係るデータ処理装置は、上記の構成において、上記走査信号線が1水平走査ライン間隔で同じグループとなるように2つのグループに分かれており、各グループに対する走査が順次行われる飛び越し走査方式によって上記液晶駆動パネルが駆動されるとともに、上記第1の画素データによる駆動が行われるべき画素に対応する上記走査信号線をn番目の走査信号線とすると、上記第2の画素データが、n-2番目の走査信号線に対応する画素を駆動すべきデータである構成としてもよい。

40

【 0 0 2 3 】

上記のように、飛び越し走査方式によって液晶駆動パネルが駆動される場合、データ信号線に対しては、n-2番目の走査信号線に対応する画素に対する駆動電圧の印加に引き続いて、n番目の走査信号線に対応する画素に対する駆動電圧の印加が行われることになる。この場合、駆動の状態によっては、n-2番目の走査信号線に対応する画素に対して印加された電圧の影響が、n番目の走査信号線に対応する画素に対する充電状態に影響を

50

与えることがある。この場合、表示としては、1水平走査ラインの間隔をおいて表示状態が異常となるゴーストが発生し、表示品位を低下させることになる。

【0024】

これに対して、上記の構成によれば、 $n - 2$ 番目の走査信号線に対応する第2の画素データと、 $n$ 番目の走査信号線に対応する第1の画素データとの関係に応じて第1の画素データが補正されるので、上記のようなゴーストの発生を抑制することができる。よって、元の画像信号に忠実な品位の高い表示を液晶駆動パネルに対して行わせることが可能となる。

【0025】

また、本発明に係るデータ処理装置は、上記の構成において、上記第2の画素データの値と、上記第1の画素データの値との組み合わせに対応した補正量データを格納する補正量記憶部をさらに備え、上記補正処理部が、上記補正量記憶部を参照することによって補正を行う構成としてもよい。

10

【0026】

上記の構成によれば、第2の画素データの値と第1の画素データの値との組み合わせに対応した補正量データを格納する補正量記憶部が備えられている。よって、特定のデータ信号線において、前に印加された電圧の影響が画素に対する充電状態に影響を与える場合に、この影響を相殺するような補正量となるように、補正量記憶部に補正量データを予め記憶しておくことによって、的確な補正を行うことが可能となる。

【0027】

また、このような補正量データは、第2の画素データの値と第1の画素データの値とによる関数によって算出させることが困難である場合が多いので、上記のような補正量記憶部によって補正量を決定することが好ましい。

20

【0028】

また、本発明に係るデータ処理装置は、上記の構成において、上記補正量記憶部が、上記第2の画素データに対応する複数の代表階調値と、上記第1の画素データに対応する複数の代表階調値との組み合わせに対応した補正量データを格納しており、上記補正処理部が、上記第2の画素データに対応する代表階調値の中から、取得した第2の画素データの前後の値をとる2つの代表階調値を特定するとともに、上記第1の画素データに対応する代表階調値の中から、取得した第1の画素データの前後の値をとる2つの代表階調値を特定し、これら4つの代表階調値の組み合わせに対応する補正量データに対して補間演算を行うことによって補正量を算出する構成としてもよい。

30

【0029】

上記の構成によれば、補正量記憶部が、代表階調値の組み合わせに対応した補正量データを格納するものであるため、全ての階調値の組み合わせに対応した補正量データを格納する場合と比較して、必要とされる記憶容量を少なくすることができる。また、補正処理部は補間演算によって補正量を算出するので、第1の画素データおよび第2の画素データの値が代表階調値以外の値であったとしても、比較的精度良く補正量を設定することが可能となる。すなわち、上記の構成によれば、補正量の設定の精度をあまり落とすことなく、補正量記憶部の記憶容量を低く抑え、コストを抑制することが可能となる。

40

【0030】

また、本発明に係る液晶表示装置は、行方向に伸びる複数の走査信号線と、列方向に伸びる複数のデータ信号線と、上記走査信号線および上記データ信号線の交差部に対応して設けられる複数の画素とを備えるアクティブマトリクス型の液晶駆動パネルと、上記走査信号線を選択状態とするゲートオンパルスと、上記走査信号線に順次印加する走査信号駆動部と、1フレーム期間内における所定の複数の水平期間ごとに極性が反転するようにデータ信号を上記データ信号線に印加するデータ信号駆動部と、上記本発明に係るデータ処理装置とを備える構成である。

【0031】

上記の構成によれば、特定のデータ信号線において、前に印加された電圧の影響が画素

50

に対する充電状態に影響を与える場合に、この影響を相殺するような補正を行うことが可能となるので、元の画像信号に忠実な品位の高い表示を行うことが可能となる。

【0032】

また、本発明に係る液晶表示装置は、上記の構成において、外部から入力される複数の画素データからなる画像信号を受け取り、上記走査信号駆動部および上記データ信号駆動部の動作を制御する信号および上記データ信号駆動部に供給すべき画像信号を出力する表示制御回路をさらに備え、上記データ処理装置が、上記表示制御回路から出力された画像信号に対して補正を行い、上記データ信号駆動部に補正した画像信号を供給する構成としてもよい。

【0033】

上記の構成によれば、表示制御回路から出力された画像信号に対して補正が行われるので、例えば表示制御回路においてガンマ補正などの補正が行われるようになっていても、上記データ処理装置による補正が的確に行われた画像信号をデータ信号駆動部に提供することが可能となる。

【0034】

また、本発明に係る液晶表示装置は、上記の構成において、外部から入力される複数の画素データからなる画像信号を受け取り、上記走査信号駆動部および上記データ信号駆動部の動作を制御する信号および上記データ信号駆動部に供給すべき画像信号を出力する表示制御回路をさらに備え、上記データ処理装置が、上記表示制御回路に対して入力される画像信号に対して補正を行う構成としてもよい。

【0035】

上記の構成によれば、データ処理装置は、表示制御回路の前段に設けられることになるので、従来の表示制御回路からデータ信号駆動部に至る回路構成、回路配置を変更する必要がないことになる。すなわち、データ処理装置の追加設計をより容易にすることができる。

【0036】

また、本発明に係る液晶表示装置は、上記の構成において、上記表示制御回路が、画像信号に含まれる各色成分のデータ毎に独立して行うガンマ補正を行うとともに、上記データ処理装置が、上記第2の画素データの値と、上記第1の画素データの値との組み合わせに対応した補正量データを、各色成分毎に独立して格納する補正量記憶部をさらに備え、上記補正処理部が、上記補正量記憶部を参照することによって補正を行う構成としてもよい。

【0037】

上記の構成によれば、液晶層に対して印加される電圧と光の透過率との関係に関する波長依存性を各色成分ごとに的確に補償することが可能となるので、表示品位を向上させることができる。そして、データ処理装置における補正処理部が、上記補正量データを各色成分毎に独立して格納する補正量記憶部を参照して補正処理を行うので、補正量データを、各色成分毎にガンマ補正が行われることを前提とした補正量として設定しておくことが可能となる。よって、データ処理装置による補正処理、および、各色成分毎のガンマ補正処理の両方を的確に行うことが可能となる。

【0038】

また、本発明に係る液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えるテレビジョン受像機を構成することも可能である。

【図面の簡単な説明】

【0039】

【図1】本発明の一実施形態に係る液晶表示装置の概略構成を示すブロック図である。

【図2】補正回路の概略構成を示すブロック図である。

【図3】LUTのメモリ構成の一例を示す図である。

【図4】LUTのメモリ構成の具体的な例を示す図である。

【図5】補正回路における処理の流れを示すフローチャートである。

10

20

30

40

50

【図 6】具体的な駆動例における、画像信号 DATA、データ信号線に印加される信号の電位を示すソース電圧、ゲート信号の電位を示すゲート電圧、および、画素電極の電位を示す電極電圧の波形を示すタイミングチャートである。

【図 7】飛び越し走査方式によって 1 水平走査ラインおきのデータが画像信号 DATA として入力されている状態における、ゲートクロック、および、i 番目の水平走査ラインに印加されるゲート信号の電位を示すゲート電圧を示すタイミングチャートである。

【図 8】順次走査方式によって駆動が行われる例における、画像信号 DATA、データ信号線に印加される信号の電位を示すソース電圧、ゲート信号の電位を示すゲート電圧、および、画素電極の電位を示す電極電圧の波形を示すタイミングチャートである。

【図 9】ライン反転駆動を行う順次走査方式によって駆動が行われる場合の、i 番目の水平走査ラインに印加されるゲート信号の電位を示すゲート電圧を示すタイミングチャートである。

【図 10】テレビジョン受像機用の表示装置の構成を示すブロック図である。

【図 11】チューナ部と表示装置との接続関係を示すブロック図である。

【図 12】表示装置をテレビジョン受像機とするときの機械的構成の一例を示す分解斜視図である。

【図 13】(a) は、補正回路が、表示制御回路から出力された画像信号に対して補正を行う構成を模式的に示すブロック図であり、(b) は、補正回路が、外部の信号源から出力されたデジタルビデオ信号に対して補正を行い、補正デジタルビデオ信号を表示制御回路に対して出力する構成を模式的に示すブロック図である。

【図 14】独立ガンマ補正処理部の概略構成を示すブロック図である。

【図 15】独立ガンマ用 LUT の具体例を示す図である。

【図 16】(a) は、n ライン目と n + 2 ライン目の画像データに対して、独立ガンマ補正を行わずに、ゴースト補正のみを行った場合の例を示す図であり、(b) は、n ライン目と n + 2 ライン目の画像データに対して、独立ガンマ補正を行った後にゴースト補正を行った場合の例を示す図であり、(c) は、n ライン目と n + 2 ライン目の画像データに対して、ゴースト補正を行った後に独立ガンマ補正を行った場合の例を示す図である。

【図 17】補正回路に設けられている LUT の例を示す図である。

【図 18】RGB の各色成分に対応した LUT を設けた補正回路の構成を示すブロック図である。

【図 19】従来の液晶表示装置の構成を示すブロック図である。

【図 20】画素に対する充電を早める方式として、走査信号線を選択状態とするゲートオンパルスのパルス幅を長くする駆動が行われる場合のタイミングチャートである。

【図 21】ゴーストが生じている画面表示例を示す図である。

【符号の説明】

【0040】

- 1 液晶表示装置
- 2 表示制御回路
- 3 ソースドライバ
- 4 ゲートドライバ
- 10 補正回路(データ処理装置)
- 11 バッファ
- 12・12R・12G・12B LUT(補正量記憶部)
- 13 補間演算部(補正処理部)
- 14 補正量格納部
- 15 加算器
- 21 独立ガンマ補正処理部
- 22 独立ガンマ用 LUT
- 24 液晶駆動パネル
- 25 バックライト

10

20

30

40

50

- 8 0 Y / C 分離回路
- 8 1 ビデオクロマ回路
- 8 2 A / D コンバータ
- 8 3 液晶コントローラ
- 8 4 液晶パネル
- 8 5 バックライト駆動回路
- 8 6 バックライト
- 8 7 マイコン
- 8 8 階調回路
- 9 0 チューナ部
- 1 0 0 T F T
- 8 0 0 表示装置
- 8 0 1 第 1 筐体
- 8 0 1 a 開口部
- 8 0 5 操作用回路
- 8 0 6 第 2 筐体
- 8 0 8 支持用部材

10

【発明を実施するための最良の形態】

【0041】

本発明の一実施形態について図面に基づいて説明すると以下の通りである。

20

【0042】

(液晶表示装置全体の構成)

図1は、本実施形態に係る液晶表示装置1の概略構成を示すブロック図である。この液晶表示装置1は、データ信号線駆動回路としてのソースドライバ3と、走査信号線駆動回路としてのゲートドライバ4と、アクティブマトリクス形の液晶駆動パネル24と、面状照明装置としてのバックライト25と、そのバックライト25を駆動する光源駆動回路700と、ソースドライバ3、ゲートドライバ4および光源駆動回路700を制御するための表示制御回路2と、表示制御回路2から出力される画像信号DATAを補正する補正回路(データ処理装置)10とを備えている。なお本実施形態では、液晶駆動パネル24はアクティブマトリクス型の液晶駆動パネルとして実現されているが、液晶駆動パネル24がソースドライバ3およびゲートドライバ4と共に一体化されて液晶駆動パネルを構成してもよい。

30

【0043】

上記液晶表示装置における液晶駆動パネル24は、複数本(q本)の走査信号線としてのゲートラインGL1~GLqと、それらのゲートラインGL1~GLqのそれぞれと交差する複数本(p本)のデータ信号線としてのソースラインSL1~SLpと、それらのゲートラインGL1~GLqとソースラインSL1~SLpとの交差点にそれぞれ対応して設けられた複数個(p×q個)の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて画素アレイを構成する。以下では、画素アレイの並びにおけるゲートライン方向を行方向、ソースライン方向を列方向と称する。

40

【0044】

各画素形成部は、対応する交差点を通過するゲートラインGLjにゲート端子が接続されるとともに当該交差点を通過するソースラインSLiにソース端子が接続されたスイッチング素子であるTFT100と、そのTFT100のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ecと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ecとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ecとにより形成される液晶容量により画素容量Cpが構成される。なお通常、画素容量に確実に電圧を保持すべく、液晶容量に並列に補助容量(保持容量)が設けられるが、補助容量は本実施形態には直接に関係しないのでその説明および図示を省略する。

50

## 【 0 0 4 5 】

各画素形成部における画素電極には、ソースドライバ3およびゲートドライバ4により、表示すべき画像に応じた電位が与えられ、共通電極E<sub>c</sub>には、図示しない電源回路から所定電位V<sub>com</sub>が与えられる。これにより、画素電極と共通電極E<sub>c</sub>との間の電位差に応じた電圧が液晶に印加され、この電圧印加によって液晶層に対する光の透過量が制御されることで画像表示が行われる。

## 【 0 0 4 6 】

なお、本実施形態では、垂直配向方式(VA(Vertical Alignment)方式)の液晶表示装置が想定されている。VA方式の液晶表示装置では、基板間に充填されている液晶は、電圧が印加されていない状態で基板面に対してほぼ垂直となるように配向する。この状態では、液晶表示装置に入射した光の偏光面は液晶層中でほぼ回転されない。一方、電圧が印加されると、液晶は電圧値に応じて基板面に対して垂直となる方向から角度がついた状態で配向する。この状態では、液晶表示装置に入射した光の偏光面は液晶層中で回転される。よって、液晶表示装置の光入射側および光出射側に配置される2枚の偏光板が、その偏光軸が互いにクロスニコルの関係となるように配置されることによって、電圧無印加時に黒表示、電圧印加時に白表示となるノーマリブラック表示が実現される。

## 【 0 0 4 7 】

ただし、本発明は、このようなVA方式の液晶表示装置に限定されるものではなく、TN(Twisted Nematic)方式の液晶表示装置に対しても適用可能である。また、ノーマリブラック表示に限定されるものではなく、ノーマリホワイト表示にも適用可能である。

## 【 0 0 4 8 】

バックライト25は、上記液晶駆動パネル24を後方から照明する面状照明装置であり、例えば線状光源としての冷陰極管と導光板を用いて構成される。このバックライト25は光源駆動回路700によって駆動されて点灯し、これによってバックライト25から液晶駆動パネル24の各画素形成部に光が照射される。

## 【 0 0 4 9 】

表示制御回路2は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号D<sub>v</sub>と、当該デジタルビデオ信号D<sub>v</sub>に対応する水平同期信号H<sub>S</sub>Yおよび垂直同期信号V<sub>S</sub>Yと、表示動作を制御するための制御信号D<sub>c</sub>とを受け取る。また、表示制御回路2は、受け取ったこれらの信号D<sub>v</sub>、H<sub>S</sub>Y、V<sub>S</sub>Y、D<sub>c</sub>に基づき、そのデジタルビデオ信号D<sub>v</sub>の表す画像を液晶駆動パネル24に表示させるための信号として、データスタートパルス信号SSPと、データクロック信号SCKと、ラッチストロープ信号(データ信号印加制御信号)LSと、極性反転信号POLと、表示すべき画像を表す画像信号DATA(ビデオ信号D<sub>v</sub>に相当する信号)と、ゲートスタートパルス信号GSPと、ゲートクロック信号GCKと、ゲートドライバ出力制御信号(走査信号出力制御信号)GOEとを生成し出力する。

## 【 0 0 5 0 】

上記のようにして表示制御回路2において生成された信号のうち、ラッチストロープ信号LSとデータスタートパルス信号SSPとデータクロック信号SCKと極性反転信号POLとは、ソースドライバ3に入力され、ゲートスタートパルス信号GSPとゲートクロック信号GCKとゲートドライバ出力制御信号GOEとは、ゲートドライバ4に入力される。また、画像信号DATAは補正回路10に入力される。

## 【 0 0 5 1 】

補正回路10は、表示制御回路2から出力された画像信号DATAに対して補正を行い、補正画像信号DATA'をソースドライバ3に対して出力する。同図に示す構成では、補正回路10は、表示制御回路2の外部に設けられているが、補正回路10が表示制御回路2の内部に設けられていてもよい。なお、補正回路10の構成の詳細、および、補正処理の詳細については後述する。

## 【 0 0 5 2 】

ソースドライバ3は、補正画像信号DATA'とデータスタートパルス信号SSPおよ

10

20

30

40

50

びデータクロック信号 S C K とラッチストロープ信号 L S と極性反転信号 P O L とに基づき、補正画像信号 D A T A ' の表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号 S ( 1 ) ~ S ( p ) を 1 水平期間毎に順次生成し、これらのデータ信号 S ( 1 ) ~ S ( p ) をソースライン S L 1 ~ S L n にそれぞれ印加する。

【 0 0 5 3 】

ゲートドライバ 4 は、ゲートスタートパルス信号 G S P ( G S P a 、 G S P b ) およびゲートクロック信号 G C K ( G C K a 、 G C K b ) と、ゲートドライバ出力制御信号 G O E ( G O E a 、 G O E b ) とに基づき、走査信号 G ( 1 ) ~ G ( q ) を生成し、これらをゲートライン G L 1 ~ G L q にそれぞれ印加することにより当該ゲートライン G L 1 ~ G L q を選択的に駆動する。

10

【 0 0 5 4 】

上記のようにソースドライバ 3 およびゲートドライバ 4 により液晶駆動パネル 2 4 のソースライン S L 1 ~ S L p およびゲートライン G L 1 ~ G L q が駆動されることで、選択されたゲートライン G L j に接続された T F T 1 0 0 を介して画素容量 C p にソースライン S L i の電圧が与えられる ( i = 1 ~ p , j = 1 ~ q ) 。これにより各画素形成部において液晶層に補正画像信号 D A T A ' に応じた電圧が印加され、その電圧印加によってバックライト 2 5 からの光の透過量が制御されることで、外部からのデジタルビデオ信号 D v の示す画像が液晶駆動パネル 2 4 に表示される。

【 0 0 5 5 】

表示方式としては、順次走査方式 ( プログレッシブスキャン方式 ) と飛び越し走査方式 ( インターレーススキャン方式 ) とが挙げられる。順次走査方式は、1 画面を表示する際、すなわち 1 フレーム期間に、ゲートライン G L 1 ~ G L q を最上部から最下部にかけて 1 水平走査ラインずつ順に選択する方式である。

20

【 0 0 5 6 】

また、飛び越し走査方式は、ゲートライン G L 1 ~ G L q が所定の水平走査ライン間隔で同じグループとなるように複数のグループに分かれており、各グループに対する走査が順次行われる方式である。ゲートライン G L 1 ~ G L q が 1 水平走査ライン間隔で同じグループとなるように 2 つのグループに分かれている場合、1 フレーム期間に、奇数または偶数番目のゲートライン G L 1 ~ G L q を最上部から最下部にかけて順に選択した後に、偶数または奇数番目のゲートライン G L 1 ~ G L q を最上部から最下部にかけて順に選択することになる。

30

【 0 0 5 7 】

本発明は、順次走査方式および飛び越し走査方式のどちらにおいても適用可能であるが、以下に示す実施例では、まず、1 水平走査ライン間隔の飛び越し走査方式を採用した場合について説明する。

【 0 0 5 8 】

( 補正回路の構成 )

次に、補正回路 1 0 の構成について図 2 を参照しながら以下に説明する。同図に示すように、補正回路 1 0 は、バッファ 1 1 、 L U T ( ルックアップテーブル ) ( 補正量記憶部 ) 1 2 、補間演算部 ( 補正処理部 ) 1 3 、補正量格納部 1 4 、および加算器 1 5 を備えた構成となっている。

40

【 0 0 5 9 】

バッファ 1 1 は、少なくとも 2 つの水平走査ライン分の画像信号 D A T A を一時的に記憶する記憶手段である。上記の飛び越し走査方式の場合、画像信号 D A T A は、奇数または偶数番目の水平走査ラインのデータが連続した後に、偶数または奇数番目の水平走査ラインのデータが連続したデータとなる。この場合、バッファ 1 1 に対して、n 番目の水平走査ラインに対応するデータ ( d a t a [ n ] ) と、n + 2 番目の水平走査ラインに対応するデータ ( d a t a [ n + 2 ] ) とが連続して入力され、これらが順に記憶されることになる。

【 0 0 6 0 】

50

補間演算部 13 は、バッファ 11 に格納されている 2 つの水平走査ラインに対応するデータから、特定のデータ信号線に対応する 2 つの画素データを読み出し、LUT 12 を参照して補間演算を行うことによって補正量を算出する処理を行う。上記の飛び越し走査方式の場合、特定のデータ信号線に対応する  $data[n]$  における画素データと  $data[n+2]$  における画素データとをバッファ 11 から読み出し、LUT 12 を参照して補間演算を行うことによって、 $data[n+2]$  における該当画素データに対する補正量を算出する。この補間演算の詳細については後述する。

【0061】

LUT 12 は、バッファ 11 に格納されている 2 つの水平走査ラインに対応するデータと、補正量との関係を格納する手段である。具体的には、LUT 12 は、参照すべきデータとしての  $data[n]$  のデータの値と、補正対象のデータとしての  $data[n+2]$  のデータの値との組み合わせに対応した補正量を格納する 2 次元メモリによって構成される。

10

【0062】

補正量格納部 14 は、補間演算部 13 によって算出された補正量を一時的に記憶する記憶手段である。加算器 15 は、補正量格納部 14 から補正量を読み出すとともに、バッファ 11 から、該補正量に対応する画素データを読み出し、これらを加算する処理を行う。具体的には、加算器 15 は、まず補正量格納部 14 から補正量を読み出す。また、加算器 15 は、バッファ 11 から、該補正量の算出に用いられた  $data[n+2]$  における画素データを読み出す。そして、加算器 15 は、読み出した画素データに対して、読み出した補正量を加算し、これを出力する。これを各画素に対して順に実行することによって、補正画像信号 DATA' が補正回路 10 から出力される。

20

【0063】

(LUT の構成)

ここで、LUT 12 のメモリ構成の一例について、図 3 を参照しながら説明する。同図に示す例では、画素データの階調が 1024 (10 bit) である場合の  $data[n]$  のデータの代表階調値と  $data[n+2]$  のデータの代表階調値との組み合わせに対応した補正量を格納するメモリ構成となっている。また、 $data[n]$  のデータの代表階調値、および、 $data[n+2]$  のデータの代表階調値は、64 階調ごとに設定されている。すなわち、1024 階調のうち、64 階調ごとにピックアップされた 17 個の代表階調値が、参照すべきデータおよび補正対象のデータのそれぞれに対して設定されており、これらの全ての組み合わせに対応して補正量が格納されている。

30

【0064】

なお、上記の例はあくまで一例であり、参照すべきデータおよび補正対象のデータのそれぞれに対して設定されている代表階調値の個数は適宜設定されるものである。例えば、代表階調値の個数を 1024 個、すなわち、全ての階調に対して補正量が設定されているようになっていてもよい。この場合、LUT 12 の記憶容量が大きくなり、コストが増大することになるが、補間演算部 13 を設ける必要がなくなる。

【0065】

また、上記の例では、参照すべきデータおよび補正対象のデータのそれぞれに対して所定の階調 (64 階調) ごとに代表階調値を設定しているが、代表階調値の間隔は一定でなくてもよい。例えば、補正量の変化を細かく設定すべき階調近傍では代表階調値の間隔を狭くし、それ以外の階調では代表階調値の間隔を広くする、というような設定となってもよい。

40

【0066】

このような設定となっている場合、代表階調値の間隔を十分に狭く設定しておくことによって、補間演算部 13 を設ける必要をなくすことも可能である。すなわち、入力されるデータに対して最も近い代表階調値に対応する補正量をそのまま補正に用いる補正量として設定するようになっていてもよい。

【0067】

50

また、例えば液晶表示装置 1 に温度センサを設けておくとともに、LUT 12 を、温度に応じて複数設けておき、補間演算部 13 が、温度センサからの出力に応じて用いる LUT 12 を切り替えるようになっていてもよい。この場合、温度変化に伴う液晶駆動状態の変化に対応した補正を行うことが可能となり、どのような温度環境下でも表示品位を高く保つことが可能となる。

#### 【0068】

また、LUT 12 を、補正対象となる画素の表示画面内での位置に応じて複数設けておき、補間演算部 13 が、補正対象となる画素の表示画面内での位置に応じて用いる LUT 12 を切り替えるようになっていてもよい。この場合、表示画面内での位置の変化に伴う液晶駆動状態の変化に対応した補正を行うことが可能となり、表示画面内の全ての場所において最適な表示を行うことが可能となる。また、この他に、パネル面内の補正值の相関を示す式を使用する、あるいは、他の LUT と併用、例えば、中心付近の LUT 12 に示す補正值を基準とした倍率を示す LUT 等を使用する、などが考えられる。

10

#### 【0069】

(補間演算処理の詳細)

次に、補間演算部 13 による補間演算処理の詳細について説明する。上記のように、LUT 12 においては、参照すべきデータおよび補正対象のデータのそれぞれに対して、代表階調値が設定されており、これらの代表階調値の組み合わせに対して補正量が設定されている。よって、実際のデータの階調値が、代表階調値以外の値である場合には、補間演算を行うことによって補正量を算出することになる。

20

#### 【0070】

以下に、図 4 に示す LUT 12 の一例に基づいて補間演算を行う場合の具体例について説明する。一例として、 $data[n]$  のデータが 100、 $data[n+2]$  のデータ 100 である場合の補間演算は次のようになる。

#### 【0071】

$data[n]$  のデータが 100 であるので、 $data[n]$  の代表階調値である「64」に対応する補正量と「128」に対応する補正量が考慮される。同様に、 $data[n+2]$  のデータが 100 であるので、 $data[n+2]$  の代表階調値である「64」に対応する補正量と「128」に対応する補正量が考慮される。ここで、LUT 12 における、参照すべきデータ  $x$  および補正対象のデータ  $y$  に対応する補正量を  $LUT(x, y)$  で表すとすると、 $data[n]$  のデータが 100、 $data[n+2]$  のデータ 100 である場合、 $LUT(64, 64)$ 、 $LUT(64, 128)$ 、 $LUT(128, 64)$ 、および  $LUT(128, 128)$  の 4 つの補正量に基づいて線形補間演算を行うことによって補正量を算出することになる。

30

#### 【0072】

まず、 $data[n]$  のデータが 64、 $data[n+2]$  のデータが 100 である場合の補正量を線形補間演算によって求める。具体的には次の式、 $LUT(64, 100) = LUT(64, 64) + (LUT(64, 128) - LUT(64, 64)) * (100 - 64) / (128 - 64) = 0 + (0 - 0) * 36 / 64 = 0$  となる。

40

#### 【0073】

次に、 $data[n]$  のデータが 128、 $data[n+2]$  のデータが 100 である場合の補正量を線形補間演算によって求める。具体的には次の式、 $LUT(128, 100) = LUT(128, 64) + (LUT(128, 128) - LUT(128, 64)) * (100 - 64) / (128 - 64) = -1 + (0 - (-1)) * 36 / 64 = -0.4375$  となる。

#### 【0074】

次に、 $LUT(64, 100)$  と  $LUT(128, 100)$  とに対して線形補間演算を行うことによって  $LUT(100, 100)$  を求める、具体的には次の式、

50

$$LUT(100, 100) = LUT(64, 100) + (LUT(128, 100) - LUT(64, 100)) * (100 - 64) / (128 - 64) = 0 + ((-0.4375) - 0) * 36 / 64 = -0.246$$

となる。

#### 【0075】

なお、2行前と同じ階調値ならば補正は不要であるので、補間処理が必要か不必要かを判断する判定部を設け、この判定部が補間処理が不要であると判断した場合には、上記の補間演算を省略して補正を行わないようにしてもよい。

#### 【0076】

なお、上記の例では、参照すべきデータに対応する2つの代表階調値の補正量に対して、それぞれ補正対象のデータを考慮した補間演算を行った後に、これらの補間演算結果に基づいて、参照すべきデータを考慮した補間演算を行っているが、補正対象に対応する2つの代表階調値の補正量に対して、それぞれ参照すべきデータを考慮した補間演算を行った後に、これらの補間演算結果に基づいて、補正対象のデータを考慮した補間演算を行ってもよい。

#### 【0077】

また、上記の演算例に示すように、除算の分母は、隣り合う代表階調値同士の間隔の差であることがわかる。すなわち、隣り合う代表階調値同士の間隔を2のべき乗に限定すれば、ビットのシフトだけで除算を実現できるので、単なるシフトレジスタのような簡単な回路で除算を実現することが可能となる。

#### 【0078】

(補正回路における処理の流れ)

次に、補正回路10における処理の流れについて、図5に示すフローチャートを参照しながら以下に説明する。

#### 【0079】

まず、表示制御回路2から補正回路10に対して画像信号DATAが入力されると、そのデータが1水平走査ライン分ずつ順にバッファ11に格納される。これにより、少なくとも2水平走査ライン分のデータがバッファ11に格納される(ステップ1、以降、S1のように称する)。

#### 【0080】

次に、S2において、補間演算部13は、バッファ11から特定のデータ信号線に対応する画素データを2水平走査ライン分のデータからそれぞれ取得する。ここで、特定のデータ信号線の選択方法としては、例えば表示部の最も左に位置するデータ信号線から順に選択する、などが考えられる。ここで取得された画素データのうち、先にバッファされた水平走査ライン分のデータから取得された画素データが参照すべきデータとなり、後にバッファされた水平走査ライン分のデータから取得された画素データが補正対象のデータとなる。

#### 【0081】

次に、S3において、補間演算部13は、参照すべきデータおよび補正対象のデータに基づいて、補間演算に必要な補正量データをLUT12から取得する。具体的には、補間演算部13は次の処理を行う。まず、LUT12における、参照すべきデータに対応する代表階調値の中から、参照すべきデータの前後の値をとる2つの代表階調値を特定する。また、LUT12における、補正対象のデータに対応する代表階調値の中から、補正対象のデータの前後の値をとる2つの代表階調値を特定する。そして、参照すべきデータに対応する2つの代表階調値、および、補正対象のデータに対応する2つの代表階調値の全ての組み合わせ(4つ)について、LUT12に登録されている補正量データを取得する。

#### 【0082】

次に、S4において、補間演算部13は、S3において取得した4つの補正量データに基づいて補間演算を行うことにより、補正量を算出する。具体的には、上記したように、補間演算部13は、参照すべきデータ(または補正対象のデータ)に対応する2つの代表

階調値の補正量に対して、それぞれ補正対象のデータ（または参照すべきデータ）を考慮した補間演算を行った後に、これらの補間演算結果に基づいて、参照すべきデータ（または補正対象のデータ）を考慮した補間演算を行う。これにより、実際の補正量が算出される。算出された補正量は、補正量格納部 14 に格納される。

**【 0 0 8 3 】**

次に、S5において、加算器 15 は、補正量格納部 14 から補正量を読み出すとともに、バッファ 11 から、該補正量に対応する画素データを読み出し、これらを加算する処理を行う。具体的には、加算器 15 は、まず補正量格納部 14 から補正量を読み出すとともに、バッファ 11 から、補正対象のデータとしての画素データを読み出す。そして、加算器 15 は、読み出した画素データに対して、読み出した補正量を加算する。

10

**【 0 0 8 4 】**

次に、S6において、加算器 15 は、S5における加算結果を出力する。その後、補間演算部 13 は、バッファ 11 において、補正対象のデータとして格納されている全ての画素データの補正が完了したかを確認し（S7）、全て完了していない場合（S7においてNO）には、S2からの処理を行う。

**【 0 0 8 5 】**

全て完了している場合（S7においてYES）には、バッファ 11 に対して、表示制御回路 2 から送られてくる次の 1 水平走査ライン分のデータが入力される（S8）。その後、S1からの処理に戻ることになる。すなわち、バッファ 11 は、参照すべきデータとしての 1 水平走査ライン分のデータを破棄し、補正が完了した 1 水平走査ライン分のデータを参照すべきデータとするとともに、表示制御回路 2 から送られてくる次の 1 水平走査ライン分のデータを、補正対象のデータとして格納する。

20

**【 0 0 8 6 】**

以上の処理が繰り返し行われることによって、表示制御回路 2 から補正回路 10 に対して画像信号 DATA が、補正画像信号 DATA' として補正回路 10 から出力されることになる。

**【 0 0 8 7 】**

（駆動例）

次に、実際に表示が行われる場合の駆動例について、図 6 に示すタイミングチャートを参照しながら説明する。同図に示すタイミングチャートでは、特定のデータ信号線に関して、画像信号 DATA における各 data [ i ] の表示タイミング、データ信号線に印加される信号の電位を示すソース電圧、i 番目の水平走査ラインに印加されるゲート信号の電位を示すゲート電圧 [ i ]、および、i 番目の水平走査ラインに接続されている画素電極の電位を示す電極電圧 [ i ] が示されている。

30

**【 0 0 8 8 】**

同図に示すように、ゲート電圧 [ i ] において、data [ i ] が表示されるべき水平走査期間の開始タイミングよりも前となるタイミングからゲートオンパルスが立ち上がっている。すなわち、ゲートオンパルスには、プレ充電期間と本充電期間とが含まれていることになる。このように、実際の水平走査期間よりも前から TFT 100 におけるゲートがアクティブになることによって、画素電極に対する充電期間が長くなる。これにより、例えば走査周波数を高めるために、水平走査期間を短く設定する必要がある場合においても、プレ充電期間において画素電極に対して予め充電を行っておくことによって、本充電期間で所望の電位まで画素電極を確実に充電することが可能となっている。

40

**【 0 0 8 9 】**

また、画像信号 DATA は、飛び越し走査方式によって 1 水平走査ラインおきのデータとして入力されている。すなわち、画像信号 DATA としては、data [ n - 2 ]、data [ n ]、data [ n + 2 ]、data [ n - 1 ]、data [ n + 1 ]、の順で順次表示制御回路 2 からデータが出力されている。

**【 0 0 9 0 】**

ここで、同図に示す例における画像信号 DATA は、n 行目のゲートラインに対応する

50

データのみが黒表示であり、それ以外の行のゲートラインに対応するデータは所定の中間階調での表示（灰色表示）となっているものを想定している。この場合、補正を行わずに駆動を行うと、前記したように、 $n + 2$  行目のゲートラインに対応する画素電極に対するプレ充電期間が、 $n$  行目のゲートラインに対応するデータの黒表示によって影響を受けることになり、所望とする充電が行われないことになる。この状態の充電電位を、図 6 の電極電圧 [  $n + 2$  ] における破線で示している。

**【 0 0 9 1 】**

これに対して、本実施形態では、上記したように、1 つ前に走査が行われる画素データの値と、次に走査が行われる画素データの値との関係に応じて、次に走査が行われる画素データに対して補正がかけられている。図 6 に示す例では、 $data [ n ]$  に対応する画素データと  $data [ n + 2 ]$  に対応する画素データとの関係によって、 $data [ n + 2 ]$  の値が、実際の値よりも高くなるように補正されている。この補正により、 $data [ n + 2 ]$  の表示が行われる期間におけるソース電圧が、補正が行われない状態の電圧よりも だけ高められている。

10

**【 0 0 9 2 】**

このように補正が行われることによって、 $n + 2$  行目のゲートラインに対応する画素電極に対するプレ充電期間が、 $n$  行目のゲートラインに対応するデータの黒表示によって影響を受けても、その影響を打ち消すように充電が行われることになる。これにより、 $n + 2$  行目のゲートラインに対応する画素電極に対して、所望の電位まで適切に充電を行うことが可能となる。

20

**【 0 0 9 3 】**

（駆動方式の他の例）

次に、上記した駆動方式とは異なる駆動方式を採用した場合の例について説明する。

**【 0 0 9 4 】**

図 7 は、上記と同様に、飛び越し走査方式によって 1 水平走査ラインおきのデータが画像信号 DATA として入力されている状態における、ゲートクロック GCK、および、 $i$  番目の水平走査ラインに印加されるゲート信号の電位を示すゲート電圧 [  $i$  ] を示している。前記した例では、1 つのゲートオンパルスに、プレ充電期間と本充電期間とが含まれていたが、図 7 に示す例では、プレ充電期間に対応するゲートオンパルスと、本充電期間に対応するゲートオンパルスとが別々のパルスとしてそれぞれ印加されている。これは、ゲートドライバ 4 が、ゲートクロック GCK のパルスのパルス幅に同期してゲートオンパルスが生成されるような設計になっている場合に相当する。

30

**【 0 0 9 5 】**

同図の例では、ゲートクロック GCK のパルスの立ち下がり時にゲートオンパルスが ON となり、ゲートクロック GCK のパルスの立ち上がり時にゲートオンパルスが OFF となっており、プレ充電期間と本充電期間とが、ゲートクロック GCK のパルス幅だけ間隔を空けた別々のゲートオンパルスによって実現されている。この場合、 $n$  行目のゲートラインに対応する本充電期間のゲートオンパルスと同じタイミングで、 $n + 2$  行目のゲートラインに対応するプレ充電期間のゲートオンパルスが印加されている。よって、上記と同様に、 $n + 2$  行目のゲートラインに対応する画素電極に対するプレ充電期間が、 $n$  行目のゲートラインに対応するデータの本充電期間によって影響を受けることになるので、上記と同様の補正を行うことが有効となる。

40

**【 0 0 9 6 】**

なお、図 7 に示す例では、上記のように、プレ充電期間に対応するゲートオンパルスと、本充電期間に対応するゲートオンパルスとが別々のパルスとしてそれぞれ印加されている一方、前記した図 6 に示す例では、1 つのゲートオンパルスに、プレ充電期間と本充電期間とが含まれている。両者を比較すると、図 6 に示す例の方が、ゲートラインに印加される信号の電圧変化の回数を少なくすることができるので、信号の周波数を低減することができ、消費電力を抑えることができる。

**【 0 0 9 7 】**

50

図8は、順次走査方式によって駆動が行われる例を示している。同図は、図6に示すタイミングチャートに準じており、ゲートオンパルスには、プレ充電期間と本充電期間とが含まれている。

【0098】

また、画像信号DATAは、順次走査方式によって各水平走査ラインのデータが連続して入力されている。すなわち、画像信号DATAとしては、 $data[n-1]$ 、 $data[n]$ 、 $data[n+1]$ 、の順で順次表示制御回路2からデータが出力されている。

【0099】

ここで、同図に示す例における画像信号DATAは、 $n$ 行目のゲートラインに対応するデータのみが黒表示であり、それ以外の行のゲートラインに対応するデータは所定の間段階調での表示（灰色表示）となっているものを想定している。この場合、補正を行わずに駆動を行うと、前記したように、 $n+1$ 行目のゲートラインに対応する画素電極に対するプレ充電期間が、 $n$ 行目のゲートラインに対応するデータの黒表示によって影響を受けることになり、所望とする充電が行われなくなることになる。この状態の充電電位を、図8の電極電圧 $[n+1]$ における破線で示している。

10

【0100】

これに対して、本実施形態では、上記したように、1つ前に走査が行われる画素データの値と、次に走査が行われる画素データの値との関係に応じて、次に走査が行われる画素データに対して補正がかけられている。図8に示す例では、 $data[n]$ に対応する画素データと $data[n+1]$ に対応する画素データとの関係によって、 $data[n+1]$ の値が、実際の値よりも高くなるように補正されている。この補正により、 $data[n+1]$ の表示が行われる期間におけるソース電圧が、補正が行われない状態の電圧よりもだけ高められている。

20

【0101】

このように補正が行われることによって、 $n+1$ 行目のゲートラインに対応する画素電極に対するプレ充電期間が、 $n$ 行目のゲートラインに対応するデータの黒表示によって影響を受けても、その影響を打ち消すように充電が行われることになる。これにより、 $n+1$ 行目のゲートラインに対応する画素電極に対して、所望の電位まで適切に充電を行うことが可能となる。

30

【0102】

なお、図8に示す例では、フレーム反転駆動、すなわち、液晶層に対して印加する電圧の極性を1フレーム周期で反転させる交流駆動（反転駆動）が行われていることが想定されている。よって、1フレーム内においては、互いに隣接するゲートラインで、画素電極に対して印加される電圧の極性は同じとなるので、上記のようにプレ充電期間と本充電期間とを連続して設けることが可能となっている。

【0103】

これに対して、ライン反転駆動、すなわち、液晶層に対して印加する電圧の極性を1水平走査ライン周期で反転させる交流駆動が行われる場合、互いに隣接するゲートラインで、画素電極に対して印加される電圧の極性が反転するので、上記のようにプレ充電期間と本充電期間とを連続して設けることができない。

40

【0104】

図9は、ライン反転駆動を行う順次走査方式によって駆動が行われる場合の、 $i$ 番目の水平走査ラインに印加されるゲート信号の電位を示すゲート電圧 $[i]$ を示している。同図に示す例では、 $n$ 行目、 $n+2$ 行目、 $n+4$ 行目のゲートラインが一方の極性であり、 $n+1$ 行目、 $n+3$ 行目のゲートラインが他方の極性となっている。このような場合、プレ充電期間は、同じ極性で電圧印加が行われる2水平走査ライン前のゲートラインでの本充電期間と同じタイミングとなるように設定される。これにより、十分にプレ充電を行うことが可能となる。すなわち、上記と同様に、 $n+2$ 行目のゲートラインに対応する画素電極に対するプレ充電期間が、 $n$ 行目のゲートラインに対応するデータの本充電期間によ

50

って影響を受けることになるので、上記と同様の補正を行うことが有効となる。

#### 【0105】

また、異なる極性で電圧印加が行われる1水平走査ライン前のゲートラインでの本充電期間のタイミングでは、ゲート電圧を0にすることによって、異なる極性での電圧印加の影響を受けることなく、プレ充電の効果を維持することができる。

#### 【0106】

(補正回路の配置例)

上記の構成では、補正回路10は、表示制御回路2から出力された画像信号DATAに対して補正を行い、補正画像信号DATA'をソースドライバ3に対して出力するようになっている。図13の(a)は、この部分の構成を模式的に示している。

10

#### 【0107】

これに対して、補正回路10を、外部の信号源から出力されたデジタルビデオ信号Dvに対して補正を行い、補正デジタルビデオ信号Dv'を表示制御回路2に対して出力する構成とすることも可能である。図13の(b)は、この構成を模式的に示している。

#### 【0108】

このように、補正回路10は、表示制御回路2における表示制御が行われた後の画像信号に対して補正を行うものであってもよいし、表示制御回路2における表示制御が行われる前のデジタルビデオ信号に対して補正を行うものであってもよい。ただし、表示制御回路2において独立ガンマ補正が行われる場合には注意が必要である。以下にこのことについて説明する。

20

#### 【0109】

独立ガンマ補正とは、液晶層に対して印加される電圧と光の透過率との関係を示すV-Tカーブの波長依存性を補償するために、各色成分毎に行うガンマ補正である。つまり、一般的なガンマ補正は、入力階調のそれぞれに対して出力階調を設定することによって、入力階調の変化と実際の光の透過率との関係を適正にするものであるが、これをRGBの色成分それぞれに対して独立に行うものが独立ガンマ補正である。

#### 【0110】

図14は、独立ガンマ補正処理部21の概略構成を示している。同図に示すように、独立ガンマ補正処理部21は、独立ガンマ用LUT22を備えている。また、図15は、独立ガンマ用LUT22の具体例を示している。同図に示すように、独立ガンマ用LUT22は、RGBの各色成分に対して、入力階調(同図の例では0~255階調)と出力階調との関係が設定されたテーブルとなっている。

30

#### 【0111】

独立ガンマ補正処理部21には、独立ガンマ補正前の画像データとして、RGBの各色成分のデータを含む画像データ(R, G, B)が入力される。独立ガンマ補正処理部21は、入力された画像データ(R, G, B)から、各色成分のデータを入力階調として抽出し、独立ガンマ用LUT22を参照して、各色成分ごとに出力階調を特定する。この各色成分ごとの出力階調が、独立ガンマ補正後の画像データとしての画像データ(R', G', B')として出力される。

#### 【0112】

以上のような独立ガンマ補正は、基本的には表示制御回路2において行われる。すなわち、表示制御回路2が独立ガンマ補正処理部21を備えていることになる。ただし、独立ガンマ補正処理部21は、表示制御回路2に備えられているのではなく、表示制御回路2から独立して設けられていてもよい。

40

#### 【0113】

ここで、独立ガンマ補正処理部21による独立ガンマ補正が行われるタイミングと、補正回路10による上記の補正が行われるタイミングとの前後関係によって処理内容が変わってくるについて説明する。なお、以下の説明では、補正回路10による補正をゴースト補正と称する。

#### 【0114】

50

図16の(a)は、 $n$ ライン目と $n+2$ ライン目の画像データ( $R, G, B$ )の一例に対して、独立ガンマ補正を行わずに、ゴースト補正のみを行った場合の例を示している。この例では、 $n$ ライン目の画像データ( $R, G, B$ )が(255, 255, 255)であり、 $n+2$ ライン目の画像データ( $R, G, B$ )が(32, 32, 32)となっている。ここで、補正回路10に設けられているLUT12が図17のように設定されているものとする、補正回路10によるゴースト補正により、 $n+2$ ライン目の画像データ( $R, G, B$ )が(26, 26, 26)に補正される。これによりゴーストと呼ばれる表示の不具合が解消される。

【0115】

図16の(b)は、 $n$ ライン目と $n+2$ ライン目の画像データ( $R, G, B$ )の一例に対して、独立ガンマ補正を行った後にゴースト補正を行った場合の例を示している。この例では、 $n$ ライン目の画像データ( $R, G, B$ )が(255, 255, 255)であり、 $n+2$ ライン目の画像データ( $R, G, B$ )が(32, 32, 32)となっている。これに対して、図15に示す独立ガンマ用LUT22によって独立ガンマ補正が行われると、 $n$ ライン目の画像データ( $R, G, B$ )が(240, 255, 248)であり、 $n+2$ ライン目の画像データ( $R, G, B$ )が(34, 32, 25)となる。その後、図17に示すLUT12によってゴースト補正が行われると、 $n+2$ ライン目の画像データ( $R, G, B$ )が(25, 26, 19)に補正される。これによりゴーストと呼ばれる表示の不具合が解消される。つまり、独立ガンマ補正が行われた後にゴースト補正が行われる場合には、独立ガンマ補正およびゴースト補正の両方とも適切に行われることになる。

【0116】

図16の(c)は、 $n$ ライン目と $n+2$ ライン目の画像データ( $R, G, B$ )の一例に対して、ゴースト補正を行った後に独立ガンマ補正を行った場合の例を示している。この例では、 $n$ ライン目の画像データ( $R, G, B$ )が(255, 255, 255)であり、 $n+2$ ライン目の画像データ( $R, G, B$ )が(32, 32, 32)となっている。これに対して、図17に示すLUT12によってゴースト補正が行われると、 $n+2$ ライン目の画像データ( $R, G, B$ )が(26, 26, 26)に補正される。その後、図15に示す独立ガンマ用LUT22によって独立ガンマ補正が行われると、 $n$ ライン目の画像データ( $R, G, B$ )が(240, 255, 248)であり、 $n+2$ ライン目の画像データ( $R, G, B$ )が(28, 25, 20)となる。この場合、ゴースト補正が行われることによってゴーストの発生が解消された画像データに対して、独立ガンマ補正がさらに行われてしまうので、ゴーストが再発生してしまうことになる。

【0117】

すなわち、表示制御回路2において独立ガンマ補正が行われる場合、図13の(a)に示されるような構成、すなわち、表示制御回路2から出力される画像信号DATAに対して補正回路10がゴースト補正を行う構成であれば、適切に独立ガンマ補正およびゴースト補正を行うことができる。一方、図13の(b)に示されるような構成、すなわち、補正回路10によってゴースト補正された補正デジタルビデオ信号Dv'が表示制御回路2に入力される構成の場合、ゴースト補正が適切に行われなくなる。

【0118】

ゴースト補正を行った後に独立ガンマ補正を行う構成とする場合、補正回路10を図18に示すような構成とすることによって上記の問題を解決することができる。すなわち、補正回路10内に、RGBの各色成分に対応したLUT12R・12G・12Bを設け、RGBの各色成分ごとに独立して補正演算を行うようにする。ここで、LUT12R・12G・12Bを、後段で行われる独立ガンマ補正を考慮して各テーブルの値を設定しておくことにより、ゴースト補正を行った後に独立ガンマ補正を行っても、独立ガンマ補正およびゴースト補正の両方とも適切に行われることになる。この構成における補正演算および補間演算は上記した方法と同様であるのでここではその説明を省略する。

【0119】

なお、図18に示すような構成の補正回路10は、飛び越し走査方式および順次走査方

10

20

30

40

50

式のいずれにおいても適用可能である。

#### 【 0 1 2 0 】

( 補正回路の他の構成例 )

上記の構成では、補正回路 1 0 は、補間演算部 1 3 が L U T 1 2 を参照して補間演算を行うことによって補正処理を行っているが、関数を用いた補正演算を行う補正演算処理部を設ける構成としてもよい。すなわち、この構成の場合、補正演算処理部は、まず、バッファ 1 1 から参照すべきデータおよび補正対象のデータを取得する。次に、補間演算処理部は、参照すべきデータおよび補正対象のデータを所定の関数に代入することによって、補正量を算出する。算出された補正量は、補正量格納部 1 4 に格納される。その後の処理は、上記した構成と同様である。

10

#### 【 0 1 2 1 】

( テレビジョン受像機の構成 )

次に、本発明に係る液晶表示装置をテレビジョン受像機に使用した例について説明する。図 1 0 は、このテレビジョン受像機用の表示装置 8 0 0 の構成を示すブロック図である。この表示装置 8 0 0 は、Y / C 分離回路 8 0 と、ビデオクロマ回路 8 1 と、A / D コンバータ 8 2 と、液晶コントローラ 8 3 と、液晶パネル 8 4 と、バックライト駆動回路 8 5 と、バックライト 8 6 と、マイコン ( マイクロコンピュータ ) 8 7 と、階調回路 8 8 とを備えている。なお、上記液晶パネル 8 4 は、本発明に係る液晶表示装置に対応するものであり、アクティブマトリクス型の画素アレイからなる表示部と、その表示部を駆動するためのソースドライバおよびゲートドライバを含んでいる。

20

#### 【 0 1 2 2 】

上記構成の表示装置 8 0 0 では、まず、テレビジョン信号としての複合カラー映像信号 S c v が外部から Y / C 分離回路 8 0 に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路 8 1 にて光の 3 原色に対応するアナログ R G B 信号に変換され、さらに、このアナログ R G B 信号は A / D コンバータ 8 2 により、デジタル R G B 信号に変換される。このデジタル R G B 信号は液晶コントローラ 8 3 に入力される。また、Y / C 分離回路 8 0 では、外部から入力された複合カラー映像信号 S c v から水平および垂直同期信号も取り出され、これらの同期信号もマイコン 8 7 を介して液晶コントローラ 8 3 に入力される。

30

#### 【 0 1 2 3 】

液晶コントローラ 8 3 は、A / D コンバータ 8 2 からのデジタル R G B 信号 ( 前記したデジタルビデオ信号 D v に相当 ) に基づきドライバ用データ信号を出力する。また、液晶コントローラ 8 3 は、液晶パネル 8 4 内のソースドライバおよびゲートドライバを上記実施形態と同様に動作させるためのタイミング制御信号を、上記同期信号に基づいて生成し、それらのタイミング制御信号をソースドライバおよびゲートドライバに与える。また、階調回路 8 8 では、カラー表示の 3 原色 R , G , B それぞれの階調電圧が生成され、それらの階調電圧も液晶パネル 8 4 に供給される。

#### 【 0 1 2 4 】

液晶パネル 8 4 では、これらのドライバ用データ信号、タイミング制御信号および階調電圧に基づき内部のソースドライバやゲートドライバ等により駆動用信号 ( データ信号、走査信号等 ) が生成され、それらの駆動用信号に基づき内部の表示部にカラー画像が表示される。なお、この液晶パネル 8 4 によって画像を表示するには、液晶パネル 8 4 の後方から光を照射する必要がある。この表示装置 8 0 0 では、マイコン 8 7 の制御の下にバックライト駆動回路 8 5 がバックライト 8 6 を駆動することにより、液晶パネル 8 4 の裏面に光が照射される。

40

#### 【 0 1 2 5 】

上記の処理を含め、システム全体の制御はマイコン 8 7 が行う。なお、外部から入力される映像信号 ( 複合カラー映像信号 ) としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号等も使用可能であり、この表示装置 8 0 0 では、様々な映像信号に基づいた画像表

50

示が可能である。

【 0 1 2 6 】

上記構成の表示装置 8 0 0 でテレビジョン放送に基づく画像を表示する場合には、図 1 1 に示すように、当該表示装置 8 0 0 にチューナ部 9 0 が接続される。このチューナ部 9 0 は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号 S c v を取り出す。この複合カラー映像信号 S c v は、既述のように表示装置 8 0 0 に入力され、この複合カラー映像信号 S c v に基づく画像が当該表示装置 8 0 0 によって表示される。

【 0 1 2 7 】

図 1 2 は、上記構成の表示装置をテレビジョン受像機とするときの機械的構成の一例を示す分解斜視図である。図 1 2 に示した例では、テレビジョン受像機は、その構成要素として、上記表示装置 8 0 0 の他に第 1 筐体 8 0 1 および第 2 筐体 8 0 6 を有しており、表示装置 8 0 0 を第 1 筐体 8 0 1 と第 2 筐体 8 0 6 とで包み込むようにして挟持した構成となっている。第 1 筐体 8 0 1 には、表示装置 8 0 0 で表示される画像を透過させる開口部 8 0 1 a が形成されている。また、第 2 筐体 8 0 6 は、表示装置 8 0 0 の背面側を覆うものであり、当該表示装置 8 0 0 を操作するための操作用回路 8 0 5 が設けられると共に、下方に支持用部材 8 0 8 が取り付けられている。

【 0 1 2 8 】

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【 0 1 2 9 】

また、本願では説明の便宜上、列方向にデータ信号線、行方向に走査信号線と関連付けているが、画面を 90 ° 回転した構成なども含まれることは言うまでもない。

【 産業上の利用可能性 】


【 0 1 3 0 】

本発明に係る液晶表示装置は、例えばパーソナルコンピュータのモニターやテレビジョン受像機など、各種の表示装置に適用できる。


10

20


【図1】



【図2】




【図3】




【図4】

	data[n]				
	0	32	64	128	...
0	0	0	0	-1	
32	1	0	-1	-2	
64	2	1	0	-1	
128	1	0	0	0	
...					


【図5】




【図6】




【図7】




【図9】




【図8】




【図10】




【図11】



【図12】




【図13】




【図15】

入力	出力		
	R	G	B
0	0	0	0
1	1	1	0
·			
·			
26	28	25	20
·			
·			
32	34	32	25
·			
240	244	240	220
·			
255	240	255	248

【図14】




【図16】




【図17】

	nライン目						
	0	•	240	•	248	•	255
n+2 ライン 目	0						
	•						
	25				19		
	•						
	32						26
	•						
34			25				
•							
255							


【図18】




【図19】



【図20】



【 図 2 1 】



## 【 国際調査報告 】

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/065839

A. CLASSIFICATION OF SUBJECT MATTER G09G3/36(2006.01)i, G02F1/133(2006.01)i, G09G3/20(2006.01)i		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) G09G3/36, G02F1/133, G09G3/20		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2008 Kokai Jitsuyo Shinan Koho 1971-2008 Toroku Jitsuyo Shinan Koho 1994-2008		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2007-304291 A (Sharp Corp.), 22 November, 2007 (22.11.07), Claims 1, 5; Par. Nos. [0051] to [0078] (Family: none)	1-11
A	JP 6-189232 A (Casio Computer Co., Ltd.), 08 July, 1994 (08.07.94), Claims (Family: none)	1-11
A	JP 2005-352155 A (Mitsubishi Electric Corp.), 22 December, 2005 (22.12.05), Par. Nos. [0013] to [0029]; Fig. 1 & WO 2005/122125 A1 & KR 2007/0029741 A	1-11
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents:		
"A" document defining the general state of the art which is not considered to be of particular relevance	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention	
"E" earlier application or patent but published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone	
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art	
"O" document referring to an oral disclosure, use, exhibition or other means	"&" document member of the same patent family	
"P" document published prior to the international filing date but later than the priority date claimed		
Date of the actual completion of the international search 25 September, 2008 (25.09.08)	Date of mailing of the international search report 07 October, 2008 (07.10.08)	
Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer	
Facsimile No.	Telephone No.	

## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/065839

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2007-52427 A (Samsung Electronics Co., Ltd.), 01 March, 2007 (01.03.07), Claim 9; Par. Nos. [0058] to [0074] & US 2007/0046597 A1 & KR 2007/0019405 A & CN 1912985 A	1-11

国際調査報告		国際出願番号 PCT/JP2008/065839									
A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. G09G3/36(2006.01)i, G02F1/133(2006.01)i, G09G3/20(2006.01)i											
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. G09G3/36, G02F1/133, G09G3/20											
最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2008年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2008年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2008年</td> </tr> </table>				日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2008年	日本国実用新案登録公報	1996-2008年	日本国登録実用新案公報	1994-2008年
日本国実用新案公報	1922-1996年										
日本国公開実用新案公報	1971-2008年										
日本国実用新案登録公報	1996-2008年										
日本国登録実用新案公報	1994-2008年										
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)											
C. 関連すると認められる文献											
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号									
A	JP 2007-304291 A (シャープ株式会社) 2007. 11. 22, 請求項1, 5, 段落0051-0078 (ファミリーなし)	1-11									
A	JP 6-189232 A (カシオ計算機株式会社) 1994. 07. 08, 特許請求の範囲 (ファミリーなし)	1-11									
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。											
* 引用文献のカテゴリー		の日の後に公表された文献									
「A」特に関連のある文献ではなく、一般的技術水準を示すもの		「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの									
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの		「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの									
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)		「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの									
「O」口頭による開示、使用、展示等に言及する文献		「&」同一パテントファミリー文献									
「P」国際出願日前で、かつ優先権の主張の基礎となる出願											
国際調査を完了した日 25. 09. 2008	国際調査報告の発送日 07. 10. 2008										
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 一宮 誠	2G	9511								
	電話番号 03-3581-1101 内線 3226										

国際調査報告

国際出願番号 PCT/JP2008/065839

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 2005-352155 A (三菱電機株式会社) 2005.12.22, 段落0013-0029, 図1 & WO 2005/122125 A1 & KR 2007/0029741 A	1-11
A	JP 2007-52427 A (三星電子株式会社) 2007.03.01, 請求項9, 段落0058-0074 & US 2007/0046597 A1 & KR 2007/0019405 A & CN 1912985 A	1-11

## フロントページの続き

(51)Int.Cl.	F I	テーマコード(参考)
	G 0 9 G 3/20	6 2 2 N
	G 0 9 G 3/20	6 2 3 U
	G 0 9 G 3/20	6 3 1 V
	G 0 9 G 3/20	6 3 1 R
	G 0 9 G 3/20	6 3 2 C
	G 0 9 G 3/20	6 2 1 B
	G 0 9 G 3/20	6 4 1 C
	G 0 9 G 3/20	6 4 1 Q
	G 0 9 G 3/20	6 4 2 L
	G 0 9 G 3/20	6 3 1 D
	G 0 9 G 3/20	6 2 1 F
	G 0 9 G 3/20	6 4 2 A
	G 0 9 G 3/20	6 1 1 D
	G 0 9 G 3/20	6 2 2 Q
	G 0 9 G 3/20	6 2 2 M
	G 0 2 F 1/133	5 7 5
	H 0 4 N 5/66	1 0 2 B
	G 0 2 F 1/133	5 5 0

(81)指定国 AP(BW,GH,GM,KE,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM), EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MT,NL,NO,PL,PT,RO,SE,SI,SK,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BR,BW,BY, BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,K G,KM,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PG,PH,PL,PT ,RO,RS,RU,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,ZA,ZM,ZW

Fターム(参考) 2H193 ZA04 ZC16 ZC26 ZD23 ZD32 ZE06 ZF13 ZF17 ZH23 ZH44  
ZH53  
5C006 AA01 AA16 AA22 AB01 AC11 AC21 AC23 AC24 AC27 AC29  
AC30 AF06 AF11 AF42 AF45 AF46 AF47 AF50 AF51 AF62  
AF72 AF81 AF83 AF84 BB16 BC12 BC22 BF02 BF04 BF05  
BF14 BF15 BF24 BF28 BF38 BF42 EC02 FA04 FA12 FA14  
FA16 FA19 FA22 FA25 FA26 FA37 FA44  
5C058 AA06 BA01 BA13 BA33 BB11  
5C080 AA10 BB06 CC03 DD03 DD05 DD08 DD10 DD20 DD22 EE23  
EE29 EE30 FF11 FF13 GG07 GG08 GG12 GG17 JJ02 JJ03  
JJ04 JJ07 KK43

(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。

专利名称(译)	数据处理装置，液晶显示装置，电视接收机和数据处理方法		
公开(公告)号	<a href="#">JPWO2009060656A1</a>	公开(公告)日	2011-03-17
申请号	JP2009539981	申请日	2008-09-03
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普公司		
[标]发明人	上田陽一 下敷領文一 入江健太郎		
发明人	上田 陽一 下敷領 文一 入江 健太郎		
IPC分类号	G09G3/36 G09G3/20 G02F1/133 H04N5/66		
CPC分类号	G09G3/3648 G09G3/2003 G09G2310/0205 G09G2310/0224 G09G2310/0251 G09G2320/0209 G09G2320/0276		
FI分类号	G09G3/36 G09G3/20.641.P G09G3/20.612.U G09G3/20.623.D G09G3/20.623.Y G09G3/20.622.N G09G3/20.623.U G09G3/20.631.V G09G3/20.631.R G09G3/20.632.C G09G3/20.621.B G09G3/20.641.C G09G3/20.641.Q G09G3/20.642.L G09G3/20.631.D G09G3/20.621.F G09G3/20.642.A G09G3/20.611.D G09G3/20.622.Q G09G3/20.622.M G02F1/133.575 H04N5/66.102.B G02F1/133.550		
F-TERM分类号	2H193/ZA04 2H193/ZC16 2H193/ZC26 2H193/ZD23 2H193/ZD32 2H193/ZE06 2H193/ZF13 2H193/ZF17 2H193/ZH23 2H193/ZH44 2H193/ZH53 5C006/AA01 5C006/AA16 5C006/AA22 5C006/AB01 5C006/AC11 5C006/AC21 5C006/AC23 5C006/AC24 5C006/AC27 5C006/AC29 5C006/AC30 5C006/AF06 5C006/AF11 5C006/AF42 5C006/AF45 5C006/AF46 5C006/AF47 5C006/AF50 5C006/AF51 5C006/AF62 5C006/AF72 5C006/AF81 5C006/AF83 5C006/AF84 5C006/BB16 5C006/BC12 5C006/BC22 5C006/BF02 5C006/BF04 5C006/BF05 5C006/BF14 5C006/BF15 5C006/BF24 5C006/BF28 5C006/BF38 5C006/BF42 5C006/EC02 5C006/FA04 5C006/FA12 5C006/FA14 5C006/FA16 5C006/FA19 5C006/FA22 5C006/FA25 5C006/FA26 5C006/FA37 5C006/FA44 5C058/AA06 5C058/BA01 5C058/BA13 5C058/BA33 5C058/BB11 5C080/AA10 5C080/BB06 5C080/CC03 5C080/DD03 5C080/DD05 5C080/DD08 5C080/DD10 5C080/DD20 5C080/DD22 5C080/EE23 5C080/EE29 5C080/EE30 5C080/FF11 5C080/FF13 5C080/GG07 5C080/GG08 5C080/GG12 5C080/GG17 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ07 5C080/KK43		
优先权	2007290867 2007-11-08 JP 2008192237 2008-07-25 JP		
其他公开文献	JP5208960B2		
外部链接	<a href="#">Espacenet</a>		

#### 摘要(译)

根据用于校正图像信号的数据处理装置，该图像信号由 (i) 由多个像素数据构成并且 (ii) 从外部提供给液晶驱动面板，校正电路包括用于 (i) 获得 响应于第一像素数据，在比驱动多条数据信号线中的一条驱动信号的时序更早的时序驱动第一条要校正的第一像素数据和第二像素数据，(ii) 根据第二像素数据和第一像素数据之间的关系来校正第一像素数据。这提供了可以执行校正的数据处理设备，使得在先前施加的电压对连接到特定数据信号线的各个像素的充电状态有影响的情况下，这种影响被消除。

