

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4916620号
(P4916620)

(45) 発行日 平成24年4月18日 (2012. 4. 18)

(24) 登録日 平成24年2月3日 (2012. 2. 3)

(51) Int. Cl.

F I

G09F 9/30 (2006.01)

G09F 9/30 338

G02B 5/00 (2006.01)

G09F 9/30 349B

G02B 5/20 (2006.01)

G02B 5/00 B

G02F 1/1335 (2006.01)

G02B 5/20 101

G02F 1/1368 (2006.01)

G02F 1/1335 505

請求項の数 12 (全 27 頁) 最終頁に続く

(21) 出願番号 特願2001-138293 (P2001-138293)
 (22) 出願日 平成13年5月9日 (2001. 5. 9)
 (65) 公開番号 特開2002-82630 (P2002-82630A)
 (43) 公開日 平成14年3月22日 (2002. 3. 22)
 審査請求日 平成20年5月7日 (2008. 5. 7)
 (31) 優先権主張番号 特願2000-140960 (P2000-140960)
 (32) 優先日 平成12年5月12日 (2000. 5. 12)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷398番地
 (72) 発明者 山崎 舜平
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 後藤 裕吾
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 桂 秀樹
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内

審査官 譜園 信博

最終頁に続く

(54) 【発明の名称】 液晶表示装置及び電気光学装置

(57) 【特許請求の範囲】

【請求項1】

第1の着色層と、第2の着色層と、平坦化膜と、透明導電膜と、を有する液晶表示装置であって、

前記第1の着色層は、前記第2の着色層の少なくとも一部と重なる第1の領域を有し、
 前記平坦化膜は、前記第1の着色層の上と、前記第2の着色層の上と、前記第1の領域の上に設けられ、

前記透明導電膜は、前記平坦化膜の上に設けられることを特徴とする液晶表示装置。

【請求項2】

第1の着色層と、第2の着色層と、平坦化膜と、透明導電膜と、画素部と、を有する液晶表示装置であって、

前記第1の着色層は、前記第2の着色層の少なくとも一部と重なる第1の領域を有し、
 前記平坦化膜は、前記第1の着色層の上と、前記第2の着色層の上と、前記第1の領域の上に設けられ、

前記透明導電膜は、前記平坦化膜の上に設けられ、

前記画素部は、薄膜トランジスタと、ソース線と、を有し、

前記ソース線は、前記薄膜トランジスタと電気的に接続され、

前記ソース線の少なくとも一部は、前記第1の領域と重なる第2の領域を有することを特徴とする液晶表示装置。

【請求項3】

10

20

請求項 2 において、
前記画素部は、保持容量を有し、
前記保持容量は、前記第 1 の領域と重なる第 3 の領域を有することを特徴とする液晶表示装置。

【請求項 4】

請求項 1 乃至 3 のいずれか一項において、
配向膜を有し、
前記配向膜は、前記透明導電膜の上に設けられることを特徴とする液晶表示装置。

【請求項 5】

請求項 1 乃至 4 のいずれか一項において、
前記液晶表示装置は、駆動回路部を有し、
前記第 1 の着色層は、前記第 2 の着色層の少なくとも一部と重なる第 4 の領域を有し、
前記駆動回路部は、前記第 4 の領域と重なる第 5 の領域を有することを特徴とする液晶表示装置。

10

【請求項 6】

請求項 1 乃至 5 のいずれか一項において、
前記平坦化膜は、ポリイミドまたはアクリルまたはポリアミドまたはポリイミドアミドまたは B C B のいずれかを有することを特徴とする液晶表示装置。

【請求項 7】

第 1 の着色層と、第 2 の着色層と、平坦化膜と、透明導電膜と、を有する電気光学装置であって、

20

前記第 1 の着色層は、前記第 2 の着色層の少なくとも一部と重なる第 1 の領域を有し、
前記平坦化膜は、前記第 1 の着色層の上と、前記第 2 の着色層の上と、前記第 1 の領域の上に設けられ、

前記透明導電膜は、前記平坦化膜の上に設けられることを特徴とする電気光学装置。

【請求項 8】

第 1 の着色層と、第 2 の着色層と、平坦化膜と、透明導電膜と、画素部と、を有する電気光学装置であって、

前記第 1 の着色層は、前記第 2 の着色層の少なくとも一部と重なる第 1 の領域を有し、
前記平坦化膜は、前記第 1 の着色層の上と、前記第 2 の着色層の上と、前記第 1 の領域の上に設けられ、

30

前記透明導電膜は、前記平坦化膜の上に設けられ、

前記画素部は、薄膜トランジスタと、ソース線と、を有し、

前記ソース線は、前記薄膜トランジスタと電氣的に接続され、

前記ソース線の少なくとも一部は、前記第 1 の領域と重なる第 2 の領域を有することを特徴とする電気光学装置。

【請求項 9】

請求項 8 において、

前記画素部は、保持容量を有し、

前記保持容量は、前記第 1 の領域と重なる第 3 の領域を有することを特徴とする電気光学装置。

40

【請求項 10】

請求項 7 乃至 9 のいずれか一項において、

配向膜を有し、

前記配向膜は、前記透明導電膜の上に設けられることを特徴とする電気光学装置。

【請求項 11】

請求項 7 乃至 10 のいずれか一項において、

前記液晶表示装置は、駆動回路部を有し、

前記第 1 の着色層は、前記第 2 の着色層の少なくとも一部と重なる第 4 の領域を有し、

前記駆動回路部は、前記第 4 の領域と重なる第 5 の領域を有することを特徴とする電気

50

光学装置。

【請求項 1 2】

請求項 7 乃至 1 1 のいずれか一項において、

前記平坦化膜は、ポリイミドまたはアクリルまたはポリアミドまたはポリイミドアミドまたは B C B のいずれかを用いることを特徴とする電気光学装置。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本明細書の発明は薄膜トランジスタ（以下、T F T という）で構成された回路を有する半導体装置およびその製造方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。

【0 0 0 2】

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

【0 0 0 3】

【従来の技術】

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数～数百 n m 程度）を用いて薄膜トランジスタ（以下、T F T と呼ぶ）を構成する技術が注目されている。T F T は I C や電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッチング素子として開発が急がれている。本明細書では、電気光学装置は表示装置と同義語である。

【0 0 0 4】

液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子として T F T を用いたアクティブマトリクス型液晶表示装置が注目を集めている。

【0 0 0 5】

アクティブマトリクス型液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。

【0 0 0 6】

透過型の液晶表示装置は、バックライトを用い液晶の後方から光を発して、液晶の複屈折性や旋光性を利用して、光の通り具合を調整し表示を行っている。また、透過型の液晶表示装置は、モバイルコンピュータやビデオカメラ用の表示ディスプレイとしての需要がますます高まっている。

【0 0 0 7】

また、液晶表示装置においては、アモルファスシリコンまたはポリシリコンを半導体とした T F T をマトリクス状に配置して、各 T F T に接続された画素電極とソース線とゲート線とがそれぞれ形成されたアクティブマトリクス基板と、これに対向配置された対向電極を有する対向基板との間に液晶材料が挟持されている。また、カラー表示するためのカラーフィルタは対向基板に貼りつけられている。そして、アクティブマトリクス基板と対向基板にそれぞれ光シャッタとして偏光板を配置し、カラー画像を表示している。

【0 0 0 8】

このカラーフィルタは、R（赤）、G（緑）、B（青）の着色層と、画素の間隙だけを覆う遮光マスクとを有し、光を透過させることによって赤色、緑色、青色の光を抽出する。遮光マスクは、画面をくっきりと見せるためのものである。この遮光マスクは、一般的に金属膜（クロム等）または黒色顔料を含有した有機膜で構成されている。このカラーフィルタは、画素に対応する位置に形成され、これにより画素ごとに取り出す光の色を変えることができる。なお、画素に対応した位置とは、画素電極と一致する位置を指す。

【0 0 0 9】

【発明が解決しようとする課題】

カラーフィルタの遮光マスクとして金属膜を用いた従来の液晶表示装置では、他の配線と

10

20

30

40

50

の寄生容量が形成され信号の遅延が生じやすいという問題が生じていた。また、環境を配慮して非クロム系材料が注目されている。さらに、カラーフィルタの遮光マスクとして黒色顔料を含有した有機膜を用いた場合には、製造工程が増加するという問題が生じていた。

【 0 0 1 0 】

【課題を解決するための手段】

本発明は、遮光マスク（ブラックマトリクス）を用いることなく、TFT及び画素間を遮光する画素構造を特徴としている。遮光する手段の一つとして、対向基板上に遮光部として2層の着色層を積層した膜（赤色の着色層と青色の着色層との積層膜）を素子基板のTFTと重なるよう形成することを特徴としている。

10

【 0 0 1 1 】

本明細書では、「赤色の着色層」とは、着色層に照射された光の一部を吸収し、赤色の光を抽出するものである。また、同様に「青色の着色層」とは、着色層に照射された光の一部を吸収し、青色の光を抽出するものであり、「緑色の着色層」とは、着色層に照射された光の一部を吸収し、緑色の光を抽出するものである。

【 0 0 1 2 】

本明細書で開示する発明の構成は、

TFTと、

第1の着色層と第2の着色層の積層からなる遮光部を有し、

前記遮光部は、少なくとも前記TFTのチャネル形成領域と重なって形成されていることを特徴とする電気光学装置である。結果として、ブラックマトリクスを形成する工程を省略することができる。

20

【 0 0 1 3 】

また、他の発明の構成は、

複数の画素電極と、

第1の着色層と第2の着色層の積層からなる遮光部を有し、

前記遮光部は、任意の画素電極と、該画素電極と隣り合う画素電極との間に重なって形成されていることを特徴とする電気光学装置である。結果として、ブラックマトリクスを形成する工程を省略することができる。

30

【 0 0 1 4 】

また、上記各構成において、前記第1の着色層は青色であることを特徴としている。また、前記第2の着色層は赤色である。

【 0 0 1 5 】

前記遮光部は、スイッチング素子が形成された基板に設けられていることを特徴とする電気光学装置である。

【 0 0 1 6 】

また、上記各構成において、前記遮光部は、対向基板上に設けられている。

【 0 0 1 7 】

また、上記各構成において、前記電気光学装置は、画素電極が透明導電膜からなる透過型の液晶表示装置であることを特徴とする電気光学装置である。

40

【 0 0 1 8 】

【発明の実施の形態】

本明細書の発明の実施形態について、以下に説明する。

【 0 0 1 9 】

図1に本発明の構成を示す。ここでは透過型の液晶表示装置を例にとり、以下に説明する。

【 0 0 2 0 】

図1(A)は、適宜、3色の着色層11～13を形成して、遮光部15及び画素開口部17～19を構成した一例を示している。一般に、着色層は顔料を分散した有機感光材料からなるカラーレジストを用いて形成される。

50

【 0 0 2 1 】

遮光部 1 5 は、画素と該画素に近接した各画素の間隙を遮光するように形成する。従って、入射光は遮光部 1 5 により吸収され観察者には、ほぼ黒色として認識される。また、遮光部 1 5 は、素子基板の画素 T F T と重なるよう形成され、画素 T F T を外部の光から遮断する役目を果たしている。

【 0 0 2 2 】

遮光部 1 5 は、青色の着色層 1 1 と赤色の着色層 1 2 とを積層して形成する。青色の着色層は、着色層 (B) 1 1 および遮光部 1 5 (R + B) に同時にパターンニングする。また、赤色の着色層は、着色層 (R) 1 2 および遮光部 1 5 (R + B) に同時にパターンニングする。

10

【 0 0 2 3 】

なお、図 1 (B) は、図 1 (A) 中における遮光部及び画素開口部を鎖線 (A 1 - A 1 ') で切断した断面構造を示している。図 1 (B) は対向基板 1 0 上に着色層 (G) 1 3 を形成した後、着色層 (B) 1 1 と着色層 (R) 1 2 とを積層することにより、遮光部 1 5 (R + B) と画素開口部 (B) 1 7 と画素開口部 (R) 1 8 と画素開口部 (G) 1 9 とを形成した例である。よって、図 1 (C) では、対向基板 1 0 上に着色層 (B) 1 1 が形成された後、着色層 (R) 1 2 が形成される。さらに、平坦化膜 1 4 で着色層を覆っている。

【 0 0 2 4 】

また、青色の着色層 (B) 1 1 と赤色の着色層 (R) 1 2 との積層膜 (遮光部 1 5) について、それぞれの透過率をある測定条件 (白色光源 (D 6 5) 、視野角 2 ° 、対物レンズ 5 倍) で測定した。その測定結果を表 1 に示す。

20

【 0 0 2 5 】

【 表 1 】

着色層の 2 層積層における透過率

波長 [nm]	透過率 (透過用カラーレジスト)		
	R+B	G+B	R+G
400	6.6%	14.7%	7.6%
450	3.2%	7.7%	1.8%
500	3.4%	23.4%	2.5%
550	0.6%	6.1%	3.8%
600	0.4%	0.5%	15.4%
650	1.1%	0.5%	2.1%
700	2.4%	1.1%	12.9%
750	1.2%	1.5%	24.9%
800	36.2%	30.7%	56.0%

30

測定条件：D光源 視野角：2 対物レンズ ×5

【 0 0 2 6 】

また、表 1 をグラフにしたものが図 3 である。

40

【 0 0 2 7 】

表 1 及び図 3 で示されるように、R + B (遮光部 1 5 に相当) は可視光領域 (4 0 0 ~ 7 0 0 n m の波長域) で 7 % 以下の透過率となり、十分に遮光マスクとして機能する。

【 0 0 2 8 】

また、着色層を 3 層重ねれば遮光性は増すが、3 層重ねた分、凹凸が大きくなるため、基板の平坦性が失われ、液晶層に乱れが生じてしまう。特に、強誘電性液晶のように、下地の平坦性が配向の影響を及ぼす液晶材料には重要な問題である。しかし、本発明のように着色層を 2 層重ねる程度であれば、基板の平坦性に液晶層にもほとんど影響ないレベルである。

50

【 0 0 2 9 】

このように本発明では2層の着色層からなる積層膜（R + B）で遮光マスクを形成することを特徴としている。結果として、ブラックマトリクスを形成する工程を省略することができ、工程数が低減した。

【 0 0 3 0 】

ただし、図1（B）～図1（C）に示した断面図は一例であって、特に限定されず、例えば、図2（B）～図2（C）に示す構造を取ってもよい。図2（B）は対向基板20上に着色層（G）23を形成した後、着色層（R）22と着色層（B）21とを積層することにより、遮光部25（R + B）と画素開口部（B）27と画素開口部（R）28と画素開口部（G）29とを形成した例である。よって、図2（C）では、対向基板20上に着色層（R）22が形成された後、着色層（B）21が積層され、遮光部（B + R）25が形成される。さらに、平坦化膜24で着色層を覆っている。

10

【 0 0 3 1 】

また、画素電極間における配線と画素電極と着色層との位置関係を図4に示す。図4（A）は、図1に対応している。図4（A）は、画素電極51と画素電極52との間を遮光するように、ソース配線50上方で着色層（B）58の端部と一部が重なるように着色層（R）59を形成している例である。着色層（B）58と着色層（R）59との重なり部がソース配線50の上方に設けられればよい。なお、図4（A）中において53と55は配向膜、54は液晶、56は対向電極、57は平坦化膜である。

【 0 0 3 2 】

図4（B）に示すような構造としてもよい。図4（B）は、図2に対応している。図4（B）は、画素電極61と画素電極62との間を遮光するように、ソース配線60上方で着色層（R）69の端部と一部が重なるように着色層（B）68を形成している例である。

20

【 0 0 3 3 】

なお、図4（A）（B）に示した例に限定されることなく、2層の着色層のパターニングにより形成される遮光部（重ね合わせ部）を拡大して、ソース配線の周辺部にも遮光部を設けてもよい。この遮光部を用いることにより、ソースライン反転駆動時に生じる光漏れが隠され、コントラストが向上する。

【 0 0 3 4 】

また、画素開口部17～19を通過した光は、単層の着色層11～13によりそれぞれ対応する色に着色されて観測者に認識される。なお、図1（B）は、図1（A）中における画素開口部を鎖線（A1 - A1'）で切断した断面構造を示している。図1（C）に示すように、対向基板10上に単層の着色層11～12が順次形成されており、さらに、これらの着色層11～12を覆う平坦化膜14が形成されている。

30

【 0 0 3 5 】

画素開口部においては、図17に示した従来の単層の透過率の結果のように、青色の着色層は450nm付近で85%を越える透過率を示している。また、緑色の着色層は530nm付近で80%を越える透過率を示している。また、赤色の着色層は600～800nmで90%を越える透過率を示している。

【 0 0 3 6 】

ここでは透過型の液晶表示装置の例であるので、画素開口部17～19に入射した光は、画素電極と液晶層とを通過して、単層の着色層11～13をそれぞれ通過した後、それぞれの色の光が抽出され、観察者に認識される。

40

【 0 0 3 7 】

また、着色層11～13には、最も単純なストライプパターンをはじめとして、斜めモザイク配列、三角モザイク配列、RGBG四画素配列、もしくはRGBW四画素配列などを用いることができる。

【 0 0 3 8 】

以上の構成でなる本明細書の発明について、以下に示す実施例をもってさらに詳細な説明を行うこととする。

50

【 0 0 3 9 】

【 実施例 】

[実施例 1]

以下、本発明の一実施例をアクティブマトリクス型液晶表示装置に用いる対向基板の製造を例にとって説明する。図 1 は本発明に従って形成された着色層を備えた対向基板を模式的に示す図である。

【 0 0 4 0 】

まず、透光性を有する対向基板 1 0 にはコーニング社の # 7 0 5 9 ガラスや # 1 7 3 7 ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用意する。その他に、石英基板、プラスチック基板などの透光性基板を使用する

10

【 0 0 4 1 】

次いで、対向基板 1 0 上に有機感光材料 (C R Y - 8 0 0 0 : 富士フィルムオーリン社製のCOLOR MOSAIC) を塗布して、フォトリソグラフィ法により、この有機感光材料を図 1 (A) に示すように格子状にパターンニングして緑色の着色層 (G) 1 3 を形成する。なお、緑色の着色層 (G) 1 3 については、この領域が緑色の画素開口部 1 9 となる。

【 0 0 4 2 】

次いで、所定の位置に有機感光材料 (C G Y - 8 0 0 0 : 富士フィルムオーリン社製のCOLOR MOSAIC) を塗布して、フォトリソグラフィ法により、この有機感光材料を図 1 (A) に示すようにパターンニングして青色の着色層 (B) 1 1 を所定の位置に形成する。

20

【 0 0 4 3 】

次いで、所定の位置に有機感光材料 (C M - 8 0 0 0 : 富士フィルムオーリン社製のCOLOR MOSAIC) を塗布して、フォトリソグラフィ法により、この有機感光材料を図 1 (A) に示した形状にパターンニングして青色の着色層 (B) 1 1 を形成する。図 1 に示すように、この青色の着色層 (B) 1 1 が、赤色の着色層 (R) 1 2 と一部重なり遮光部 1 5 を形成する。この遮光部 1 5 が少なくとも、画素TFT及び、ゲート配線 (図示は省略)、ソース配線 (図示は省略) と重なるようにマスクの設計が行われている。一方、図 1 (B) に示すように、青色の着色層 (B) 1 1 のうち、赤色の着色層 (R) 1 2 と重なっていない領域が青色の画素開口部 (B) 1 7 となる。また、赤色の着色層 (R) 1 2 のうち、青色の着色層 (B) 1 1 と重なっていない領域が赤色の画素開口部 (R) 1 8 となる。

30

【 0 0 4 4 】

なお、遮光部 1 5 は、T F T が設けられた素子基板と貼り合わせた時にT F T のチャネル形成領域と重なるように形成する。

【 0 0 4 5 】

こうして3回のフォトリソグラフィ法で画素開口部 1 7 ~ 1 9 と、遮光部 1 5 とを形成することができる。

【 0 0 4 6 】

次いで、各着色層を覆う平坦化膜 1 4 を形成する。着色層が単層である領域と着色層が2層重なっている領域とで1 ~ 1 . 5 μ m程度の段差が生じるため、この平坦化膜 1 4 としては1 μ m以上、好ましくは2 μ mの膜厚を必要とする。この平坦化膜 1 4 としては透光性を有する有機物、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、B C B (ベンゾシクロブテン) 等の有機樹脂材料を用いることができる。ただし、平坦性が問題にならないのであれば、この平坦化膜を設ける必要はない。

40

【 0 0 4 7 】

なお、本実施例では有機感光材料を塗布して、フォトリソグラフィ法により、所望の形状にパターンニングして各着色層 1 1 ~ 1 3 を形成したが、特に上記製造方法に限定されないことは言うまでもない。

【 0 0 4 8 】

この後、図示しないが、平坦化膜上に透明導電膜からなる対向電極を形成し、さらにその上に液晶材料を配向させるための配向膜を形成し、さらに必要があれば配向処理を施す。

50

【 0 0 4 9 】

こうして得られた対向基板を用いて、アクティブマトリクス型の液晶表示装置を製造する。

【 0 0 5 0 】

〔 実施例 2 〕

実施例 1 では、緑色の着色層 (G) 1 3、青色の着色層 (B) 1 1、赤色の着色層 (R) 1 2 と順次形成した例を示したが、本実施例は実施例 1 と異なる順序で着色層を形成する例を以下に示す。

【 0 0 5 1 】

図 2 (A) は、まず、着色層 (G) 2 3 を形成し、着色層 (R) 2 2 と着色層 (B) 2 1 とを積層した例である。なお、図 2 (B) は図 2 (A) 中の鎖線 A 3 - A 3 ' で切断した断面図に対応し、図 2 (C) は図 2 (A) 中の鎖線 A 4 - A 4 ' で切断した断面図に対応している。

10

【 0 0 5 2 】

対向基板 2 0 には実施例 1 で用いた基板を使用する。

【 0 0 5 3 】

まず、対向基板 2 0 上に有機感光材料 (C R Y - 8 0 0 0 : 富士フィルムオーリン社製の COLOR MOSAIC) を塗布して、フォトリソグラフィ法により、この有機感光材料を図 2 (A) に示すように格子状にパターンニングして緑色の着色層 (R) 2 3 を形成する。なお、緑色の着色層 (G) 2 3 については、この領域が緑色の画素開口部 2 9 となる。

20

【 0 0 5 4 】

次いで、所定の位置に有機感光材料 (C G Y - 8 0 0 0 : 富士フィルムオーリン社製の COLOR MOSAIC) を塗布して、フォトリソグラフィ法により、この有機感光材料を図 2 (A) に示すようにパターンニングして赤色の着色層 (R) 2 2 を所定の位置に形成する。

【 0 0 5 5 】

次いで、所定の位置に有機感光材料 (C M - 8 0 0 0 : 富士フィルムオーリン社製の COLOR MOSAIC) を塗布して、フォトリソグラフィ法により、この有機感光材料を図 2 (A) に示した形状にパターンニングして青色の着色層 (B) 2 1 を形成する。図 2 (B) 及び図 2 (A) に示すように、この赤色の着色層 (R) 2 2 は、青色の着色層 (B) 2 1 と一部重なり遮光部 2 5 を形成する。一方、図 2 (B) に示すように、青色の着色層 (B) 2 1 のうち、赤色の着色層 (R) 2 2 と重なっていない領域が青色の画素開口部 (B) 2 7 となる。また、赤色の着色層 (R) 2 2 のうち、青色の着色層 (R) 2 1 と重なっていない領域が赤色の画素開口部 (R) 2 8 となる。

30

【 0 0 5 6 】

なお、遮光部 2 5 は、T F T が設けられたアクティブマトリクス基板と貼り合わせた時に T F T のチャネル形成領域と重なるように形成する。

【 0 0 5 7 】

こうして 3 回のフォトリソグラフィ法で画素開口部 2 7 ~ 2 9 と、遮光部 2 5 とを形成することができる。

【 0 0 5 8 】

次いで、各着色層を覆う平坦化膜 2 4 を形成する。着色層が単層である領域と着色層が 2 層重なっている領域とで 1 ~ 1 . 5 μ m 程度の段差が生じるため、この平坦化膜 2 4 としては 1 μ m 以上、好ましくは 2 μ m の膜厚を必要とする。この平坦化膜 2 4 としては透光性を有する有機物、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、B C B (ベンゾシクロブテン) 等の有機樹脂材料を用いることができる。ただし、平坦性が問題にならないのであれば、この平坦化膜を設ける必要はない。

40

【 0 0 5 9 】

なお、本実施例では有機感光材料を塗布して、フォトリソグラフィ法により、所望の形状にパターンニングして各着色層 2 1 ~ 2 3 を形成したが、特に上記製造方法に限定されないことは言うまでもない。

50

【 0 0 6 0 】

この後、図示しないが、平坦化膜上に透明導電膜からなる対向電極を形成し、さらにその上に液晶を配向させるための配向膜を形成し、さらに必要があれば配向処理を施す。

【 0 0 6 1 】

こうして得られた対向基板を用いて、アクティブマトリクス型の液晶表示装置を製造する。

【 0 0 6 2 】

[実施例 3]

本実施例ではアクティブマトリクス基板の製造方法について図 5 ~ 図 1 1 を用いて説明する。

10

【 0 0 6 3 】

本実施例では実施例 1 または実施例 2 で得られた対向基板と貼り合わせるアクティブマトリクス基板（素子基板とも言う）を製造する方法について説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路の T F T（n チャネル型 T F T 及び p チャネル型 T F T）を同時に製造する方法について詳細に説明する。

【 0 0 6 4 】

まず、本実施例ではコーニング社の # 7 0 5 9 ガラスや # 1 7 3 7 ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板 4 0 0 を用いる。なお、基板 4 0 0 としては、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。透明性を有する基板であれば特に限定されない。

20

【 0 0 6 5 】

次いで、図 5（A）に示すように、基板 4 0 0 上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜 4 0 1 を形成する。本実施例では下地膜 4 0 1 として 2 層構造を用いるが、前記絶縁膜の単層膜または 2 層以上積層させた構造を用いても良い。下地膜 4 0 1 の一層目としては、プラズマ C V D 法を用い、S i H₄、N H₃、及び N₂ O を反応ガスとして成膜される酸化窒化シリコン膜 4 0 1 a を 1 0 ~ 2 0 0 n m（好ましくは 5 0 ~ 1 0 0 n m）形成する。本実施例では、膜厚 5 0 n m の酸化窒化シリコン膜 4 0 1 a（組成比 S i = 3 2 %、O = 2 7 %、N = 2 4 %、H = 1 7 %）を形成した。次いで、下地膜 4 0 1 の 2 層目としては、プラズマ C V D 法を用い、S i H₄、及び N₂ O を反応ガスとして成膜される酸化窒化シリコン膜 4 0 1 b を 5 0 ~ 2 0 0 n m（好ましくは 1 0 0 ~ 1 5 0 n m）の厚さに積層形成する。本実施例では、膜厚 1 0 0 n m の酸化窒化シリコン膜 4 0 1 b（組成比 S i = 3 2 %、O = 5 9 %、N = 7 %、H = 2 %）を形成した。

30

【 0 0 6 6 】

次いで、下地膜上に半導体層 4 0 2 ~ 4 0 6 を形成する。半導体層 4 0 2 ~ 4 0 6 は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、L P C V D 法、またはプラズマ C V D 法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層 4 0 2 ~ 4 0 6 の厚さは 2 5 ~ 8 0 n m（好ましくは 3 0 ~ 6 0 n m）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（S i G e）合金などで形成すると良い。本実施例では、プラズマ C V D 法を用い、5 5 n m の非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化（5 0 0 °C、1 時間）を行った後、熱結晶化（5 5 0 °C、4 時間）を行い、さらに結晶化を改善するためのレーザーアニール処理を行って結晶質シリコン膜を形成した。そして、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層 4 0 2 ~ 4 0 6 を形成した。

40

【 0 0 6 7 】

また、半導体層 4 0 2 ~ 4 0 6 を形成した後、T F T のしきい値を制御するために微量な

50

不純物元素（ボロンまたはリン）のドーピングを行ってもよい。

【0068】

また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO₄レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宜選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30Hzとし、レーザーエネルギー密度を100～400mJ/cm²（代表的には200～300mJ/cm²）とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1～10kHzとし、レーザーエネルギー密度を300～600mJ/cm²（代表的には350～500mJ/cm²）とすると良い。そして幅100～1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を80～98％として行えばよい。

10

【0069】

次いで、半導体層402～406を覆うゲート絶縁膜407を形成する。ゲート絶縁膜407はプラズマCVD法またはスパッタ法を用い、厚さを40～150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化シリコン膜（組成比Si＝32％、O＝59％、N＝7％、H＝2％）で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。

20

【0070】

また、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS（Tetraethyl Orthosilicate）とO₂とを混合し、反応圧力40Pa、基板温度300～400とし、高周波（13.56MHz）電力密度0.5～0.8W/cm²で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後400～500の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。

【0071】

次いで、ゲート絶縁膜407上に膜厚20～100nmの第1の導電膜408と、膜厚100～400nmの第2の導電膜409とを積層形成する。本実施例では、膜厚30nmのTa₂N膜からなる第1の導電膜408と、膜厚370nmのW膜からなる第2の導電膜409を積層形成した。Ta₂N膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に六フッ化タングステン（WF₆）を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW（純度99.9999％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9～20μΩcmを実現することができた。

30

40

【0072】

なお、本実施例では、第1の導電膜408をTa₂N、第2の導電膜409をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタル（Ta）膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン（TiN）膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル（Ta₂N）膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタル（Ta₂N）膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。

50

【0073】

次に、フォトリソグラフィ法を用いてレジストからなるマスク410～415を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。本実施例では第1のエッチング条件として、ICP (Inductively Coupled Plasma: 誘導結合型プラズマ) エッチング法を用い、エッチング用ガスに CF_4 と Cl_2 と O_2 とを用い、それぞれのガス流量比を25/25/10 (sccm) とし、1Paの圧力でコイル型の電極に500WのRF (13.56MHz) 電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業(株)製のICPを用いたドライエッチング装置 (Model E645 - □ ICP) を用いた。基板側 (試料ステージ) にも150WのRF (13.56MHz) 電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパ形状とする。

10

【0074】

この後、レジストからなるマスク410～415を除去せずに第2のエッチング条件に変え、エッチング用ガスに CF_4 と Cl_2 とを用い、それぞれのガス流量比を30/30 (sccm) とし、1Paの圧力でコイル型の電極に500WのRF (13.56MHz) 電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側 (試料ステージ) にも20WのRF (13.56MHz) 電力を投入し、実質的に負の自己バイアス電圧を印加する。 CF_4 と Cl_2 を混合した第2のエッチング条件ではW膜及びTa₂N膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10～20%程度の割合でエッチング時間を増加させると良い。

20

【0075】

上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパ形状となる。このテーパ部の角度は15～45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層417～422 (第1の導電層417a～422aと第2の導電層417b～422b) を形成する。416はゲート絶縁膜であり、第1の形状の導電層417～422で覆われない領域は20～50nm程度エッチングされ薄くなった領域が形成される。

30

【0076】

そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を添加する。(図5(B))ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を $1 \times 10^{13} \sim 5 \times 10^{15} \text{ atoms/cm}^2$ とし、加速電圧を60～100keVとして行う。本実施例ではドーズ量を $1.5 \times 10^{15} \text{ atoms/cm}^2$ とし、加速電圧を80keVとして行った。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この場合、導電層417～421がn型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域423～427が形成される。高濃度不純物領域423～427には $1 \times 10^{20} \sim 1 \times 10^{21} \text{ atoms/cm}^3$ の濃度範囲でn型を付与する不純物元素を添加する。

40

【0077】

次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う(図5(C))。ここでは、エッチングガスに CF_4 と Cl_2 と O_2 とを用い、W膜を選択的にエッチングする。この時、第2のエッチング処理により第1の導電層428b～433bを形成する。一方、第2の導電層417a～422aは、ほとんどエッチングされず、第2の導電層428a～433aを形成する。次いで、第2のドーピング処理を行って図5(C)の状態を得る。ドーピングは第2の導電層417a～422aを不純物元素に対するマスクとして用い、第1の導電層のテーパ部下方の半導体層に不純物元素が添加されるようにドーピングする。こうして、第1の導電層と重なる不純物領域434～438を形成する。この不純物領域へ添加されたリン(P)の濃度は、第1の導電層のテーパ部の膜厚に

50

従って緩やかな濃度勾配を有している。なお、第1の導電層のテーパ部と重なる半導体層において、第1の導電層のテーパ部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、第1の不純物領域423~427にも不純物元素が添加され、不純物領域439~443を形成する。

【0078】

次いで、レジストからなるマスクを除去せずに、図6(A)のように第3のエッチング処理を行う。この第3のエッチング処理では第1の導電層のテーパ部を部分的にエッチングして、半導体層と重なる領域を縮小するために行われる。第3のエッチングは、エッチングガスに CHF_3 を用い、反応性イオンエッチング法(RIE法)を用いて行う。第3のエッチングにより、第1の導電層444~449が形成される。この時、同時に絶縁膜416もエッチングされて、絶縁膜450a~d、451が形成される。

10

【0079】

上記第3のエッチングによって、第1の導電層444~448と重ならない不純物領域(LDD領域)434a~438aが形成される。なお、不純物領域(GOLD領域)434b~438bは、第1の導電層444~448と重なったままである。

【0080】

このようにすることで、本実施例は、第1の導電層444~448と重なる不純物領域(GOLD領域)434b~438bにおける不純物濃度と、第1の導電層444~448と重ならない不純物領域(LDD領域)434a~438aにおける不純物濃度との差を小さくすることができ、信頼性を向上させることができる。

20

【0081】

次いで、図6(B)のようにレジストからなるマスクを除去した後、新たにレジストからなるマスク452~454を形成して第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFETの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域455~460を形成する。第2の導電層428a~432aを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域455~460はジボラン(B_2H_6)を用いたイオンドーブ法で形成する。この第3のドーピング処理の際には、nチャネル型TFETを形成する半導体層はレジストからなるマスク452~454で覆われている。第1のドーピング処理及び第2のドーピング処理によって、不純物領域455~460にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を $2 \times 10^{20} \sim 2 \times 10^{21} \text{ atoms/cm}^3$ となるようにドーピング処理することにより、pチャネル型TFETのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、pチャネル型TFETの活性層となる半導体層の一部が露呈しているため、不純物元素(ボロン)を添加しやすい利点を有している。

30

【0082】

以上までの工程でそれぞれの半導体層に不純物領域が形成される。

【0083】

次いで、レジストからなるマスク452~454を除去して第1の層間絶縁膜461を形成する。この第1の層間絶縁膜461としては、プラズマCVD法またはスパッタ法を用い、厚さを100~200nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化シリコン膜を形成した。勿論、第1の層間絶縁膜461は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。

40

【0084】

次いで、図6(C)に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1ppm以下、好ましくは0.1ppm以下の酸素雰囲気中で400~700、代表的には500~550で行えばよく、本実施例で

50

は550、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。

【0085】

なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域439、441、442、455、458にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。

【0086】

また、第1の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。

【0087】

また、上記活性化処理後での画素部における上面図を図7に示す。なお、図5及び図6に対応する部分には同じ符号を用いている。図6中の鎖線C-C'は図7中の鎖線C-C'で切断した断面図に対応している。また、図6中の鎖線D-D'は図7中の鎖線D-D'で切断した断面図に対応している。

【0088】

さらに、3~100%の水素を含む雰囲気中で、300~550で1~12時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3%の含む窒素雰囲気中で410、1時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

【0089】

また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。

【0090】

有機樹脂からなる第2の層間絶縁膜462、各半導体層に接続される配線463~471、479を形成し、その後、フォトリソを用いたパターニング処理により、透明導電膜472を全面に形成し、図8の状態を得ることができる。

【0091】

透明導電膜の材料は、酸化インジウム(In_2O_3)や酸化インジウム酸化スズ合金($\text{In}_2\text{O}_3-\text{SnO}_2$;ITO膜)などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にITO膜のエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金($\text{In}_2\text{O}_3-\text{ZnO}$)を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ITO膜に対して熱安定性にも優れているので、ドレイン配線と容量接続配線にAlを用いても、表面で接触するAlとの腐蝕反応を防止できる。同様に、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛($\text{ZnO}:\text{Ga}$)などを用いることができる。

【0092】

以上の様にして、nチャネル型TFT301、pチャネル型TFT302、nチャネル型TFT303を有する駆動回路306と、画素TFT304、保持容量305とを有する画素部307を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。

【0093】

駆動回路306のnチャネル型TFT301はチャネル形成領域472、ゲート電極を形

10

20

30

40

50

成する第2の形状の導電層428と重なる不純物領域434b(GOLD領域)、ゲート電極の外側に形成される不純物領域434a(LDD領域)とソース領域またはドレイン領域として機能する不純物領域439を有している。pチャネル型TFT302にはチャネル形成領域473、ゲート電極を形成する第2の形状の導電層429と重なる不純物領域457、ゲート電極の外側に形成される不純物領域456、ソース領域またはドレイン領域として機能する不純物領域455を有している。nチャネル型TFT303にはチャネル形成領域474、ゲート電極を形成する第2の形状の導電層430と重なる不純物領域436b(GOLD領域)、ゲート電極の外側に形成される不純物領域436a(LDD領域)とソース領域またはドレイン領域として機能する不純物領域441を有している。

10

【0094】

画素部の画素TFT304にはチャネル形成領域475、ゲート電極を形成する第2の形状の導電層431と重なる不純物領域437b(GOLD領域)、ゲート電極の外側に形成される不純物領域437a(LDD領域)とソース領域またはドレイン領域として機能する不純物領域442を有している。また、保持容量305の一方の電極として機能する半導体層458~460には不純物領域と同じ濃度で、それぞれp型を付与する不純物元素が添加されている。保持容量305は、絶縁膜(ゲート絶縁膜と同一膜)を誘電体として、電極432b、448と、半導体層458~460とで形成している。

【0095】

本実施例で製造するアクティブマトリクス基板の画素部の上面図を図9に示す。なお、図5~図8に対応する部分には同じ符号を用いている。図9中の鎖線A-A'は図8中の鎖線A-A'で切断した断面図に対応している。また、図9中の鎖線B-B'は図8中の鎖線B-B'で切断した断面図に対応している。

20

【0096】

このように、本実施例の画素構造を有するアクティブマトリクス基板は、一部がゲート電極の機能を果たす電極431b、447とゲート配線470とを異なる層に形成し、ゲート配線470で半導体層を遮光することの特徴としている。

【0097】

また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように形成する。

30

【0098】

また、本実施例で示す工程に従えば、アクティブマトリクス基板の製造に必要なフォトリソマスクの数を6枚(半導体層パターンマスク、第1配線パターンマスク(電極431b、447、電極432b、448、ソース配線433b、449を含む)、p型TFTのソース領域及びドレイン領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第2配線パターンマスク(接続電極467、接続電極469、ゲート配線470、接続電極471、接続電極479を含む)、画素電極パターンマスク)とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。

【0099】

また、本実施例で製造したアクティブマトリクス基板を用いて実施例1、実施例2、実施例4~8の工程に従えば、液晶表示装置が得られる。

40

【0100】

[実施例4]

本実施例では、実施例3で製造したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を製造する工程を以下に説明する。説明には図10を用いる。

【0101】

まず、実施例3に従い、図8の状態のアクティブマトリクス基板を得た後、図9に示すようにアクティブマトリクス基板上に配向膜101を形成し配向処理を行う。なお、本実施例では配向膜101を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングする

50

ことによって基板間隔を保持するための柱状のスペーサ 102 を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。

【0102】

次いで、対向基板 103 を用意する。対向基板 103 上に第 1 の着色層 104、第 2 の着色層 105、平坦化膜 106 を形成した。実施例 1 に従い、第 1 の着色層 104 として着色層 (B)、第 2 の着色層 105 として着色層 (R) を用いた。第 1 の着色層 104 と第 2 の着色層 105 とを一部重ねて、遮光部を形成した。

【0103】

次いで、対向電極 107 を画素部に形成し、対向基板の全面に配向膜 108 を形成し、配向処理を施した。

【0104】

そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤 109 で貼り合わせる。シール剤 109 にはフィラーが混入されていて、このフィラーと柱状スペーサ 102 によって均一な間隔を持って 2 枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、2 枚の基板にはさまれた液晶層 110 を形成する。次いで、封止剤 (図示せず) によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図 10 に示すアクティブマトリクス型液晶表示装置が完成する。

【0105】

本実施例では、実施例 3 に示す基板を用いている。従って、実施例 3 の画素部の上面図を示す図 9 では、少なくともゲート配線 470 と画素電極 472 の間隙 (ゲート配線 470 と接続電極 469 の間隙と、接続電極 479 とゲート配線 470 の間隙と、画素電極 472 と接続電極 469 の間隙とを含む)、ソース配線 433b、449 と半導体層 474 の間隙 (ゲート配線 470 とソース配線 433b、449 の間隙を含む) と、ソース配線 473 と半導体層 474 の間隙とを遮光する必要がある。本実施例では、それらの遮光すべき位置に遮光部が重なるように対向基板を貼り合わせた。

【0106】

なお、図 11 に完成した液晶表示装置の画素部の一部を示す簡略図を示す。図 11 では、鎖線で示した画素電極 472 上に着色層 (R) 12 が重なるように形成されている。なお、図 11 において、図 1 (A) に対応する部分は同じ符号を用いた。また、画素電極 472 と隣り合う画素電極 475 との間は、遮光部 15 で遮光されている。この遮光部 15 は着色層 (B) 11 と着色層 (R) 12 とを重ねて形成されている。また、この遮光部 15 は隣りの画素 (G) の画素 TFT も遮光している。同時に、ソース配線 433b、449 も重なる着色層 (B) 11 と着色層 (R) 12 とが重なるようにパターニングを行い、遮光部 15 が形成されている。

【0107】

このように、ブラックマスクを形成することなく、各画素間の隙間を遮光部 15 で遮光することによって工程数の低減を可能とした。

【0108】

本実施例では、第 1 の着色層 104 として着色層 (B)、第 2 の着色層 105 として着色層 (R) を用いたが、第 1 の着色層 104 として着色層 (R)、第 2 の着色層 105 として着色層 (B) を用いてもよい。

【0109】

[実施例 5]

実施例 4 を用いて得られたアクティブマトリクス型液晶表示装置 (図 10) の構成を図 12 の上面図を用いて説明する。なお、図 10 と対応する部分には同じ符号を用いた。

【0110】

図 12 で示す上面図は、画素部、駆動回路、FPC (フレキシブルプリント配線板: Flexible Printed Circuit) を貼り付ける外部入力端子 203、外部入力端子と各回路の入力部までを接続する配線 204 などが形成されたアクティブマトリクス基板 201 と、着色

10

20

30

40

50

層などが形成された対向基板 202 とがシール剤 108 を介して貼り合わされている。

【0111】

ゲート配線側駆動回路 205 とソース配線側駆動回路 206 の上面には対向基板側に赤色のカラーフィルタまたは赤色と青色の着色層を積層させた遮光部 207 が形成されている。また、画素部 307 上の対向基板側に形成された着色層 208 は赤色 (R)、緑色 (G)、青色 (B) の各色の着色層が各画素に対応して設けられている。実際の表示に際しては、赤色 (R) の着色層、緑色 (G) の着色層、青色 (B) の着色層の 3 色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。

【0112】

図 13 (A) は、図 12 で示す外部入力端子 203 の E - E' 線に対する断面図を示している。外部入力端子はアクティブマトリクス基板側に形成され、層間容量や配線抵抗を低減し、断線による不良を防止するために配線 209 によって層間絶縁膜 210 を介してゲート配線と同じ層で形成される配線 211 と接続する。配線 209 上には実施例 4 中の透明導電膜のパターニングによって形成された透明導電膜 217 が設けられている。

10

【0113】

また、外部入力端子にはベースフィルム 212 と配線 213 から成る FPC が異方性導電性樹脂 214 で貼り合わされている。さらに補強板 215 で機械的強度を高めている。

【0114】

図 13 (B) はその詳細図を示し、図 13 (A) で示す外部入力端子の断面図を示している。アクティブマトリクス基板側に設けられる外部入力端子が第 1 の電極及びソース配線と同じ層で形成される配線 211 と、画素電極と同じ層で形成される配線 209 とから形成されている。勿論、これは端子部の構成を示す一例であり、どちらか一方の配線のみで形成しても良い。例えば、第 1 の電極及びソース配線と同じ層で形成される配線 211 で形成する場合にはその上に形成されている層間絶縁膜を除去する必要がある。配線 209 は、Ti 膜 209a、合金膜 (Al と Ti との合金膜) 209b、Ti 膜 209c の 3 層構造で形成されている。さらに、Ti 膜 209a 上には、電気伝導性を高めるために透明導電膜 217 が設けられている。FPC はベースフィルム 212 と配線 213 から形成され、この配線 213 と透明導電膜 217 とは、熱硬化型の接着剤 214 とその中に分散している導電性粒子 216 とから成る異方性導電性接着剤で貼り合わされ、電氣的な接続構造を形成している。

20

30

【0115】

以上のようにして製造されるアクティブマトリクス型の液晶表示装置は各種電子機器の表示部として用いることができる。

【0116】

[実施例 6]

アクティブマトリクス型液晶表示装置の他の例の構成を図 14 の断面図を用いて説明する。

【0117】

アクティブマトリクス基板 800 は、ゲート配線 801 と、ソース配線 802 と電氣的に接続した接続配線 803 とが層間絶縁膜 804 上、すなわち、同一の層にあることを特徴とする。また、アクティブマトリクス基板 800 は、ゲート電極 805 及びソース配線 802 をタングステンで同時に形成し、ゲート配線 801 及び接続配線 803 をアルミニウムで同時に製造されている。さらに、アクティブマトリクス基板 800 は、p チャネル型 TFT 501、n チャネル型 TFT 502、n チャネル型 TFT 503 を有する駆動回路 506 と、画素 TFT 504、保持容量 505 とを有する画素部 507 を同一基板上に形成している。

40

【0118】

駆動回路 501 の p チャネル型 TFT 501 にはチャネル形成領域 806、高濃度 p 型不純物領域からなるソース領域 807、ドレイン領域 808 を有したシングルドレインの構造が形成されている。第 1 の n チャネル型 TFT 502 は、島状半導体層にチャネル形成

50

領域 8 0 9、L D D 領域 8 1 0、ドレイン領域 8 1 1、ソース領域 8 1 2 を有している。駆動回路 5 0 6 の第 2 の n チャンネル型 T F T 5 0 3 は、島状半導体層にチャンネル形成領域 8 1 3、ゲート電極 8 1 4 と一部が重なる L D D 領域 8 1 5 を有している。画素 T F T 5 0 4 には、島状半導体層にチャンネル形成領域 8 1 6、L D D 領域 8 1 7、ソースまたはドレイン領域 8 1 8 が形成されており、このソースまたはドレイン領域 8 1 8 が画素電極 8 2 0 と電氣的な接続を形成する。また、保持容量 5 0 5 は、画素電極 8 2 0 と不純物領域 8 1 9 と電氣的な接続を形成する。

【 0 1 1 9 】

本明細書中ではこのような基板を便宜上アクティブマトリクス基板 8 0 0 と呼ぶ。

【 0 1 2 0 】

次いで、アクティブマトリクス基板 8 0 0 上に配向膜 8 2 1 を形成し配向処理を行う。なお、本実施例では配向膜 8 2 1 を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ 8 2 2 を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。

【 0 1 2 1 】

次いで、対向基板 8 2 3 を用意する。対向基板 8 2 3 上に第 1 の着色層 8 2 4、第 2 の着色層 8 2 5、平坦化膜 8 2 6 を形成する。実施例 1 に従い、第 1 の着色層 8 2 4 として着色層 (B)、第 2 の着色層 8 2 5 として着色層 (R) を用いる。第 1 の着色層 8 2 4 と第 2 の着色層 8 2 5 とを一部重ねて、遮光部を形成する。画素電極上方以外の領域には、第 1 の着色層 8 2 4 と第 2 の着色層 8 2 5 とを一部重ねて、遮光部を形成する。

【 0 1 2 2 】

次いで、対向電極 8 2 7 を画素部に形成し、対向基板の全面に配向膜 8 2 8 を形成し、配向処理を施す。

【 0 1 2 3 】

そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤 8 2 9 で貼り合わせる。その後、両基板の間に液晶材料を注入し、2 枚の基板にはさまれた液晶層 8 3 0 を形成する。次いで、封止剤 (図示せず) によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。

【 0 1 2 4 】

このようにして、図 1 4 に示すアクティブマトリクス型液晶表示装置が完成する。

【 0 1 2 5 】

[実施例 7]

本実施例では、逆スタガ型 T F T を有する液晶表示装置について図 1 5 を用いて説明する。

【 0 1 2 6 】

基板表面上に画素 T F T のゲート電極 9 0 1 が形成され、第 1 の絶縁層 9 0 2 及び第 2 の絶縁層 9 0 3 を介して半導体層が形成されている。ソース配線 9 0 4 は、ゲート電極 9 0 1 と同じ基板表面上に形成されている。ゲート配線 9 0 5 と接続配線 (接続電極) 9 0 6 は、半導体層上に形成された第 4 の絶縁層 (平坦膜) 9 0 7 の上に形成されている。そして、ゲート配線 9 0 5 及び接続配線 (接続電極) 9 0 8 は、それぞれコンタクトホールを介してゲート電極 9 0 1 及び半導体層と接続している。また、ソース配線 9 0 4 と半導体層は、ゲート配線 9 0 5 と同じ層に形成された接続配線 9 0 6 により接続されている。さらに、保護膜 9 0 9 (第 3 の絶縁層) が形成されている。

【 0 1 2 7 】

同一の基板上に p チャンネル型 T F T 6 0 1 と n チャンネル型 T F T 6 0 2 を有する駆動回路 6 0 5 と、画素 T F T 6 0 3 と保持容量 6 0 4 を有する画素部 6 0 6 が形成されている。駆動回路 6 0 5 の p チャンネル型 T F T 6 0 1 には、チャンネル形成領域 9 1 0、ソースまたはドレイン領域 9 1 1 が形成されている。n チャンネル型 T F T 6 0 2 には、チャンネル形成領域 9 1 2、L D D 領域 9 1 3、ソースまたはドレイン領域 9 1 4 が形成されている。画

素部 606 の画素 T F T 603 には、マルチゲート構造であり、チャネル形成領域 915、ソースまたはドレイン領域 916、L D D 領域 917、ソースまたはドレイン領域 920 が形成されている。保持容量 604 は、容量配線 918 と半導体層 919 とその間に形成される第 3 の絶縁層 909 及び第 4 の絶縁層 907 とから形成されている。

【0128】

ソースまたはドレイン領域 920 は、画素電極 921 と電気的な接続が形成される。また、画素電極 921 は、保持容量 604 の半導体層 919 と接続している。

【0129】

本明細書中ではこのような基板を便宜上アクティブマトリクス基板 900 と呼ぶ。

【0130】

次いで、アクティブマトリクス基板 900 上に配向膜 922 を形成し配向処理を行う。なお、本実施例では配向膜 922 を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ 923 を所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。

【0131】

次いで、対向基板 924 を用意する。対向基板 924 上に第 1 の着色層 925、第 2 の着色層 926、平坦化膜 927 を形成する。実施例 1 に従い、第 1 の着色層 925 として着色層 (B)、第 2 の着色層 926 として着色層 (R) を用いる。画素電極上方には、第 1 の着色層 925 が形成されている。画素電極 921 上方以外の領域には、第 1 の着色層 925 と第 2 の着色層 926 とを一部重ねて、遮光部を形成する。

【0132】

次いで、対向電極 928 を画素部に形成し、対向基板の全面に配向膜 929 を形成し、配向処理を施す。

【0133】

そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤 930 で貼り合わせる。その後、両基板の間に液晶材料を注入し、2 枚の基板にはさまれた液晶層 931 を形成する。次いで、封止剤 (図示せず) によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。

【0134】

T F T を逆スタガ型で形成することの利点の一つは、n チャネル型 T F T においてゲート電極とオーバーラップする L D D 領域を裏面露光のプロセスにより自己整合的に形成できることにあり、ゲート絶縁膜と半導体層を連続形成できる特徴と相まって T F T の特性ばらつきを小さくすることができる。

【0135】

[実施例 8]

本実施例では、チャネル・エッチ型のボトムゲート T F T 構造を採用した液晶表示装置の製造方法について図 16 を用いて説明する。この T F T は、ソース領域及びドレイン領域のパターニングと画素電極のパターニングを同じフォトマスクで行うことを特徴としている。

【0136】

本実施例で用いるアクティブマトリクス基板 1000 の構成は、絶縁表面上に形成されたゲート配線 1001 と、ゲート配線 1001 上に形成された絶縁膜 1002 と、絶縁膜 1002 上に形成された非晶質半導体膜 1003 と、非晶質半導体膜 1003 上に形成されたソース領域 1004 及びドレイン領域 1005 と、ソース領域 1004 またはドレイン領域 1005 上に形成されたソース配線 1006 または電極 (ドレイン電極) 1007 と、電極 1007 上に形成された画素電極 1008 とを有し、ドレイン領域 1005 またはソース領域 1004 の一つの端面は、非晶質半導体膜 1003 の端面及び電極 1007 の端面と概略一致することを特徴としている。700、701 は、それぞれ、画素 T F T 部、容量部を示している。

10

20

30

40

50

【0137】

次いで、アクティブマトリクス基板1000上に配向膜1009を形成し配向処理を行う。なお、本実施例では図示していないが、配向膜1009上に柱状のスペーサや球状のスペーサを形成してもよい。

【0138】

次いで、対向基板1010を用意する。対向基板1010上に第1の着色層1011、第2の着色層1012、平坦化膜1013を形成する。実施例1に従い、第1の着色層1011として着色層(B)、第2の着色層1012として着色層(R)を用いる。第1の着色層1011と第2の着色層1012とを一部重ねて、遮光部を形成する。

【0139】

次いで、対向電極1014を形成し、対向基板1010の全面に配向膜1015を形成し、配向処理を施す。

【0140】

そして、画素TFT部700と容量部701が形成されたアクティブマトリクス基板1000と対向基板1010とをシール剤(図示しない)で貼り合わせる。その後、両基板の間に液晶材料を注入し、2枚の基板にはさまれた液晶層1016を形成する。次いで、封止剤(図示せず)によって封止する。液晶材料には公知の液晶材料を用いれば良い。

【0141】

次に、端子部の入力端子1017にフレキシブルプリント配線板(Flexible Printed Circuit: FPC)を接続する。FPCはポリイミドなどの有機樹脂フィルム1018に銅配線1019が形成されていて、異方性導電性接着剤で入力端子を覆う透明導電膜と接続する。異方性導電性接着剤は接着剤1020と、その中に混入され金などがメッキされた数十~数百 μm 径の導電性表面を有する粒子1021により構成され、この粒子1021が入力端子1017上の透明導電膜と銅配線1019とに接触することによりこの部分で電気的な接触が形成される。さらに、この部分の機械的強度を高めるために樹脂層1022を設ける。このようにして、図16に示すようなアクティブマトリクス型液晶表示装置が完成する。

【0142】

アクティブマトリクス型液晶表示装置は、ソース配線1006は画素電極と同じ材料である導電膜1023で覆い、基板全体を外部の静電気等から保護する構造とする。また、この導電膜1023を用いて画素TFT部700以外の領域に保護回路を形成する構造としてもよい。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる配向処理のラビング時に発生する静電気からTFT等を保護することができる。

[実施例9]

上記各実施例1乃至8のいずれか一項を実施して形成されたTFTは様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本明細書の発明を実施できる。

【0143】

その様な電子機器としては、パーソナルコンピュータ、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、DVDプレーヤー(電子遊技機器)、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、カーナビゲーション、カーステレオ、デジタルカメラなどが挙げられる。それらの一例を図18及び図19に示す。

【0144】

図18(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明は表示部2003に適用することができる。

【0145】

図 18 (B) はビデオカメラであり、本体 2101、表示部 2102、音声入力部 2103、操作スイッチ 2104、バッテリー 2105、受像部 2106 等を含む。本発明は表示部 2102 に適用することができる。

【0146】

図 18 (C) はモバイルコンピュータ (モビルコンピュータ) であり、本体 2201、カメラ部 2202、受像部 2203、操作スイッチ 2204、表示部 2205 等を含む。本発明は表示部 2205 に適用することができる。

【0147】

図 18 (D) はゴーグル型ディスプレイであり、本体 2301、表示部 2302、アーム部 2303 等を含む。本発明は表示部 2302 に適用することができる。

10

【0148】

図 18 (E) はプログラムを記録した記録媒体 (以下、記録媒体と呼ぶ) を用いるプレーヤーであり、本体 2401、表示部 2402、スピーカ部 2403、記録媒体 2404、操作スイッチ 2405 等を含む。なお、このプレーヤーは記録媒体として DVD (Digital Versatile Disc)、CD 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部 2402 に適用することができる。

【0149】

図 18 (F) はデジタルカメラであり、本体 2501、表示部 2502、接眼部 2503、操作スイッチ 2504、受像部 (図示しない) 等を含む。本発明は表示部 2502 に適用することができる。

20

【0150】

図 19 (A) は携帯電話であり、本体 2901、音声出力部 2902、音声入力部 2903、表示部 2904、操作スイッチ 2905、アンテナ 2906 等を含む。本発明は表示部 2904 に適用することができる。

【0151】

図 19 (B) は携帯書籍 (電子書籍) であり、本体 3001、表示部 3002、表示部 3003、記憶媒体 3004、操作スイッチ 3005、アンテナ 3006 等を含む。本発明は表示部 3002、表示部 3003 に適用することができる。

【0152】

30

図 19 (C) はディスプレイであり、本体 3101、支持台 3102、表示部 3103 等を含む。本発明は表示部 3103 に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角 10 インチ以上 (特に 30 インチ以上) のディスプレイには有利である。

【0153】

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例 1 ~ 8 のどのような組み合わせからなる構成を用いても実現することができる。

【0154】

【発明の効果】

40

本発明では 2 層の着色層からなる積層膜 (R + B) で遮光部を形成する。結果として、ブラックマトリクスを形成する工程を省略することができる。

【図面の簡単な説明】

【図 1】 着色層の配置を示す上面図及び断面図。

【図 2】 着色層の配置を示す上面図及び断面図。

【図 3】 積層した着色層の透過率を示す図。

【図 4】 配線と着色層の重なりを示す図。

【図 5】 AM (アクティブマトリクス型) - LCD の製造工程を示す図。

【図 6】 AM - LCD の製造工程を示す図。

【図 7】 画素の上面図を示す図。


50

- 【図 8】 AM - LCD の製造工程を示す図。
 【図 9】 画素の上面図を示す図。
 【図 10】 アクティブマトリクス型液晶表示装置の断面図。
 【図 11】 着色層の配置を示す図。
 【図 12】 AM - LCD の外観を示す図。
 【図 13】 AM - LCD の端子部を示す図。
 【図 14】 アクティブマトリクス型液晶表示装置の断面図。
 【図 15】 アクティブマトリクス型液晶表示装置の断面図。
 【図 16】 アクティブマトリクス型液晶表示装置の断面図。
 【図 17】 着色層の単層での透過率を示す図。
 【図 18】 電子機器の一例を示す図。
 【図 19】 電子機器の一例を示す図。


10

【図 1】


(A) 画素部の一部を拡大した模式上面図



(B) A1-A1' 断面図 (遮光部及び画素開口部)




(C) A2-A2' 断面図 (遮光部)




【図 2】


(A) 画素部の一部を拡大した模式上面図




(B) A3-A3' 断面図 (遮光部と画素開口部)



(C) A4-A4' 断面図 (遮光部)




【図 3】




2層積層の透過率(Ref: Air)

【図 4】




(A) 断面図 (ソース配線付近)




(B) 断面図 (ソース配線付近)


【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 15】




【図 16】






【図 17】



【図 18】



【図 19】



フロントページの続き

(51)Int.Cl. F I
G 0 2 F 1/1368

(56)参考文献 特開平 0 4 - 3 1 3 7 2 9 (J P , A)
特開昭 6 2 - 2 9 4 2 2 2 (J P , A)
特開昭 6 2 - 2 5 0 4 1 6 (J P , A)
特開平 0 2 - 2 8 7 3 0 3 (J P , A)
特開平 0 3 - 1 3 6 0 2 1 (J P , A)
特開平 1 1 - 3 4 0 4 7 1 (J P , A)
特開平 0 6 - 3 2 4 3 5 0 (J P , A)
特開平 0 9 - 2 0 3 8 8 6 (J P , A)
特開平 1 1 - 0 3 8 4 3 9 (J P , A)
特開平 1 0 - 2 2 9 2 0 0 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

G09F 9/00 - 9/30
9/307 - 9/46
H01L 27/32
G09F 9/00
G02F 1/1335- 1/13363
G02F 1/1343- 1/1345
1/135 - 1/1368
G02B 5/20 - 5/28

专利名称(译)	液晶显示装置和电光装置		
公开(公告)号	JP4916620B2	公开(公告)日	2012-04-18
申请号	JP2001138293	申请日	2001-05-09
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	半导体能源研究所有限公司		
当前申请(专利权)人(译)	半导体能源研究所有限公司		
[标]发明人	山崎舜平 後藤裕吾 桂秀樹		
发明人	山崎 舜平 後藤 裕吾 桂 秀樹		
IPC分类号	G09F9/30 G02B5/00 G02B5/20 G02F1/1335 G02F1/1368		
FI分类号	G09F9/30.338 G09F9/30.349.B G02B5/00.B G02B5/20.101 G02F1/1335.505 G02F1/1368		
F-TERM分类号	2H042/AA09 2H042/AA15 2H042/AA26 2H048/BA02 2H048/BA11 2H048/BA45 2H048/BA48 2H048/BB00 2H048/BB02 2H048/BB42 2H091/FA02Y 2H091/FA35Y 2H091/FB04 2H091/FC10 2H091/FC26 2H091/FC29 2H091/FC30 2H092/GA59 2H092/JA24 2H092/JA26 2H092/JA33 2H092/JA38 2H092/JA42 2H092/JB52 2H092/JB63 2H092/JB69 2H092/KA07 2H092/MA30 2H092/PA09 2H148/BB03 2H148/BD12 2H148/BD18 2H148/BG03 2H148/BH28 2H148/BH29 2H191/FA02Y 2H191/FA14Y 2H191/FB04 2H191/FC10 2H191/FC36 2H191/FC41 2H191/FC42 2H192/AA24 2H192/BC31 2H192/CB02 2H192/CB05 2H192/CB13 2H192/CB53 2H192/CC07 2H192/CC32 2H192/CC44 2H192/CC75 2H192/DA02 2H192/EA04 2H192/EA07 2H192/EA13 2H192/EA26 2H192/EA28 2H192/EA32 2H192/EA42 2H192/EA43 2H192/EA56 2H192/EA76 2H192/FA65 2H192/FA73 2H192/FB15 2H192/FB33 2H192/GA03 2H192/GA41 2H192/HA47 2H291/FA02Y 2H291/FA14Y 2H291/FB04 2H291/FC10 2H291/FC36 2H291/FC41 2H291/FC42 5C094/AA08 5C094/AA43 5C094/AA44 5C094/BA03 5C094/BA43 5C094/CA19 5C094/CA23 5C094/DA09 5C094/DA13 5C094/EA04 5C094/EA05 5C094/EB02 5C094/ED03 5C094/ED15 5C094/FA01 5C094/FA02 5C094/GB10 5C094/HA07 5C094/HA08 5C094/HA10		
审查员(译)	请园 信博		
优先权	2000140960 2000-05-12 JP		
其他公开文献	JP2002082630A JP2002082630A5		
外部链接	Espacenet		

摘要(译)

要解决的问题：为了解决使用金属膜作为滤色器的遮光掩模的传统液晶显示装置由于其他导线形成的寄生电容而容易产生信号延迟的问题以及制造的问题当含有黑色颜料的有机薄膜用作滤色器的遮光掩模时，工艺增加。解决方案：提供通过在相对基板上层压两个着色层作为遮光部分15而形成的薄膜（蓝色层11和红色层12的层压薄膜），以使薄膜与有源矩阵的TFT和源极线重叠。不使用遮光罩（黑色矩阵）的基板。

着色層の2層積層における透過率

波長 [nm]	透過率（透過用カラーレジスト）		
	R+B	G+B	R+G
400	6.6%	14.7%	7.6%
450	3.2%	7.7%	1.8%
500	3.4%	23.4%	2.5%
550	0.6%	6.1%	3.8%
600	0.4%	0.5%	15.4%
650	1.1%	0.5%	2.1%
700	2.4%	1.1%	12.9%
750	1.2%	1.5%	24.9%
800	36.2%	30.7%	56.0%