

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4700592号
(P4700592)

(45) 発行日 平成23年6月15日 (2011.6.15)

(24) 登録日 平成23年3月11日 (2011.3.11)

(51) Int. Cl.

F I

G02F 1/133 (2006.01)

G02F 1/133 550

G09G 3/36 (2006.01)

G09G 3/36

G02F 1/13 (2006.01)

G02F 1/13 101

G09G 3/20 (2006.01)

G09G 3/20 622E

G09G 3/20 670A

請求項の数 5 (全 13 頁)

(21) 出願番号 特願2006-302271 (P2006-302271)
 (22) 出願日 平成18年11月8日 (2006.11.8)
 (65) 公開番号 特開2007-140512 (P2007-140512A)
 (43) 公開日 平成19年6月7日 (2007.6.7)
 審査請求日 平成18年11月8日 (2006.11.8)
 (31) 優先権主張番号 10-2005-0110206
 (32) 優先日 平成17年11月17日 (2005.11.17)
 (33) 優先権主張国 韓国 (KR)

前置審査

(73) 特許権者 501426046
 エルジー ディスプレイ カンパニー リ
 ミテッド
 大韓民国 ソウル, ヨンドゥンポーク, ヨ
 イドードン 20
 (74) 代理人 100094112
 弁理士 岡部 譲
 (74) 代理人 100064447
 弁理士 岡部 正夫
 (74) 代理人 100085176
 弁理士 加藤 伸晃
 (74) 代理人 100104352
 弁理士 朝日 伸光

最終頁に続く

(54) 【発明の名称】 ゲート駆動回路と、そのリペア方法及びそれを用いる液晶表示装置

(57) 【特許請求の範囲】

【請求項 1】

それぞれスタート入力端子に接続された入力配線と、出力端子に接続された出力配線とを含み、前記入力配線を経由して入力を受けたスタート信号をシフトさせ、前記出力配線を通じて出力する複数のステージと、

前記複数のステージと同一な回路構成を有し、前記複数のステージと共に同一な基板上に形成されているダミーステージと、

第1ダミー配線と重畳されたそれぞれの出力との間の第1絶縁層を介して、前記ダミーステージのそれぞれの出力及び前記複数のステージのそれぞれの出力と部分的に重畳する前記第1ダミー配線と、

第2ダミー配線と重畳されたそれぞれの入力との間の第2絶縁層を介して、前記ダミーステージのそれぞれの入力及び前記複数のステージのそれぞれの入力と部分的に重畳する前記第2ダミー配線と、

第3絶縁層を介して前記ダミーステージの出力及び前記複数のステージのそれぞれの入力と部分的に重畳して、レーザ照射により、前記ダミーステージの出力及び前記k+1番目のステージの入力配線と接続される第3ダミー配線とを備え、

前記複数のステージの入力配線のそれぞれは、その前段のステージの出力配線に接続され、前記複数のステージ、前記ダミーステージ及び前記ダミー配線は同一な基板上に形成され、

レーザ照射により、前記k番目のステージの出力配線と前記k+1番目のステージの入

力配線との交差点と、前記 k 番目のステージの出力端子との間が断線され、

各ステージの出力配線は次のステージの入力配線に接続され、

前記第 1 ダミー配線は、レーザ照射により、前記ダミーステージの出力配線及び前記 k 番目のステージの出力配線と電氣的に接続され、

前記第 2 ダミー配線は、レーザ照射により、前記ダミーステージの入力配線及び前記 k 番目のステージの入力配線と電氣的に接続されることを特徴とするゲート駆動回路。

【請求項 2】

前記ダミーステージの出力配線に接続された第 1 配線と、前記 k + 1 番目のステージの入力配線に接続された第 2 配線とを更に備え、前記第 3 ダミー配線は、少なくとも一部が前記絶縁層を介して前記第 1 配線と前記第 2 配線とに重畳され、レーザ照射により、前記第 1 配線及び前記第 2 配線に電氣的に接続されることを特徴とする請求項 1 に記載のゲート駆動回路。

10

【請求項 3】

それぞれスタート入力端子に接続された入力配線と、出力端子に接続された出力配線とを含み、前記入力配線を経由して入力を受けたスタート信号をシフトさせ、前記出力配線を通じて出力する複数のステージと、

前記複数のステージと同一な回路構成を有し、前記複数のステージと共に同一な基板上に形成されているダミーステージと、

前記複数のステージのうち k 番目のステージの出力配線と前記ダミーステージの出力配線とを接続できる第 1 ダミー配線と、

20

前記 k 番目のステージの入力配線と前記ダミーステージの入力配線とを接続できる第 2 ダミー配線とを備え、

前記複数のステージの入力配線のそれぞれは、その前段のステージの出力配線に接続され、前記複数のステージ、前記ダミーステージ及び前記第 1 及び第 2 ダミー配線は同一な基板上に形成されているゲート駆動回路で、前記ゲート駆動回路をリペアする方法において、

前記ダミーステージの出力配線と前記第 1 ダミー配線とを電氣的に接続させる段階と、

前記第 1 ダミー配線と前記複数のステージのうち k 番目のステージの出力配線とを電氣的に接続させる段階と、

前記ダミーステージの入力配線と前記第 2 ダミー配線とを電氣的に接続させる段階と、

30

前記第 2 ダミー配線と前記複数のステージのうち k 番目のステージの入力配線とを電氣的に接続させる段階と、

前記ダミーステージの出力端子と第 3 ダミー配線とを電氣的に接続させる段階と、

前記第 3 ダミー配線と、前記複数のステージのうち k + 1 番目のステージの入力配線とを電氣的に接続させる段階と、

前記 k 番目のステージの出力配線と前記 k + 1 番目のステージの入力配線との交差点と、前記 k 番目のステージの出力端子との間を断線させる段階とを含み、

前記ゲート駆動回路は、第 3 絶縁層を介して前記ダミーステージの出力及び前記複数のステージのそれぞれの入力と部分的に重畳して、レーザ照射により、前記ダミーステージの出力及び前記 k + 1 番目のステージの入力配線と接続される前記第 3 ダミー配線を含み

40

、
各ステージの出力配線は次のステージの入力配線に接続されることを特徴とするゲート駆動回路のリペア方法。

【請求項 4】

相互交差する複数のゲートライン及び複数のデータラインと、

前記ゲートラインとデータラインとの交差部に形成された薄膜トランジスタと、

それぞれスタート入力端子に接続された入力配線と出力端子に接続された出力配線とを含み、前記入力配線を経由して入力を受けたスタート信号をシフトさせ、前記出力配線を通じて出力する複数のステージと、前記複数のステージと同一な回路構成を有し、前記複数のステージと共に同一な基板上に形成されるダミーステージと、第 1 ダミー配線と重畳

50

されたそれぞれの出力との間の第1絶縁層を介して、前記ダミーステージのそれぞれの出力及び前記複数のステージのそれぞれの出力と部分的に重畳する前記第1ダミー配線と、第2ダミー配線と重畳されたそれぞれの入力との間の第2絶縁層を介して、前記ダミーステージのそれぞれの入力及び前記複数のステージのそれぞれの入力と部分的に重畳する前記第2ダミー配線とを含み、前記複数のステージの入力配線のそれぞれの、その前段のステージの出力配線に接続され、前記ゲートラインにスキャンパルスを供給するゲート駆動回路と、

前記データラインにデータ電圧を供給するデータ駆動回路とを備え、

前記複数のステージ、前記ダミーステージ及び前記第1及び第2ダミー配線は同一な基板上に形成され、

前記ゲート駆動回路は、第3絶縁層を介して前記ダミーステージの出力及び前記複数のステージのそれぞれの入力と部分的に重畳して、レーザ照射により、前記ダミーステージの出力及び前記k+1番目のステージの入力配線と接続される第3ダミー配線とをさらに含み、

レーザ照射により、前記k番目のステージの出力配線と前記k+1番目のステージの入力配線との交差点と、前記k番目のステージの出力端子との間が断線され、

各ステージの出力配線は次のステージの入力配線に接続され、

前記第1ダミー配線は、レーザ照射により、前記ダミーステージの出力配線及び前記k番目のステージの出力配線と電氣的に接続され、

前記第2ダミー配線は、レーザ照射により、前記ダミーステージの入力配線及び前記k番目のステージの入力配線と電氣的に接続されることを特徴とする液晶表示装置。

【請求項5】

前記ダミーステージの出力配線に接続された第1配線と、前記k+1番目のステージの入力配線に接続された第2配線とを更に備え、前記第3ダミー配線は、少なくとも一部が前記絶縁層を介して前記第1配線と前記第2配線とに重畳され、レーザ照射により、前記第1配線及び前記第2配線に電氣的に接続されることを特徴とする請求項4に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は液晶表示装置に関し、特に、不良率を低減させることのできるゲート駆動回路と、そのリペア方法及びそれを用いる液晶表示装置に関する。

【背景技術】

【0002】

最近、ゲート駆動回路を液晶パネルに内蔵することにより、費用の節減及び軽薄化することに有利なGIP(Gate In Panel)型の液晶表示装置に対する関心が高まっている。

【0003】

図1を参照すると、従来のGIP型の液晶表示装置は、複数のゲートラインG1~Gnと複数のデータラインD1~Dmとが交差し、その交差部に形成されて液晶セルC1cを駆動する薄膜トランジスタ(TFT)及びゲートラインG1~Gnにスキャンパルスを順次供給するゲート駆動回路2を含む液晶パネル3と、液晶パネル3のデータラインD1~Dmにデータ電圧を供給するデータ駆動回路1とを備える。

【0004】

液晶パネル3は、2枚のアレイ基板の間に液晶分子が注入される。この液晶パネル3の下部アレイ基板上には、ゲートラインG1~GnとデータラインD1~Dmとが相互交差するように形成される。ゲートラインG1~GnとデータラインD1~Dmとの交差部に形成されたTFTでは、ゲートラインG1~Gnからのスキャンパルスに応じて、データラインD1~Dmを経由して供給されるデータ電圧を液晶セルC1cに供給する。このために、TFTのゲート電極はゲートラインG1~Gnに接続され、ソース電極はデータラ

10

20

30

40

50

インD 1～D mに接続され、ドレイン電極は液晶セルC 1 cの画素電極に接続される。また、この下部アレイ基板上には、1水平周期毎にスタート信号を順次シフトさせてスキャンパルスを発生するゲート駆動回路から構成され、ゲートラインG 1～G nにスキャンパルスを順次供給するゲート駆動回路2が形成される。このゲート駆動回路2は、下部アレイ基板上に形成される他の素子と共に形成される。液晶パネル3の上部アレイ基板上には、未図示であるが、ブラックマトリクス、カラーフィルター及び共通電極が形成される。そして、液晶パネル3の上部アレイ基板と下部アレイ基板上には光軸が直交する偏光板が付けられ、液晶と接する内側面上に、液晶のフリーチルト角を設定するための配向膜が形成される。また、液晶パネル3の液晶セルC 1 cのそれぞれには、ストレージキャパシタC s tが形成される。ストレージキャパシタC s tは、液晶セルC 1 cの画素電極と前段のゲートラインとの間に形成されるか、液晶セルC 1 cの画素電極と未図示の共通電極ラインとの間に形成され、液晶セルC 1 cの電圧を一定に維持させる。

10

【0005】

データ駆動回路1は、ゲート駆動回路、ラッチ、ディジタル・アナログ変換器及び出力バッファをそれぞれ含む複数のデータドライブ集積回路から構成される。データドライブ集積回路は、TCPを用いて液晶パネル3の下部アレイ基板上に付けられるか、チップオンガラス(Chip On Glass)方式等で液晶パネル3の下部アレイ基板上に直接実装される。このデータ駆動回路1は、ディジタルビデオデータをラッチし、そのディジタルビデオデータをアナログガンマ補償電圧に変換してデータラインD 1～D mに供給する。

20

【0006】

図2は、図1のゲート駆動回路2の回路構成を示す図面である。

【0007】

図2を参照すると、ゲート駆動回路2は、従属的に接続されたn個のステージS 1～S nを備える。第1ないし第nステージS 1～S nのそれぞれは、スタート入力端子T I 1～T I nに接続された入力配線L I 1～L I n及び出力端子T O 1～T O nに接続された出力配線L O 1～L O nを含み、入力配線L I 1～L I nを経由して入力を受けたスタート信号をシフトさせ、出力配線L O 1～L O nを通じて出力する。このゲート駆動回路の第2ないし第nステージの入力配線L I 1～L I nのそれぞれは、その前のステージの出力配線L O 1～L O n-1に接続される。このようなゲート駆動回路において、第1ステージS 1には、スタート信号としてスタートパルスV s tが入力され、第2ないし第nステージS 2～S nには、スタート信号として、その前段の出力信号が入力される。また、各ステージS 1～S nは同一な回路構成を有し、クロック信号に応じて、スタートパルスV s tまたはその前段の出力信号をシフトさせることにより、1水平期間のパルス幅を有するスキャンパルスを発生する。

30

【0008】

ところで、このようなゲート駆動回路2において、何れか1つのステージに異物質、パターン異常等の原因によって動作に異常が発生した場合、即ち、第1ないし第nゲートラインG 1～G nのうち、k番目のゲートラインにスキャンパルスを供給するステージが非正常に動作する場合、図3(a)に示すように、液晶パネルの表示画面5上のk番目の水平ライン7に対して駆動不良が発生するか、または、図3(b)に示すように、液晶パネルの表示画面5上のk番目の水平ライン7以下の全ての領域に対して駆動不良が発生し得る。

40

【0009】

このように、ゲート駆動回路2の不良は、GIP型の液晶表示装置においては、ゲート駆動回路2のみの不良ではなく、液晶パネル3の全体の不良に繋がり、多くの費用の損失が発生される。

【発明の開示】**【発明が解決しようとする課題】****【0010】**

50

従って、本発明の目的は、不良率を低減させることのできるゲート駆動回路と、そのリペア方法及びそれを用いる液晶表示装置を提供することである。

【課題を解決するための手段】

【0011】

前記目的の達成のため、本発明の実施の形態に係るゲート駆動回路は、それぞれスタート入力端子に接続された入力配線と出力端子に接続された出力配線とを含み、前記入力配線を経由して入力を受けたスタート信号をシフトさせ、前記出力配線を通じて出力する複数のステージと、前記複数のステージと同一な回路構成を有し、前記複数のステージと共に同一な基板上に形成されるダミーステージと、前記複数のステージのうち k 番目のステージの出力配線と前記ダミーステージの出力配線とを接続できる第1ダミー配線と、前記 k 番目のステージの入力配線と前記ダミーステージの入力配線とを接続できる第2ダミー配線と、前記ダミーステージの出力配線と前記複数のステージのうち $k+1$ 番目のステージの入力配線とを接続できる第3ダミー配線とを備え、前記複数のステージの入力配線のそれぞれは、その前段のステージの出力配線に接続され、前記複数のステージ、前記ダミーステージ及び前記第1、第2及び第3ダミー配線は同一な基板上に形成される。

10

【0012】

前記ゲート駆動回路において、前記第1ダミー配線は、少なくとも一部が前記絶縁層を介して前記ダミーステージの出力配線と前記複数のステージのそれぞれの出力配線とに重畳され、レーザ照射により、前記ダミーステージの出力配線と前記 k 番目のステージの出力配線とを電氣的に接続させる。

20

【0013】

前記ゲート駆動回路において、前記 k 番目のステージの出力配線は、レーザ照射により、前記 $k+1$ 番目のステージの入力配線との交差点と、前記 k 番目のステージの出力端子との間が断線される。

【0014】

前記ゲート駆動回路において、前記第2ダミー配線は、少なくとも一部が前記絶縁層を介して前記ダミーステージの入力配線と前記複数のステージのそれぞれの入力配線とに重畳され、レーザ照射により、前記ダミーステージの入力配線と前記 k 番目のステージの入力配線とを電氣的に接続させる。

【0015】

前記ゲート駆動回路において、前記第3ダミー配線は、少なくとも一部が前記絶縁層を介して前記ダミーステージの出力配線と前記複数のステージのそれぞれの入力配線とに重畳され、レーザ照射により、前記ダミーステージの出力配線と前記 $k+1$ 番目のステージの入力配線とを電氣的に接続させる。

30

【0016】

前記ゲート駆動回路において、前記ダミーステージの出力配線に接続された第1配線と、前記 $k+1$ 番目のステージの入力配線に接続された第2配線とを更に備え、前記第3ダミー配線は、少なくとも一部が前記絶縁層を介して前記第1配線及び前記第2配線と重畳され、レーザ照射により、前記第1配線及び前記第2配線に電氣的に接続される。

【0017】

本発明における液晶表示パネルは、相互交差する複数のゲートライン及び複数のデータラインと、前記ゲートラインとデータラインの交差部に形成された薄膜トランジスタと、それぞれスタート入力端子に接続された入力配線と出力端子に接続された出力配線とを含み、前記入力配線を経由して入力を受けたスタート信号をシフトさせ、前記出力配線を通じて出力する複数のステージと、前記複数のステージと同一な回路構成を有し、前記複数のステージと共に同一な基板上に形成されるダミーステージと、前記複数のステージのうち k 番目のステージの出力配線と前記ダミーステージの出力配線とを接続できる第1ダミー配線と、前記 k 番目のステージの入力配線と前記ダミーステージの入力配線とを接続できる第2ダミー配線と、前記ダミーステージの出力配線と前記複数のステージのうち $k+1$ 番目のステージの入力配線とを接続できる第3ダミー配線とを含み、前記複数のステー

40

50

ジの入力配線のそれぞれはその前のステージの出力配線に接続され、前記ゲートラインにスキャンパルスを提供するゲート駆動回路と、前記データラインにデータ電圧を提供するデータ駆動回路とを備え、前記ゲート駆動回路は、前記複数のステージ、前記ダミーステージ及び前記ダミー配線が同一な基板上に形成されている。

【0018】

前記液晶表示装置において、前記第1ダミー配線は、少なくとも一部が前記絶縁層を介して前記ダミーステージの出力配線と前記複数のステージのそれぞれの出力配線とに重畳され、レーザ照射により、前記ダミーステージの出力配線と前記k番目のステージの出力配線とを電氣的に接続される。

【0019】

前記液晶表示装置において、前記k番目のステージの出力配線は、レーザ照射により、前記k+1番目のステージの入力配線との交差点と、前記k番目のステージの出力端子との間が断線される。

【0020】

前記液晶表示装置において、前記第2ダミー配線は、少なくとも一部が前記絶縁層を介して前記ダミーステージの入力配線と前記複数のステージのそれぞれの入力配線とに重畳され、レーザ照射により、前記ダミーステージの入力配線と前記k番目のステージの入力配線とを電氣的に接続させる。

【0021】

前記液晶表示装置において、前記第3ダミー配線は、少なくとも一部が前記絶縁層を介して前記ダミーステージの出力配線と前記複数のステージのそれぞれの入力配線とに重畳され、レーザ照射により、前記ダミーステージの出力配線と前記k+1番目のステージの入力配線とを電氣的に接続させる。

【0022】

本発明のゲート駆動回路のリペア方法は、それぞれスタート入力端子に接続された入力配線及び出力端子に接続された出力配線を含み、前記入力配線を経由して入力を受けたスタート信号をシフトさせ、前記出力配線を通じて出力する複数のステージと、前記複数のステージと同一な回路構成を有し、前記複数のステージと共に同一な基板上に形成されるダミーステージと、前記複数のステージのうち、k番目のステージの出力配線及び前記ダミーステージの出力配線と接続できる第1ダミー配線と、前記k番目のステージの入力配線及び前記ダミーステージの入力配線と接続できる第2ダミー配線と、前記ダミーステージの出力配線及び前記複数のステージのうち、k+1番目のステージの入力配線と接続できる第3ダミー配線とを備え、前記複数のステージの入力配線のそれぞれはその前のステージの出力配線に接続され、前記複数のステージ、前記ダミーステージ及び前記ダミー配線は同一な基板上に形成されるゲート駆動回路において、前記ダミーステージの出力配線と前記第1ダミー配線を電氣的に接続させる段階と；前記第1ダミー配線と前記複数のステージのうち、k番目のステージの出力配線を電氣的に接続させる段階と；前記ダミーステージの入力配線と前記第2ダミー配線を電氣的に接続させる段階と；前記第2ダミー配線と前記複数のステージのうち、k番目のステージの入力配線を電氣的に接続させる段階と；前記ダミーステージの出力端子と前記第3ダミー配線を電氣的に接続させる段階と；前記第3ダミー配線と前記複数のステージのうち、k+1番目のステージの入力配線を電氣的に接続させる段階とを含む。

【発明の効果】

【0023】

前述のように、本発明におけるゲート駆動回路と、そのリペア方法及びそれを用いる液晶表示装置は、液晶パネル上に形成されるゲート駆動回路に含まれた複数のステージのうち、非正常に動作するステージが発生する場合、この非正常に動作するステージと代替できるダミーステージを備えてゲート駆動回路をリペアすることにより、ゲート駆動回路の不良率を低減させることが可能になるため、費用が節減されるという効果を得る。

【発明を実施するための最良の形態】

【0024】

以下、図4ないし図7を参照して、本発明の好ましい実施の形態について説明する。

【0025】

図4を参照すると、本発明の実施の形態における液晶表示装置は、複数のゲートラインG1～Gnと複数のデータラインD1～Dmとが交差し、その交差部に形成されて液晶セルC1cを駆動するTF T及びゲートラインG1～Gnにスキャンパルスを順次供給するゲート駆動回路12を含む液晶パネル13と、液晶パネル13のデータラインD1～Dmにデータ電圧を供給するデータ駆動回路11とを備える。

【0026】

液晶パネル13は、2枚のアレイ基板の間に液晶分子が注入されている。この液晶パネル13の下部アレイ基板上には、ゲートラインG1～GnとデータラインD1～Dmとが相互交差するように形成されている。ゲートラインG1～GnとデータラインD1～Dmとの交差部に形成されたTF Tは、ゲートラインG1～Gnからのスキャンパルスに応じて、データラインD1～Dmを経由して供給されるデータ電圧を液晶セルC1cに供給する。このために、TF Tのゲート電極はゲートラインG1～Gnに接続され、ソース電極はデータラインD1～Dmに接続され、ドレイン電極は液晶セルC1cの画素電極に接続される。また、この下部アレイ基板上には、1水平周期毎にスタート信号を順次シフトさせてスキャンパルスを発生し、このスキャンパルスをゲートラインG1～Gnに順次供給するゲート駆動回路12が形成されている。このゲート駆動回路12は、下部アレイ基板上に形成されている他の素子と共に形成されている。液晶パネル13の上部アレイ基板上には、未図示であるが、ブラックマトリクス、カラーフィルタ及び共通電極が形成されている。そして、液晶パネル13の上部アレイ基板と下部アレイ基板との上には光軸が直交する偏光板が付けられ、液晶と接する内側面上に、液晶のフリーチルト角を設定するための配向膜が形成される。また、液晶パネル13の液晶セルC1cのそれぞれには、ストレージキャパシタCstが形成される。ストレージキャパシタCstは、液晶セルC1cの画素電極と前段のゲートラインとの間に形成されるか、液晶セルC1cの画素電極と未図示の共通電極ラインとの間に形成され、液晶セルC1cの電圧を一定に維持させる。

【0027】

データ駆動回路11は、ゲート駆動回路、ラッチ、ディジタル・アナログ変換器及び出力バッファをそれぞれ含む複数のデータドライブ集積回路から構成される。データドライブ集積回路は、TCPを用いて液晶パネル13の下部アレイ基板上に付けられるか、チップオンガラス方式等で液晶パネル13の下部アレイ基板上に直接実装される。このデータ駆動回路11は、ディジタルビデオデータをラッチし、そのディジタルビデオデータをアナログガンマ補償電圧に変換してデータラインD1～Dmに供給する。

【0028】

図5は、図4のゲート駆動回路12の回路構成を示す図面である。

【0029】

図5を参照すると、本発明におけるゲート駆動回路12は、それぞれスタート入力端子T I 1～T I nに接続された入力配線L I 1～L I n及び出力端子T O 1～T O nに接続された出力配線L O 1～L O nを含み、入力配線L I 1～L I nを経由して入力を受けたスタート信号をシフトさせ、出力配線L O 1～L O nを通じて出力する第1ないし第nステージS 1～S nと、第1ないし第nステージS 1～S nと同一な回路構成を有し、第1ないし第nステージS 1～S nと共に同一な基板上に形成されるダミーステージS Dと、第1ないし第nステージS 1～S nのうち、k番目のステージの入力配線L I k及びダミーステージの出力配線L Oと接続できる第1ダミー配線L 1と、k番目のステージの入力配線及びダミーステージS Dの入力配線L Iと接続できる第2ダミー配線L 2と、ダミーステージS Dの出力配線L O及び第1ないし第nステージS 1～S nのうち、k+1番目のステージの入力配線と接続できる第3ダミー配線L 3とを備え、第2ないし第nステージS 2～S nの入力配線L I 2～L I nのそれぞれは、以前のステージの出力配線L O 1～L O n-1に接続される。

【0030】

第1ないし第 n ステージ $S_1 \sim S_n$ のそれぞれのレジスタは、それぞれスタート入力端子 $T_{I1} \sim T_{In}$ に接続された入力配線 $L_{I1} \sim L_{In}$ 及び出力端子 $T_{O1} \sim T_{On}$ に接続された出力配線 $L_{O1} \sim L_{On}$ を含み、入力配線 $L_{I1} \sim L_{In}$ を経由して入力を受けたスタート信号をクロック信号 CLK に合わせてシフトさせ、出力配線 $L_{O1} \sim L_{On}$ を通じて出力する。第1ステージ S_1 の入力配線 L_{I1} には、スタート信号としてスタートパルス V_{st} が入力され、以前のステージの出力配線にそれぞれ接続された第2ないし第 n ステージ $S_2 \sim S_n$ の入力配線 $L_{I2} \sim L_{In}$ には、スタート信号として以前のステージの出力信号が入力される。

【0031】

10

ダミーステージ SD は、第1ないし第 n ステージ $S_1 \sim S_n$ と同一な回路構成を有する。即ち、ダミーステージ SD も、スタート入力端子 T_I に接続された入力配線 L_I 及び出力端子 T_O に接続された出力配線 L_O を含み、入力配線 L_I を経由してスタート信号が入力されると、このスタート信号をクロック信号 CLK に合わせてシフトさせ、出力配線 L_O を通じて出力する。このダミーステージ SD は、第1ないし第 n ステージ $S_1 \sim S_n$ と共に同一な基板上に形成される。

【0032】

第1ダミー配線 L_1 は、少なくとも一部が絶縁層を介して、ダミーステージ SD の出力配線 L_O 及び第1ないし第 n ステージ $S_1 \sim S_n$ の出力配線 $L_{O1} \sim L_{On}$ と重畳され、レーザ照射により、ダミーステージ SD の出力配線 L_O 及び第1ないし第 n ステージ $S_1 \sim S_n$ のうち k 番目のステージの出力配線 L_{Ok} と電氣的に接続できるように形成される。

20

【0033】

第2ダミー配線 L_2 は、少なくとも一部が絶縁層を介して、ダミーステージ SD の入力配線 L_I 及び第1ないし第 n ステージ $S_1 \sim S_n$ の入力配線 $L_{I1} \sim L_{In}$ と重畳され、レーザ照射により、ダミーステージ SD の入力配線 L_I 及び第1ないし第 n ステージ $S_1 \sim S_n$ のうち k 番目のステージの入力配線 L_{Ik} と電氣的に接続できるように形成される。

【0034】

第3ダミー配線 L_3 は、少なくとも一部が絶縁層を介して、ダミーステージ SD の出力配線 L_O 及び第1ないし第 n ステージ $S_1 \sim S_n$ の入力配線 $L_{I1} \sim L_{In}$ と重畳され、レーザ照射により、ダミーステージ SD の出力配線 L_O 及び第1ないし第 n ステージ $S_1 \sim S_n$ のうち $k+1$ 番目のステージの入力配線 L_{Ik+1} と電氣的に接続できるように形成される。

30

【0035】

このような第1ないし第 n ステージ $S_1 \sim S_n$ 、ダミーステージ SD 及び第1ないし第3ダミー配線 $L_1 \sim L_3$ は、同一な基板上に形成される。

【0036】

以下、図6を参照して、ゲート駆動回路12のダミーステージ SD を用いるリペア方法を説明する。

40

【0037】

例えば、第2ステージが非正常に動作する場合、ダミーステージ SD の出力ライン L_O と第1ダミーライン L_1 との重畳部 P_1 にレーザを照射して、ダミーステージ SD の出力ライン L_O と第1ダミーライン L_1 とを電氣的に接続させ、第2ステージ S_2 の出力ライン L_{O2} と第1ダミーライン L_1 との重畳部 P_2 にレーザを照射して、第2ステージ S_2 の出力ライン L_{O2} と第1ダミーライン L_1 とを電氣的に接続させる。即ち、ダミーステージ SD の出力ライン L_O と第2ステージ S_2 の出力ライン L_{O2} とを、第1ダミーライン L_1 を経由して電氣的に接続させる。そして、ダミーステージ SD の入力ライン L_I と第2ダミーライン L_2 との重畳部 P_3 にレーザを照射して、ダミーステージ SD の入力ライン L_I と第2ダミーライン L_2 とを電氣的に接続させ、第2ステージ S_2 の入力ライン L_{I2}

50

と第2ダミーラインL2との重畳部P4にレーザを照射して、第2ステージS2の入力ラインLI2と第2ダミーラインL2とを電氣的に接続させる。即ち、ダミーステージSDの入力ラインLIと第2ステージS2の入力ラインLI2とを、第2ダミーラインL2を経由して電氣的に接続させる。そして、ダミーステージSDの出力ラインL0と第3ダミーラインL3との重畳部P6にレーザを照射して、ダミーステージSDの出力ラインL0と第3ダミーラインL3とを電氣的に接続させ、第3ステージS3の入力ラインLI3と第3ダミーラインL3との重畳部P7にレーザを照射して、第3ステージS3の入力ラインLI3と第3ダミーラインL3とを電氣的に接続させる。即ち、ダミーステージSDの出力ラインL0と第3ステージS3の入力ラインLI3とを、第3ダミーラインL3を経由して電氣的に接続させる。

10

【0038】

また、第2ステージS2から不要な出力が発生することを防ぐために、第3ステージS3の入力ラインLI3と第2ステージの出力ラインL02との交差点N2と、第2ステージS2の出力端子T02との間の支点P5にレーザを照射して断線させる。

【0039】

尚、このゲート駆動回路12は、図7に示すように、前述のゲート駆動回路12の回路構成及びそのリペア方法から、第3ダミーラインL3を省略した回路構成及びそのリペア方法も可能である。

【図面の簡単な説明】

【0040】

20

【図1】従来の液晶表示装置を示す図面である。

【図2】図1のゲート駆動回路の回路構成を示す図面である。

【図3】図1の液晶パネルの表示画面上の駆動不良を示す図面である。

【図4】本発明の実施の形態における液晶表示装置を示す図面である。

【図5】図4のゲート駆動回路の回路構成を示す図面である。

【図6】図5のゲート駆動回路のリペア方法を示す図面である。

【図7】図5のゲート駆動回路の他の回路構成を示す図面である。

【符号の説明】

【0041】

1、11：データ駆動回路

30

2、12：ゲート駆動回路

3、13：液晶表示パネル

G1、G2、…、Gn：ゲートライン

D1、D2、…、Dm：データライン

S1、S2、…、Sn：ステージ

TI1～TI n：スタート入力端子

TO1～TO n：出力端子

LI1～LI n：入力配線


LO1～LO n：出力配線

L1～L3：ダミー配線

40


【図 1】

(従来技術)




【図 2】


(従来技術)




【図 4】




【図 5】



【図 6】




【図 7】




【図 3】

(従来技術)



(a)



(b)

フロントページの続き

(72)発明者 禹 ▲チョル▼ 旻

大韓民国 慶尚北道 尚州市 内西面 陵岩里 山 119番地

審査官 金高 敏康

- (56)参考文献 特開平08-313931 (JP, A)
特開2000-275669 (JP, A)
特開平03-296797 (JP, A)
特開平03-197925 (JP, A)
特開平10-105122 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G02F	1/133
G02F	1/13
G09G	3/20
G09G	3/36

专利名称(译)	使用SAM的门驱动电路，修复方法和液晶显示装置		
公开(公告)号	JP4700592B2	公开(公告)日	2011-06-15
申请号	JP2006302271	申请日	2006-11-08
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji.菲利普斯杜天公司，有限公司		
当前申请(专利权)人(译)	Eruji显示有限公司		
[标]发明人	禹チヨル旻		
发明人	禹 ▲チヨル▼ 旻		
IPC分类号	G02F1/133 G09G3/36 G02F1/13 G09G3/20		
CPC分类号	G09G3/3677 G09G2330/08		
FI分类号	G02F1/133.550 G09G3/36 G02F1/13.101 G09G3/20.622.E G09G3/20.670.A G11C19/00 G11C19/00.J		
F-TERM分类号	2H088/FA14 2H088/FA15 2H088/FA18 2H088/HA06 2H088/HA08 2H088/HA12 2H088/MA20 2H093/NC16 2H093/NC24 2H093/NC26 2H093/NC34 2H093/NC35 2H093/ND53 2H093/ND60 2H193/ZA04 5B074/AA10 5B074/CA01 5C006/BB16 5C006/BB27 5C006/BC03 5C006/BF03 5C006/EB04 5C006/FA51 5C080/AA10 5C080/BB05 5C080/DD22 5C080/DD28 5C080/FF01 5C080/FF11 5C080/JJ01 5C080/JJ02 5C080/JJ03		
代理人(译)	朝日 伸光		
优先权	1020050110206 2005-11-17 KR		
其他公开文献	JP2007140512A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种能够降低废品率的栅极驱动电路，其修复方法以及使用该栅极驱动电路的液晶显示器。ŽSOLUTION：栅极驱动电路包括;多个级包括连接到起始输入端的输入布线和连接到输出端的输出布线，并且移位通过输入布线输入的起始信号，并通过输出布线输出移位的起始信号;虚设平台具有与平台相同的电路结构，并形成在与平台相同的基板上;第一虚拟布线，能够连接第k级的输入布线和虚设级的输出布线;第二虚拟布线，能够连接第k级的输入布线和虚设级的输入布线;第三虚拟布线，能够连接虚设级的输出布线和第 (k + 1) 级的输入布线。多个级的输入布线分别连接到前级的输出布线，并且多个级，虚设级和虚设布线形成在一个基板上。Ž

【 図 5 】

