




## 【特許請求の範囲】

## 【請求項 1】

液晶パネルを制御する液晶制御部を具備し、  
前記液晶制御部は、  
前記入力画像データにおける画素ごとの階調と基準階調とを比較する画像判定部と、  
前記比較結果に基づいて、当該画素を含む1フレーム未満の複数の画素ごとに、前記入力画像データを液晶パネルで表示するときの極性の反転駆動方式を選択反転駆動方式として決定する方式決定部と  
を備える  
液晶表示装置。

10

## 【請求項 2】

請求項 1 に記載の液晶表示装置において、  
前記基準階調は、前記液晶パネルにおける画質が劣化しやすい階調と劣化しにくい階調との境界の階調に設定される  
液晶表示装置。

## 【請求項 3】

請求項 2 に記載の液晶表示装置において、  
前記画質の劣化は、フリッカーの発生である  
液晶表示装置。

## 【請求項 4】

請求項 1 乃至 3 のいずれか一項に記載の液晶表示装置において、  
前記複数の画素は、基準階調の階調電圧未満での反転駆動方式における第 1 反転周期分の第 1 水平ライン数と、基準階調の階調電圧以上での反転駆動方式における第 2 反転周期分の第 2 水平ライン数との公倍数の水平ライン分の画素である  
液晶表示装置。

20

## 【請求項 5】

請求項 1 乃至 3 のいずれか一項に記載の液晶表示装置において、  
前記方式決定部は、前記複数の画素において前記基準階調の階調電圧未満の画素が  $n$  ( $n$  は自然数) 個以上の場合、前記入力画像データの前記複数の画素における反転駆動方式をドット反転駆動方式とし、  
前記  $n$  は自然数で、前記複数の画素の数よりも小さい  
液晶表示装置。

30

## 【請求項 6】

請求項 5 に記載の液晶表示装置において、  
前記方式決定部は、前記複数の画素において前記基準階調の階調電圧未満の画素が  $n$  個未満の場合、前記入力画像データの前記複数の画素における反転駆動方式を 2 H 又はそれ以上のドット反転駆動方式とする  
液晶表示装置。

## 【請求項 7】

請求項 1 乃至 6 のいずれか一項に記載の液晶表示装置において、  
前記選択反転駆動方式で前記入力画像データを表示するように液晶パネルのデータ線への出力を制御するデータ線駆動部をさらに具備し、  
前記液晶制御部は、前記選択反転駆動方式を示す選択信号を前記データ線駆動部へ出力し、  
前記データ線駆動部は、前記選択信号に基づいて、前記選択反転駆動方式における極性の反転のタイミングで、前記データ線への出力の極性を反転させる反転スイッチ部を含む  
液晶表示装置。

40

## 【請求項 8】

請求項 7 に記載の液晶表示装置において、  
前記データ線駆動部は、

50

前記入力画像データの経路として、第1系統の回路及び第2系統の回路のいずれか一方を選択系統回路として選択する第1スイッチ部と、

前記第1系統の回路において前記入力画像データを、一方の極性としての第1電圧レベルにシフトさせる第1レベルシフト部と、

前記第2系統の回路において前記入力画像データを、他方の極性としての前記第1電圧レベルよりも低圧の第2電圧レベルにシフトさせる第2レベルシフト部と、

前記選択系統回路からの出力を、前記入力画像データに対応する出力端子に出力するように切り換える第2スイッチ部と

を更に含み、前記選択信号に基づいて、前記選択反転駆動方式における極性の反転のタイミングで、前記第1スイッチ部及び前記第2スイッチ部の切り替えを制御する

10

液晶表示装置。

【請求項9】

請求項1乃至8のいずれか一項に記載の液晶表示装置において、

前記方式決定部は、 $2 \times m$  ( $m$ は自然数) フレーム毎に、前記極性の反転駆動方式を決定する

液晶表示装置。

【請求項10】

(a) 入力画像データにおける画素ごとの階調と基準階調とを比較するステップと、

(b) 前記比較結果に基づいて、当該画素を含む1フレーム未満の複数の画素ごとに、前記入力画像データを液晶パネルで表示するときの反転駆動方式を選択反転駆動方式として決定するステップと、

20

(c) 前記選択反転駆動方式で前記入力画像データを表示するステップと

を具備する

液晶表示装置の駆動方法。

【請求項11】

請求項10に記載の液晶表示装置の駆動方法において、

前記(b)ステップは、

(b1) 前記選択反転駆動方式を示す選択信号を出力するステップを備え、

前記(c)ステップは、

(c1) 前記選択信号に基づいて、前記選択反転駆動方式における極性の反転のタイミングで、前記入力画像データを出力するときの極性を反転させるステップを備える

30

液晶表示装置の駆動方法。

【請求項12】

請求項11に記載の液晶表示装置の駆動方法において、

前記(c1)ステップは、

(c11) 前記選択信号に基づいて、前記入力画像データを、一方の極性としての第1電圧レベル及び他方の極性としての前記第1電圧レベルよりも低圧の第2電圧レベルのいずれかにシフトさせるステップと、

(c12) シフトされた前記入力画像データを、対応する出力端子に出力するステップと

40

を具備する

液晶表示装置の駆動方法。

【請求項13】

請求項10乃至12のいずれか一項に記載の液晶表示装置の駆動方法において、

前記基準階調は、前記液晶パネルにおけるフリッカーの見え易い階調と見え難い階調との境界の階調に設定される

液晶表示装置の駆動方法。

【請求項14】

請求項10乃至12のいずれか一項に記載の液晶表示装置の駆動方法において、

前記複数の画素は、基準階調の階調電圧未満での反転駆動方式における第1反転周期分

50

の第1水平ライン数と、基準階調の階調電圧以上での反転駆動方式における第2反転周期分の第2水平ライン数との公倍数の水平ライン分の画素である

液晶表示装置の駆動方法。

【請求項15】

請求項10乃至12のいずれか一項に記載の液晶表示装置の駆動方法において、

前記方式決定部は、前記複数の画素において前記基準階調の階調電圧未満の画素が $n$  ( $n$ は自然数)個以上の場合、前記入力画像データの前記複数の画素における反転駆動方式をドット反転駆動方式とし、

前記 $n$ は自然数で、前記複数の画素の数よりも小さい

液晶表示装置の駆動方法。

10

【請求項16】

請求項15に記載の液晶表示装置の駆動方法において、

前記方式決定部は、前記複数の画素において前記基準階調の階調電圧未満の画素が $n$  ( $n$ は自然数)個未満の場合、前記入力画像データの前記複数の画素における反転駆動方式を2H又はそれ以上のドット反転駆動方式とする

液晶表示装置の駆動方法。

【請求項17】

請求項10乃至16のいずれか一項に記載の液晶表示装置の駆動方法において、

前記(b)ステップは、

(b1)前記比較結果に基づいて、 $2 \times m$  ( $m$ は自然数)フレーム毎に、前記選択反転駆動方式を決定するステップを備え、

20

前記(c)ステップは、

(c1)前記 $2 \times m$ フレーム毎に、前記選択反転駆動方式で前記入力画像データを表示するステップを備える

液晶表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置及び液晶表示装置の駆動方法に関する。

【背景技術】

30

【0002】

近年、TV用の液晶表示装置として、30インチ以上のような大型の液晶パネルの開発が行われている。また、液晶表示装置のコスト削減の方法として、一つのデータドライバの出力端子数を増加させて、データドライバの数を削減することが考えられている。

【0003】

関連する技術として、特開2003-337577号公報に、液晶表示装置及びその駆動方法の技術が開示されている。この液晶表示装置の駆動方法は、第1段階～第3段階を含む。第1段階は、隣接する画素の設定極性が互いに反対である第1ドット反転方式で液晶表示装置を駆動する。第2段階は、連続する所定個数の画素の中で隣接する2つの同一色画素の階調差が所定の範囲を越えるパターンが全体画素の中で所定の面積以上を占めるかどうかを判断する。第3段階は、前記パターンが前記所定の面積以上を占めれば前記第1ドット反転方式を第2ドット反転方式に転換する。前記第2ドット反転方式は、隣接する2つの画素にそれぞれ連結された隣接する2つのゲート線同士を1組のゲート線とし、ゲート線に設定する極性を組毎に交互に反転させる方式であっても良い。

40

【0004】

【特許文献1】特開2003-337577号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

液晶パネルの大型化に伴う消費電力の増大やデータドライバの出力端子数の増加に伴い

50

、データドライバの発熱量が多くなる。そのため、液晶パネルの駆動方式として、画質が良いけれども消費電力の大きいドット反転駆動方式を採用することが難しくなっている。しかし、反転回数を削減することは、フリッカーの発生のような画質の劣化を引き起こす可能性がある。消費電力及び発熱を低減し、フリッカーの発生を抑制する液晶表示装置及び液晶表示装置の駆動方法が望まれる。

【0006】

従って、本発明の目的は、画質の劣化を抑制しながら消費電力を低減することが可能な液晶表示装置及び液晶表示装置の駆動方法を提供することにある。

【課題を解決するための手段】

【0007】

以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

【0008】

従って、上記課題を解決するために、本発明の液晶表示装置は、液晶パネル（４）を制御する液晶制御部（５／５a）を具備する。液晶制御部（５／５a）は、入力画像データにおける画素ごとの階調と基準階調とを比較する画像判定回路（１１）と、その比較結果に基づいて、当該画素を含む１フレーム未満の複数の画素ごとに、その入力画像データを液晶パネル（４）で表示するときの極性の反転駆動方式を選択反転駆動方式として決定する方式決定部（１２）とを備える。ここで、その基準階調は、液晶パネル（４）における画質が劣化しやすい階調と画質が劣化しにくい階調との境界の階調に設定されることが好ましい。

本発明では、入力画像の階調に基づいて、極性の反転駆動方式を変更する。すなわち、画質の劣化しやすい階調の入力画像データに対しては、画質に影響しない駆動方式を用い、画質の劣化を抑制する。画質の劣化しにくい階調の入力画像データに対しては、消費電力を抑えた駆動方式を用い、消費電力の削減を図る。このようにすることで、全体として、画質の劣化を抑制しながら消費電力を削減することができる。このような動作を１フレーム未満の画素ごとに行うことで、その効果をより大きくすることができる。

【発明の効果】

【0009】

本発明により、フリッカーの発生のような画質の劣化を抑制しながら消費電力を削減し、発熱を抑えることが可能となる。

【発明を実施するための最良の形態】

【0010】

以下、本発明の液晶表示装置及び液晶表示装置の駆動方法の実施の形態に関して、添付図面を参照して説明する。

【0011】

（第１の実施の形態）

まず、本発明の液晶表示装置の第１の実施の形態の構成について説明する。図１は、本発明の液晶表示装置の第１の実施の形態の構成を示すブロック図である。液晶表示装置１は、データドライバ２、ゲートドライバ３、液晶パネル４、ＬＣＤコントローラ５、基準階調電圧発生部６を具備する。

【0012】

ＬＣＤコントローラ５は、画像描画部７（例示：ＣＰＵ）から入力画像データ２８と表示制御信号２９とを入力される。入力画像データ２８は、各画素の階調データ（ＲＧＢ信号）を含む。表示制御信号２９は、垂直同期信号、水平同期信号、クロック信号、データイネーブル信号を含む。そして、入力画像データ２８と表示制御信号２９とに基づいて、画像データ２１及びデータ側制御信号２２をデータドライバ２へ、ゲート側制御信号２３

10

20

30

40

50

をゲートドライバ3へそれぞれ出力する。データ側制御信号22には、通常のデータ側制御信号のほかに、1フレーム未満の複数の画素において2Hドット反転駆動方式とするかドット反転駆動方式とするかの制御信号を含んでいる。ゲート側制御信号23には、通常のゲート側制御信号が含まれる。

#### 【0013】

LCDコントローラ5は、画像判定部11と方式決定部12とラインメモリ13とを備える。

画像判定部11は、入力画像データ28における画素ごとに、その入力画像データ28の階調と設定階調とを比較し、入力画像データ28の階調が設定階調より高いか低いかを判定する。比較結果（判定結果）は方式決定部12へ出力される。入力画像データ28は、ラインメモリ13へ出力される。 10

#### 【0014】

方式決定部12は、比較結果に基づいて、入力画像データを液晶パネル4で表示するときの反転駆動方式を、1フレーム未満の複数の画素ごとに決定する。「1フレーム未満の複数の画素」は、例えば4ライン分の画素のような複数ライン分の画素に例示される。決定方法は、例えば以下のように行う。例えば、液晶パネルがノーマリーホワイトの場合、「1フレーム未満の複数の画素」のうち、所定の数（又は割合）の入力画像データ28の階調が設定階調より低い（透過率が低い）又は同じ場合には2Hドット反転駆動方式とし、高い場合にはドット反転駆動方式とする。一方、液晶パネルがノーマリーブラックの場合、入力画像データ28の階調が設定階調より高い（透過率が高い）又は同じ場合には2Hドット反転駆動方式とし、低い場合にはドット反転駆動方式とする。すなわち、液晶パネルに高い電圧がかかる階調領域の反転回数が少なくなるように決定する。所定の数は、設計により決定されるが、例えば1である。 20

#### 【0015】

ラインメモリ13は、方式決定部12で判定する複数のライン分に対応する入力画像データ28を一時的に格納する。例えば、方式決定部12が4ライン分の画素ごとに判定する場合には、4ライン分格納する。そして、複数のライン分に対応する入力画像データ28を格納した後、入力画像データ28を画像データ21としてデータドライバ13へ出力する。ラインメモリ13は、画像データ21をデータドライバ13へ出力する際に判定結果を反映したデータ側制御信号とのタイミング調整のために備えられる。 30

#### 【0016】

基準階調電圧発生部6は、入力画像データの階調に対応する階調電圧を生成し、データドライバ2へ出力する。

ゲートドライバ3は、ゲート側制御信号23に基づいて、液晶パネル4の複数のゲート線を制御する。ただし、LCDコントローラ5と一体に構成されていても良い。その場合、回路面積を小さくすることができる。

データドライバ2は、入力画像データ21、データ側制御信号22及び基準階調電圧24に基づいて、液晶パネル4の複数のデータ線を制御する。ただし、LCDコントローラ5と一体に構成されていても良い。その場合、回路面積を小さくすることができる。

液晶パネル4は、データドライバ2及びゲートドライバ3により、それぞれ複数のゲート線及び複数のデータ線を制御され、画像を表示する。 40

#### 【0017】

ここで、本発明の液晶表示装置及び液晶表示装置の駆動方法の概念を説明する。画像判定部11における設定階調について説明する。図2は、本発明の液晶表示装置及び液晶表示装置の駆動方法の概念を示すグラフである。このグラフは、液晶パネル4における液晶の電圧－透過率特性を示す。縦軸は液晶パネルのある画素に印加される電圧を示し、横軸は当該画素における光の透過率を示す。ここでは、ノーマリーホワイトの例を説明する。液晶の電圧－透過率特性は、中間階調付近（図中、約2～3V程度）で急激に変化する。しかし、白（0～約2V程度）及び黒（約3～5V程度）付近では、なだらかに変化する。すなわち、中間階調付近では、少ない電圧変化に対しても透過率が大きく変動す 50

るため、フリッカーが見えやすくなる。一方、白及び黒付近では、少ない電圧変化に対して透過率はほとんど変わらずフリッカーは見えにくい。また、消費電力及びデータドライバ2の発熱を引き起こす階調の電圧は、高電圧で充放電を必要とする黒付近である。

#### 【0018】

以上のことから、本発明の液晶表示装置及び液晶表示装置の駆動方法では、高電圧で充放電が必要であり、フリッカーの見えにくい黒付近の階調領域において極性反転回数の少ない2Hドット反転駆動方式とする。そして、フリッカーの見えやすい中間階調領域以下においてドット反転駆動方式を行うこととする。ドット反転駆動方式と2Hドット反転駆動方式を切り替える階調を、図2に示すように反転切替階調とする。この反転切替階調が、画像判定回路11における設定階調である。設定階調は、液晶表示装置ごとに設計で決定される。 10

#### 【0019】

これにより、本発明では、フリッカーのような画質の劣化を抑制しながら、消費電力を低減することが可能となる。消費電力を低減できることは、データドライバ2のような各部の発熱を抑制でき好ましい。

#### 【0020】

なお、フリッカーの見えにくい白付近の階調領域においては、画質の良いドット反転方式を用いても良いし、消費電力の少ない2Hドット反転駆動方式を用いても良い。すなわち、複数の設定階調を設けて、複数の駆動方式を利用することも可能である。その場合、画質の劣化の防止しながら、消費電力の抑制を行う制御を、より詳細かつ的確に行うことができる。 20

#### 【0021】

また、ここでは、2Hドット反転駆動方式とドット反転駆動方式とを用いている。しかし、他の方式、例えば3Hドット反転駆動方式とドット反転駆動方式を用いることも可能である。3Hドット反転駆動方式、又はそれ以上のドット反転駆動方式（例示：4Hドット反転駆動方式）を用いる場合、消費電力をより低減でき、より好ましい。

#### 【0022】

なお、ノーマリーブラックの場合には、上記の場合と白と黒との関係が逆になる。すなわち、黒（0～約2V程度）及び白（約3～5V程度）となり、高電圧で充放電を必要とするのは白付近である。 30

#### 【0023】

次に、本発明の液晶表示装置の第1の実施の形態の動作（液晶表示装置の駆動方法）について説明する。

図3は、本発明の液晶表示装置の第1の実施の形態の動作を示すフロー図である。ここでは、液晶パネルがノーマリーホワイトであり、水平画素の4ライン分（4ゲートライン）ごとに反転駆動方式を決定する場合について説明する。

#### 【0024】

##### （1）ステップS01：

画像描画部7から送信された入力画像データ28は、画像判定部11において、1画素分ごとに、その階調が設定階調以上であるか否かが判定される。 40

##### （2）ステップS02：

4ライン分の入力画像データ28の中にその階調が設定階調以上の画像データが所定の画素数以上あるか否かが方式決定部12により判定される。

##### （3）ステップS03：

4ライン分の入力画像データ28の中に設定階調以上の階調を有する画像データが所定の画素数以上ある場合、その4ライン分の入力画像データ28の駆動方式が、方式決定部12によりドット反転駆動方式に決定される。

##### （4）ステップS04：

4ライン分の入力画像データ28の中に設定階調以上の階調を有する画像データが所定の画素数以上ない場合、その4ライン分の入力画像データ28の駆動方式は、方式決定部 50

1 2 により 2 H ドット反転駆動方式に決定される。

(5) ステップ S 0 5 :

画像判定部 1 1 において判定された入力画像データ 2 8 は、順次、ラインメモリ 1 3 に格納される。ラインメモリ 1 3 は、駆動方式の判定の単位である液晶パネル 4 の水平画素数分の 4 ライン分ある。

(6) ステップ S 0 6 :

ラインメモリ 1 3 に格納された 4 ライン分の入力画像データ 2 8 は、駆動方式の判定後、画像データ 2 1 としてデータドライバ 2 へ順次出力される。同時に、方式決定部 1 2 が決定した駆動方式を示す制御信号を含むデータ側制御信号は、LCD コントローラ 5 からデータドライバ 2 へ出力される。ゲート側制御信号は、LCD コントローラ 5 からゲート

10

(7) ステップ S 0 7 :

データ側制御信号に基づくデータドライバ 2 からの出力信号、及び、ゲート側制御信号に基づくゲートドライバ 3 からの出力信号により、液晶パネル 4 が駆動される。

【0 0 2 5】

このような動作により、液晶表示装置を動作させることができる。

【0 0 2 6】

図 4 は、本発明における液晶パネル 4 に印加される電圧極性を示す概念図である。液晶パネル 4 内の各四角は、画素を示す。四角内の「+」又は「-」は、その画素における電圧極性を示す。左側の液晶パネル 4 は奇数フレームを、右側の液晶パネル 4 は偶数フレーム

20

【0 0 2 7】

4 ライン分の入力画像データ 2 8 の中にその階調が設定階調以上の画像データが所定の画素数以上ない領域（図中、パターンを施した部分）は、2 H ドット反転駆動方式により極性反転が行われている。一方、所定の画素数以上ある領域（図中、パターンを施していない部分）は、ドット反転駆動方式により極性反転が行われている。すなわち、4 本の垂直ライン単位でドット反転駆動方式と 2 H ドット反転駆動方式とを切り替えた駆動方式となっている。

【0 0 2 8】

ただし、画像判定部 1 1 及び方式決定部 1 2 において、極性反転方式を決定して切り替えるのは、2 フレーム毎とすることが好ましい。すなわち、図 4 に示す一つの偶数フレームと一つの奇数フレームとを一組として、各組ごとに極性反転方式を決定して切り替えることとする。これは、毎フレーム、極性反転方式がドット反転と 2 H ドット反転とで切り替わってしまった場合、液晶パネルに常に直流電圧が印加される可能性があり、焼き付きになる恐れがあるためである。

30

【0 0 2 9】

ここでは、水平画素の 4 ライン分（4 ゲートライン）ごとに反転駆動方式を決定する場合について説明しているが、水平画素のライン数（ゲートライン数）はこの例に限定されない。すなわち、ここでは、2 ライン周期のドット反転駆動方式と、4 ライン周期の 2 H ドット反転駆動方式との間で駆動方式の決定、変更を行っている。したがって、2 ライン

40

【0 0 3 0】

このような本発明の構成及び動作により、フリッカーのような画質の劣化を抑制しながら、消費電力を低減し、データドライバ 2 のような各部の発熱を抑制することが可能となる。

【0 0 3 1】

ここでは、すべての画素について、その階調に基づいて、極性を反転する駆動方式を決

50



定しているが、本発明がその例に限定されるものではない。例えば、RGB信号のうちのG信号の画素において、本発明の駆動方法を適用し、残りのR信号及びB信号では、2Hドット反転駆動方式にしても良い。G信号は、輝度の情報の多くを含んでいるので、G信号について本発明を適用すれば、フリッカーが見えにくくなる。この場合、すべての画素について本発明を適用する場合に比較して、制御が容易になるとともに、残りのR信号及びB信号で2Hドット反転駆動方式を用いることにより、消費電力及び発熱をより低減することができる。

#### 【0032】

本発明の液晶表示装置におけるゲートドライバ2は、例えば、特許第3056085号に開示されたマトリクス型液晶表示装置の駆動回路を用いることができる。

10

#### 【0033】

図5は、本発明の液晶表示装置におけるゲートドライバ2の詳細を示すブロック図である。本発明のゲートドライバ2は、液晶用駆動回路Aと、スイッチ回路204、208とを備える。

液晶用駆動回路Aは、印加された画像データに応じ、供給された液晶駆動電圧の1/2の電圧または液晶共通電極の電圧Vcomを基準として、正及び負の電圧を出力する。シフトレジスタ回路201と、データレジスタ回路202と、ラッチ回路203と、レベルシフト回路205と、デコーダ・階調電圧選択回路206と、演算増幅器（オペアンプ）207とを含んでおり、これらの回路構成は、2系統からなっている。なお、本発明では、液晶共通電極の電圧Vcomを基準として、この電圧値以上の電圧を正の電圧として印加し、この電圧値以下の電圧を負の電圧とし、正負の振幅関係を保って印加することにより交流駆動している。

20

#### 【0034】

データレジスタ回路202は、シフトレジスタ回路201の各段の出力に応答して、制御されるn（自然数）ビットの画像データ21（D00～Dxx）を並列にラッチする。データレジスタ回路219とデータレジスタ回路220との二つの系統を有する。その二つの系統の組合せでm個設けられている。

#### 【0035】

ラッチ回路203は、データレジスタ回路202からのnビットのデータ（画像データ21：D00～Dxx）を、ラッチ信号（以下、「STB信号」）に応答して、一括でラッチする。データレジスタ回路219に接続するラッチ回路221とデータレジスタ回路220に接続するラッチ回路222との二つの系統を有する。その二つの系統の組合せでm個設けられている。

30

#### 【0036】

レベルシフト回路205は、ラッチ回路203からのnビットのデータを異なる電圧値の液晶駆動電圧に昇圧する。高圧側のレベルシフト回路209と低圧側のレベルシフト回路210との二つの系統を有する。その二つの系統の組合せでm個設けられている。本実施の形態では、高圧側のレベルシフト回路209は、例えば3.3Vを10Vに昇圧し、低圧側のレベルシフト回路210は、例えば3.3Vを5Vに昇圧するように設定されている。ただし、この昇圧率に限定されるものではない。レベルシフト回路205は、従来知られた回路を用いることができる。

40

#### 【0037】

スイッチ回路204は、タイミング制御回路215からの制御信号に基いて、一つの系統のラッチ回路221の出力を、高圧側レベルシフト回路209及び低圧側のレベルシフト回路210のうちのいずれか一方に選択的に接続する。同時に、他の一つの系統のラッチ回路222の出力を、高圧側レベルシフト回路209及び低圧側のレベルシフト回路210のうちの他方に選択的に接続する。

#### 【0038】

図6は、各回路のスイッチ制御の具体例を示すブロック図である。スイッチ回路204は、具体的には、以下のようにスイッチ制御する。すなわち、図6（a）に示すように、

50

極性信号（以下、「POL信号」）がハイレベル（H）（STB信号=L）のとき、接点204<sub>1</sub>でラッチ回路221を高圧側レベルシフト回路209に、接点204<sub>2</sub>でラッチ回路222を低圧側のレベルシフト回路210にそれぞれ接続する。一方、図6（b）に示すように、POL信号がローレベル（L）（STB信号=L）のとき、図6（a）とは逆に、接点204<sub>4</sub>でラッチ回路221を低圧側レベルシフト回路210に、接点204<sub>3</sub>でラッチ回路222を高圧側のレベルシフト回路209にそれぞれ接続する。ただし、POL信号、STB信号は、LCDコントローラ5からタイミング制御回路215へ出力されるデータ側制御信号に含まれる。

#### 【0039】

階調電圧発生回路6は、高圧側階調電圧発生回路217と低圧側階調電圧発生回路218との二つの系統の回路を含む。各階調電圧発生回路217及び218は、それぞれ外部入力V0、V1、V2、V3、V4及び外部入力V5、V6、V7、V8、V9（基準階調電圧24）に基づいて、液晶に階調表示する階調電圧を2n値に微調整する。また、各階調電圧発生回路217及び218は、外部入力V0、V1、V2、V3、V4及び外部入力V5、V6、V7、V8、V9に基づいて、抵抗分割方式により液晶のγ曲線に合うような抵抗比に階調電圧を微調整する。

#### 【0040】

デコーダ・階調電圧選択回路206は、高圧側デコーダ・階調電圧選択回路211と低圧側デコーダ・階調電圧選択回路212とを含む。各階調電圧発生回路217、218から出力される階調電圧の2n値を参照電圧Sとして入力し、これらをデコーダ部で2n値の階調信号（例示：n=6ビットの64階調信号）に相当する電圧をデコードし、その内から1値を選択しオペアンプOPで増幅し、後段のオペアンプ207に出力する。

#### 【0041】

オペアンプ207は、高圧側オペアンプ213と低圧側オペアンプ214との二つの系統を有する。その二つの系統の組合せでm個設けられている。高圧側オペアンプ213と低圧側オペアンプ214は、増幅出力する電圧を高圧側と低圧側とに電圧分担しており、高圧側オペアンプ213は、例えば5V～10Vの入力電圧が入力され、5V～10Vの範囲に増幅して出力する。また、低圧側オペアンプ214は、例えば0V～5Vの入力電圧が入力され、0V～5Vの範囲に増幅して出力する。

#### 【0042】

スイッチ回路208は、液晶用駆動回路Aの2系統回路の2端子で共用し、各端子に時系列に正および負の電圧を出力するとともに、2端子間で互いに正負の振幅関係を保つ電圧を出力するようにスイッチ制御する。スイッチ回路208は、共通端子スイッチ208aを有する。共通端子スイッチ208aは、液晶用駆動回路Aの全出力端子Y1～Ymを共通に接続し、全出力端子Y1～Ymを液晶駆動電圧の1/2の電圧（1/2V<sub>LCD</sub>（例示：5V））にする。液晶に直接つながるスイッチ回路208の耐圧は、液晶のしきい電圧値の2倍以上に設定されている。

#### 【0043】

図6を参照して、スイッチ回路208は、具体的には、以下のようにスイッチ制御する。すなわち、図6（a）に示すように、POL信号がハイレベル（H）（STB信号=L）のとき、接点208<sub>1</sub>で高圧側オペアンプ213を出力端子Y1に、接点208<sub>2</sub>で低圧側オペアンプ214を出力端子Y2にそれぞれ接続する。一方、図6（b）に示すように、POL信号がローレベル（L）（STB信号=L）のとき、図6（a）とは逆に、接点208<sub>4</sub>で高圧側オペアンプ213を出力端子Y2に、接点208<sub>3</sub>で低圧側オペアンプ214を出力端子Y1にそれぞれ接続する。更に、図6（c）に示すように、STB信号がハイレベル（H）のとき、POL信号の状態に関わらず、共通端子スイッチ208a（接点208<sub>5</sub>、208<sub>6</sub>、208<sub>7</sub>）がオンとなり、液晶用駆動回路Aの全出力端子Y1～Ymが共通に接続され、1/2V<sub>LCD</sub>にされる。

#### 【0044】

次に、各回路の電源電圧を以下に示す。図5において、データレジスタ回路219、2

10

20

30

40

50

20、ラッチ回路221、222、スイッチ回路204の電圧は0V-3.3Vの範囲に制限され、高圧側レベルシフト回路209は入力電圧0V-3.3Vを出力電圧5V-10Vに昇圧し、低圧側レベルシフト回路210は入力電圧0V-3.3Vを出力電圧0V-5Vに昇圧する。また高圧側デコーダ・階調電圧選択回路211およびオペアンプ213の電圧は5V-10Vの範囲に制限され、低圧側デコーダ・階調電圧選択回路212およびオペアンプ214の電圧は0V-5Vの範囲に制限され、スイッチ回路208の電圧は0V-10Vの範囲に制限される（液晶共通電極の電圧 $V_{com}=5V$ ）。また、高圧側及び低圧側階調電圧発生回路217、218に外部入力として印加される電圧は、 $V_0=10V$ 、 $V_4=5.5V$ 、 $V_5=4.5V$ 、 $V_9=0V$ であり、 $V_1$ 、 $V_2$ 、 $V_3$ 、 $V_6$ 、 $V_7$ 、 $V_8$ はオープン状態となっている。

10

#### 【0045】

次に、図5のゲートドライバ2を用いた本発明の液晶表示装置における第1の実施の形態の動作（図3におけるステップS07）について図1、図5、図6、図7を参照して、画像データが6ビット（64階調）の場合を例に説明する。

#### 【0046】

ただし、図7は、図5に示す各回路のタイミングチャートである。図7（a）はSTB信号、（b）はPOL信号、（c）はスイッチ回路204の接点204<sub>1</sub>、204<sub>2</sub>のオン／オフ、（d）はスイッチ回路204の接点204<sub>3</sub>、204<sub>4</sub>のオン／オフ、（e）はスイッチ回路208の接点208<sub>1</sub>、208<sub>2</sub>のオン／オフ、（f）はスイッチ回路208の接点208<sub>3</sub>、208<sub>4</sub>のオン／オフ、（g）は出力端子Y1の出力信号、（h）

20

#### 【0047】

タイミング制御回路215に入力されるPOL信号とSTB信号とによって、スイッチ回路204およびスイッチ回路208が図6（a）、（b）のように交互に切り換わる。それにより、液晶用駆動回路Aの二つの系統の回路のどちら側に64階調の画像データを經由するかによって、液晶電極に対し正、負の電圧が交互に印加される。

#### 【0048】

また図6（c）及び図7に示すように、タイミング制御回路215に入力されるSTB信号がハイレベル（H）の期間では、スイッチ回路208のスイッチ制御によって接点208<sub>1</sub>、208<sub>2</sub>、208<sub>3</sub>、208<sub>4</sub>がオフし、接点208<sub>5</sub>、208<sub>6</sub>、208<sub>7</sub>が

30

オンして、液晶用駆動回路Aの全出力端子Y1~Ymが液晶駆動電圧の1/2の電圧（例示：5V）にリセットされる。

#### 【0049】

また、POL信号の周期を1ライン周期にすれば、液晶パネル4の当該ラインがドット反転駆動方式で駆動される。POL信号の周期を2ライン周期にすれば、液晶パネル4の当該ラインが2Hドット反転駆動方式で駆動される。

#### 【0050】

動作について更に詳細に説明する。液晶用駆動回路Aの出力端子Y1に接続されるデータレジスタ回路219は常時ローレベル（L）のデータ（階調が一定の画像データ）を保持し、液晶用駆動回路Aの出力端子Y2に接続されるデータレジスタ回路220は常時ハイレベル（H）のデータ（階調が一定の画像データ）を保持しているとする。

40

#### 【0051】

（A）ドット反転駆動方式の場合

図3のステップS02において4ライン分の入力画像データ28の中にその階調が設定階調以上の画像データが所定の画素数以上あると判断され、駆動方式がドット反転駆動方式と決定された場合、時刻 $t=t_1\sim t_5$ のような動作になる。

#### 【0052】

（1）時刻 $t=t_1\sim t_3$

タイミング制御回路215に入力されるPOL信号（図7（b））がハイレベル（H）のとき（時刻 $t=t_1$ ）、STB信号（図7（a））のハイレベル（H）によって、スイ

50

ッチ回路208の接点208<sub>1</sub>、208<sub>2</sub>（図7（e））、208<sub>3</sub>、208<sub>4</sub>（図7（f））がオフし、接点208<sub>5</sub>、208<sub>6</sub>、208<sub>7</sub>（（図7に図に図示されず、図6（c）参照）がオンする。

#### 【0053】

このとき、二つの系統のうち的一方の系統において、スイッチ回路204の接点204<sub>1</sub>（図7（c））がオンし、接点204<sub>3</sub>（図7（d））がオフする。それにより、データレジスタ回路219の保持されたローレベル（L）のデータは、ラッチ回路221からレベルシフト回路209へスイッチ回路204を介して転送される。デコーダ・階調電圧選択回路211によって階調電圧10Vが選択され、オペアンプ213によって電流増幅される。そして、STB信号（図7（a））がローレベルに切替わったとき（時刻 $t = t_2$ ）、スイッチ回路208の接点208<sub>1</sub>（図7（e））がオンし、接点208<sub>5</sub>、208<sub>6</sub>がオフする。それにより、スイッチ回路208を介して液晶用駆動回路Aの出力端子Y1（図7（g））に画像データが出力される。そして、液晶パネル4に所定の電圧値の階調電圧10V（極性がプラス「+」）が印加される。

#### 【0054】

一方、二つの系統のうち他方の系統において、スイッチ回路204の接点204<sub>2</sub>（図7（c））がオンし、接点204<sub>4</sub>（図7（d））がオフする。それにより、データレジスタ回路220の保持されたハイレベル（H）のデータは、ラッチ回路222からレベルシフト回路210へスイッチ回路204を介して転送される。デコーダ・階調電圧選択回路212によって階調電圧4.5Vが選択され、オペアンプ214によって電流増幅される。そして、STB信号（図7（a））がローレベルに切替わったとき（時刻 $t = t_2$ ）、スイッチ回路208の接点208<sub>2</sub>（図7（e））がオンし、接点208<sub>5</sub>、208<sub>6</sub>がオフする。それにより、スイッチ回路208を介して液晶用駆動回路Aの出力端子Y2（図7（h））に画像データが出力される。そして、液晶パネル4に所定の電圧値の階調電圧4.5V（極性がマイナス「-」）が印加される。

#### 【0055】

（2）時刻 $t = t_3 \sim t_5$

タイミング制御回路215に入力されるPOL信号（図7（b））がローレベル（L）のとき（時刻 $t = t_3$ ）、STB信号（図7（a））によって、スイッチ回路208の接点208<sub>1</sub>、208<sub>2</sub>（図7（e））、208<sub>3</sub>、208<sub>4</sub>（図7（f））がオフし、接点208<sub>5</sub>、208<sub>6</sub>、208<sub>7</sub>（（図7に図に図示されず）がオンする。

#### 【0056】

このとき、二つの系統のうち的一方の系統において、スイッチ回路204の接点204<sub>1</sub>（図7（c））がオフし、接点204<sub>3</sub>（図7（d））がオンする。それにより、データレジスタ回路219の保持されたローレベル（L）のデータは、ラッチ回路221からレベルシフト回路210へスイッチ回路204を介して転送される。デコーダ・階調電圧選択回路212によって階調電圧10Vが選択され、オペアンプ214によって電流増幅される。そして、STB信号（図7（a））がローレベルに切替わったとき（時刻 $t = t_4$ ）、スイッチ回路208の接点208<sub>3</sub>（図7（f））がオンし、接点208<sub>5</sub>、208<sub>6</sub>がオフする。それにより、スイッチ回路208を介して液晶用駆動回路Aの出力端子Y1（図7（g））に画像データが出力される。そして、液晶パネル4に所定の電圧値の階調電圧10V（極性がマイナス「-」）が印加される。

#### 【0057】

一方、二つの系統のうち他方の系統において、スイッチ回路204の接点204<sub>2</sub>（図7（c））がオフし、接点204<sub>4</sub>（図7（d））がオンする。それにより、データレジスタ回路220の保持されたハイレベル（H）のデータは、ラッチ回路222からレベルシフト回路209へスイッチ回路204を介して転送される。デコーダ・階調電圧選択回路211によって階調電圧4.5Vが選択され、オペアンプ213によって電流増幅される。そして、STB信号（図7（a））がローレベルに切替わったとき（時刻 $t = t_4$ ）、スイッチ回路208の接点208<sub>4</sub>（図7（f））がオンし、接点208<sub>5</sub>、208

6 がオフする。それにより、スイッチ回路 208 を介して液晶用駆動回路 A の出力端子 Y2 (図 7 (h)) に画像データが出力される。そして、液晶パネル 4 に所定の電圧値の階調電圧 4.5 V (極性がプラス「+」) が印加される。

#### 【0058】

(B) 2H ドット反転駆動方式の場合

図 3 のステップ S02 において 4 ライン分の入力画像データ 28 の中にその階調が設定階調以上の画像データが所定の画素数以上ないと判断され、駆動方式が 2H ドット反転駆動方式と決定された場合、時刻  $t = t5 \sim t13$  のような動作になる。それは、データ側制御信号 22 に含まれる POL 信号の反転周期で制御されている。

#### 【0059】

時刻  $t = t5 \sim t9$  では、STB 信号の 2 周期分において、POL 信号がプラス「+」で一定となる。一方時刻  $t = t9 \sim t13$  において、POL 信号がマイナス「-」で一定となる。すなわち、STB 信号の 2 周期ごとに、極性が反転する 2H ドット反転駆動となる。各回路の動作は、タイミングが異なる他は、ドット反転の場合と同様であるのでその説明を省略する。

#### 【0060】

画像データは各ビット毎にデータの入れ換えが行われる。このように、液晶用駆動回路 A の 2 系統の回路をスイッチ制御することにより、液晶パネル 4 を交流駆動する。

#### 【0061】

図 5 のようなデータドライバ 2 を用いることは、低圧側及び高圧側の二つの系統の回路を有しているので、一つの系統の回路で液晶の閾値電圧の 2 倍以上の電圧に対処する場合と比較して、一系統で対処する電圧幅が小さくて済む。すなわち、画質の劣化を抑制しながら消費電力を低減できるとともに、各回路の耐圧を低く設定することが可能となる。

#### 【0062】

(第 2 の実施の形態)

まず、本発明の液晶表示装置の第 2 の実施の形態の構成について説明する。図 8 は、本発明の液晶表示装置の第 2 の実施の形態の構成を示すブロック図である。液晶表示装置 30 は、コントールドライバ 8、ゲート線駆動回路 3b、及び表示部 4b を具備する。この液晶表示装置 30 は、主に携帯電話用に用いられる。

#### 【0063】

コントールドライバ 8 は、画像描画部 39 (例示: CPU) から入力画像データ 28-1、メモリ制御信号 29-1 及びタイミング制御信号 29-2 を受信する。そして、それらに基づいて、内部に有するデータ線駆動回路 33 (後述) とゲート線駆動回路 3b と表示部 4b の共通電極を制御する。それにより、表示部 4b に入力画像データ 28-1 に対応する画像が表示される。コントールドライバ 8 は、データドライバ 2b、LCD コントローラ 5b、基準階調電圧発生部 6b を備える。

#### 【0064】

ただし、入力画像データ 28-1 は、入力画像を示し、各画素の階調データ (RGB 信号) を含む。メモリ制御信号 29-1 は、V (垂直) アドレス信号 (ゲート線のアドレスを示す) を含む。データドライバ 2b の表示用メモリ 31 の (後述) 制御に用いられる。タイミング制御信号 29-2 は、データ線駆動回路 33 とゲート線駆動回路 3b と出力のタイミングの制御に用いられる。垂直同期信号、水平同期信号、クロック信号、データイネーブル信号を含む。共通電極の共通電圧 29-10 は、コントールドライバから直接表示部 4b へ入力される。

#### 【0065】

LCD コントローラ 5b は、画像描画部 39 から入力画像データ 28-1、メモリ制御信号 29-1 及びタイミング制御信号 29-2 を受信する。そして、それらに基づいて、データドライバ 2b (データ線駆動回路 33) へ表示用メモリ制御信号 29-5 と STB 信号 29-6 とを出力し、ゲート線駆動回路 3b へゲート側制御信号 23 を出力し、表示部 4b へ Vcom (共通電圧) を出力する。LCD コントローラ 5b は、画像判定部 11

10

20

30

40

50

、方式決定部 12、反転切替位置記憶メモリ 35、メモリ制御回路 36、タイミング制御回路 37、Vcom制御回路 38を含む。

【0066】

画像判定部 11は、入力画像データ 28-1が入力される。その機能は第1の実施の形態と同様である。ただし、比較結果（判定結果）は方式決定部 12へ出力される。方式決定部 12は、第1の実施の形態と同様である。ただし、決定された反転駆動方式を示すPOLSEL信号 28-2（例示：1は2Hゲートライン反転駆動方式、0はゲートライン反転駆動方式）は、反転切替位置記憶メモリ 35へ出力される。

【0067】

反転切替位置記憶メモリ 35は、POLSEL信号 28-2とメモリ制御信号 29-1のVアドレス信号とに基づいて、そのVアドレス信号に相当するゲート線のために用いられるメモリに、POLSEL信号 28-2（反転駆動方式）を格納する。そして、タイミング制御回路 37からのPOLSEL信号 28-2の読み出し信号 29-4に基づいて、メモリに格納されたPOLSEL信号 28-2を極性反転制御信号 28-3として出力する。 10

【0068】

タイミング制御回路 37は、タイミング制御信号 29-2に基づいて、反転切替位置記憶メモリ 35へ各ゲート線の反転駆動方式を読み出し信号 29-4で問い合わせる。そして、問い合わせ結果としての極性反転制御信号 28-3とタイミング制御信号 29-2とに基づいて、以下の信号を出力する。すなわち、データドライバ 2bの表示用メモリ 31内のデータの出力タイミングを示すタイミング制御信号 29-7をメモリ制御回路 36へ出力する。データドライバ 2bのラッチ回路 32（後述）のデータの出力タイミングを示すSTB信号 29-6をラッチ回路 32へ出力する。極性反転（例示："Hゲートライン反転又はゲートライン反転）のタイミングを示す極性反転制御信号 29-8を基準階調電圧発生回路 6b及びVcom制御回路 38へ出力する。そして、ゲート線駆動回路 3bの出力タイミングを示すゲート線制御信号 29-9をゲート線駆動回路 3bへ出力する。 20

【0069】

メモリ制御回路 36は、メモリ制御信号 29-1とタイミング制御信号 29-7とに基づいて、データドライバ 2bの表示用メモリ 31内のデータの出力タイミングを示すタイミング制御信号 29-5をメモリ制御回路 36へ出力する。 30

【0070】

Vcom制御回路 38は、極性反転制御信号 29-8に基づいて、表示部 4bの共通電極の共通電圧 29-10を共通電極へ出力する。低消費電力にするために、Vcom（共通電圧 29-10）を0Vと5Vとの間で交流駆動させ、データ線への出力電圧を約5Vの範囲で反転駆動している。本発明では、この反転駆動タイミングも、入力画像データの階調に基づいて制御される。

【0071】

基準階調電圧発生部 6bは、極性反転制御信号 29-8に基づいて、その極性に対応した入力画像データの階調に対応する階調電圧V0～V63を正（基準の電圧に対して正）又は負（基準の電圧に対して負）の電圧で生成する。そして、データドライバ 2のデータ線駆動回路 33へ出力する。本発明では、この階調電圧V0～V63の正又は負の反転タイミングも、入力画像データの階調に基づいて制御される。 40

【0072】

データドライバ 2bは、入力画像データ 28-1、STB信号 29-6、タイミング制御信号 29-5及び階調電圧V0～V63に基づいて、表示部 4bの複数のデータ線を制御する。データドライバ 2bは、表示用メモリ 31、ラッチ回路 32及びデータ線駆動回路 33を含む。

【0073】

表示用メモリ 31は、表示部 4bの1フレーム分の入力画像データを格納する。そして、タイミング制御信号 29-5に基づいて、入力画素データを1ラインずつラッチ回路 3 50

2 へ出力する。

ラッチ回路 3 2 は、表示用メモリ 3 1 から出力された入力画像データを 1 ラインずつ格納する。そして、STB 信号 2 9-6 に基づいて、入力画像データ 2 1 を 1 ラインずつデータ線駆動回路 3 3 へ出力する。

データ線駆動回路 3 3 は、ラッチ回路から出力された 1 ライン分の入力画像データについて、各画素毎に階調電圧に増幅する。そして、表示部 4 b のデータ線へ出力する。

#### 【0074】

コントロールドライバ 8 は、表示が変化するときだけ画像描画部 3 9 から画像データをデータドライバ 2 b へ転送する。静止画像の場合、表示用メモリ 3 1 に格納されている画像データを 1 ライン毎読み出して表示部 4 b へ画像を出力する。

10

#### 【0075】

画像描画部 3 9 から入力画像データが新たに入力されない場合（静止画像）、表示用メモリ 3 1 に蓄えられた画像データは変更されない。加えて、反転切替位置記憶メモリ 3 5（メモリ 3 5 b）に蓄えられた POLSEL 信号も変化しない。したがって、静止画像の場合、各画素での反転駆動方式は替わらずに表示部 4 b に表示される。

#### 【0076】

ゲート線駆動回路 3 b は、ゲート側制御信号 2 9-9 に基づいて、表示部 4 b の複数のゲート線を制御する。

表示部 4 b は、データ線駆動回路 3 3 及びゲート線駆動回路 3 b により、それぞれ複数のゲート線及び複数のデータ線を制御され、画像を表示する液晶パネルである。

20

#### 【0077】

ここで、図 8 に示す画像判定部 1 1 における設定階調及び画像の判定については、第 1 の実施の形態と同様（図 2 の説明）であるのでその説明を省略する。

#### 【0078】

本実施の形態においても、フリッカーのような画質の劣化を抑制しながら、消費電力を低減することが可能となる。消費電力を低減できることは、データ線駆動回路 3 3 のような各部の発熱を抑制でき好ましい。

#### 【0079】

なお、フリッカーの見えにくい白付近の階調領域においては、画質の良いゲートライン反転方式を用いても良いし、消費電力の少ない 2 H ゲートライン反転駆動方式を用いても良い。すなわち、複数の設定階調を設けて、複数の駆動方式を利用することも可能である。その場合、画質の劣化の防止しながら、消費電力の抑制を行う制御を、より詳細かつ的確に行うことができる。

30

#### 【0080】

また、ここでは、2 H ゲートライン反転駆動方式とゲートライン反転駆動方式とを用いている。しかし、他の方式、例えば 3 H ゲートライン反転駆動方式とゲートライン反転駆動方式を用いることも可能である。3 H ゲートライン反転駆動方式、又はそれ以上のゲートライン反転駆動方式（例示：4 H ゲートライン反転駆動方式）を用いる場合、消費電力をより低減でき、より好ましい。

#### 【0081】

なお、ノーマリーブラックの場合には、上記の場合と白と黒との関係が逆になる。すなわち、黒（0～約 2 V 程度）及び白（約 3～5 V 程度）となり、高電圧で充放電を必要とするのは白付近である。

40

#### 【0082】

反転切替位置記憶メモリ 3 5 について詳細に説明する。図 1 0 は、反転位置記憶メモリの構成を示すブロック図である。反転位置記憶メモリは、アドレスデコーダ 3 5 a と、メモリ 3 5 b（-1～q：q は自然数）を含む。

#### 【0083】

アドレスでコード 3 5 a は、メモリ制御信号 2 9-1 の V アドレス信号をデコードする。そして、V アドレス信号に相当するゲートラインのために用いられるメモリ 3 5 b に書

50

き込み信号 35c (−1〜q) を出力する。例えば、ゲートラインの上から 4 列分のために用いられるメモリ 35b−1 に書き込み信号 35c−1 を出力する。次の 4 列分のために用いられるメモリ 35b−2 に書き込み信号 35c−2 を出力する。

#### 【0084】

メモリ 35b (−1〜q) の各々は、対応する書き込み信号 35c (−1〜q) と同じタイミングで出力された POLSEL 信号 28−2 を格納する。例えば、メモリ 35b−1 は、書き込み信号 35c−1 と同じタイミングで出力された POLSEL 信号 28−2 = 1 を格納する。これにより、右側の図に示すように、ゲートラインの上から 4 列分が 2H ゲートライン反転駆動方式となる。一方、メモリ 35b−2 は、書き込み信号 35c−2 と同じタイミングで出力された POLSEL 信号 28−2 = 0 を格納する。これにより、右側の図に示すように、ゲートラインの上から 4 列分がゲートライン反転駆動方式となる。

10

#### 【0085】

メモリの数 (q) は、ゲートラインの数 (水平画素の数) の総数の 4 分の 1 である。すなわち、メモリ 35b は、ゲート線の数 (水平走査線の数) の 4 本ごとに設けられている。これは、水平画素の 4 ライン分 (4 ゲートライン) ごとに反転駆動方式を決定するからである。

#### 【0086】

ただし、水平画素のライン数 (ゲートライン数) はこの例に限定されない。すなわち、ここでは、2 ライン周期のゲートライン反転駆動方式と、4 ライン周期の 2H ゲートライン反転駆動方式との間で駆動方式の決定、変更を行っている。したがって、2 ライン周期と 4 ライン周期との公倍数である 4m ライン周期 (m は自然数) で駆動方式の決定、変更を行うことが好ましい。本実施の形態のような m = 1 となる最小公倍数の 4 ライン周期で駆動方式の決定、変更を行うことは、画質の劣化をより良く抑えられ、より好ましい。

20

#### 【0087】

データ線駆動回路 33 及び基準階調電圧発生回路 6b について詳細に説明する。図 11 は、データ線駆動回路 33 及び基準階調電圧発生回路 6b の構成を示すブロック図である。

#### 【0088】

基準階調電圧発生回路 6b は、正極用階調生成部 317、負極用階調生成部 318、極性セクタ 319 を含む。正極用階調生成部 317 は、極性が正の場合の基準階調電圧 (V0〜V63) を発生する。負極用階調生成部 318 は、極性が負の場合の基準階調電圧 (V0〜V63) を発生する。極性セクタ 319 は、極性反転制御信号 29−8 の示す極性 (正又は負) に対応する基準階調電圧をデータ線駆動回路 33 へ出力する。

30

#### 【0089】

データ線駆動回路 33 は、階調電圧選択回路 306、オペアンプ 307 を含む。階調電圧選択回路 306 は、複数のデータ線の各々に対応して、階調電圧選択回路 211 を有する。階調電圧選択回路 211 は、基準階調電圧発生回路 6b から出力される基準階調電圧 (V0〜V63) のうち、画像データに対応する階調電圧を選択する。オペアンプ 307 は、複数のデータ線の各々に対応して、オペアンプ 213 を有する。対応する階調電圧選択回路 211 で選択された階調電圧を増幅する。

40

#### 【0090】

次に、本発明の液晶表示装置の第 2 の実施の形態の動作 (液晶表示装置の駆動方法) について説明する。

図 3 は、本発明の液晶表示装置の第 2 の実施の形態の動作を示すフロー図である。ここでは、液晶パネルがノーマリーホワイトであり、水平画素の 4 ライン分 (4 ゲートライン) ごとに反転駆動方式を決定する場合について説明する。

#### 【0091】

(1) ステップ S01 :

画像描画部 39 から送信された入力画像データ 28−1 は、画像判定部 11 において、

50



1 画素分ごとに、その階調が設定階調以上であるか否かが判定される。

(2) ステップ S 0 2 :

4 ライン分の入力画像データ 2 8 の中にその階調が設定階調以上の画像データが所定の画素数以上あるか否かが方式決定部 1 2 により判定される。

(3) ステップ S 0 3 :

4 ライン分の入力画像データ 2 8 の中に設定階調以上の階調を有する画像データが所定の画素数以上ある場合、その 4 ライン分の入力画像データ 2 8 の駆動方式が、方式決定部 1 2 によりゲートライン反転駆動方式に決定される。

(4) ステップ S 0 4 :

4 ライン分の入力画像データ 2 8 の中に設定階調以上の階調を有する画像データが所定の画素数以上ない場合、その 4 ライン分の入力画像データ 2 8 の駆動方式は、方式決定部 1 2 により 2 H ゲートライン反転駆動方式に決定される。 10

(5) ステップ S 0 5 :

一方、入力画像データ 2 8 - 1 は、順次、表示用メモリ 3 1 に格納される。

(6) ステップ S 0 6 :

表示用メモリ 3 1 に格納された入力画像データ 2 8 - 1 は、タイミング制御信号 2 9 - 5 に基づいて、ラッチ回路 3 2 へ出力される。ラッチ回路 3 2 に格納された入力画像データ 2 8 - 1 は、S T B 信号 2 9 - 6 に基づいて、データ線駆動回路 3 3 へ出力される。データ線駆動回路 3 3 の入力画像データ 2 8 - 1 は、基準階調電圧発生回路 6 b に基づいて、基準階調電圧に対応した出力信号を表示部 4 b のデータ線へ出力される。一方、ゲート 20  
線制御信号 2 9 - 9 に基づいて、ゲート線駆動回路 3 b が表示部 4 b のゲート線を駆動する。さらに、共通電圧 2 9 - 1 0 に基づいて、V c o m 制御回路 3 8 が表示部 4 b の共通電極を駆動する。

(7) ステップ S 0 7 :

それにより、表示部 4 b に入力画像データが表示される。表示部 4 b (液晶パネル) が駆動される。

【0092】

このような動作により、液晶表示装置を動作させることができる。

【0093】

図 9 は、本発明における液晶パネル 4 に印加される電圧極性を示す概念図である。液晶 30  
パネル 4 内の各四角は、画素を示す。四角内の「+」又は「-」は、その画素における電圧極性を示す。左側の液晶パネル 4 は奇数フレームを、右側の液晶パネル 4 は偶数フレームをそれぞれ示す。

【0094】

4 ライン分の入力画像データ 2 8 - 1 の中にその階調が設定階調以上の画像データが所定の画素数以上ない領域 (図中、パターンを施した部分) は、2 H ゲートライン反転駆動方式により極性反転が行われている。一方、所定の画素数以上ある領域 (図中、パターンを施していない部分) は、ゲートライン反転駆動方式により極性反転が行われている。すなわち、4 本の垂直ライン単位でゲートライン反転駆動方式と 2 H ゲートライン反転駆動方式とを切り替えた駆動方式となっている。 40

【0095】

ただし、画像判定部 1 1 及び方式決定部 1 2 において、極性反転方式を決定して切り替えるのは、2 フレーム毎とすることが好ましい。すなわち、図 9 に示す一つの偶数フレームと一つの奇数フレームとを一組として、各組ごとに極性反転方式を決定して切り替えることとする。これは、毎フレーム、極性反転方式がドット反転と 2 H ドット反転とで切り替わってしまった場合、液晶パネルに常に直流電圧が印加される可能性があり、焼き付きになる恐れがあるためである。

【0096】

ここでは、水平画素の 4 ライン分 (4 ゲートライン) ごとに反転駆動方式を決定する場合について説明しているが、水平画素のライン数 (ゲートライン数) はこの例に限定され 50

ない。すなわち、ここでは、2ライン周期のゲートライン反転駆動方式と、4ライン周期の2Hゲートライン反転駆動方式との間で駆動方式の決定、変更を行っている。したがって、2ライン周期と4ライン周期との公倍数である4mライン周期（mは自然数）で駆動方式の決定、変更を行うことが好ましい。本実施の形態のようなm=1となる最小公倍数の4ライン周期で駆動方式の決定、変更を行うことは、画質の劣化をより良く抑えられ、より好ましい。

#### 【0097】

このような本発明の構成及び動作により、フリッカーのような画質の劣化を抑制しながら、消費電力を低減し、データドライバ2のような各部の発熱を抑制することが可能となる。

10

#### 【0098】

ここでは、すべての画素について、その階調に基づいて、極性を反転する駆動方式を決定しているが、本発明がその例に限定されるものではない。例えば、RGB信号のうちのG信号の画素において、本発明の駆動方法を適用し、残りのR信号及びB信号では、2Hゲートライン反転駆動方式にしても良い。G信号は、輝度の情報の多くを含んでいるので、G信号について本発明を適用すれば、フリッカーが見えにくくなる。この場合、すべての画素について本発明を適用する場合に比較して、制御が容易になるとともに、残りのR信号及びB信号で2Hゲートライン反転駆動方式を用いることにより、消費電力及び発熱をより低減することができる。

#### 【0099】

次に、本発明の液晶表示装置における第2の実施の形態の動作（図3におけるステップS07）について図8、図10、図11、図12を参照して、画像データが6ビット（64階調）の場合を例に説明する。

20

#### 【0100】

ただし、図12は、図8に示す各回路のタイミングチャートである。図8（a）はSTB信号、（b）は極性反転制御信号、（c）はVcom、（d）は出力端子Yの出力信号をそれぞれ示す。

#### 【0101】

タイミング制御回路37からラッチ回路32へ出力されるSTB信号と極性反転制御信号29-8とに基づいて、基準階調電圧（出力端子での出力信号Yに対応）V0～V63と共通電圧29-10との極性が、所定の周期で交互に切り換わる。

30

#### 【0102】

（A）ゲートライン反転駆動方式の場合

図3のステップS02において4ライン分の入力画像データ28-1の中にその階調が設定階調以上の画像データが所定の画素数以上あると判断され、駆動方式がゲートライン反転駆動方式と決定された場合、時刻t=t5～t7のような動作になる。

#### 【0103】

（1）時刻t=t5～t6

STB信号（図7（a））がハイレベル（H）になるときに、極性反転制御信号（図7（b））の極性が交互に切り換わる。時刻t=t5～t6では、極性反転制御信号（図7（b））の極性が正となり、Vcom（図7（c））がローレベル（L）となり、出力端子での出力信号Y（図7（d））が正の階調電圧を示す。

40

#### 【0104】

（2）時刻t=t6～t7

時刻t=t5～t6では、極性反転制御信号（図7（b））の極性が負となり、Vcom（図7（c））がハイレベル（H）となり、出力端子での出力信号Y（図7（d））が負の階調電圧を示す。

#### 【0105】

（B）2Hゲートライン反転駆動方式の場合

図3のステップS02において4ライン分の入力画像データ28-1の中にその階調が

50

設定階調以上の画像データが所定の画素数以上ないと判断され、駆動方式が2Hゲートライン反転駆動方式と決定された場合、時刻  $t = t_1 \sim t_5$  のような動作になる。

#### 【0106】

(1) 時刻  $t = t_1 \sim t_3$

STB信号(図7(a))がハイレベル(H)になるごとに、入力画像データは変更される。しかし、極性反転制御信号(図7(b))の極性は、TB信号(図7(a))が2回ハイレベル(H)になるごとに、交互に切り換わる。時刻  $t = t_1 \sim t_3$  では、極性反転制御信号(図7(b))の極性が正となり、Vcom(図7(c))がローレベル(L)となり、出力端子での出力信号Y(図7(d))が正の階調電圧を示す。

#### 【0107】

(2) 時刻  $t = t_3 \sim t_5$

時刻  $t = t_3 \sim t_5$  では、極性反転制御信号(図7(b))の極性が負となり、Vcom(図7(c))がハイレベル(H)となり、出力端子での出力信号Y(図7(d))が負の階調電圧を示す。

#### 【0108】

コントローラドライバ8は、図12(c)に示すようにVcomを交流駆動にしている。それにより、Vcomを交流駆動しない場合に比較して、データ線への出力電圧(図12(d))を半分にすることができる。例えば、第1の実施の形態のドット反転駆動ではVcom=5V、データ線電圧負極性0~5V、データ線電圧正極性5~10Vである。一方、本実施の形態のゲートライン反転駆動では、データ線電圧負極性5~0V(Vcom=5V)、データ線電圧正極性0~5V(Vcom=0V)となる。

#### 【0109】

本発明では、従来用いられていたコントロールドライバ8(データドライバ2b、LCDコントローラ5b、基準階調電圧発生部6b)、ゲート線駆動回路3b、及び表示部4bのうちのLCDコントローラ5bに、画像判定部11、方式決定部12及び反転切替位置記憶メモリ35を用いている。これらの機能を加えることで、入力画像データの階調の大きさに基づいて、極性の反転駆動方式を変更することができる。それにより、フリッカのような画質の劣化を抑制しながら、消費電力を低減し、データドライバ2のような各部の発熱を抑制することが可能となる。

#### 【0110】

(第3の実施の形態)

まず、本発明の液晶表示装置の第3の実施の形態の構成について説明する。図13は、本発明の液晶表示装置の第3の実施の形態の構成を示すブロック図である。液晶表示装置1aは、データドライバ2a、ゲートドライバ3、液晶パネル4、LCDコントローラ5a、基準階調電圧発生部6を具備する。

#### 【0111】

LCDコントローラ5aは、画像描画部7(例示:CPU)から入力画像データ28と表示制御信号29とを入力される。入力画像データ28及び表示制御信号29は、第1の実施の形態と同じである。そして、入力画像データ28と表示制御信号29とに基づいて、画像データ21、データ側制御信号22、第2極性反転信号(以下、「POL\_2信号」)25及び極性反転切替制御信号(以下、「POL\_SEL信号」)26をデータドライバ2へ、ゲート側制御信号23をゲートドライバ3へそれぞれ出力する。データ側制御信号22には、通常の前データ側制御信号のほかに、極性反転信号(以下、「POL信号」)を含む。ゲート側制御信号23には、通常の前ゲート側制御信号が含まれる。

#### 【0112】

極性反転信号(POL信号)は、1フレーム未満の複数の画素(ブロック)に関して、ドット反転駆動方式で駆動するタイミングで常時出力されている。第2極性反転信号(POL\_2信号)は、1フレーム未満の複数の画素(グループ)に関して、2Hドット反転駆動方式で駆動するタイミングで常時出力されている。極性反転切替制御信号(POL\_SEL信号)は、1フレーム未満の複数の画素(グループ)に関して、ドット反転駆動方

10

20

30

40

50

式で駆動するか 2H ドット反転駆動方式で駆動するか（POL 信号と POL<sub>2</sub> 信号とのいずれかの選択）を制御する。

【0113】

LCD コントローラ 5a は、画像判定部 11 と方式決定部 12a とラインメモリ 13 とを備える。

画像判定部 11 は、入力画像データ 28 における画素ごとに、その入力画像データ 28 の階調と設定階調とを比較し、入力画像データ 28 の階調が設定階調より高いか低いかを判定する。比較結果（判定結果）は方式決定部 12a へ出力される。入力画像データ 28 は、ラインメモリ 13 へ出力される。

【0114】

方式決定部 12a は、比較結果に基づいて、入力画像データを液晶パネル 4 で表示するときの反転駆動方式を、1 フレーム未満の複数の画素ごとに決定する。「1 フレーム未満の複数の画素」は、例えば 4 画素（垂直）× 2 画素（水平）のような複数の画素のグループに例示される。決定方法は、第 1 の実施の形態と同様であるのでその説明を省略する。

【0115】

ラインメモリ 13 は、方式決定部 12a で判定する画素のグループのうちの、垂直方向の画素のライン分に対応する入力画像データ 28 を一時的に格納する。例えば、方式決定部 12a が 4 画素（垂直）× 2 画素（水平）の画素ブロックごとに判定する場合には、4 ライン分格納する。そして、複数のライン分に対応する入力画像データ 28 を格納した後、入力画像データ 28 を画像データ 21 としてデータドライバ 13 へ出力する。ラインメモリ 13 は、画像データ 21 をデータドライバ 13 へ出力する際に判定結果を反映したデータ側制御信号とのタイミング調整のために備えられる。

【0116】

基準階調電圧発生部 6 は、入力画像データの階調に対応する階調電圧を生成し、データドライバ 2a へ出力する。

ゲートドライバ 3 は、ゲート側制御信号 23 に基づいて、液晶パネル 4 の複数のゲート線を制御する。ただし、LCD コントローラ 5 と一体に構成されていても良い。その場合、回路面積を小さくすることができる。

データドライバ 2a は、入力画像データ 21、データ側制御信号 22、第 2 極性反転信号（POL<sub>2</sub> 信号）25、極性反転切替制御信号（POLSEL 信号）26、及び基準階調電圧 24 に基づいて、液晶パネル 4 の複数のデータ線を制御する。ただし、LCD コントローラ 5 と一体に構成されていても良い。その場合、回路面積を小さくすることができる。

液晶パネル 4 は、データドライバ 2 及びゲートドライバ 3 により、それぞれ複数のゲート線及び複数のデータ線を制御され、画像を表示する。

【0117】

ここで、図 13 に示す画像判定部 11 における設定階調及び画像の判定については、第 1 の実施の形態と同様（図 2 の説明）であるのでその説明を省略する。

【0118】

本実施の形態においても、フリッカーのような画質の劣化を抑制しながら、消費電力を低減することが可能となる。消費電力を低減できることは、データドライバ 2a のような各部の発熱を抑制でき好ましい。

【0119】

なお、フリッカーの見えにくい白付近の階調領域においては、画質の良いドット反転方式を用いても良いし、消費電力の少ない 2H ドット反転駆動方式を用いても良い。すなわち、複数の設定階調を設けて、複数の駆動方式を利用することも可能である。その場合、画質の劣化の防止しながら、消費電力の抑制を行う制御を、より詳細かつ的確に行うことができる。

【0120】

また、ここでは、2H ドット反転駆動方式とドット反転駆動方式とを用いている。しか

10

20

30

40

50

し、他の方式、例えば3Hドット反転駆動方式とドット反転駆動方式を用いることも可能である。3Hドット反転駆動方式、又はそれ以上のドット反転駆動方式（例示：4Hドット反転駆動方式）を用いる場合、消費電力をより低減でき、より好ましい。

#### 【0121】

なお、ノーマリーブラックの場合には、上記の場合と白と黒との関係が逆になる。すなわち、黒（0～約2V程度）及び白（約3～5V程度）となり、高電圧で充放電を必要とするのは白付近である。

#### 【0122】

次に、本発明の液晶表示装置の第3の実施の形態の動作（液晶表示装置の駆動方法）について説明する。

図3は、本発明の液晶表示装置の第1の実施の形態の動作を示すフロー図である。ここでは、液晶パネルがノーマリーホワイトであり、4画素（垂直）×2画素（水平）の画素ブロックごとに反転駆動方式を決定する場合について説明する。

#### 【0123】

##### （1）ステップS01：

画像描画部7から送信された入力画像データ28は、画像判定部11において、1画素分ごとに、その階調が設定階調以上であるか否かが判定される。

##### （2）ステップS02：

4画素（垂直）×2画素（水平）の画素ブロックの入力画像データ28の中にその階調が設定階調以上の画像データが所定の画素数以上あるか否かが方式決定部12aにより判定される。

##### （3）ステップS03：

その画素ブロックの入力画像データ28の中に設定階調以上の階調を有する画像データが所定の画素数以上ある場合、その画素ブロックの入力画像データ28の駆動方式が、方式決定部12aによりドット反転駆動方式に決定される。

##### （4）ステップS04：

その画素ブロックの入力画像データ28の中に設定階調以上の階調を有する画像データが所定の画素数以上ない場合、その4ライン分の入力画像データ28の駆動方式は、方式決定部12aにより2Hドット反転駆動方式に決定される。

##### （5）ステップS05：

画像判定部11において判定された入力画像データ28は、順次、ラインメモリ13に格納される。ラインメモリ13は、駆動方式の判定の単位である液晶パネル4の水平画素数分の4ライン分ある。4ライン分は、画素ブロックの4画素（垂直）に対応する。

##### （6）ステップS06：

ラインメモリ13に格納された4ライン分の入力画像データ28は、駆動方式の判定後、画像データ21としてデータドライバ2へ順次出力される。同時に、POL信号を含むデータ側制御信号22、POL\_\_2信号25、方式決定部12aが決定した駆動方式を示すPOL\_\_SEL信号26は、LCDコントローラ5からデータドライバ2へ出力される。ゲート側制御信号は、LCDコントローラ5からゲートドライバ3へ出力される。基準階調電圧24は、基準階調電圧発生装置6からゲートドライバ3へ出力される。

##### （7）ステップS07：

データ側制御信号に基づくデータドライバ2からの出力信号、及び、ゲート側制御信号に基づくゲートドライバ3からの出力信号により、液晶パネル4が駆動される。

#### 【0124】

このような動作により、液晶表示装置を動作させることができる。

#### 【0125】

図14は、本発明における液晶パネル4に印加される電圧極性を示す概念図である。液晶パネル4内の各四角は、画素を示す。四角内の「+」又は「-」は、その画素における電圧極性を示す。左側の液晶パネル4は奇数フレームを、右側の液晶パネル4は偶数フレームをそれぞれ示す。

10

20

30

40

50

## 【0126】

4画素（垂直）×2画素（水平）の画素ブロックの入力画像データ28の中にその階調が設定階調以上の画像データが所定の画素数以上ない領域（図中、パターンを施した部分）は、2Hドット反転駆動方式により極性反転が行われている。一方、所定の画素数以上ある領域（図中、パターンを施していない部分）は、ドット反転駆動方式により極性反転が行われている。すなわち、4画素×2画素の画素ブロック単位でドット反転駆動方式と2Hドット反転駆動方式とを切り替えた駆動方式となっている。

## 【0127】

ただし、画像判定部11及び方式決定部12において、極性反転方式を決定して切り替えるのは、2フレーム毎とすることが好ましい。すなわち、図14に示す一つの偶数フレームと一つの奇数フレームとを一組として、各組ごとに極性反転方式を決定して切り替えることとする。これは、毎フレーム、極性反転方式がドット反転と2Hドット反転とで切り替わってしまった場合、液晶パネルに常に直流電圧が印加される可能性があり、焼き付きになる恐れがあるためである。

## 【0128】

ここでは、4画素（垂直）×2画素（水平）の画素ブロックごとに反転駆動方式を決定する場合について説明しているが、画素ブロックの画素数はこの例に限定されない。

垂直に並ぶ4画素については、以下のようにして決定している。すなわち、ここでは、2ライン周期のドット反転駆動方式と、4ライン周期の2Hドット反転駆動方式との間で駆動方式の決定、変更を行っている。したがって、2ライン周期と4ライン周期との公倍数である4mライン周期（mは自然数）で駆動方式の決定、変更を行うことが好ましい。本実施の形態のようなm=1となる最小公倍数の4ライン周期で駆動方式の決定、変更を行うことは、画質の劣化をより良く抑えられ、より好ましい。

水平に並ぶ2画素については、以下のようにして決定している。すなわち、水平方向に隣り合う2つの画素の組が、必ず「+」と「-」との極性の組の倍数になるようにする。これにより、液晶がチャージアップしないようにすることができる。したがって、2k（kは自然数）となるように駆動方式の決定、変更を行うことが好ましい。本実施の形態のようなk=1となる2画素周期で駆動方式の決定、変更を行うことは、画質の劣化をより良く抑えられ、より好ましい。

## 【0129】

このような本発明の構成及び動作により、第1の実施の形態と同様の効果を得ることができる。加えて、複数の画素からなる画素ブロックごとに反転駆動方式を決定しているので、より適切にフリッカーのような画質の劣化を抑制することができ、かつ、より消費電力を低減し、データドライバ2のような各部の発熱をより抑制することが可能となる。

## 【0130】

ここでは、すべての画素について、本発明の駆動方法を適用している。しかし、既述のように、RGB信号のうちのG信号の画素において、本発明の駆動方法を適用し、残りのR信号及びB信号では、2Hドット反転駆動方式にしても良い。この場合も、すべての画素について本発明を適用する場合に比較して、制御が容易になるとともに、残りのR信号及びB信号で2Hドット反転駆動方式を用いることにより、消費電力及び発熱を低より減することができる。

## 【0131】

本発明の液晶表示装置におけるゲートドライバ2aは、例えば、図5で説明したゲートドライバ2を改造した駆動回路を用いることができる。

## 【0132】

図15は、本発明の液晶表示装置におけるゲートドライバ2aの詳細を示すブロック図である。本発明のゲートドライバ2aは、液晶用駆動回路Aaと、スイッチ回路104、108とを備える。

## 【0133】

液晶用駆動回路Aaは、印加された画像データに応じ、供給された液晶駆動電圧の1／

10

20

30

40

50

2の電圧または液晶共通電極の電圧Vcomを基準として、正及び負の電圧を出力する。シフトレジスタ回路101、データレジスタ回路102、ラッチ回路103、レベルシフト回路105、デコーダ・階調電圧選択回路106及び演算増幅器（オペアンプ）107を含む。これらの回路構成は、2系統からなっている。なお、本発明では、液晶共通電極の電圧Vcomを基準として、この電圧値以上の電圧を正の電圧として印加し、この電圧値以下の電圧を負の電圧とし、正負の振幅関係を保って印加することにより交流駆動している。

#### 【0134】

データレジスタ回路102は、シフトレジスタ回路101の各段の出力に応答して、制御されるn（自然数）ビットの画像データ21（D00～Dxx）を並列にラッチする。データレジスタ回路119とデータレジスタ回路120との二つの系統を有する。その二つの系統の組合せでm個設けられている。データレジスタ回路102は、さらに、POLSEL信号を格納するためのレジスタ回路123を、二つの系統の組ごとに有している。

#### 【0135】

ラッチ回路103は、データレジスタ回路102からのnビットのデータ（画像データ21：D00～Dxx）を、ラッチ信号（以下、「STB信号」）に応答して、一括でラッチする。データレジスタ回路119に接続するラッチ回路121とデータレジスタ回路120に接続するラッチ回路122との二つの系統を有する。その二つの系統の組合せでm個設けられている。ラッチ回路103は、さらに、POLSEL信号を格納するためのレジスタ回路124が、二つの系統の組ごとに設けられている。

#### 【0136】

レベルシフト回路105は、ラッチ回路103からのnビットのデータを異なる電圧値の液晶駆動電圧に昇圧する。高圧側のレベルシフト回路109と低圧側のレベルシフト回路110との二つの系統を有する。その二つの系統の組合せでm個設けられている。本実施の形態では、高圧側のレベルシフト回路109は、例えば3.3Vを10Vに昇圧し、低圧側のレベルシフト回路110は、例えば3.3Vを5Vに昇圧するように設定されている。ただし、この昇圧率に限定されるものではない。レベルシフト回路105は、従来知られた回路を用いることができる。

#### 【0137】

スイッチ回路104は、タイミング制御回路115からの制御信号（POL信号又はPOL\_2信号）に基いて、一つの系統のラッチ回路121の出力を、高圧側レベルシフト回路109及び低圧側のレベルシフト回路110のうちのいずれか一方に選択的に接続する。同時に、他の一つの系統のラッチ回路122の出力を、高圧側レベルシフト回路109及び低圧側のレベルシフト回路110のうちの他方に選択的に接続する。スイッチ回路104は、さらに、画素ブロックごとにレジスタ回路（123、124）に蓄えられるPOSSEL信号によって、制御信号としてPOL信号及びPOL\_2信号のいずれか一方を選択するスイッチが追加されている。

#### 【0138】

図16～図21は、各回路のスイッチ制御の具体例を示すブロック図である。ただし、これらの図では、左側の一組の2系統では、POLSEL信号=0により接点104<sub>5</sub>で制御信号としてPOL信号が選択される場合（ドット反転駆動方式）を示す。右側の一組の2系統では、POLSEL信号=1により接点104<sub>6</sub>で制御信号としてPOL\_2信号が選択される場合（2Hドット反転駆動方式）を示す。

#### 【0139】

スイッチ回路104は、具体的には、以下のようにスイッチ制御する。

図16の左側の一組の2系統では、POL信号=ハイレベル（H）（STB信号=L）により、接点104<sub>1</sub>でラッチ回路121を高圧側レベルシフト回路109に、接点104<sub>2</sub>でラッチ回路122を低圧側レベルシフト回路110にそれぞれ接続する。

右側の一組の2系統では、POL\_2信号=ハイレベル（H）（STB信号=L）によ

10

20

30

40

50

り、接点104<sub>1</sub>でラッチ回路121を高圧側レベルシフト回路109に、接点104<sub>2</sub>でラッチ回路122を低圧側レベルシフト回路110にそれぞれ接続する。

#### 【0140】

図17の左側の一組の2系統では、POL信号＝ローレベル(L) (STB信号＝L)により、接点104<sub>4</sub>でラッチ回路121を低圧側レベルシフト回路110に、接点104<sub>3</sub>でラッチ回路122を高圧側レベルシフト回路109にそれぞれ接続する。

右側の一組の2系統では、POL<sub>2</sub>信号＝ハイレベル(H) (STB信号＝L)により、接点104<sub>1</sub>でラッチ回路121を高圧側レベルシフト回路109に、接点104<sub>2</sub>でラッチ回路122を低圧側レベルシフト回路110にそれぞれ接続する。

#### 【0141】

図18の左側の一組の2系統では、POL信号＝ハイレベル(H) (STB信号＝L)により、接点104<sub>1</sub>でラッチ回路121を高圧側レベルシフト回路109に、接点104<sub>2</sub>でラッチ回路122を低圧側レベルシフト回路110にそれぞれ接続する。

右側の一組の2系統では、POL<sub>2</sub>信号＝ローレベル(L) (STB信号＝L)により、接点104<sub>4</sub>でラッチ回路121を低圧側レベルシフト回路110に、接点104<sub>3</sub>でラッチ回路122を高圧側レベルシフト回路109にそれぞれ接続する。

#### 【0142】

図19の左側の一組の2系統では、POL信号＝ローレベル(L) (STB信号＝L)により、接点104<sub>4</sub>でラッチ回路121を低圧側レベルシフト回路110に、接点104<sub>3</sub>でラッチ回路122を高圧側レベルシフト回路109にそれぞれ接続する。

右側の一組の2系統では、POL<sub>2</sub>信号＝ローレベル(L) (STB信号＝L)により、接点104<sub>4</sub>でラッチ回路121を低圧側レベルシフト回路110に、接点104<sub>3</sub>でラッチ回路122を高圧側レベルシフト回路109にそれぞれ接続する。

#### 【0143】

階調電圧発生回路6、デコーダ・階調電圧選択回路106及びオペアンプ107は、第1の実施の形態の階調電圧発生回路6、デコーダ・階調電圧選択回路206及びオペアンプ207と同様であるのでその説明を省略する。ただし、高圧側階調電圧発生回路117及び低圧側階調電圧発生回路118は、それぞれ高圧側階調電圧発生回路217及び低圧側階調電圧発生回路218に対応する。高圧側デコーダ・階調電圧選択回路111及び低圧側デコーダ・階調電圧選択回路112は、それぞれ高圧側デコーダ・階調電圧選択回路211及び低圧側デコーダ・階調電圧選択回路212に対応する。高圧側オペアンプ113及び低圧側オペアンプ114は、それぞれ高圧側オペアンプ213及び低圧側オペアンプ214に対応する。

#### 【0144】

スイッチ回路108は、液晶用駆動回路Aaの2系統回路の2端子で共用し、各端子に時系列に正および負の電圧を出力するとともに、2端子間で互いに正負の振幅関係を保つ電圧を出力するようにスイッチ制御する。スイッチ回路108は、共通端子スイッチ108bを有する。共通端子スイッチ108bは、液晶用駆動回路Aaの全出力端子Y1～Ymを共通に接続し、全出力端子Y1～Ymを液晶駆動電圧の1/2の電圧(1/2V<sub>LCD</sub>(例示:5V))にする。液晶に直接つながるスイッチ回路108の耐圧は、液晶のしきい電圧値の2倍以上に設定されている。共通端子スイッチ108bは、消費電力削減のために水平方向2ラインごとにデータ線をショートする。2ラインごとに独立に制御できる。

#### 【0145】

図16～図19を参照して、スイッチ回路108は、具体的には、以下のようにスイッチ制御する。ただし、これらの図では、左側の一組の2系統では、POL<sub>SEL</sub>信号＝0により接点108<sub>5</sub>で制御信号としてPOL信号が選択される場合(ドット反転駆動方式)を示す。右側の一組の2系統では、POL<sub>SEL</sub>信号＝1により接点108<sub>6</sub>で制御信号としてPOL<sub>2</sub>信号が選択される場合(2Hドット反転駆動方式)を示す。

#### 【0146】

10

20

30

40

50



図 16 の左側の一組の 2 系統では、POL 信号 = ハイレベル (H) (STB 信号 = L) により、接点 108<sub>1</sub> で高圧側オペアンプ 113 を出力端子 Y1 に、接点 108<sub>2</sub> で低圧側オペアンプ 114 を出力端子 Y2 にそれぞれ接続する。

右側の一組の 2 系統では、POL<sub>2</sub> 信号 = ハイレベル (H) (STB 信号 = L) により、接点 108<sub>1</sub> で高圧側オペアンプ 113 を出力端子 Y3 に、接点 108<sub>2</sub> で低圧側オペアンプ 114 を出力端子 Y4 にそれぞれ接続する。

#### 【0147】

図 17 の左側の一組の 2 系統では、POL 信号 = ローレベル (L) (STB 信号 = L) により、接点 108<sub>4</sub> で高圧側オペアンプ 113 を出力端子 Y2 に、接点 108<sub>3</sub> で低圧側オペアンプ 114 を出力端子 Y1 にそれぞれ接続する。

10

右側の一組の 2 系統では、POL<sub>2</sub> 信号 = ハイレベル (H) (STB 信号 = L) により、接点 108<sub>1</sub> で高圧側オペアンプ 113 を出力端子 Y3 に、接点 108<sub>2</sub> で低圧側オペアンプ 114 を出力端子 Y4 にそれぞれ接続する。

#### 【0148】

図 18 の左側の一組の 2 系統では、POL 信号 = ハイレベル (H) (STB 信号 = L) により、接点 108<sub>1</sub> で高圧側オペアンプ 113 を出力端子 Y1 に、接点 108<sub>2</sub> で低圧側オペアンプ 114 を出力端子 Y2 にそれぞれ接続する。

右側の一組の 2 系統では、POL<sub>2</sub> 信号 = ローレベル (L) (STB 信号 = L) により、接点 108<sub>4</sub> で高圧側オペアンプ 113 を出力端子 Y4 に、接点 108<sub>3</sub> で低圧側オペアンプ 114 を出力端子 Y3 にそれぞれ接続する。

20

#### 【0149】

図 19 の左側の一組の 2 系統では、POL 信号 = ローレベル (L) (STB 信号 = L) により、接点 108<sub>4</sub> で高圧側オペアンプ 113 を出力端子 Y2 に、接点 108<sub>3</sub> で低圧側オペアンプ 114 を出力端子 Y1 にそれぞれ接続する。

右側の一組の 2 系統では、POL<sub>2</sub> 信号 = ローレベル (L) (STB 信号 = L) により、接点 108<sub>4</sub> で高圧側オペアンプ 113 を出力端子 Y4 に、接点 108<sub>3</sub> で低圧側オペアンプ 114 を出力端子 Y3 にそれぞれ接続する。

#### 【0150】

図 20～図 21 は、共通端子スイッチ 108b のスイッチ制御の具体例を示すブロック図である。ただし、これらの図では、左側の一組の 2 系統では、POL<sub>SEL</sub> 信号 = 0 により制御信号として POL 信号が選択される場合 (ドット反転駆動方式) を示す。右側の一組の 2 系統では、POL<sub>SEL</sub> 信号 = 1 により制御信号として POL<sub>2</sub> 信号が選択される場合 (2H ドット反転駆動方式) を示す。

30

#### 【0151】

図 20 を参照して、STB 信号がハイレベル (H) のとき、POL 信号のみが反転する周期では、POL 信号で制御される出力端子 (図中、Y1、Y2) に関わる共通端子スイッチ 108b (接点 108b<sub>1</sub>、108b<sub>2</sub>) がオンとなる。それにより、液晶用駆動回路 Aa のうちの POL 信号で制御される出力端子 (図中、Y1、Y2) が共通に接続され、1/2 V<sub>LCD</sub> にされる。ただし、POL<sub>2</sub> 信号で制御される出力端子 (図中、Y3、Y4) に関わる共通端子スイッチ 108b (接点 108b<sub>1</sub>、108b<sub>2</sub>) はオフのままである。

40

#### 【0152】

図 21 を参照して、STB 信号がハイレベル (H) のとき、POL 信号及び POL<sub>2</sub> 信号が反転する周期では、全ての共通端子スイッチ 108b (接点 108b<sub>1</sub>、108b<sub>2</sub>) がオンとなる。それにより、液晶用駆動回路 Aa の全出力端子 (図中、Y1～Y4) が共通に接続され、1/2 V<sub>LCD</sub> にされる。

#### 【0153】

次に、各回路の電源電圧については、データレジスタ回路 119、120、ラッチ回路 121、122、スイッチ回路 104、108、レベルシフト回路 109、110、デコーダ・階調電圧選択回路 111、112、オペアンプ 113、114 は、それぞれデータ

50

レジスタ回路 219、220、ラッチ回路 221、222、スイッチ回路 204、208、レベルシフト回路 209、210、デコーダ・階調電圧選択回路 211、212、オペアンプ 213、214と同様である。階調電圧発生回路 117、118に外部入力として印加される電圧も階調電圧発生回路 217、218と同様である。

#### 【0154】

次に、図15のゲートドライバ2aを用いた本発明の液晶表示装置における第3の実施の形態の動作（図3におけるステップS07）について図13、図16～図22を参照して、画像データが6ビット（64階調）の場合を例に説明する。

#### 【0155】

ただし、図22は、図15に示す各回路のタイミングチャートである。図22（a）はSTB信号、（b）はPOL信号、（c）はPOL<sub>2</sub>信号をそれぞれ示す。 10

（d）はスイッチ回路104の接点104<sub>1</sub>、104<sub>2</sub>のオン／オフ、（e）はスイッチ回路104の接点104<sub>3</sub>、104<sub>4</sub>のオン／オフ、（f）はスイッチ回路108の接点108<sub>1</sub>、108<sub>2</sub>のオン／オフ、（g）はスイッチ回路108の接点108<sub>3</sub>、108<sub>4</sub>のオン／オフをそれぞれ示す。ただし、（d）～（g）は、POL<sub>SEL</sub>信号＝0（ドット反転駆動方式）のラインの場合である。

（h）はスイッチ回路104の接点104<sub>1</sub>、104<sub>2</sub>のオン／オフ、（i）はスイッチ回路104の接点104<sub>3</sub>、104<sub>4</sub>のオン／オフ、（j）はスイッチ回路108の接点108<sub>1</sub>、108<sub>2</sub>のオン／オフ、（k）はスイッチ回路108の接点108<sub>3</sub>、108<sub>4</sub>のオン／オフをそれぞれ示す。ただし、（h）～（k）は、POL<sub>SEL</sub>信号＝1 20（2Hドット反転駆動方式）のラインの場合である。

（l）は出力端子Y1の出力信号、（m）は出力端子Y2の出力信号、（n）は出力端子Y3の出力信号、（o）は出力端子Y4の出力信号をそれぞれ示す。

#### 【0156】

タイミング制御回路115に入力されるPOL信号、POL<sub>2</sub>信号及びSTB信号とデータレジスタ回路102に入力されるPOL<sub>SEL</sub>信号によって、スイッチ回路104およびスイッチ回路108が図16～図19のようにライン毎に交互に（Y1、Y2）、又は、2ライン毎に交互に（Y3、Y4）切り換わる。それにより、液晶用駆動回路Aaの二つの系統の回路のどちら側に64階調の画像データを経由するかによって、液晶電極に対し正、負の電圧が所定の周期で交互に印加される。 30

#### 【0157】

また図21～図22に示すように、タイミング制御回路115に入力されるSTB信号がハイレベル（H）の期間では、スイッチ回路108のスイッチ制御によって接点108<sub>1</sub>、108<sub>2</sub>、108<sub>3</sub>、108<sub>4</sub>がオフし、接点108b<sub>1</sub>、108b<sub>2</sub>がオンして、液晶用駆動回路Aaの全出力端子Y1～Ymが液晶駆動電圧の1／2の電圧（例示：5V）にリセットされる。

#### 【0158】

また、POL<sub>SEL</sub>信号によりPOL信号及びPOL<sub>2</sub>信号のうちのいずれか一方を画素ブロック毎に選択することにより、ドット反転駆動方式及び2Hドット反転駆動方式のうちのいずれか一方の方式で液晶パネル4の当該画素ブロックが駆動される。 40

#### 【0159】

動作について更に詳細に説明する。液晶用駆動回路Aaの出力端子Y1に接続されるデータレジスタ回路119は常時ローレベル（L）のデータ（階調が一定の画像データ）を保持し、液晶用駆動回路Aの出力端子Y2に接続されるデータレジスタ回路120は常時ハイレベル（H）のデータ（階調が一定の画像データ）を保持しているとする。

#### 【0160】

（A）ドット反転駆動方式の場合

図3のステップS02において4画素×2画素の画素ブロックの入力画像データ28の中にその階調が設定階調以上の画像データが所定の画素数以上あると判断された場合、駆動方式がドット反転駆動方式と決定される。その場合、POL<sub>SEL</sub>信号＝0となり、 50

図 1 6 ～ 図 2 1 における出力端子 Y 1、Y 2 側、及び、図 2 2 における (a)、(b)、(d) ～ (g)、(l)、(m) に示される動作となる。

【0161】

LCD コントロール 5 a から出力された極性反転切替制御信号 2 6 (POLSEL 信号 = 0) に基づいて、スイッチ回路 1 0 4 は接点 1 0 4<sub>5</sub> により POL 信号を選択し、スイッチ回路 1 0 8 は、接点 1 0 8<sub>5</sub> により POL 信号を選択する。

【0162】

(1) 時刻  $t = t_1 \sim t_3$  (図 1 6、1 8 の左側の場合に相当)

タイミング制御回路 1 1 5 に入力される POL 信号 (図 2 2 (b)) がハイレベル (H) のとき (時刻  $t = t_1$ )、STB 信号 (図 2 2 (a)) がハイレベルによって、スイッチ回路 1 0 8 の接点 1 0 8<sub>1</sub>、1 0 8<sub>2</sub> (図 2 2 (f))、1 0 8<sub>3</sub>、1 0 8<sub>4</sub> (図 2 2 (g)) がオフする。一方、接点 1 0 8 b<sub>1</sub>、1 0 8 b<sub>2</sub> (図 2 2 に図に図示されず、図 1 7、1 8 左側参照) がオンする。

【0163】

このとき、二つの系統のうち的一方の系統において、スイッチ回路 2 0 4 の接点 1 0 4<sub>1</sub> (図 2 2 (d)) がオンし、接点 1 0 4<sub>3</sub> (図 2 2 (e)) がオフする。それにより、データレジスタ回路 1 1 9 の保持されたローレベル (L) のデータは、ラッチ回路 1 2 1 からレベルシフト回路 1 0 9 へスイッチ回路 1 0 4 を介して転送される。デコーダ・階調電圧選択回路 1 1 1 によって階調電圧 1 0 V が選択され、オペアンプ 1 1 3 によって電流増幅される。そして、STB 信号 (図 2 2 (a)) がローレベルに切替わったとき (時刻  $t = t_2$ )、スイッチ回路 1 0 8 の接点 1 0 8<sub>1</sub> (図 2 2 (f)) がオンし、接点 1 0 8 b<sub>1</sub>、1 0 8 b<sub>2</sub> がオフする。それにより、スイッチ回路 1 0 8 を介して液晶用駆動回路 A a の出力端子 Y 1 (図 2 2 (l)) に画像データが出力される。そして、液晶パネル 4 に所定の電圧値の階調電圧 1 0 V (極性がプラス「+」) が印加される。

【0164】

一方、二つの系統のうち他方の系統において、スイッチ回路 1 0 4 の接点 1 0 4<sub>2</sub> (図 2 2 (d)) がオンし、接点 1 0 4<sub>4</sub> (図 2 2 (e)) がオフする。それにより、データレジスタ回路 1 2 0 の保持されたハイレベル (H) のデータは、ラッチ回路 1 2 2 からレベルシフト回路 1 1 0 へスイッチ回路 1 0 4 を介して転送される。デコーダ・階調電圧選択回路 1 1 2 によって階調電圧 4.5 V が選択され、オペアンプ 1 1 4 によって電流増幅される。そして、STB 信号 (図 2 2 (a)) がローレベルに切替わったとき (時刻  $t = t_2$ )、スイッチ回路 1 0 8 の接点 1 0 8<sub>2</sub> (図 2 2 (f)) がオンし、接点 1 0 8 b<sub>1</sub>、1 0 8 b<sub>2</sub> がオフする。それにより、スイッチ回路 1 0 8 を介して液晶用駆動回路 A a の出力端子 Y 2 (図 2 2 (m)) に画像データが出力される。そして、液晶パネル 4 に所定の電圧値の階調電圧 4.5 V (極性がマイナス「-」) が印加される。

【0165】

(2) 時刻  $t = t_3 \sim t_5$  (図 1 7、1 9 左側の場合に相当)

タイミング制御回路 1 1 5 に入力される POL 信号 (図 2 2 (b)) がローレベル (L) のとき (時刻  $t = t_3$ )、STB 信号 (図 2 2 (a)) のハイレベルによって、スイッチ回路 1 0 8 の接点 1 0 8<sub>1</sub>、1 0 8<sub>2</sub> (図 2 2 (f))、1 0 8<sub>3</sub>、1 0 8<sub>4</sub> (図 2 2 (g)) がオフする。一方、接点 1 0 8 b<sub>1</sub>、1 0 8 b<sub>2</sub> (図 2 2 に図に図示されず、図 2 0、2 1 左側参照) がオンする。

【0166】

このとき、二つの系統のうち的一方の系統において、スイッチ回路 1 0 4 の接点 1 0 4<sub>1</sub> (図 2 2 d)) がオフし、接点 1 0 4<sub>3</sub> (図 2 2 (e)) がオンする。それにより、データレジスタ回路 1 1 9 の保持されたローレベル (L) のデータは、ラッチ回路 1 2 1 からレベルシフト回路 1 1 0 へスイッチ回路 1 0 4 を介して転送される。デコーダ・階調電圧選択回路 1 1 2 によって階調電圧 1 0 V が選択され、オペアンプ 1 1 4 によって電流増幅される。そして、STB 信号 (図 2 2 (a)) がローレベルに切替わったとき (時刻  $t = t_4$ )、スイッチ回路 1 0 8 の接点 1 0 8<sub>3</sub> (図 2 2 (g)) がオンし、接点 1 0 8 b<sub>1</sub>

、108b<sub>2</sub>がオフする。それにより、スイッチ回路108を介して液晶用駆動回路Aaの出力端子Y2（図22（m））に画像データが出力される。そして、液晶パネル4に所定の電圧値の階調電圧10V（極性がマイナス「-」）が印加される。

#### 【0167】

一方、二つの系統のうちの他方の系統において、スイッチ回路104の接点104<sub>2</sub>（図22（d））がオフし、接点104<sub>4</sub>（図22（e））がオンする。それにより、データレジスタ回路120の保持されたハイレベル（H）のデータは、ラッチ回路122からレベルシフト回路109へスイッチ回路104を介して転送される。デコーダ・階調電圧選択回路111によって階調電圧4.5Vが選択され、オペアンプ113によって電流増幅される。そして、STB信号（図22（a））がローレベルに切替わったとき（時刻t = t<sub>4</sub>）、スイッチ回路108の接点108<sub>4</sub>（図22（g））がオンし、接点108b<sub>1</sub>、108b<sub>2</sub>がオフする。それにより、スイッチ回路108を介して液晶用駆動回路Aaの出力端子Y2（図22（m））に画像データが出力される。そして、液晶パネル4に所定の電圧値の階調電圧4.5V（極性がプラス「+」）が印加される。

10

#### 【0168】

（B）2Hドット反転駆動方式の場合

図3のステップS02において4画素×2画素の画素ブロックの入力画像データ28の中にその階調が設定階調以上の画像データが所定の画素数以上ないと判断された場合、駆動方式が2Hドット反転駆動方式と決定される。その場合、POLSEL信号=1となり、図16～図21における出力端子Y3、Y4側、及び、図22における（a）、（c

20

#### 【0169】

LCDコントロール5aから出力された極性反転切替制御信号26（POLSEL信号=1）に基づいて、スイッチ回路104は接点104<sub>6</sub>によりPOL<sub>2</sub>信号を選択し、スイッチ回路108は、接点108<sub>6</sub>によりPOL<sub>2</sub>信号を選択する。

#### 【0170】

時刻t = t<sub>1</sub>～t<sub>5</sub>では、STB信号の2周期分において、POL<sub>2</sub>信号がプラス「+」で一定となる（図16、17右側の場合に相当）。一方時刻t = t<sub>5</sub>～t<sub>9</sub>において、POL<sub>2</sub>信号がマイナス「-」で一定となる（図18、19右側の場合に相当）。すなわち、STB信号の2周期ごとに、極性が反転する2Hドット反転駆動となる。

30

#### 【0171】

各回路の動作は、タイミングが異なること（スイッチ回路104、108の各接点のタイミングチャート：（h）～（k）、出力端子Y3、Y4のタイミングチャート：（n）、（o））の他は、ドット反転の場合と同様であるのでその説明を省略する。

#### 【0172】

図15のようなデータドライバ2aを用いることは、低圧側及び高圧側の二つの系統の回路を有しているので、一つの系統の回路で液晶の閾値電圧の2倍以上の電圧に対処する場合と比較して、一系統で対処する電圧幅が小さくて済む。すなわち、画質の劣化を抑制しながら消費電力を低減できるとともに、各回路の耐圧を低く設定することが可能となる。

40

#### 【0173】

第1の実施の形態では、複数のゲートラインごとに極性の反転駆動方法を変更している。しかし、複数のデータラインごとに極性の反転駆動方法を変更するようにすることも可能である。例えば、第3の実施の形態のデータドライバ2aを用い、1フレーム分のラインメモリ13を用いれば実施可能である。

#### 【図面の簡単な説明】

#### 【0174】

【図1】図1は、本発明の液晶表示装置の第1の実施の形態の構成を示すブロック図である。

【図2】図2は、本発明の液晶表示装置及び液晶表示装置の駆動方法の概念を示すグラフ

50

である。

【図 3】図 3 は、本発明の液晶表示装置の第 1 及び第 3 の実施の形態の動作を示すフロー図である。

【図 4】図 4 は、本発明における液晶パネルに印加される電圧極性を示す概念図である。

【図 5】図 5 は、本発明の液晶表示装置におけるゲートドライバの詳細を示すブロック図である。

【図 6】図 6 (a) ~ (c) は、各回路のスイッチ制御の具体例を示すブロック図である。

【図 7】図 7 (a) ~ (h) は、図 5 に示す各回路のタイミングチャートである。

【図 8】図 8 は、本発明の液晶表示装置の第 2 の実施の形態の構成を示すブロック図である。 10

【図 9】図 9 は、本発明における液晶パネルに印加される電圧極性を示す概念図である。

【図 10】図 10 は、反転記録位置記憶メモリの構成を示すブロック図である。

【図 11】図 11 は、データ線駆動回路の構成を示すブロック図である。

【図 12】図 12 (a) ~ (d) は、図 8 に示す各回路のタイミングチャートである。

【図 13】図 13 は、本発明の液晶表示装置の第 3 の実施の形態の構成を示すブロック図である。

【図 14】図 14 は、本発明における液晶パネルに印加される電圧極性を示す概念図である。

【図 15】図 15 は、本発明の液晶表示装置におけるゲートドライバの詳細を示すブロック図である。 20

【図 16】図 16 は、各回路のスイッチ制御の具体例を示すブロック図である。

【図 17】図 17 は、各回路のスイッチ制御の具体例を示すブロック図である。

【図 18】図 18 は、各回路のスイッチ制御の具体例を示すブロック図である。

【図 19】図 19 は、各回路のスイッチ制御の具体例を示すブロック図である。

【図 20】図 20 は、各回路のスイッチ制御の具体例を示すブロック図である。

【図 21】図 21 は、各回路のスイッチ制御の具体例を示すブロック図である。

【図 22】図 22 (a) ~ (o) は、図 13 に示す各回路のタイミングチャートである。

【符号の説明】

【0175】

- 1、1 a、3 0      液晶表示装置
- 2、2 a、2 b      データドライバ
- 3      ゲートドライバ
- 3 b      ゲート線駆動回路
- 4      液晶パネル
- 4 b      表示部
- 5、5 a、5 b      L C D コントローラ
- 6      基準階調電圧発生部
- 7      画像描画部
- 8      コントロールドライバ
- 1 1      画像判定部
- 1 2      方式決定部
- 1 3      ラインメモリ
- 2 1      画像データ
- 2 2      データ側制御信号
- 2 3      ゲート側制御信号
- 2 4      基準階調電圧
- 2 5      第 2 極性反転信号 ( P O L \_ 2 )
- 2 6      極性反転切替制御信号 ( P O L \_ S E L )
- 2 8、2 8 - 1      入力画像データ


30

40


50

|                         |                  |    |
|-------------------------|------------------|----|
| 2 9                     | 表示制御信号           |    |
| 2 9 - 1                 | メモリ制御信号          |    |
| 2 9 - 2、                | P O L _ S E L 信号 |    |
| 2 8 - 3、2 9 - 8         | 極性反転制御信号         |    |
| 2 9 - 4                 | 読み出し信号           |    |
| 2 9 - 5                 | 表示用メモリ制御信号       |    |
| 2 9 - 6                 | S T B 信号         |    |
| 2 9 - 7                 | タイミング制御信号        |    |
| 2 9 - 9                 | ゲート線制御信号         |    |
| 2 9 - 1 0               | 共通電圧             | 10 |
| 3 5 b                   | メモリ              |    |
| 3 5 c                   | 書き込み信号           |    |
| 3 1                     | 表示用メモリ           |    |
| 3 2                     |                  |    |
| 3 3                     | データ線駆動回路         |    |
| 3 4                     |                  |    |
| 3 5                     | 反転切替位置記憶メモリ      |    |
| 3 6                     | メモリ制御回路          |    |
| 3 7                     | タイミング制御回路        |    |
| 3 8                     | V c o m 制御回路     | 20 |
| 3 9                     | 画像描画部            |    |
| 1 0 1、2 0 1             | シフトレジスタ回路        |    |
| 1 0 2、2 0 2             | データレジスタ回路        |    |
| 1 0 3、2 0 3             | ラッチ回路            |    |
| 1 0 4、1 0 8、2 0 4、2 0 8 | スイッチ回路           |    |
| 1 0 5、2 0 5             | レベルシフト回路         |    |
| 1 0 6、2 0 6             | デコーダ・階調電圧選択回路    |    |
| 1 0 7、2 0 7             | 演算増幅器（オペアンプ）     |    |
| 1 0 8 b、2 0 8 a         | 共通端子スイッチ         |    |
| 1 0 9、2 0 9             | （高圧側）レベルシフト回路    | 30 |
| 1 1 0、2 1 0             | （低圧側）レベルシフト回路    |    |
| 1 1 1、2 1 1             | 高圧側デコーダ・階調電圧選択回路 |    |
| 1 1 2、2 1 2             | 低圧側デコーダ・階調電圧選択回路 |    |
| 1 1 3、2 1 3             | 高圧側オペアンプ         |    |
| 1 1 4、2 1 4             | 低圧側オペアンプ         |    |
| 1 1 7、2 1 7             | 高圧側階調電圧発生回路      |    |
| 1 1 8、2 1 8             | 低圧側階調電圧発生回路      |    |
| 1 1 9、1 2 0、2 1 9、2 2 0 | データレジスタ回路        |    |
| 1 2 1、1 2 2、2 2 1、2 2 2 | ラッチ回路            |    |


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】




【図 8】









【図 13】




【図 14】




【図 15】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】



【図 21】



【図 22】



---

フロントページの続き

(51)Int.Cl.

F I

テーマコード (参考)

|         |      |         |
|---------|------|---------|
| G 0 9 G | 3/20 | 6 1 2 U |
| G 0 9 G | 3/20 | 6 2 1 B |
| G 0 9 G | 3/20 | 6 2 1 L |
| G 0 9 G | 3/20 | 6 4 1 C |
| G 0 9 G | 3/20 | 6 7 0 L |

|           |       |      |      |      |      |      |      |      |      |      |      |
|-----------|-------|------|------|------|------|------|------|------|------|------|------|
| F ターム(参考) | 5C006 | AA01 | AA16 | AC11 | AC21 | AC27 | AC28 | AF42 | AF43 | AF44 | AF45 |
|           |       | AF46 | AF51 | AF52 | AF53 | AF61 | AF71 | AF83 | AF84 | BB16 | BC03 |
|           |       | BC12 | BC20 | BF03 | BF04 | BF14 | BF24 | BF25 | BF43 | BF46 | FA23 |
|           |       | FA47 |      |      |      |      |      |      |      |      |      |
|           | 5C080 | AA10 | BB05 | DD06 | DD20 | DD26 | EE28 | JJ02 | JJ03 | JJ04 | JJ05 |

|                |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 |         |            |
|----------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|---------|------------|
| 专利名称(译)        | 液晶显示装置和液晶显示装置的驱动方法                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |         |            |
| 公开(公告)号        | <a href="#">JP2006126475A</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   | 公开(公告)日 | 2006-05-18 |
| 申请号            | JP2004314227                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    | 申请日     | 2004-10-28 |
| [标]申请(专利权)人(译) | NEC电子股份有限公司                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |         |            |
| 申请(专利权)人(译)    | NEC电子公司                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |         |            |
| [标]发明人         | 能勢崇                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             |         |            |
| 发明人            | 能勢 崇                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            |         |            |
| IPC分类号         | G09G3/36 G02F1/133 G09G3/20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |         |            |
| CPC分类号         | G09G3/3688 G09G3/3614 G09G3/3696 G09G2310/0297 G09G2320/0247 G09G2330/021 G09G2360/16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |         |            |
| FI分类号          | G09G3/36 G02F1/133.525 G02F1/133.550 G09G3/20.611.A G09G3/20.611.E G09G3/20.612.U G09G3/20.621.B G09G3/20.621.L G09G3/20.641.C G09G3/20.670.L                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   |         |            |
| F-TERM分类号      | 2H093/NA16 2H093/NA32 2H093/NA33 2H093/NA34 2H093/NA43 2H093/NA53 2H093/NC03 2H093/NC22 2H093/NC23 2H093/NC26 2H093/NC29 2H093/NC49 2H093/NC65 2H093/ND10 2H093/ND35 2H093/ND39 2H093/ND58 5C006/AA01 5C006/AA16 5C006/AC11 5C006/AC21 5C006/AC27 5C006/AC28 5C006/AF42 5C006/AF43 5C006/AF44 5C006/AF45 5C006/AF46 5C006/AF51 5C006/AF52 5C006/AF53 5C006/AF61 5C006/AF71 5C006/AF83 5C006/AF84 5C006/BB16 5C006/BC03 5C006/BC12 5C006/BC20 5C006/BF03 5C006/BF04 5C006/BF14 5C006/BF24 5C006/BF25 5C006/BF43 5C006/BF46 5C006/FA23 5C006/FA47 5C080/AA10 5C080/BB05 5C080/DD06 5C080/DD20 5C080/DD26 5C080/EE28 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 2H193/ZC02 2H193/ZC15 2H193/ZC20 2H193/ZD23 2H193/ZF03 2H193/ZH40 |         |            |
| 代理人(译)         | 工藤稔                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             |         |            |
| 外部链接           | <a href="#">Espacenet</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       |         |            |

## 摘要(译)

[问题] 本发明提供一种液晶显示装置，该液晶显示装置在抑制闪烁等图像质量的下降的同时，降低了功耗并抑制了发热。[解决方案] 使用包括用于控制液晶面板4的液晶控制单元5的液晶显示装置。液晶控制单元5，图像确定电路11，其将输入图像数据中的每个像素的灰度与参考灰度进行比较，并且基于比较结果，对于包括该像素的小于一帧的多个像素中的每个，系统确定单元12，用于当输入图像数据显示在液晶面板4上作为选择反转驱动系统时，确定极性反转驱动系统。在此，优选将基准灰度设定为液晶面板4的图像质量容易劣化的灰度与图像质量难以劣化的灰度之间的边界灰度。[选型图]图1

