

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4778473号
(P4778473)

(45) 発行日 平成23年9月21日 (2011.9.21)

(24) 登録日 平成23年7月8日 (2011.7.8)

(51) Int.Cl.

F I

G09G 3/36 (2006.01)

G09G 3/20 (2006.01)

G02F 1/133 (2006.01)

G09G 3/36

G09G 3/20 621E

G09G 3/20 624C

G09G 3/20 641C

G09G 3/20 624A

請求項の数 4 (全 16 頁) 最終頁に続く

(21) 出願番号 特願2007-123863 (P2007-123863)
 (22) 出願日 平成19年5月8日 (2007.5.8)
 (65) 公開番号 特開2008-146009 (P2008-146009A)
 (43) 公開日 平成20年6月26日 (2008.6.26)
 審査請求日 平成19年5月8日 (2007.5.8)
 (31) 優先権主張番号 10-2006-0123751
 (32) 優先日 平成18年12月7日 (2006.12.7)
 (33) 優先権主張国 韓国 (KR)

前置審査

(73) 特許権者 501426046
 エルジー ディスプレイ カンパニー リ
 ミテッド
 大韓民国 ソウル, ヨンドゥンポーク, ヨ
 イドードン 20
 (74) 代理人 100110423
 弁理士 曾我 道治
 (74) 代理人 100084010
 弁理士 古川 秀利
 (74) 代理人 100094695
 弁理士 鈴木 憲七
 (74) 代理人 100111648
 弁理士 梶並 順
 (74) 代理人 100147566
 弁理士 上田 俊一

最終頁に続く

(54) 【発明の名称】 液晶表示装置及びその駆動方法

(57) 【特許請求の範囲】

【請求項 1】

共通電圧が独立的に印加される 2 以上に分割された複数の共通電極；
 画素電極と前記共通電極の電位差により駆動される液晶分子を用いて画像を示す $m \times n$
 (m 及び n は正の整数) マトリクスの液晶セル；
 データ電圧が供給される前記 m 個のデータライン；
 スキャンパルスが供給される前記 n 個のゲートライン；
 前記液晶セルの画素電極と前記ゲートラインとの間に形成され、前記液晶セルの電圧を
 保持させる $m \times n$ 個のストレージキャパシタ；
 前記データ電圧の極性を n/k (k は前記共通電極の分割数、 $2 \leq k \leq n$) ライン単位
 に反転させ、前記データラインに供給するデータ駆動部；
 前記共通電圧の電位を前記 n/k 個の共通電極単位に変化させる共通電圧制御部
 を備え、
 前記 n 番目のラインの液晶セルに接続された前記ストレージキャパシタは、前記 n 番目
 のラインの画素電極と前記 $n-1$ 番目のゲートラインとの間に形成され、
 前記画素電極と前記共通電極は同一基板上に形成され、

前記各共通電極に供給される第 1 電位の共通電圧が一フレームの間維持され、次のフレ
 ームで第 2 電位に変えられて一フレームの間維持され、ブランク区間の間前記各共通電極
 に供給される共通電圧の電位は前記第 1 電位と反転される電位を有し、ブランク区間の間
 各共通電極に供給される共通電圧の電位は n/k 個の共通電極単位で反転され、

10

20

前記画素電極の電位は、非スキャン区間において初期値に維持されることを特徴とする液晶表示装置。

【請求項 2】

前記共通電圧制御部は、前記データ電圧の極性が正極性であれば第 1 電位の共通電圧が前記共通電極に供給されるようにし、前記データ電圧の極性が負極性であれば前記第 1 電位より高い第 2 電位の共通電圧が前記共通電極に供給されるようにすることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 3】

共通電圧が独立的に印加される 2 以上に分割された複数の共通電極、画素電極と前記共通電極の電位差により駆動される液晶分子を用いて画像を示す $m \times n$ (m 及び n は正の整数) マトリクスの液晶セル、データ電圧が供給される前記 m 個のデータライン、スキャンパルスが供給される前記 n 個のゲートラインを有する液晶表示装置の駆動方法において、

前記データ電圧の極性を n/k (k は前記共通電極の分割数) ライン単位に反転させ、前記データラインに供給する段階；

前記共通電圧の電位を前記 n/k 個の共通電極単位に変化させる段階；

前記液晶セルの画素電極と前記ゲートラインとの間に形成された $m \times n$ 個のストレージキャパシタを用いて前記液晶セルの電圧を保持させる段階

を含み、

前記 n 番目のラインの液晶セルに接続された前記ストレージキャパシタは、前記 n 番目のラインの画素電極と前記 $n-1$ 番目のゲートラインとの間に形成され、

前記画素電極と前記共通電極は同一基板上に形成され、

前記各共通電極に供給される第 1 電位の共通電圧が一フレームの間維持され、次のフレームで第 2 電位に変えられて一フレームの間維持され、ブランク区間の間前記各共通電極に供給される共通電圧の電位は前記第 1 電位と反転される電位を有し、ブランク区間の間各共通電極に供給される共通電圧の電位は n/k 個の共通電極単位で反転され、

前記画素電極の電位は、非スキャン区間において初期値に維持されることを特徴とする液晶表示装置の駆動方法。

【請求項 4】

前記共通電圧の電位を変化させる段階において、前記データ電圧の極性が正極性であれば第 1 電位の共通電圧が前記共通電極に供給されるようにし、前記データ電圧の極性が負極性であれば前記第 1 電位より高い第 2 電位の共通電圧が前記共通電極に供給されるようにすることを特徴とする請求項 3 に記載の液晶表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置及びその駆動方法に関し、特に、共通電圧が独立的に印加される 2 以上に分割された複数の共通電極を備え、共通電圧の電位を分割された共通電極単位に変化させることにより、スキャンパルスの振幅を減らして、フィードスルー電圧による表示品質の低下を防ぐようにした液晶表示装置及びその駆動方法に関する。

【背景技術】

【0002】

通常の液晶表示装置は、電界を用いて液晶の光透過率を調節することにより画像を示す。このような液晶表示装置は、液晶セルがマトリクス状に配列された液晶表示パネルと、この液晶表示パネルを駆動するための駆動回路とを備える。

【0003】

液晶表示パネルには、図 1 に示すように、ゲートライン GL とデータライン DL とが交差し、そのゲートライン GL とデータライン DL との交差部に液晶セル $C1c$ を駆動するための薄膜トランジスタ TFT が形成される。薄膜トランジスタ TFT は、ゲートライン GL を通して供給されるスキャンパルスに応じて、データラインを通して供給されるデータ電圧 Vd を液晶セル $C1c$ の画素電極 Ep に供給する。このために、薄膜トランジスタ

T F Tのゲート電極はゲートラインG Lに接続され、ソース電極はデータラインD Lに接続され、かつドレイン電極は液晶セルC l cの画素電極に接続される。

【0004】

液晶セルC l cは、画素電極E pに供給されるデータ電圧V dと、共通電極E cに供給される共通電圧V c o mとの電位差で充電され、この電位差によって形成される電界により液晶分子の配列が変わることにより、透過される光の光量を調節するか、あるいは光を遮るようになる。共通電極E cは、液晶セルC l cに電界を印加する方式によって液晶表示パネルの上部基板または下部基板に形成され、共通電圧V c o mが供給されるストレージラインと液晶セルC l cの画素電極E pとの間には、液晶セルC l cの充電電圧を保持させるためのストレージキャパシタC s tが形成される。

10

【0005】

このような液晶表示パネルは、液晶セルC l cの劣化を防いで、表示品質を向上させるために、液晶セルC l cの極性を一定単位で反転させる反転方法により駆動される。反転方法には、フレーム単位で液晶セルの極性を反転させるフレーム反転(F r a m e I n v e r s i o n)、水平ライン単位で液晶セルの極性を反転させるライン反転(L i n e I n v e r s i o n)、垂直ライン単位で液晶セルの極性を反転させるカラム反転(C o l u m n I n v e r s i o n)、そして液晶セル単位で液晶セルの極性を反転させるドット反転(D o t I n v e r s i o n)等がある。

【0006】

このうち、ライン反転方法は、カラム反転及びドット反転に比べて消費電力において有利である。カラム及びドット反転がデータ信号のみを用いて極性を反転させることによりデータ信号の駆動電圧範囲が相対的に大きいのに比べ、ライン反転方法はデータ信号と共に液晶セルC l cに基準電圧として供給される共通電圧V c o mを交流駆動することによりデータ信号の駆動電圧範囲を低くすることができるためである。

20

【0007】

図2は、従来ライン反転方法に駆動される液晶表示パネルの一部を示す図面であり、図3は、図2の液晶表示パネルに供給される駆動電圧を示す図面である。図2において、「V c o m 2」は第1及び第2共通電極E c 1、E c 2に共通に供給される共通電圧を示す。また、図3において、「S P 1、S P 2」のそれぞれは、第1及び第2ゲートラインG L 1、G L 2に供給されるスキャンパルス、「V c o m 1」はストレージラインS Lに供給される共通電圧、「V d」はデータラインD Lに供給されるデータ電圧、「V E p 1」は第1画素電極E p 1の電位、「V E p 2」は第2画素電極E p 2の電位を示す。

30

【0008】

図2及び図3に示すように、スキャンパルスS Pは、薄膜トランジスタT F Tをターンオンさせるための電圧に設定されるゲートハイ電圧V G Hと、薄膜トランジスタT F Tをターンオフさせるための電圧に設定されるゲートロー電圧V G Lとの間でスイングされる。ストレージラインS Lに供給される共通電圧V c o m 1は1水平期間1 Hを周期にその電位 $-V c o m$ 、 $+V c o m$ が反転される。データラインD Lに供給されるデータ電圧V dは共通電圧V c o m 1を基準に1水平期間1 Hごとにその極性 $+V d$ 、 $-V d$ が反転される。

40

【0009】

ここで、 $+V d$ は共通電圧V c o m 1より電位が高い正極性データ電圧を指し、 $-V d$ は共通電圧V c o m 1より電位が低い負極性データ電圧を指す。データ電圧V dは、スキャンパルスS Pがゲートハイ電圧V G Hを保持するスキャン区間の間、データラインD Lを經由して液晶セルC l cの画素電極E pに供給される。画素電極E pと対向する共通電極E cには共通電圧V c o m 2が供給される。共通電極E cに供給される共通電圧V c o m 2とストレージラインS Lに供給される共通電圧V c o m 1はその値が実質的に同一である。液晶表示パネルのストレージラインS Lは一つに連結されているため、画素電極E pの電位V E pは、スキャンパルスS Pがゲートロー電圧V G Lを保持する非スキャン区間の間、共通電圧V c o m 1のスイングから影響を受けることにより変動されるようにな

50

る。

【0010】

例えば、図3において、液晶セルC1c1、C1c2を3Vに充電するために、共通電圧Vcom1を1水平期間1Hを周期に0V、5Vに交互に印加し、データ電圧Vdを1水平期間1Hを周期に3V、2Vに交互に印加する場合、第1及び第2画素電極の電位VEp1、VEp2はスキャンパルスの非スキャン区間の間にも続けて変動されるようになる。即ち、第1画素電極の電位VEp1はスキャン区間1Hの間に供給されるデータ電圧+Vdにより3Vに保持された後、非スキャン区間2H、3H等の間、共通電圧Vcom1のスイングから影響を受け、1水平期間を周期に8Vと3Vに変動される。第2画素電極の電位VEp2は、スキャン区間2Hの間に供給されるデータ電圧-Vdにより2Vに保持された後、非スキャン区間3H、4H等の間、共通電圧Vcom1のスイングから影響を受け、1水平期間を周期に-3Vと2Vに変動される。このような非スキャン区間の間の画素電極Epの電位VEpの変動は必然的にスキャンパルスの振幅を増加させる結果をもたらす。

10

【0011】

図4は、従来の非スキャン区間の間の画素電極Epの電位VEpの変動によりスキャンパルスの振幅が増加することを説明するための図面である。図4を参照すると、共通電圧Vcomのスイングを用いたライン反転駆動の場合、各画素電極の電位VEp1、VEp2は共通電圧Vcomのスイングにより上下に変動される。特に、高電位共通電圧Vcom-Highが供給されるスキャン期間の間に充電された画素電極の電位VEp2は、低電位共通電圧Vcom-Lowが供給される非スキャン期間の間、共通電圧の低電位Vcom-Lowから|Vcom-High-VEp2|ほどさらに低くなるようになる。ゲートオフ電圧は、この低くなった画素電極の電位VEp2を保持するために、低くなった画素電極の電位VEp2よりさらに低い電圧を必要とするようになる。

20

【0012】

従って、スキャンパルスの振幅は|(Vd-High+Gate-On)-(Vd-Low-Gate-Off-Vcom振幅)|となる。これは、共通電圧Vcomのスイングを用いたライン反転駆動の場合、スキャンパルスの振幅が共通電圧Vcomの振幅ほどさらに大きくなるということを意味する。スキャンパルスの振幅の増加はフィードスルー電圧(Feed Through Voltage)を増加させる要因となる。

30

【0013】

一般的に、薄膜トランジスタTFTのゲート電極とドレイン電極との間の寄生キャパシタCgdにより、液晶セルC1cの充電電圧はΔVpだけの電圧シフトが発生されるようになる。このようなΔVpをフィードスルー電圧といい、フィードスルー電圧ΔVpの大きさはスキャンパルスの振幅VGH-VGLに比例する。フィードスルー電圧ΔVpにより、液晶セルC1cはビデオデータに対応するデータ電圧VdよりΔVpだけ低くなった電圧に充電されるようになるが、即ち、正極性(+)駆動時には共通電圧Vcomに対してデータ電圧VdよりΔVpだけ小さな電位差を有する電圧に充電され、負極性(-)駆動時には共通電圧Vcomに対してデータ電圧VdよりΔVpだけ大きな電位差を有する電圧に充電されるようになる。

40

【0014】

このような従来の共通電圧Vcomのスイングを用いたライン反転方式により駆動される液晶表示装置は次のような問題点がある。

【0015】

第一に、従来では高電位と低電位との間でスイングされる共通電圧を印加するために、薄膜トランジスタが形成される下部基板に別途のストレージラインを必要とすることにより、このストレージラインにより開口率が減少されるという問題があった。

【0016】

第二に、従来では一つに連結されたストレージラインを通してスイングされる共通電圧を印加させることにより、このスイングされる共通電圧の影響により、非スキャン区間の

50

間の画素電極の電位が変動され、スキャンパルスの振幅が増加されてしまう結果を生じる。従って、従来の液晶表示装置には、スキャンパルス振幅の増加によりフィードスルー電圧 ΔV_p が増加され、液晶表示パネルの画面にはフリッカまたは残像が生じてしまい、表示品質が悪化されるという問題があった。

【発明の開示】

【発明が解決しようとする課題】

【0017】

従って、本発明の目的は、 n 番目のラインの画素電極と $n-1$ 番目のラインのゲートラインとの間にストレージキャパシタを配置させることにより、別途のストレージラインを除去して開口率を増加させた液晶表示装置及びその駆動方法を提供することにある。

10

【0018】

本発明の他の目的は、共通電圧が独立的に印加される 2 以上に分割された複数の共通電極を備え、共通電圧の電位を分割された共通電極単位に変化させることにより、スキャンパルスの振幅を減らして、フィードスルー電圧による表示品質の低下を防ぐようにした液晶表示装置及びその駆動方法を提供することにある。

【課題を解決するための手段】

【0019】

前記目的の達成のために、本発明に係る液晶表示装置は、共通電圧が独立的に印加される 2 以上に分割された複数の共通電極；画素電極と前記共通電極の電位差により駆動される液晶分子を用いて画像を示す $m \times n$ (m 及び n は正の整数) マトリクスの液晶セル；データ電圧が供給される前記 m 個のデータライン；スキャンパルスが供給される前記 n 個のゲートライン；前記液晶セルの画素電極と前記ゲートラインとの間に形成され、前記液晶セルの電圧を保持させる $m \times n$ 個のストレージキャパシタ；前記データ電圧の極性を n/k (k は前記共通電極の分割数、 $2 \leq k \leq n$) ライン単位に反転させ、前記データラインに供給するデータ駆動部；及び前記共通電圧の電位を前記 n/k 個の共通電極単位に変化させる共通電圧制御部を備え、前記 n 番目のラインの液晶セルに接続された前記ストレージキャパシタは、前記 n 番目のラインの画素電極と前記 $n-1$ 番目のゲートラインとの間に形成され、前記画素電極と前記共通電極は同一基板上に形成され、前記各共通電極に供給される第 1 電位の共通電圧が一フレームの間維持され、次のフレームで第 2 電位に変変されて一フレームの間維持され、ブランク区間の間前記各共通電極に供給される共通電圧の電位は前記第 1 電位と反転される電位を有し、ブランク区間の間各共通電極に供給される共通電圧の電位は n/k 個の共通電極単位で反転され、前記画素電極の電位は、非スキャン区間において初期値に維持されることを特徴とする。

20

30

【0020】

また、本発明の液晶表示装置の駆動方法は、共通電圧が独立的に印加される 2 以上に分割された複数の共通電極、画素電極と前記共通電極の電位差により駆動される液晶分子を用いて画像を示す $m \times n$ (m 及び n は正の整数) マトリクスの液晶セル、データ電圧が供給される前記 m 個のデータライン、スキャンパルスが供給される前記 n 個のゲートラインを有する液晶表示装置の駆動方法において、前記データ電圧の極性を n/k (k は前記共通電極の分割数) ライン単位に反転させ、前記データラインに供給する段階；前記共通電圧の電位を前記 n/k 個の共通電極単位に変化させる段階；及び前記液晶セルの画素電極と前記ゲートラインとの間に形成された $m \times n$ 個のストレージキャパシタを用いて前記液晶セルの電圧を保持させる段階を含み、前記 n 番目のラインの液晶セルに接続された前記ストレージキャパシタは、前記 n 番目のラインの画素電極と前記 $n-1$ 番目のゲートラインとの間に形成され、前記画素電極と前記共通電極は同一基板上に形成され、前記各共通電極に供給される第 1 電位の共通電圧が一フレームの間維持され、次のフレームで第 2 電位に変変されて一フレームの間維持され、ブランク区間の間前記各共通電極に供給される共通電圧の電位は前記第 1 電位と反転される電位を有し、ブランク区間の間各共通電極に供給される共通電圧の電位は n/k 個の共通電極単位で反転され、前記画素電極の電位は、非スキャン区間において初期値に維持されることを特徴とする。

40

50

【発明の効果】

【0021】

本発明に係る液晶表示装置とその駆動方法は、共通電圧が独立的に印加される2以上に分割された複数の共通電極を備え、共通電圧の電位を分割された共通電極単位に変化させることにより、スキャンパルスの振幅を減らして、フィードスルー電圧 ΔV_p を減少させることにより、残像及びフリッカを大きく減らして表示品質を大幅向上させる効果がある。

【発明を実施するための最良の形態】

【0022】

以下、図5～図10Cを参照して、本発明の好ましい実施の形態について説明する。図5は、本発明の実施の形態に係る液晶表示装置を示すブロック図である。図5を参照すると、本発明の実施の形態に係る液晶表示装置は、複数のゲートライン $GL_1 \sim GL_n$ (n は正の整数)と複数のデータライン $DL_1 \sim DL_m$ (m は正の整数)とが互いに交差し、その交差により定義される画素領域に形成された液晶セル及びゲートライン $GL_1 \sim GL_n$ とデータライン $DL_1 \sim DL_m$ との交差部ごとに形成され、それぞれの液晶セルを駆動する薄膜トランジスタを含む液晶表示パネル140と、データライン $DL_1 \sim DL_m$ にビデオ信号を供給するデータ駆動回路120と、ゲートライン $GL_1 \sim GL_n$ にスキャンパルスを供給するゲート駆動回路130と、データ駆動回路120及びゲート駆動回路130を制御するタイミングコントローラ110と、液晶表示パネル140の2以上に分割された共通電極ラインに高電位／低電位共通電圧 $+V_{com}$ 、 $-V_{com}$ が交互に供給されるように制御する共通電圧制御部150とを備える。

【0023】

液晶表示パネル140は、上部基板と下部基板とが合着された構造で形成される。液晶表示パネル140の下部基板にはゲートライン $GL_1 \sim GL_n$ とデータライン $DL_1 \sim DL_m$ とが互いに交差するように形成される。ゲートライン $GL_1 \sim GL_n$ とデータライン $DL_1 \sim DL_m$ との交差部ごとに形成された薄膜トランジスタのそれぞれは、ゲートライン $GL_1 \sim GL_n$ からのスキャンパルスに応じて、データライン $DL_1 \sim DL_m$ からのデータ電圧を液晶セルの画素電極に供給する。

【0024】

液晶セルは、画素電極に供給されるデータ電圧と共通電極に供給される共通電圧との電位差で充電されて、この電位差に形成される電界により液晶分子の配列が変わることによって、透過される光の光量が調節される。共通電極は、共通電圧が独立的に印加されるように2以上に分割され、液晶セルに電界を印加する方式によって上部基板または下部基板に形成される。

【0025】

液晶セルの画素電極と前段のゲートラインとの間には、液晶セルの充電電圧を保持させるためのストレージキャパシタが形成される。この共通電極及びストレージキャパシタについては、図6A～図7Bを参照して詳細に説明する。液晶表示パネル140の上部基板には、色を具現するためのカラーフィルター、隣接した画素間の光干渉を減らすためのブラックマトリクス等が形成される。さらに、上部基板及び下部基板には、互いに光軸が直交する偏光板がそれぞれ付着され、基板の内面には液晶のプレチルト角を設定するための配向膜が形成される。

【0026】

タイミングコントローラ110は、図示しないシステムインタフェース回路からデジタルビデオデータRGB、垂直／水平同期信号Hsync、Vsync及びクロック信号CLK等の供給を受け、データ駆動回路120を制御するためのデータ制御信号DDC及びゲート駆動回路130を制御するためのゲート制御信号GDCを発生すると共に、デジタルビデオデータRGBをクロック信号CLKに合わせて再整列し、データ駆動回路120に供給する。ここで、データ制御信号DDCは、ソーススタートパルスSSP、ソースシ

フトクロックSSC、ソース出力信号SOE、極性制御信号POL等を含み、ゲート制御信号GDCは、ゲートスタートパルスGSP、ゲートシフトクロックGSC、ゲート出力信号GOE等を含む。

【0027】

データ駆動回路120は、タイミングコントローラ110から供給されるデジタルビデオデータRGBを、アナログガンマ補償電圧、即ちデータ電圧に変換して、データ電圧の極性を n/k (k は前記共通電極の分割数、 $2 \leq k \leq n$) 水平ライン単位に反転させ、データラインDL1~DLmに供給する。このようなデータ駆動回路120は、クロック信号CLKをサンプリングするためのシフトレジスタ、デジタルビデオデータRGBを一時貯蔵するためのレジスタ、シフトレジスタからのクロック信号に応じて、データRGBを1ライン分ずつ貯蔵し、貯蔵された1ライン分のデータを同時に出力するためのラッチ、ラッチからのデジタルデータ値に対応して正極性/負極性のガンマ電圧を選択するためのデジタル/アナログ変換器、正極性/負極性ガンマ電圧により変換されたアナログデータが供給されるデータラインを選択するためのマルチプレックサ及びマルチプレックサとデータラインとの間に接続された出力バッファ等を含む。

10

【0028】

ゲート駆動回路130は、データ電圧が供給される液晶表示パネル140の水平ラインを選択するスキャンパルスを選択ラインGL1~GLnに順次供給する。このようなゲート駆動回路130は、タイミングコントローラ110からのゲートスタートパルスGSPを順次シフトさせてシフト出力信号を発生するシフトレジスタと、シフトレジスタからのシフト出力信号を薄膜トランジスタ駆動に適する電圧レベルのスキャンパルスに変換してゲートラインGL1~GLnに供給するレベルシフタと、レベルシフタとゲートラインGL1~GLnとの間に配置されてスキャンパルスを安定化させる出力バッファ等を備える。

20

【0029】

共通電圧制御部150は、液晶表示パネル140の2以上に分割された共通電極ラインに高電位/低電位共通電圧+Vcom、-Vcomが交互に供給されるように制御する。即ち、共通電圧制御部150は、正極性データ電圧が供給される水平ラインの画素電極に対向する共通電極には低電位共通電圧-Vcomが供給されるように制御し、負極性データ電圧が供給される水平ラインの画素電極に対向する共通電極には高電位共通電圧+Vcomが供給されるように制御する。

30

【0030】

図6Aは、本発明の実施の形態に係る垂直電界型液晶表示装置における下部基板の一部に対する等価回路図であり、図6Bは、本発明の実施の形態に係る垂直電界型液晶表示装置における上部基板に複数に分割された共通電極ラインを示す図面である。垂直電界型液晶表示装置においては、上部基板上に形成された共通電極と下部基板上に形成された画素電極とが互に対向して配置され、これらの間に形成される垂直電界によりTN(Twisted Nematic)モードの液晶を駆動する。

【0031】

図6Aに示すように、本発明の実施の形態に係る垂直電界型液晶表示装置における下部基板には、ゲートラインGL1、GL2とデータラインDLとが交差し、そのゲートラインGL1、GL2とデータラインDLとの交差部に液晶セルC1c1、C1c2を駆動するための薄膜トランジスタTFTが形成される。薄膜トランジスタTFTは、ゲートラインGL1、GL2を通して供給されるスキャンパルスに応じて、データラインDLを通して供給されるデータ電圧を液晶セルC1c1、C1c2の画素電極Ep1、Ep2に供給する。このために、薄膜トランジスタTFTのゲート電極GはゲートラインGL1、GL2に接続され、ソース電極SはデータラインDLに接続され、かつドレイン電極Dは液晶セルC1c1、C1c2の画素電極Ep1、Ep2に接続される。

40

【0032】

第1液晶セルC1c1は、第1画素電極Ep1に供給されるデータ電圧と、第1共通電

50

極 E_{c1} に供給される第1共通電圧 V_{com1} との電位差で充電される。第1共通電極 E_{c1} は、図6Bに示すように、上部基板に複数に分割された共通電極ライン $V_{comL1} \sim V_{comLn}$ のうち、第1共通電極ライン V_{comL1} に接続され、この第1共通電極ライン V_{comL1} を通して独立的に第1共通電圧 V_{com1} の供給を受ける。

【0033】

そして、第2液晶セル C_{lc2} は、第2画素電極 E_{p2} に供給されるデータ電圧と、第2共通電極 E_{c2} に供給される第2共通電圧 V_{com2} との電位差で充電される。第2共通電極 E_{c2} は、図6Bに示すように、上部基板に複数に分割された共通電極ライン $V_{comL1} \sim V_{comLn}$ のうち、第2共通電極ライン V_{comL2} に接続され、この第2共通電極ライン V_{comL2} を通して独立的に第2共通電圧 V_{com2} の供給を受ける。

10

【0034】

ここで、第1画素電極 E_{p1} に供給されるデータ電圧と第2画素電極 E_{p2} に供給されるデータ電圧は、共通電圧を基準に極性が互いに反転されるように供給される。このデータ電圧の極性の反転に合わせて供給される共通電圧の電位も、分割された共通電極ライン単位に反転される。例えば、第1画素電極 E_{p1} に供給されるデータ電圧が正極性であり、第2画素電極 E_{p2} に供給されるデータ電圧が負極性である場合、第1共通電圧 V_{com1} は高電位に、第2共通電圧 V_{com2} は低電位に供給されるようになる。これを通じてライン反転が具現される。

【0035】

一方、上部基板の共通電極ラインは n 個に分割される代わりに、 k ($2 \leq k \leq n$) 個に分割されることもできる。この場合、データ電圧の極性は n/k 水平ライン単位に反転され、共通電圧の電位が分割された共通電極ライン単位に反転されるので、 n/k ライン反転が具現される。以下、上部基板の共通電極ラインが n 個に分割される場合を仮定して説明する。

20

【0036】

第1ストレージキャパシタ C_{st1} は、図6Aに示すように、第1液晶セル C_{lc1} の画素電極 E_{p1} とダミーゲートライン（図示せず）との間に形成され、第2ストレージキャパシタ C_{st2} は、第2液晶セル C_{lc2} の画素電極 E_{p2} と第1ゲートライン $GL1$ との間に形成される。第1及び第2ストレージキャパシタ C_{st1} 、 C_{st2} のそれぞれは、第1及び第2液晶セル C_{lc1} 、 C_{lc2} の充電電圧を一フレームの間に保持させる役割をする。このように、本発明においては、ストレージキャパシタを形成するために別途のストレージラインを備える従来とは異なり、前段ゲートラインを用いることにより開口率を大幅に向上させることができる。

30

【0037】

図7Aは、本発明の実施の形態に係る水平電界型液晶表示装置における下部基板の一部に対する等価回路図であり、図7Bは、本発明の実施の形態に係る水平電界型液晶表示装置における下部基板に複数に分割された共通電極ラインを示す図面である。水平電界型液晶表示装置においては、下部基板に並べて配置された画素電極と共通電極との間の水平電界によりIPS (In Plane Switch) モードの液晶を駆動する。

【0038】

40

図7Aに示すように、本発明の実施の形態に係る水平電界型液晶表示装置における下部基板には、ゲートライン $GL1$ 、 $GL2$ とデータライン DL とが交差し、そのゲートライン $GL1$ 、 $GL2$ とデータライン DL との交差部に液晶セル C_{lc1} 、 C_{lc2} を駆動するための薄膜トランジスタ TFT が形成される。薄膜トランジスタ TFT は、ゲートライン $GL1$ 、 $GL2$ を通して供給されるスキャンパルスに応じて、データライン DL を通して供給されるデータ電圧を液晶セル C_{lc1} 、 C_{lc2} の画素電極 E_{p1} 、 E_{p2} に供給する。このために、薄膜トランジスタ TFT のゲート電極 G はゲートライン $GL1$ 、 $GL2$ に接続され、ソース電極 S はデータライン DL に接続され、かつドレイン電極 D は液晶セル C_{lc1} 、 C_{lc2} の画素電極 E_{p1} 、 E_{p2} に接続される。

【0039】

50

第1液晶セルC1c1は、第1画素電極Ep1に供給されるデータ電圧と、第1共通電極Ec1に供給される第1共通電圧Vcom1との電位差で充電される。第1共通電極Ec1は、図7Bに示すように、下部基板に複数に分割された共通電極ラインVcomL1～VcomLnのうち、第1共通電極ラインVcomL1に接続され、この第1共通電極ラインVcomL1を通して独立的に第1共通電圧Vcom1の供給を受ける。

【0040】

そして、第2液晶セルC1c2は、第2画素電極Ep2に供給されるデータ電圧と、第2共通電極Ec2に供給される第2共通電圧Vcom2との電位差で充電される。第2共通電極Ec2は、図7Bに示すように、下部基板に複数に分割された共通電極ラインVcomL1～VcomLnのうち、第2共通電極ラインVcomL2に接続され、この第2共通電極ラインVcomL2を通して独立的に第2共通電圧Vcom2の供給を受ける。

10

【0041】

ここで、第1画素電極Ep1に供給されるデータ電圧と第2画素電極Ep2に供給されるデータ電圧は、共通電圧を基準に極性が互いに反転されるように供給される。このデータ電圧の極性の反転に合わせて供給される共通電圧の電位も、分割された共通電極ライン単位で反転される。例えば、第1画素電極Ep1に供給されるデータ電圧が正極性であり、第2画素電極Ep2に供給されるデータ電圧が負極性である場合、第1共通電圧Vcom1は高電位に、第2共通電圧Vcom2は低電位に供給されるようになる。これを通じてライン反転が具現される。

【0042】

20

一方、下部基板の共通電極ラインは、n個に分割される代わりに、k ($2 \leq k \leq n$) 個に分割されることもできる。この場合、データ電圧の極性は n/k 水平ライン単位で反転され、共通電圧の電位が分割された共通電極ライン単位で反転されるので、 n/k ライン反転が具現される。以下、下部基板の共通電極ラインがn個に分割される場合を仮定して説明する。

【0043】

第1ストレージキャパシタCst1は、図7Aに示すように、第1液晶セルC1c1の画素電極Ep1とダミーゲートライン（図示せず）との間に形成され、第2ストレージキャパシタCst2は、第2液晶セルC1c2の画素電極Ep2と第1ゲートラインGL1との間に形成される。第1及び第2ストレージキャパシタCst1、Cst2のそれぞれは、第1及び第2液晶セルC1c1、C1c2の充電電圧を一フレームの間に保持させる役割をする。このように、本発明においては、ストレージキャパシタを形成するために別途のストレージラインを備える従来とは異なり、前段ゲートラインを用いることにより開口率を大幅に向上させることができる。

30

【0044】

図8は、図6B及び図7Bに示すn個に分割された共通電圧ラインに供給される共通電圧の波形図である。図8を参照すると、図6B及び7Bの第1共通電圧ラインVcomL1に供給される第1共通電圧Vcom1の電位はブランク区間の間ハイ(High)論理状態に保持され、第1ゲートラインに第1スキャンパルスSP1が供給されるタイミングと同期して、ロー(Low)論理状態に反転される。この第1共通電圧Vcom1の電位はロー論理状態で一フレーム(Frame)の間保持された後、次のフレームの第1スキャンパルスSP1が供給されるタイミングと同期して、ハイ論理状態に反転される。第1共通電圧Vcom1がロー論理状態で保持される一番目の水平期間(1H)の間、一番目の水平ラインの画素電極には第1共通電圧Vcom1より高い電位の正極性データ電圧が供給される。

40

【0045】

図6B及び図7Bの第2共通電圧ラインVcomL2に供給される第2共通電圧Vcom2の電位は、ブランク区間の間ロー論理状態に保持され、第2ゲートラインに第2スキャンパルスSP2が供給されるタイミングと同期して、ハイ論理状態に反転される。この第2共通電圧Vcom2の電位、はハイ論理状態で一フレームの間保持された後、次のフ

50

レームの第2スキャンパルスSP2が供給されるタイミングに同期して、ロー論理状態に反転される。第2共通電圧Vcom2がハイ論理状態で保持される二番目の水平期間(2H)の間、二番目の水平ラインの画素電極には第2共通電圧Vcom2より低い電位の負極性データ電圧が供給される。

【0046】

図6B及び図7Bの第3共通電圧ラインVcomL3に供給される第3共通電圧Vcom3の電位はブランク区間の間ハイ論理状態に保持され、第3ゲートラインに第3スキャンパルスSP3が供給されるタイミングと同期して、ロー論理状態に反転される。この第3共通電圧Vcom3の電位はロー論理状態で一フレームの間保持された後、次のフレームの第3スキャンパルスSP3が供給されるタイミングに同期して、ハイ論理状態に反転される。第3共通電圧Vcom3がロー論理状態に保持される三番目の水平期間(3H)の間、三番目の水平ラインの画素電極には第3共通電圧Vcom3より高い電位の正極性データ電圧が供給される。

【0047】

下記の表1を参照して説明する。

【表1】

ブランク区間		第1スキャン区間		第2スキャン区間		第3スキャン区間	
Vcom1	High	Vcom1	Low	Vcom1	Low	Vcom1	Low
Vcom2	Low	Vcom2	Low	Vcom2	High	Vcom2	High
Vcom3	High	Vcom3	High	Vcom3	High	Vcom3	Low
Vcom4	Low	Vcom4	Low	Vcom4	Low	Vcom4	Low
...	...	...	...	...	...	...	...
Vcomn	Low	Vcomn	Low	Vcomn	Low	Vcomn	Low

【0048】

このように、n個に分割された共通電圧ラインに供給される共通電圧の電位は、分割された共通電圧ライン別に独立的に反転されると共に、それぞれフレーム別に反転される。従って、本発明の実施の形態に係る液晶表示装置は、共通電極を水平ライン別に独立的にスキヤニングすることが可能となることにより、画素電極の電位を変動せずにライン反転することができる。これに対しては、図9～図10Cを参照して詳細に説明する。

【0049】

図9は、図6A～図7Bの液晶表示パネルに供給される駆動電圧の波形図である。図9において、「SP1、SP2」のそれぞれは第1及び第2ゲートラインGL1、GL2に供給されるスキャンパルス、「Vcom1」は第1共通電極Ec1に供給される第1共通電圧、「Vcom2」は第2共通電極Ec2に供給される第2共通電圧、「Vd」はデータラインDLに供給されるデータ電圧、「VEp1」は第1画素電極Ep1の電位、「VEp2」は第2画素電極Ep2の電位を示す。

【0050】

図9に示すように、第1及び第2スキャンパルスSP1、SP2は、薄膜トランジスタTFTをターンオンさせるための電圧に設定されるゲートハイ電圧VGHと、薄膜トランジスタTFTをターンオフさせるための電圧に設定されるゲートロー電圧VGLとの間でスイングされる。第1共通電圧Vcom1の電位は、図8に示すように、ブランク区間の間ハイ論理状態に保持され、第1ゲートラインGL1に第1スキャンパルスSP1が供給されるタイミングと同期して、ロー論理状態に反転されて一フレームの間に保持される。

【0051】

第1共通電圧Vcom1がロー論理状態に保持される一番目の水平期間(1H)の間、一番目の水平ラインに配置された第1画素電極Ep1には第1共通電圧Vcom1より高い電位の正極性データ電圧+Vdが供給される。第1画素電極Ep1に充電されたデータ電圧+Vdは、非スキャン区間(二番目の水平期間(2H)～n番目の水平期間(nH))の間もこのまま保持される。なぜならば、第1共通電圧Vcom1が非スキャン区間の

間にも変わらずロー論理状態に保持されるからである。

【0052】

また、第2共通電圧 V_{com2} の電位は、図8に示すように、ブランク区間の間にロー論理状態に保持され、第2ゲートライン $GL2$ に第2スキャンパルス $SP2$ が供給されるタイミングと同期して、ハイ論理状態に反転されて一フレームの間に保持される。第2共通電圧 V_{com2} がハイ論理状態に保持される二番目の水平期間 (2H) の間、二番目の水平ラインに配置された第2画素電極 $Ep2$ には第2共通電圧 V_{com2} より低い電位の負極性データ電圧 $-V_d$ が供給される。第2画素電極 $Ep2$ に充電されたデータ電圧 $-V_d$ は、非スキャン区間 (三番目の水平期間 (3H) ~ n番目の水平期間 (nH)) の間もこのまま保持される。なぜならば、第2共通電圧 V_{com2} が非スキャン区間の間にも変

10

【0053】

例えば、図9において、液晶セル $C1c1$ 、 $C1c2$ を3Vに充電するために、一フレームの間、第1共通電圧 V_{com1} を0Vに、第2共通電圧 V_{com2} を5Vに印加し、データ電圧 V_d を1水平期間を周期に3V、2Vに交互に印加する場合、第1画素電極の電位 $VEp1$ は一フレームの間に3Vに保持され、第2画素電極の電位 $VEp2$ は一フレームの間に2Vに保持される。これを通じて、本発明は、画素電極の電位を変えなくてもライン反転できるということが分かる。

【0054】

図10A~図10Cは、非スキャン区間の間の画素電極 Ep の電位 VEp の保持を通じて、スキャンパルスの振幅が減少することを説明するための図面である。図10A~図10Cを参照すると、第1画素電極の電位 $VEp1$ は、第1スキャンパルス $SP1$ が供給される時点に同期され、一フレームの間にロー論理状態に保持される第1共通電圧 V_{com1} により、非スキャン区間においても変わらずに初期値 (A) に保持される。初期値 (A) は、第1共通電圧 V_{com1} より高い電位を有する。

20

【0055】

第2画素電極の電位 $VEp2$ は、第2スキャンパルス $SP2$ が供給される時点に同期され、一フレームの間にハイ論理状態に保持される第2共通電圧 V_{com2} により、非スキャン区間においても変わらずに初期値 (B) に保持される。初期値 (B) は、第2共通電圧 V_{com2} より低い電位を有する。第3画素電極の電位 $VEp3$ は、第3スキャンパルス $SP3$ が供給される時点に同期され、一フレームの間にロー論理状態に保持される第3共通電圧 V_{com3} により、非スキャン区間においても変わらずに初期値 (C) に保持される。初期値 (C) は、第3共通電圧 V_{com3} より高い電位を有する。

30

【0056】

従って、スキャンパルスの振幅 $V_{GH} - V_{GL}$ は $|(V_d - High + Gate - On) - (V_d - Low - Gate - Off)|$ となる。これは、従来のライン反転駆動に比べて V_{com} の振幅だけスキャンパルスの振幅が減少されたということを意味する。例えば、-4Vと9Vとの間でスイングされるスキャンパルスの場合には大略 $(3.5V + \alpha)$ 、-3Vと6Vとの間でスイングされるスキャンパルスの場合には $(2.5V + \alpha)$ だけスキャンパルスの振幅が減少される。このようなスキャンパルスの振幅の減少によ

40

ってフィードスルー電圧 ΔV_p が減少されることにより、残像及びフリッカが大きく抑えられ、画質が改善される。

【0057】

前述したように、本発明に係る液晶表示装置とその駆動方法は、従来のライン反転駆動のために、有効表示領域内の別途のストレージラインを用いてストレージキャパシタを形成したのとは異なり、n番目のラインの画素電極とn-1番目のラインのゲートラインとの間にストレージキャパシタを形成することにより、前記ストレージラインの除去を可能とするので、開口率の増加において非常に有効である。

【0058】

さらに、本発明に係る液晶表示装置とその駆動方法は、共通電圧が独立的に印加される

50

2以上に分割された複数の共通電極を備え、共通電圧の電位を分割された共通電極単位で変化させることによって、スキャンパルスの振幅を減らしてフィードスルー電圧 ΔV_p を減少させることにより、残像及びフリッカを大きく減らして、表示品質を大幅に向上させる効果がある。

【0059】

以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。

【図面の簡単な説明】

10

【0060】

【図1】従来の液晶表示パネルに含まれた画素セルを概略的に示す図面である。

【図2】従来ライン反転方法に駆動される液晶表示パネルの一部を示す図面である。

【図3】図2の液晶表示パネルに供給される駆動電圧を示す図面である。

【図4】従来の非スキャン区間の間の画素電極の電位の変動によりスキャンパルスの振幅が増加することを説明するための図面である。

【図5】本発明の実施の形態に係る液晶表示装置を示すブロック図である。

【図6A】本発明の実施の形態に係る垂直電界型液晶表示装置における下部基板の一部に対する等価回路図である。

【図6B】本発明の実施の形態に係る垂直電界型液晶表示装置における上部基板に複数に分割された共通電極ラインを示す図面である。

20

【図7A】本発明の実施の形態に係る水平電界型液晶表示装置における下部基板の一部に対する等価回路図である。

【図7B】本発明の実施の形態に係る水平電界型液晶表示装置における下部基板に複数に分割された共通電極ラインを示す図面である。

【図8】図6B及び図7Bに示すn個に分割された共通電圧ラインに供給される共通電圧の波形図である。

【図9】図6A～図7Bの液晶表示パネルに供給される駆動電圧の波形図である。

【図10A】非スキャン区間の間の画素電極の電位の保持を通してスキャンパルスの振幅が減少することを説明するための図面である。

30

【図10B】非スキャン区間の間の画素電極の電位の保持を通してスキャンパルスの振幅が減少することを説明するための図面である。

【図10C】非スキャン区間の間の画素電極の電位の保持を通してスキャンパルスの振幅が減少することを説明するための図面である。

【符号の説明】

【0061】

110：タイミングコントローラ


120：データ駆動回路

130：ゲート駆動回路


140：液晶表示パネル

150：共通電圧制御部


【図 1】




【図 2】




【図 4】




【図 3】




【図 5】




【図 6 A】




【図 7 A】




【図 6 B】




【図 7 B】




【図 8】




【図 9】




【図 10 A】



【図 10 B】



【図 10 C】



フロントページの続き

(51)Int.Cl.

F I

G 0 9 G	3/20	6 2 1 B
G 0 9 G	3/20	6 2 4 E
G 0 9 G	3/20	6 2 3 D
G 0 9 G	3/20	6 1 1 J
G 0 9 G	3/20	6 1 1 E
G 0 9 G	3/20	6 7 0 K
G 0 2 F	1/133	5 5 0

(72)発明者 ヒョンチン・キム

大韓民国、キョンサンブクド、クミーシ、イムスードン 401-3、ドーミトリー、エルジー
ーフィリップス・エルシーディー・ドンラクウォン シー-101

(72)発明者 プヨル・リ

大韓民国、ソウル、ソチョーグ、バンベードン 3275、ドンブ・センターヴィレ・アパートメ
ント 102-2102

(72)発明者 ソヘン・チョ

大韓民国、キョンギード、ヨンキンーシ、キヒュンーグ、ボジョンードン、ジョクヒョン・ミョル
、ドンウォン・ローヤルドック・アパートメント 309-1702

審査官 中村 直行

(56)参考文献 特開平07-230075 (JP, A)

特開昭58-023092 (JP, A)

特開2006-235449 (JP, A)

特開平10-149141 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G 0 9 G 3/00 - 3/38

G 0 2 F 1/133

专利名称(译)	液晶显示装置及其驱动方法		
公开(公告)号	JP4778473B2	公开(公告)日	2011-09-21
申请号	JP2007123863	申请日	2007-05-08
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji.菲利普斯杜天公司，有限公司		
当前申请(专利权)人(译)	Eruji显示有限公司		
[标]发明人	ヒョンチンキム プヨルリ ソヘンチョ		
发明人	ヒョンチン・キム プヨル・リ ソヘン・チョ		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
CPC分类号	G09G3/3614 G09G3/3655 G09G2320/0219		
FI分类号	G09G3/36 G09G3/20.621.E G09G3/20.624.C G09G3/20.641.C G09G3/20.624.A G09G3/20.621.B G09G3/20.624.E G09G3/20.623.D G09G3/20.611.J G09G3/20.611.E G09G3/20.670.K G02F1/133.550		
F-TERM分类号	2H093/NA16 2H093/NA32 2H093/NA33 2H093/NA43 2H093/NC10 2H093/NC12 2H093/NC18 2H093/NC34 2H093/NC35 2H093/ND10 2H093/ND12 2H093/ND22 2H093/ND38 2H093/NF04 2H093/NF05 2H193/ZA04 2H193/ZA07 2H193/ZA09 2H193/ZB08 2H193/ZB14 2H193/ZC02 2H193/ZC15 2H193/ZF22 2H193/ZF36 2H193/ZF59 2H193/ZQ06 5C006/AA16 5C006/AC11 5C006/AC22 5C006/AC25 5C006/AC27 5C006/AF42 5C006/AF44 5C006/AF51 5C006/AF72 5C006/AF73 5C006/AF83 5C006/BB16 5C006/BC03 5C006/BC11 5C006/BF03 5C006/BF04 5C006/BF24 5C006/BF25 5C006/BF46 5C006/FA16 5C006/FA23 5C006/FA34 5C006/FA37 5C006/FA38 5C006/FA46 5C080/AA10 5C080/BB06 5C080/DD06 5C080/DD24 5C080/DD29 5C080/EE28 5C080/EE29 5C080/FF11 5C080/FF13 5C080/JJ02 5C080/JJ03 5C080/JJ04		
代理人(译)	英年古河 Kajinami秩序 上田俊一		
审查员(译)	中村直之		
优先权	1020060123751 2006-12-07 KR		
其他公开文献	JP2008146009A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种适于通过馈通电压防止显示质量下降的液晶显示装置及其驱动方法。解决方案：液晶显示装置包括多个公共电极，所述公共电极被分成两个或更多个公共电极，公共电压独立地施加到所述公共电极。 $m \times n$ （ m ）和（ n ）的液晶单元是正整数），通过使用由像素电极和公共电极之间的电位差驱动的液晶分子来指示图像；（ m ）提供数据电压的数据线；（ n ）提供数据电压的栅极线； $m \times n$ 个存储电容器，形成在液晶单元的像素电极和栅极线之间，并且其中保持液晶单元的电压；数据驱动部分，将数据电压的极性反转为 n/k 的分割数（ k ）是公共电极的分割数， $2 \leq k \leq n$ ）行单位，并将数据电压提供给数据线；公共电压控制器，将公共电压的电位改变为 n/k 个公共电极单元。 $\dot{Z}$

ブランク区間		第1スキャン区間		第2スキャン区間		第3スキャン区間	
Vcom1	High	Vcom1	Low	Vcom1	Low	Vcom1	Low
Vcom2	Low	Vcom2	Low	Vcom2	High	Vcom2	High
Vcom3	High	Vcom3	High	Vcom3	High	Vcom3	Low
Vcom4	Low	Vcom4	Low	Vcom4	Low	Vcom4	Low
...	...	...	...	...	...	...	...
Vcomn	Low	Vcomn	Low	Vcomn	Low	Vcomn	Low