

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号
特開2007-225860
(P2007-225860A)

(43) 公開日 平成19年9月6日(2007.9.6)

(51) Int.Cl.	F I	テーマコード (参考)
GO2F 1/1368 (2006.01)	GO2F 1/1368	2H090
GO2F 1/1343 (2006.01)	GO2F 1/1343	2H092
GO2F 1/1337 (2006.01)	GO2F 1/1337 505	

審査請求 未請求 請求項の数 14 O L (全 19 頁)

(21) 出願番号	特願2006-46485 (P2006-46485)	(71) 出願人	000005049
(22) 出願日	平成18年2月23日 (2006.2.23)		シャープ株式会社
			大阪府大阪市阿倍野区長池町22番22号
		(74) 代理人	100101683
			弁理士 奥田 誠司
		(72) 発明者	中村 渉
			大阪府大阪市阿倍野区長池町22番22号
			シャープ株式会社内
		(72) 発明者	岡田 美広
			大阪府大阪市阿倍野区長池町22番22号
			シャープ株式会社内
		Fターム(参考)	2H090 JA03 KA04 LA01 LA04 MA01 MA10 MA15

最終頁に続く


(54) 【発明の名称】 アクティブマトリクス基板およびそれを備えた液晶表示装置

(57) 【要約】 (修正有)

【課題】 走査配線と信号配線との交差部に形成される容量を低減し、開口率を低下させることなく十分に大きな容量値を持つ補助容量を設けたアクティブマトリクス基板およびそれを備えた液晶表示装置を提供する。

【解決手段】 アクティブマトリクス基板は、絶縁性基板10と、絶縁性基板10上に形成された走査配線11および補助容量配線20と、走査配線11および補助容量配線20を覆う絶縁膜12と、絶縁膜12を介して走査配線11と交差する信号配線13を備えている。絶縁膜12は、有機成分を含む絶縁材料から形成された第1絶縁層12aと、無機絶縁材料から形成された第2絶縁層12bとを含む多層絶縁膜であり、シールド電極23に重なる領域の少なくとも一部に、第1絶縁層12aが形成されていない低積層領域12Rを有している。

【選択図】 図3



【特許請求の範囲】

【請求項 1】

絶縁性基板と、
前記絶縁性基板上に形成された複数の走査配線および複数の補助容量配線と、
前記複数の走査配線および前記複数の補助容量配線を覆う絶縁膜と、
前記絶縁膜を介して前記複数の走査配線と交差する複数の信号配線と、
前記複数の走査配線と同一の導電膜から形成され前記複数の信号配線に略平行に延びる
複数のシールド電極と、
前記絶縁性基板上に設けられ、対応する前記走査配線に印加される信号に応答して動作
する複数のスイッチング素子と、
前記複数のスイッチング素子を介して、対応する前記信号配線と電氣的に接続され得る
複数の画素電極と、を備えたアクティブマトリクス基板であって、
前記絶縁膜は、有機成分を含む絶縁材料から形成された第 1 絶縁層と、無機絶縁材料か
ら形成された第 2 絶縁層とを含む多層絶縁膜であり、
前記多層絶縁膜は、前記シールド電極に重なる領域の少なくとも一部に、前記第 1 絶縁
層が形成されていない低積層領域を有しているアクティブマトリクス基板。

10

【請求項 2】

前記多層絶縁膜は、前記信号配線に重なる領域の一部にも前記低積層領域を有している
請求項 1 に記載のアクティブマトリクス基板。

【請求項 3】

前記多層絶縁膜は、前記補助容量配線に重なる領域の少なくとも一部にも前記低積層領
域を有している請求項 1 または 2 に記載のアクティブマトリクス基板。

20

【請求項 4】

前記多層絶縁膜は、前記スイッチング素子に重なる領域の少なくとも一部にも前記低積
層領域を有している請求項 1 から 3 のいずれかに記載のアクティブマトリクス基板。

【請求項 5】

前記複数のスイッチング素子のそれぞれは、チャンネル領域を含む半導体層と、対応する
前記走査配線に電氣的に接続されたゲート電極と、対応する前記信号配線に電氣的に接続
されたソース電極と、対応する前記画素電極に電氣的に接続されたドレイン電極とを有す
る薄膜トランジスタである、請求項 1 から 4 のいずれかに記載のアクティブマトリクス基
板。

30

【請求項 6】

前記多層絶縁膜は、前記低積層領域を少なくとも前記チャンネル領域に重なる領域に有し
ている請求項 5 に記載のアクティブマトリクス基板。

【請求項 7】

前記第 1 絶縁層は、SOG 材料から形成されている請求項 1 から 6 のいずれかに記載の
アクティブマトリクス基板。

【請求項 8】

請求項 1 から 7 のいずれかに記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と、を備える
液晶表示装置。

40

【請求項 9】

前記対向基板は、前記液晶層の配向を制御するための配向規制手段を有し、
前記アクティブマトリクス基板の前記補助容量配線は、前記配向規制手段に重なるよう
に分岐した分岐部を有し、
前記多層絶縁膜は、前記分岐部に重なる領域の少なくとも一部にも前記低積層領域を有
している請求項 8 に記載の液晶表示装置。

【請求項 10】

複数のスイッチング素子を有するアクティブマトリクス基板と、

50

前記アクティブマトリクス基板に対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と、を備えた液晶表示装置であって、
前記アクティブマトリクス基板は、
絶縁性基板と、
前記絶縁性基板上に形成された複数の走査配線および複数の補助容量配線と、
前記複数の走査配線および前記複数の補助容量配線を覆う絶縁膜と、
前記絶縁膜を介して前記複数の走査配線と交差する複数の信号配線と、
前記複数のスイッチング素子を介して、対応する前記信号配線と電氣的に接続され得る複数の画素電極と、をさらに有し、
前記絶縁膜は、有機成分を含む絶縁材料から形成された第1絶縁層と、無機絶縁材料から形成された第2絶縁層とを含む多層絶縁膜であり、
前記対向基板は、前記液晶層の配向を制御するための配向規制手段を有し、
前記補助容量配線は、前記配向規制手段に重なるように分岐した分岐部を有し、
前記多層絶縁膜は、前記分岐部に重なる領域の少なくとも一部に、前記第1絶縁層が形成されていない前記低積層領域を有している、液晶表示装置。

10

【請求項11】

前記多層絶縁膜は、前記信号配線に重なる領域の一部にも前記低積層領域を有している請求項10に記載の液晶表示装置。

20

【請求項12】

前記多層絶縁膜は、前記補助容量配線に重なる領域の少なくとも一部にも前記低積層領域を有している請求項10または11に記載の液晶表示装置。

【請求項13】

前記多層絶縁膜は、前記スイッチング素子に重なる領域の少なくとも一部にも前記低積層領域を有している請求項10から12のいずれかに記載の液晶表示装置。

【請求項14】

前記第1絶縁層は、SOG材料から形成されている請求項10から13のいずれかに記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

30

【0001】

本発明は、液晶テレビ、液晶モニタ、ノートパソコン等に用いられるアクティブマトリクス基板に関する。また、本発明は、アクティブマトリクス基板を備えた液晶表示装置にも関する。

【背景技術】

【0002】

液晶表示装置は、薄型で低消費電力であるという特徴を有し、様々な分野に広く用いられている。特に、画素ごとに薄膜トランジスタ（「TFT」と称される）などのスイッチング素子を備えたアクティブマトリクス型の液晶表示装置は、高いコントラスト比および優れた応答特性を有し、高性能であるため、テレビやモニタ、ノートパソコンに用いられており、近年その市場規模が拡大している。

40

【0003】

アクティブマトリクス型液晶表示装置に用いられるアクティブマトリクス基板上には、複数の走査配線と、これらの走査配線に絶縁膜を介して交差する複数の信号配線とが形成されており、走査配線と信号配線との交差部近傍に画素をスイッチングするための薄膜トランジスタが設けられている。

【0004】

走査配線と信号配線との交差部に形成される容量（「寄生容量」と呼ばれる）は、表示品位の低下の原因となるため、この寄生容量の容量値は小さいことが好ましい。

【0005】

50

そこで、特許文献1は、走査配線および信号配線の幅をこれらの交差部において他の部分よりも狭くすることによって、交差部の面積を小さくし、交差部に形成される寄生容量を低減する手法を開示している。

【0006】

しかしながら、局所的とはいえ配線の幅を狭くすることは、配線の抵抗値を高くし、信号のなまりの原因となってしまう。また、配線の幅を狭くすることは、断線の確率を高くするので、一般的には、元の幅の50%程度は確保する必要がある。このため、上記特許文献1の手法で交差部の寄生容量を低減するのには限界がある。近年、液晶表示装置の大型化、高精細化が進んでおり、大型、高精細の液晶表示装置においては、配線抵抗の低減のために配線の幅が広くなり、また、配線の交差部が多くなるため、交差部に形成される寄生容量が増大する。そのため、上述した信号のなまりが顕著となる。

【0007】

走査配線と信号配線との交差部に生成される容量を低減させる別の手法として、走査配線を覆う絶縁膜を厚くすることも考えられる。ところが、走査配線を覆う絶縁膜の一部が補助容量を構成する誘電体膜として機能する場合には、絶縁膜を厚くすることは補助容量の容量値の低下を招き、表示品位を低下させてしまう。

【0008】

特許文献2には、補助容量の容量値を低下させることなく配線の交差部における絶縁不良を防止するために、走査配線と信号配線との交差部においては酸化シリコン膜が2層積層され、他の部分においては単層の酸化シリコン膜が配置されたアクティブマトリクス基板が開示されている。このような構成を採用すると、補助容量の容量値を低下させることなく、走査配線と信号配線との交差部に形成される寄生容量を低減させることができる。

【特許文献1】特開平5-61069号公報

【特許文献2】特公平6-56461号公報

【発明の開示】

【発明が解決しようとする課題】

【0009】

しかしながら、特許文献2に開示されている構成を用いても、十分に大きな容量値を実現することは難しく、補助容量配線の幅を広くするなどして大面積の補助容量を設ける必要があった。補助容量は典型的には遮光性の部材を含むので、補助容量を大面積化することは開口率の低下を招いてしまう。

【0010】

本発明は、上記問題に鑑みてなされたものであり、その目的は、走査配線と信号配線との交差部に形成される容量を低減し、且つ、開口率を低下させることなく十分に大きな容量値を持つ補助容量を設けることが可能なアクティブマトリクス基板およびそれを備えた液晶表示装置を提供することにある。

【課題を解決するための手段】

【0011】

本発明によるアクティブマトリクス基板は、絶縁性基板と、前記絶縁性基板上に形成された複数の走査配線および複数の補助容量配線と、前記複数の走査配線および前記複数の補助容量配線を覆う絶縁膜と、前記絶縁膜を介して前記複数の走査配線と交差する複数の信号配線と、前記複数の走査配線と同一の導電膜から形成され前記複数の信号配線に略平行に延びる複数のシールド電極と、前記絶縁性基板上に設けられ、対応する前記走査配線に印加される信号に応答して動作する複数のスイッチング素子と、前記複数のスイッチング素子を介して、対応する前記信号配線と電氣的に接続され得る複数の画素電極とを備えたアクティブマトリクス基板であって、前記絶縁膜は、有機成分を含む絶縁材料から形成された第1絶縁層と、無機絶縁材料から形成された第2絶縁層とを含む多層絶縁膜であり、前記多層絶縁膜は、前記シールド電極に重なる領域の少なくとも一部に、前記第1絶縁層が形成されていない低積層領域を有しており、そのことによって上記目的が達成される。

【0012】

ある好適な実施形態において、前記多層絶縁膜は、前記信号配線に重なる領域の一部にも前記低積層領域を有している。

【0013】

ある好適な実施形態において、前記多層絶縁膜は、前記補助容量配線に重なる領域の少なくとも一部にも前記低積層領域を有している。

【0014】

ある好適な実施形態において、前記多層絶縁膜は、前記スイッチング素子に重なる領域の少なくとも一部にも前記低積層領域を有している。

【0015】

ある好適な実施形態において、前記複数のスイッチング素子のそれぞれは、チャンネル領域を含む半導体層と、対応する前記走査配線に電氣的に接続されたゲート電極と、対応する前記信号配線に電氣的に接続されたソース電極と、対応する前記画素電極に電氣的に接続されたドレイン電極とを有する薄膜トランジスタである。

【0016】

ある好適な実施形態において、前記多層絶縁膜は、前記低積層領域を少なくとも前記チャンネル領域に重なる領域に有している。

【0017】

ある好適な実施形態において、前記第1絶縁層は、SOG材料から形成されている。

【0018】

本発明による液晶表示装置は、上記構成を有するアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備えており、そのことによって上記目的が達成される。

【0019】

ある好適な実施形態において、前記対向基板は、前記液晶層の配向を制御するための配向規制手段を有し、前記アクティブマトリクス基板の前記補助容量配線は、前記配向規制手段に重なるように分岐した分岐部を有し、前記多層絶縁膜は、前記分岐部に重なる領域の少なくとも一部にも前記低積層領域を有している。

【0020】

あるいは、本発明による液晶表示装置は、複数のスイッチング素子を有するアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備えた液晶表示装置であって、前記アクティブマトリクス基板は、絶縁性基板と、前記絶縁性基板上に形成された複数の走査配線および複数の補助容量配線と、前記複数の走査配線および前記複数の補助容量配線を覆う絶縁膜と、前記絶縁膜を介して前記複数の走査配線と交差する複数の信号配線と、前記複数のスイッチング素子を介して、対応する前記信号配線と電氣的に接続され得る複数の画素電極とをさらに有し、前記絶縁膜は、有機成分を含む絶縁材料から形成された第1絶縁層と、無機絶縁材料から形成された第2絶縁層とを含む多層絶縁膜であり、前記対向基板は、前記液晶層の配向を制御するための配向規制手段を有し、前記補助容量配線は、前記配向規制手段に重なるように分岐した分岐部を有し、前記多層絶縁膜は、前記分岐部に重なる領域の少なくとも一部に、前記第1絶縁層が形成されていない前記低積層領域を有しており、そのことによって上記目的が達成される。

【0021】

ある好適な実施形態において、前記多層絶縁膜は、前記信号配線に重なる領域の一部にも前記低積層領域を有している。

【0022】

ある好適な実施形態において、前記多層絶縁膜は、前記補助容量配線に重なる領域の少なくとも一部にも前記低積層領域を有している。

【0023】

10

20

30

40

50

ある好適な実施形態において、前記多層絶縁膜は、前記スイッチング素子に重なる領域の少なくとも一部にも前記低積層領域を有している。

【0024】

ある好適な実施形態において、前記第1絶縁層は、SOG材料から形成されている。

【発明の効果】

【0025】

本発明によれば、走査配線と信号配線との交差部に形成される容量を低減し、且つ、開口率を低下させることなく十分に大きな容量値を持つ補助容量を設けることが可能となる。

【発明を実施するための最良の形態】

10

【0026】

以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。

【0027】

(実施形態1)

図1および図2に、本実施形態における液晶表示装置100を示す。図1は、液晶表示装置100の1つの画素領域を模式的に示す上面図であり、図2は、図1中の2A-2A'線に沿った断面図である。

【0028】

液晶表示装置100は、アクティブマトリクス基板（以下では「TFT基板」と呼ぶ）100aと、TFT基板100aに対向する対向基板（「カラーフィルタ基板」とも呼ばれる）100bと、これらの間に設けられた液晶層60とを備えている。

20

【0029】

TFT基板100aは、透明な絶縁性基板（例えばガラス基板）10と、基板10上に形成された複数の走査配線11と、これらの走査配線11を覆う絶縁膜12と、絶縁膜12を介して走査配線11と交差する複数の信号配線13とを有している。

【0030】

TFT基板100aは、さらに、画素領域ごとに、対応する走査配線11に印加される信号に応答して動作する薄膜トランジスタ（TFT）14と、スイッチング素子であるTFT14を介して対応する信号配線13に電氣的に接続され得る画素電極15とを有している。

30

【0031】

対向基板100bは、透明な絶縁性基板（例えばガラス基板）50と、基板50上に形成され画素電極15に対向する対向電極51とを有している。典型的には、対向基板100bはカラーフィルタをさらに有している。

【0032】

液晶層60は、画素電極15と対向電極51との間に印加された電圧に応じてその配向状態を変化させ、それにより液晶層60を通過する光を変調することによって表示が行われる。液晶層60としては、種々の表示モード用の液晶層を広く用いることができる。例えば、旋光性を利用するTN（Twisted Nematic）モードの液晶層や、複屈折性を利用するECB（Electrically Controlled Birefringence）モードの液晶層を用いることができる。ECBモードのなかでも、VA（Vertically Aligned）モードは高コントラスト比を実現することができる。VAモードの液晶層は、典型的には、負の誘電異方性を有する液晶材料を含む液晶層の両側に垂直配向層を設けることによって得られる。

40

【0033】

以下、さらに図3（a）から（d）も参照しながら、TFT基板100aの構成をより詳しく説明する。図3（a）、（b）、（c）および（d）は、それぞれ図1中の3A-3A'線、3B-3B'線、3C-3C'線および3D-3D'線に沿った断面図である。

【0034】

50

図3(a)に示すように、TFT基板100aのTFT14は、走査配線11に電氣的に接続されたゲート電極14Gと、信号配線13に電氣的に接続されたソース電極14Sと、画素電極15に電氣的に接続されたドレイン電極14Dとを有している。また、TFT14は、ゲート電極14G、ゲート絶縁膜16、真性半導体層（以下では単に「半導体層」とも呼ぶ）17および不純物添加半導体層18が下層から順に積層された積層構造を有しており、半導体層17のソース領域17a、ドレイン領域17bは、コンタクト層として機能する不純物添加半導体層18を介して、ソース電極14S、ドレイン電極14Dと電氣的に接続されている。半導体層17のうち、ソース領域17aとドレイン領域17bとの間の領域はチャンネル領域17cとして機能し、チャンネル領域17cの上面には不純物添加半導体層18が存在していない。

10

【0035】

また、図3(b)に示すように、TFT基板100aは、基板10上に形成された複数の補助容量配線20と、複数の補助容量配線20に絶縁膜12を介して対向する複数の補助容量電極21とをさらに有している。補助容量配線20は、走査配線11やゲート電極14Gと同一の導電膜をパターンニングすることによって形成されている。補助容量電極21は、信号配線13、ソース電極14Sおよびドレイン電極14Dと同一の導電膜をパターンニングすることによって形成されており、図1に示すようにドレイン電極14Dから延設された導電部材22を介してTFT14のドレイン電極14Dに電氣的に接続されている。

【0036】

上述したTFT14や信号配線13を覆うように保護絶縁膜19が形成されており、画素電極15はこの保護絶縁膜19上に形成されている。画素電極15は、図1に示すように、保護絶縁膜19に形成されたコンタクトホール19'においてTFT14のドレイン電極14Dに電氣的に接続されている。

20

【0037】

本実施形態におけるTFT基板100aでは、図3(c)に示すように、走査配線11を覆う絶縁膜12は、第1絶縁層12aと第2絶縁層12bとを含む多層絶縁膜である。第1絶縁層12aは、第2絶縁層12bの下層に形成されており、有機成分を含む絶縁材料から形成されている。一方、第2絶縁層12bは、 SiN_x や SiO_x などの無機絶縁材料から形成されている。

30

【0038】

第1絶縁層12aは、図3(c)に示すように、走査配線11と信号配線13との交差点を含む基板10上の大部分に形成されているが、図3(a)に示すように、絶縁膜12とTFT14とが重なる領域の一部には形成されていない。これに対し、第2絶縁層12bは、基板10の略全面に形成されており、絶縁膜12とTFT14とが重なる部分にも形成されている。第2絶縁層12bのうち、ゲート電極14Gと半導体層17との間に位置する部分は、ゲート絶縁膜16として機能する。

【0039】

このように、多層絶縁膜12は、第1絶縁層12aが形成されていない低積層領域12R（図1中に破線で囲まれた領域として示している。）を有している。本実施形態では、多層絶縁膜12は、TFT14のチャンネル領域17cに重なる領域に低積層領域12Rを有している。

40

【0040】

また、第1絶縁層12aは、図3(b)に示すように、補助容量配線20と補助容量電極21との間にも形成されておらず、第2絶縁層12bのみが補助容量用の誘電体膜として機能する。つまり、多層絶縁膜12は、低積層領域12Rを補助容量配線20に重なる領域の一部（具体的には補助容量配線20と補助容量電極21との間）にも有しており、補助容量配線20および補助容量電極21と、これらの間に位置する第2絶縁層12bとによって補助容量が構成されている。

【0041】

50

本実施形態におけるTFT基板100aでは、上述したように、走査配線11を覆う絶縁膜12が、第1絶縁層12aと第2絶縁層12bとを含む多層絶縁膜であり、さらに、この多層絶縁膜12が、第1絶縁層12aの形成されていない低積層領域12RをTFT14に重なる領域や補助容量配線20と補助容量電極21との間に有している。そのため、TFT14の駆動能力の低下や補助容量の容量値の低下を伴うことなく、走査配線11と信号配線13との交差部に形成される容量を低減することができる。

【0042】

走査配線11と信号配線13との交差部の容量を十分に低減するためには、第1絶縁層12aは、第2絶縁層12bよりも厚いことが好ましく、第2絶縁層12bよりも比誘電率が低いことが好ましい。

【0043】

ゲート絶縁膜16としても機能する第2絶縁層12bは、典型的には、 $0.2\mu\text{m}\sim 0.4\mu\text{m}$ 程度の厚さを有し、 $5.0\sim 8.0$ 程度の比誘電率を有している。これに対し、第1絶縁層12aの厚さは、 $0.5\mu\text{m}$ 以上 $4.0\mu\text{m}$ 以下であることが好ましく、第1絶縁層12aの比誘電率は、 4.0 以下であることが好ましい。

【0044】

第1絶縁層12aの材料としては、スピノングラス材料(SOG材料)を好適に用いることができる。SOG材料とは、スピノコート法などの塗布法によってガラス膜(シリカ系皮膜)を形成し得る材料である。特に、Si-O-C結合を骨格とする有機SOG材料や、Si-C結合を骨格とする有機SOG材料を好適に用いることができる。有機SOG材料は、比誘電率が低く、厚膜の形成が容易であるので、有機SOG材料を用いることによって、第1絶縁層12aの比誘電率を低くし、第1絶縁層12aを厚く形成することが容易となる。Si-O-C結合を骨格とするSOG材料としては、例えば、特開2001-98224号公報、特開平6-240455号公報に開示されている材料や、IDW'03予稿集第617頁に開示されている東レ・ダウコーニング・シリコン株式会社製DD1100を用いることができる。また、Si-C結合を骨格とするSOG材料としては、例えば、特開平10-102003号公報に開示されている材料を用いることができる。

【0045】

さらに、本実施形態におけるTFT基板100aは、図1および図3(d)に示すように、信号配線13と略平行に延びる複数のシールド電極23を有している。シールド電極23は、走査配線11と同一の導電膜をパターンニングすることによって形成されている。このシールド電極23は、補助容量配線20に接続されており、一定の電位を与えられる。ここで、シールド電極23を設けない場合に発生し得る問題と、シールド電極23を設けることによって得られる利点を説明する。

【0046】

シールド電極23が存在しない場合、画素電極15と信号配線13との間で静電容量が形成されてしまう。つまり、画素領域内の電気力線に着目して説明すると、電気力線は、画素電極15と対向電極51とを結ぶように形成されるだけでなく、画素電極15と信号配線13とを結ぶようにも形成される。そのため、1フレーム内で一定に保たれるべき画素電極15の電位が、信号配線13の電位の影響を受けて変動してしまう。

【0047】

これに対し、シールド電極23を設けると、画素電極15から信号配線13に向かう電気力線を、シールド電極23に導くことが可能になり、画素電極15と信号配線13との間での容量の形成を妨げることができる。そのため、画素電極15の電位が信号配線13の電位の影響を受けて変動することを抑制することができる。つまり、シールド電極23は、画素電極15を、信号配線13によって生成される電場から遮蔽する機能を有している。

【0048】

本実施形態における多層絶縁膜12は、図1および図3(d)に示すように、シールド

10

20

30

40

50

電極 2 3 に重なる領域の一部にも低積層領域 1 2 R を有している。このように、多層絶縁膜 1 2 がシールド電極 2 3 に重なる領域の一部にも低積層領域 1 2 R を有していると、シールド電極 2 3 および画素電極 1 5 と、これらの間に位置する第 2 絶縁層 1 2 b および保護絶縁膜 1 9 とから補助容量を構成することができるので、各画素の補助容量値を高くすることができる。そのため、補助容量配線 2 0、補助容量電極 2 1 および第 2 絶縁層 1 2 b によって構成される補助容量を大面積化（例えば補助容量配線 2 0 や補助容量電極 2 2 の幅を広くする）する必要がなく、開口率を低下させずに画素ごとに十分に高い補助容量値を確保することができる。

【0049】

なお、図 1 および図 3 (d) には、シールド電極 2 3 上の領域の一部に低積層領域 1 2 R を設けた構成を示したが、図 4 および図 5 に示すように、シールド電極 2 3 上の領域のほぼ全てに低積層領域 1 2 R を設けてもよい。このような構成を用いると、補助容量の値をいっそう高くすることができる。一方、図 1 および図 3 (d) に示したように、シールド電極 2 3 上の領域の一部にのみ低積層領域 1 2 R を設けると、シールド電極 2 3 の一部が第 1 絶縁膜 1 2 a によって覆われるので、シールド電極 2 3 と画素電極 1 5 との間で発生するリーク不良の発生を低減させることができる。

【0050】

また、図 1、図 3 (d)、図 4 および図 5 に示されている構成では、多層絶縁膜 1 2 の低積層領域 1 2 R が信号配線 1 3 の一部にも重なるように配置されている。低積層領域 1 2 R が信号配線 1 3 の一部に重なるように配置されていると、信号配線 1 3 と対向電極 5 1 との距離を第 1 絶縁層 1 2 a の厚さ分だけ長くすることができる。そのため、信号配線 1 3 と対向電極 5 1 との間に形成される容量を低減することができる。

【0051】

また、第 1 絶縁層 1 2 a は、図 3 (a) および (b) などに示したように、ゲート電極 1 4 G のエッジや補助容量配線 2 0 のエッジを覆っていることが好ましい。

【0052】

一般的なアクティブマトリクス基板においては、走査配線層（走査配線および走査配線と同一の導電膜から形成される要素の総称）のエッジ部と信号配線層（信号配線および信号配線と同一の導電膜から形成される要素の総称）との間で電流のリークが発生しやすい。具体的には、ゲート電極のエッジ部とソース電極、ドレイン電極との間でのリークや、補助容量配線のエッジ部と補助容量電極との間でのリークが発生しやすい。

【0053】

上述のリークの原因は、走査配線層となる導電膜をパターニングする際にエッジ部に突起物（ヒロックと呼ばれる）が形成されやすいことと、走査配線層上に C V D 法等によってゲート絶縁膜を形成する際にエッジ部においてカバリッジ性が悪くなりやすいことにある。

【0054】

そのため、走査配線層となる導電膜をパターニングする際には、エッジ部がテーパ状となるようにパターニングを行う必要があり、このことがパターニング工程の処理能力の低下を招いていた。また、エッジ部をテーパ状に形成する必要があることから走査配線層自体の厚膜化も困難であった。

【0055】

これに対し、ゲート電極 1 4 G のエッジや補助容量配線 2 0 のエッジが第 1 絶縁層 1 2 a によって覆われていると、走査配線層（ゲート電極 1 4 G や補助容量配線 2 0）のエッジ部をテーパ状に形成しなくてもリークの発生を抑制することができる。そのため、パターニング工程の処理能力を向上することができる。また、エッジ部をテーパ状に形成する必要がない（ゲート電極 1 4 G や補助容量配線 2 0 が基板面に対して略垂直な側面を有してもよい）ので、走査配線層自体の厚膜化も容易である。

【0056】

次に、T F T 基板 1 0 0 a の製造方法の一例を図 6 (a) ～ (f) を参照しながら説明

10

20

30

40

50

する。

【0057】

まず、透明な絶縁性基板（例えば無アルカリガラス基板）10上に、スパッタリング法を用いてチタン（Ti）膜、アルミニウム（Al）膜、チタン（Ti）膜をこの順に積層し、この積層膜をフォトリソグラフィによってパターニングすることにより、図6（a）に示すように、ゲート電極14Gを形成する。このとき、図示しない走査配線11、補助容量配線20、シールド電極23も同時に形成される。ここでは、Ti/Al/Ti積層膜の厚さは、上層から順に150nm、200nm、50nmである。なお、積層膜は、Ti/Al/Ti膜に限定されるわけではなく、Mo/Al/Mo膜やTa₂N₅/Ta/Ta₂N₅膜であってもよい。また、Al合金等から形成された単層の膜であってもよい。

10

【0058】

次に、スピコート法やスリットコート法を用いて基板10上に有機SOG材料を塗布した後にプリベーク、ポストベークを行うことによって、図6（b）に示すように第1絶縁層12aを形成する。プリベークは例えば120℃で5分間程度行い、ポストベークは例えば350℃で30分間程度行う。

【0059】

続いて、図6（c）に示すように、第1絶縁層12aの所定の部分、具体的には、ゲート電極14Gに重なる部分、補助容量配線20に重なる部分の一部、信号配線に重なる部分の一部およびシールド電極23に重なる部分の一部（あるいは全部）をエッチング（例えばドライエッチング）により除去する。

20

【0060】

続いて、CVD法を用いてSiN_x膜、アモルファスシリコン（a-Si）膜、n⁺アモルファスシリコン（n⁺a-Si）膜を連続して堆積し、その後、a-Si膜、n⁺a-Si膜をフォトリソグラフィによりパターニング（具体的にはドライエッチングによりn⁺a-Si膜、a-Si膜の一部を除去）することによって、図6（d）に示すように、第2絶縁層12b（一部がゲート絶縁膜16として機能する）と、真性半導体層17および不純物添加半導体層18から構成される島状の半導体構造（半導体活性層領域）とを形成する。

【0061】

その後、スパッタリング法によって、Mo膜、Al膜、Mo膜をこの順に形成し、フォトリソグラフィによってこの積層膜をパターニングすることによって、ソース電極14S、ドレイン電極14D、信号配線13および補助容量電極21を形成する。

30

【0062】

次に、図6（e）に示すように、島状の半導体構造のチャンネルとなる領域17cにおいて、ソース電極14Sおよびドレイン電極14Dをマスクとして、不純物添加半導体層18をドライエッチングにより除去する。なお、不純物添加半導体層18を除去する際に、真性半導体層17の表面も薄くエッチングされる。

【0063】

続いて、図6（f）に示すように、CVD法を用いてSiN_xを堆積することによって、厚さ250nm～300nm程度の保護絶縁膜19を基板10のほぼ全面を覆うように形成し、その後、フォトリソグラフィによりコンタクトホール19'を形成する。

40

【0064】

最後に、スパッタリング法を用いて厚さ100nmのITO膜を形成し、このITO膜をフォトリソグラフィによりパターニングすることによって、画素電極15を形成する。なお、画素電極15の材料としては、ここで例示したITOに限定されず、透明な導電材料を広く用いることができる。

【0065】

上述のようにしてTFT基板100aを製造するのとは別途に、対向基板100bを製造する。

【0066】

50

具体的には、まず、透明な絶縁性基板（例えば無アルカリガラス基板）50上に感光性顔料を含むレジスト材料を塗布し、このレジスト材料をフォトリソグラフィーによりパターンニングすることによってカラーフィルタを形成する。次に、スパッタリング法を用いてITOを堆積することによって対向電極51を形成する。

【0067】

このようにして製造された対向基板100bとTF T基板100aとを貼り合わせてシール樹脂でシールし、両基板間に液晶材料を注入して液晶層60を形成することにより、液晶表示装置100が完成する。なお、MVA（Multi-domain Vertical Alignment）モードのように配向分割されたVAモードで表示を行う場合には、TF T基板100aおよび対向基板100bの少なくとも一方に、液晶分子の配向方向を規制するための配向規制手段を設けておく。例えば、TF T基板100aの画素電極15にスリットを設けたり、対向基板100bの対向電極51上にリブ（突起）を設けたりしておく。リブは、例えば、感光性レジスト等の絶縁性膜をフォトリソグラフィーによりパターンニングすることによって形成される。

【0068】

（実施形態2）

本実施形態における液晶表示装置は、配向分割されたVAモード（例えばMVAモード）で表示を行う、配向分割垂直配向型LCDである。まず、図7（a）～（c）を参照しながら、配向分割垂直配向型LCDの基本的な構成を説明する。

【0069】

配向分割垂直配向型LCD1A、1Bおよび1Cは、第1電極1と、第1電極1に対向する第2電極2と、第1電極1と第2電極2の間に設けられた垂直配向型液晶層3とを有する複数の画素を備える。垂直配向型液晶層3は、電圧無印加時に、誘電異方性が負の液晶分子を第1電極1および第2電極2の面に略垂直（例えば87°以上90°以下）に配向させたものである。典型的には、第1電極1および第2電極2のそれぞれの液晶層3側の表面に垂直配向膜（不図示）を設けることによって得られる。

【0070】

液晶層3の第1電極1側には第1配向規制手段（4、6、8）が設けられており、液晶層3の第2電極2側には第2配向規制手段（5、7、9）が設けられている。第1配向規制手段と第2配向規制手段との間に規定される液晶領域においては、液晶分子3aは、第1配向規制手段および第2配向規制手段からの配向規制力を受け、第1電極1と第2電極2との間に電圧が印加されると、図中に矢印で示した方向に倒れる（傾斜する）。すなわち、それぞれの液晶領域において液晶分子3aは一樣な方向に倒れるので、それぞれの液晶領域はドメインとみなすことができる。

【0071】

第1配向規制手段および第2配向規制手段（これらを総称して「配向規制手段」と呼ぶことがある。）は各画素内で、それぞれ帯状に設けられており、図7（a）から（c）は帯状の配向規制手段の延設方向に直交する方向における断面図である。各配向規制手段のそれぞれの両側に液晶分子3aが倒れる方向が互いに180°異なる液晶領域（ドメイン）が形成される。

【0072】

図7（a）に示すLCD1Aは、第1配向規制手段としてリブ4を有し、第2配向規制手段として第2電極2に設けられたスリット（開口部）5を有している。リブ4およびスリット5はそれぞれ帯状（短冊状）に延設されている。リブ4はその側面4aに略垂直に液晶分子3aを配向させることにより、液晶分子3aをリブ4の延設方向に直交する方向に配向させるように作用する。スリット5は、第1電極1と第2電極2との間に電位差が形成されたときに、スリット5の端辺近傍の液晶層3に斜め電界を生成し、スリット5の延設方向に直交する方向に液晶分子3aを配向させるように作用する。リブ4とスリット5とは、一定の間隔をあけて互いに平行に配置されており、互いに隣接するリブ4とスリット5との間に液晶領域（ドメイン）が形成される。

【0073】

図7(b)に示すLCD1Bは、第1配向規制手段および第2配向規制手段としてそれぞれリブ6とリブ7とを有している点において、図7(a)のLCD1Aと異なる。リブ6とリブ7とは、一定の間隔をあけて互いに平行に配置されており、リブ6の側面6aおよびリブ7の側面7aに液晶分子3aを略垂直に配向させるように作用することによって、これらの間に液晶領域(ドメイン)が形成される。

【0074】

図7(c)に示すLCD1Cは、第1配向規制手段および第2配向規制手段としてそれぞれスリット8とスリット9とを有している点において、図7(a)のLCD1Aと異なる。スリット8とスリット9とは、第1電極1と第2電極2との間に電位差が形成されたときに、スリット8および9の端辺近傍の液晶層3に斜め電界を生成し、スリット8および9の延設方向に直交する方向に液晶分子3aを配向させるように作用する。スリット8とスリット9とは、一定の間隔をあけて互いに平行に配置されており、これらの間に液晶領域(ドメイン)が形成される。

【0075】

上述したように、第1配向規制手段と第2配向規制手段として、リブまたはスリットを任意の組み合わせで用いることができる。第1電極1と第2電極2は液晶層3を介して互いに対向する電極であればよく、典型的には一方が対向電極であり、他方が画素電極である。以下では、第1電極1が対向電極であり、第2電極2が画素電極である場合について、第1配向規制手段としてリブを有し、第2配向規制手段として画素電極に設けられたスリットを有するLCD(図7(a)のLCD1Aに対応)を例に具体的な実施形態を説明する。図7(a)に示したLCD1Aの構成を採用すると、製造工程の増加を最小にできるという利点を得られる。画素電極にスリットを設けても付加的な工程は必要なく、一方、対向電極については、リブを設ける方がスリットを設けるよりも工程数の増加が少ない。もちろん、本発明は、配向規制手段としてリブだけを用いる構成、あるいはスリットだけを用いる構成にも適用できるし、一方の基板のみに配向規制手段を設けた構成にも適用できる。

【0076】

以下、図8および図9を参照しながら、本実施形態における配向分割垂直配向型LCDのTF T基板200aの構造を具体的に説明する。図8は、TF T基板200aを模式的に示す上面図であり、図9は、図8中の9A-9A'線に沿った断面図である。

【0077】

TF T基板200aの多層絶縁膜12は、図1に示したTF T基板100aの多層絶縁膜12と同様に、TF T14のチャンネル領域に重なる領域と、補助容量配線20に重なる領域の一部に低積層領域12Rを有している。そのため、TF T14の駆動能力の低下や補助容量の容量値の低下を伴うことなく、走査配線11と信号配線13との交差部に形成される容量を低減することができる。また、多層絶縁膜12は、信号配線13に重なる領域の一部にも低積層領域12Rを有しているので、信号配線13と対向電極51との間に形成される容量を低減することができる。

【0078】

さらに、本実施形態におけるTF T基板200aでは、補助容量配線20が、対向基板に設けられたリブ(配向規制手段)に重なるように分岐した分岐部20aを有している。分岐部20aは、補助容量配線20から延設されており、リブと同様にくの字状に屈曲している。なお、画素電極15には、配向規制手段としてスリットが形成されているが、図8ではスリットを省略している。

【0079】

そして、多層絶縁膜12は、図9に示すように、補助容量配線20の分岐部20aに重なる領域にも低積層領域12Rを有しており、補助容量配線20の分岐部20aおよび画素電極15と、これらの間に位置する第2絶縁層12bおよび保護絶縁膜19とから補助容量が構成されている。

10

20

30

40

50

【0080】

つまり、本実施形態では、実施形態1のようにシールド電極23を含む補助容量を形成する代わりに、補助容量配線20の分岐部20aを含む補助容量を形成している。このような構成を採用しても、各画素に設けられる補助容量の値を高くすることができる。リブ（配向規制手段）に重なる領域は、もともと表示に寄与しない領域であるので、開口率を低下させることなく、画素ごとに十分に高い補助容量値を確保することができる。

【0081】

図10および図11に、本実施形態における他のTFT基板200aを示す。図10に示すTFT基板200aでは、補助容量配線20が、分岐部20aの屈曲部から延びるさらなる分岐部20bを有している。この分岐部20bは、走査配線11や補助容量配線20と略平行に延び、屈曲した分岐部20aのなす角をほぼ2等分するように形成されている。

10

【0082】

多層絶縁膜12は、図11に示すように、このさらなる分岐部20bに重なる領域にも低積層領域12Rを有しており、分岐部20bおよび画素電極15と、第2絶縁層12bおよび保護絶縁膜19とによっても補助容量が形成されている。そのため、補助容量値をいっそう高くすることができる。なお、さらなる分岐部20bは、液晶ドメイン同士の境界に重なるように設けられているので、分岐部20bを設けても実質的な開口率はあまり低下しない。

【0083】

20

図12および図13に、本実施形態におけるさらに他のTFT基板200aを示す。図12および図13に示すTFT基板200aでは、信号配線13等と同一の導電膜から形成されTFT14のドレイン電極14Dに電氣的に接続された導電部材22が、補助容量配線20の分岐部20aに重なるように配置されており、補助容量配線20の分岐部20aおよびこの導電部材22と、第2絶縁層12bとによっても補助容量が形成されている。そのため、図9に示したように分岐部20aおよび画素電極15と第2絶縁層12bおよび保護絶縁膜19とによっても補助容量が形成される場合に比べ、高い容量値を実現することができる。

【0084】

なお、本実施形態では、シールド電極23上には多層絶縁膜12の低積層領域12Rを配置していないが、勿論、シールド電極23上にも低積層領域12Rを設け、そのことによって画素ごとの補助容量値をさらに高くしてもよい。

30

【産業上の利用可能性】

【0085】

本発明によれば、走査配線と信号配線との交差部に形成される容量を低減し、且つ、開口率を低下させることなく十分に大きな容量値を持つ補助容量を設けることが可能となる。本発明は、液晶表示装置用のアクティブマトリクス基板に好適に用いられる。

【図面の簡単な説明】

【0086】

【図1】本発明の好適な実施形態における液晶表示装置100を模式的に示す上面図である。

40

【図2】液晶表示装置100を模式的に示す断面図であり、図1中の2A-2A'線に沿った断面を示す図である。

【図3】(a)から(d)は、液晶表示装置100のTFT基板100aを模式的に示す断面図であり、それぞれ図1中の3A-3A'線、3B-3B'線、3C-3C'線、3D-3D'線に沿った断面を示す図である。

【図4】液晶表示装置100を模式的に示す上面図である。

【図5】液晶表示装置100を模式的に示す断面図であり、図4中の5A-5A'線に沿った断面を示す図である。

【図6】(a)から(f)は、TFT基板100aの製造工程を模式的に示す工程断面図

50

である。

【図 7】（a）から（c）は、配向分割垂直配向型 L C D の基本的な構成を模式的に示す断面図である。

【図 8】本発明の好適な実施形態における配向分割垂直配向型 L C D の T F T 基板 2 0 0 a を模式的に示す上面図である。

【図 9】T F T 基板 2 0 0 a を模式的に示す断面図であり、図 8 中の 9 A - 9 A ' 線に沿った断面を示す図である。

【図 1 0】本発明の好適な実施形態における他の T F T 基板 2 0 0 a を模式的に示す上面図である。

【図 1 1】T F T 基板 2 0 0 a を模式的に示す断面図であり、図 1 0 中の 1 1 A - 1 1 A ' 線に沿った断面を示す図である。 10

【図 1 2】本発明の好適な実施形態におけるさらに他の T F T 基板 2 0 0 a を模式的に示す上面図である。

【図 1 3】T F T 基板 2 0 0 a を模式的に示す断面図であり、図 1 2 中の 1 3 A - 1 3 A ' 線に沿った断面を示す図である。


【符号の説明】

【0 0 8 7】


1	第 1 電極	
2	第 2 電極	
3	垂直配向型液晶層	20
4、6、7	リブ（配向規制手段）	
5、8、9	スリット（配向規制手段）	
1 0	基板（透明絶縁性基板）	
1 1	走査配線	
1 2	絶縁膜（多層絶縁膜）	
1 2 a	第 1 絶縁層	
1 2 b	第 2 絶縁層	
1 2 R	低積層領域	
1 3	信号配線	
1 4	薄膜トランジスタ（スイッチング素子）	30
1 4 G	ゲート電極	
1 4 S	ソース電極	
1 4 D	ドレイン電極	
1 5	画素電極	
1 6	ゲート絶縁膜	
1 7	半導体層（真性半導体層）	
1 7 a	ソース領域	
1 7 b	ドレイン領域	
1 7 c	チャネル領域	
1 8	不純物添加半導体層	40
1 9	保護絶縁膜	
1 9 '	コンタクトホール	
2 0	補助容量配線	
2 0 a	補助容量配線の分岐部	
2 0 b	補助容量配線のさらなる分岐部	
2 1	補助容量電極	
2 2	導電部材	
2 3	シールド電極	
6 0	液晶層	
1 0 0	液晶表示装置	50

100a、200a アクティブマトリクス基板（TFT基板）
 100b 対向基板


【図1】




【図2】




【図 4】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】



【図 1 2】



【図 1 3】



フロントページの続き

Fターム(参考) 2H092 GA13 HA04 JA24 JA38 JA42 JB05 JB13 JB57 JB58 JB63
JB66 JB67 JB79 KA12 KA17 KA22 KA24 KB03 KB13 KB24
KB25 NA07 NA11 NA25 PA02 QA06

专利名称(译)	有源矩阵基板和具有该基板的液晶显示装置		
公开(公告)号	JP2007225860A	公开(公告)日	2007-09-06
申请号	JP2006046485	申请日	2006-02-23
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普公司		
[标]发明人	中村涉 岡田美広		
发明人	中村 涉 岡田 美広		
IPC分类号	G02F1/1368 G02F1/1343 G02F1/1337		
FI分类号	G02F1/1368 G02F1/1343 G02F1/1337.505		
F-TERM分类号	2H090/JA03 2H090/KA04 2H090/LA01 2H090/LA04 2H090/MA01 2H090/MA10 2H090/MA15 2H092/GA13 2H092/HA04 2H092/JA24 2H092/JA38 2H092/JA42 2H092/JB05 2H092/JB13 2H092/JB57 2H092/JB58 2H092/JB63 2H092/JB66 2H092/JB67 2H092/JB79 2H092/KA12 2H092/KA17 2H092/KA22 2H092/KA24 2H092/KB03 2H092/KB13 2H092/KB24 2H092/KB25 2H092/NA07 2H092/NA11 2H092/NA25 2H092/PA02 2H092/QA06 2H192/AA24 2H192/BA25 2H192/BC31 2H192/CB05 2H192/CB82 2H192/CC05 2H192/CC32 2H192/CC42 2H192/DA13 2H192/DA43 2H192/DA65 2H192/DA72 2H192/DA74 2H192/EA43 2H192/GA03 2H192/GD14 2H192/JA13 2H290/AA34 2H290/BB24 2H290/BB44 2H290/CA14 2H290/CA33 2H290/CA46		
代理人(译)	奥田诚治		
外部链接	Espacenet		

摘要(译)

解决的问题：为了减小在扫描配线和信号配线的交叉点处形成的电容，提供一种有源矩阵基板，该有源矩阵基板具有在不降低开口率的情况下具有足够大的电容值的辅助电容，以及包括该有源矩阵基板的液晶显示器。提供设备。有源矩阵基板包括：绝缘基板；在绝缘基板上形成的扫描线和辅助电容线；覆盖扫描线和辅助电容线的绝缘膜；以及绝缘膜。信号配线13被设置为经由膜12与扫描配线11相交。绝缘膜12是多层绝缘膜，其在与屏蔽电极23重叠的区域中包括由包含有机成分的绝缘材料形成的第一绝缘层12a和由无机绝缘材料形成的第二绝缘层12b。其至少一部分具有低叠层区域12R，其中未形成第一绝缘层12a。[选择图]图3

