

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-71928

(P2007-71928A)

(43) 公開日 平成19年3月22日(2007.3.22)

(51) Int.Cl.	F I	テーマコード (参考)
GO2F 1/1368 (2006.01)	GO2F 1/1368	2H090
GO2F 1/1337 (2006.01)	GO2F 1/1337	2H092
HO1L 29/786 (2006.01)	HO1L 29/78 618B	5F110
HO1L 21/336 (2006.01)	HO1L 29/78 617T	
HO1L 51/05 (2006.01)	HO1L 29/78 617S	
審査請求 未請求 請求項の数 10 O L (全 20 頁) 最終頁に続く		

(21) 出願番号 特願2005-255805 (P2005-255805)

(22) 出願日 平成17年9月5日(2005.9.5)

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区丸の内一丁目6番6号

(74) 代理人 100100310

弁理士 井上 学

(72) 発明者 川崎 昌宏

埼玉県比企郡鳩山町赤沼2520番地

株式会社日立製作所

基礎研究所内

(72) 発明者 芝 健夫

埼玉県比企郡鳩山町赤沼2520番地

株式会社日立製作所

基礎研究所内

最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】


配向膜の形成時に発生する有機半導体膜の劣化を防止し、高性能な有機薄膜トランジスタを用いた液晶表示装置を安価に提供すること。

【解決手段】

ゲート電極、ゲート絶縁膜、ソース・ドレイン電極、半導体層から構成される薄膜トランジスタ及び、配線、画素電極の各部材を有する薄膜トランジスタ基板と、この基板との間で液晶層を挟持する対向基板を有する液晶表示装置において、半導体層と液晶層との間に液晶層の分子配向を制御する機能を有する配向膜を介在させない。

【選択図】 図2

図 2



【特許請求の範囲】

【請求項 1】

一対の基板と、
前記一対の基板の一方基板上に形成され、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層を有する薄膜トランジスタと、
前記一方基板上に形成された画素電極と、
前記他方基板上に形成された共通電極と、
前記一対の基板に挟持された液晶層と、
前記液晶層と前記画素電極間に配置された第 1 の配向膜と、
前記液晶層と前記他方基板間に配置された第 2 の配向膜と、を有し、
前記薄膜トランジスタの半導体層は、有機化合物で形成され、
前記第 1 の配向膜は、前記半導体層上方を除いた平面領域に形成された液晶表示装置。

10

【請求項 2】

一対の基板と、
前記一対の基板の一方基板上に形成され、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層を有する薄膜トランジスタと、
前記一方基板上に形成された画素電極と、
前記他方基板上に形成された共通電極と、
前記一対の基板に挟持された液晶層と、
前記液晶層と前記他方基板間に配置された第 2 の配向膜と、を有し、
前記薄膜トランジスタの半導体層は、有機化合物で形成され、
前記ゲート絶縁膜は、複数の膜で積層形成され、前記複数の層の 1 つの層は、前記ゲート電極上方で前記半導体層と接し、且つ前記画素電極上に配置され、前記液晶層の液晶分子の配向を制御する機能を有する液晶表示装置。

20

【請求項 3】

一対の基板と、
前記一対の基板の一方基板上に形成され、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層を有する薄膜トランジスタと、
前記一方基板上に形成された画素電極と、
前記他方基板上に形成された共通電極と、
前記一対の基板に挟持された液晶層と、
前記液晶層と前記画素電極間に配置された第 1 の配向膜と、
前記液晶層と前記他方基板間に配置された第 2 の配向膜と、を有し、
前記薄膜トランジスタの半導体層は、有機化合物で形成され、
前記半導体層と前記ゲート絶縁層との間には、前記第 1 の配向膜と同材料の膜が形成された液晶表示装置。

30

【請求項 4】

一対の基板と、
前記一対の基板の一方基板上に形成され、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層を有する薄膜トランジスタと、
前記他方基板上に形成された共通電極と、
前記一対の基板に挟持された液晶層と、
前記液晶層と前記一方基板間に配置された第 1 の配向膜と、
前記液晶層と前記他方基板間に配置された第 2 の配向膜と、を有し、
前記薄膜トランジスタの半導体層は、有機化合物で形成され、
前記薄膜トランジスタのソース電極は、画素電極の機能を有し、前記一方基板と前記第 1 の配向膜間に配置され、
前記第 1 の配向膜は、前記半導体層上方を除いた平面領域に形成された液晶表示装置。

40

【請求項 5】

請求項 1, 3, 4 のいずれか一項に記載の液晶表示装置において、

50

前記第 1 の配向膜は、ポリイミドまたはポリアミック酸、もしくはポリイミド及びポリアミック酸からなる膜である液晶表示装置。

【請求項 6】

請求項 1, 3, 4 のいずれか一項に記載の液晶表示装置において、
前記ゲート絶縁膜と前記第 1 の配向膜は、同一の材料で形成された液晶表示装置。

【請求項 7】

請求項 1 乃至 4 のいずれか一項に記載の液晶表示装置において、
前記半導体層は、液晶性材料で形成され、
前記半導体層と接する前記ゲート絶縁膜に配向処理が施されて形成された液晶表示装置

10

【請求項 8】

請求項 7 記載の液晶表示装置において、
前記半導体層と接する前記ゲート絶縁膜の表面は、前記ソース電極の形成位置から前記ドレイン電極の形成位置の方向、または前記ドレイン電極の形成位置から前記ソース電極の形成位置の方向に配向処理された液晶表示装置。

【請求項 9】

請求項 7 記載の液晶表示装置において、
前記半導体層と接する前記ゲート絶縁膜の表面に形成された配向方向と、前記配向膜の表面に形成された配向方向とは、配向方向が異なっている液晶表示装置。

【請求項 10】

20

請求項 1 乃至 4 のいずれか一項に記載の液晶表示装置において、
前記他方基板と前記第 2 の配向膜間にカラーフィルタを有する液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、薄膜トランジスタを用いた液晶表示装置に関する。

【背景技術】

【0002】

情報化の進展に伴い、紙に代わる薄くて軽い電子ペーパーディスプレイや、商品 1 つ 1 つを瞬時に識別することが可能な IC タグ等の開発が注目されている。現行では、これらのデバイスにアモルファスシリコンや多結晶シリコンを半導体に用いた薄膜トランジスタをスイッチング素子として使用している。しかし、シリコン系半導体を用いた薄膜トランジスタを作製するには、高価なプラズマ化学気相成長 (CVD) 装置やスパッタリング装置等の設備コストがかかるうえに、真空プロセス、フォトリソグラフィー、加工等のプロセスをいくつも経るため、生産効率が低いという問題がある。

30

【0003】

このため、近年、塗布法・印刷法で形成でき、安価に製品を提供することが可能な、有機材料を半導体層に用いた有機薄膜トランジスタが注目されている。有機薄膜トランジスタを画素のスイッチング素子として用いたディスプレイとして、特許文献 1 に液晶ディスプレイの断面構造が開示されている。同公報にも開示されているように、液晶層を配向させる配向膜は、絶縁基板上にゲート電極、ゲート絶縁膜、半導体層、ソース・ドレイン電極の各部材から構成される薄膜トランジスタを形成した後に形成されるため、薄膜トランジスタ上も覆うような構造になる。これは薄膜トランジスタの半導体が有機物であっても無機物であっても同様である。

40

【0004】

【特許文献 1】特開平 10 - 209459 号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

50

配向膜は、 γ -ブチラクトンを主成分とする高沸点溶媒（沸点204）に溶かしたポリイミドを塗布後、230程度で焼成して形成される。このため従来のように薄膜トランジスタを形成した後に配向膜を形成すると、薄膜トランジスタの半導体層に有機化合物を用いた場合には、半導体層が熱によって凝集し、薄膜トランジスタの性能が劣化するという問題がある。この対策として、ポリイミドを80程度の低温で焼成して半導体層の劣化を回避することが考えられる。しかし、この場合には、ポリイミドの高沸点溶媒がポリイミド膜内に残留し、その残留溶媒が有機半導体内に染みこむことによって、有機半導体の性能を劣化させるという問題がある。有機半導体と配向膜との間に保護層を介した場合にも、有機半導体への溶媒の染み込み量を低減する効果はあるが、溶媒による有機半導体の劣化を完全に防止することはできない。特に、塗布や印刷によって保護層を形成する場合には、保護層の膜密度が低いため、溶媒の染み込み量の低減効果も低くなる。

【0006】

本発明の目的は、配向膜の形成時に発生する有機半導体膜の劣化を防止し、有機薄膜トランジスタを用いた液晶表示装置を安価に提供することである。

【課題を解決するための手段】

【0007】

本発明は、前記目的を達成するために、一对の基板と、一方基板上に形成され、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層を有する薄膜トランジスタと、一方基板上に形成された画素電極と、他方基板上に形成された共通電極と、一对の基板に挟持された液晶層と、液晶層と画素電極間に配置された第1の配向膜と、液晶層と他方基板間に配置された第2の配向膜と、を有し、薄膜トランジスタの半導体層は、有機化合物で形成され、第1の配向膜は、半導体層上方を除いた平面領域に形成された構成とする。

【0008】

また、一对の基板と、一方基板上に形成され、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層を有する薄膜トランジスタと、一方基板上に形成された画素電極と、他方基板上に形成された共通電極と、一对の基板に挟持された液晶層と、液晶層と他方基板間に配置された第2の配向膜と、を有し、薄膜トランジスタの半導体層は、有機化合物で形成され、ゲート絶縁膜は、複数の膜で積層形成され、複数の層の1つの層は、ゲート電極上方で半導体層と接し、且つ画素電極上に配置され、液晶層の液晶分子の配向を制御する機能を有する構成とする。

【0009】

また、一对の基板と、一方基板上に形成され、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層を有する薄膜トランジスタと、一方基板上に形成された画素電極と、他方基板上に形成された共通電極と、一对の基板に挟持された液晶層と、液晶層と画素電極間に配置された第1の配向膜と、液晶層と他方基板間に配置された第2の配向膜と、を有し、薄膜トランジスタの半導体層は、有機化合物で形成され、半導体層とゲート絶縁層との間には、第1の配向膜と同材料の膜が形成された構成とする。

【0010】

また、一对の基板と、一方基板上に形成され、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層を有する薄膜トランジスタと、他方基板上に形成された共通電極と、一对の基板に挟持された液晶層と、液晶層と一方基板間に配置された第1の配向膜と、液晶層と他方基板間に配置された第2の配向膜と、を有し、薄膜トランジスタの半導体層は、有機化合物で形成され、薄膜トランジスタのソース電極は、画素電極の機能を有し、一方基板と第1の配向膜間に配置され、第1の配向膜は、半導体層上方を除いた平面領域に形成された構成とする。

【発明の効果】

【0011】

配向膜の形成時に発生する有機半導体膜の劣化を防止し、有機薄膜トランジスタを用いた液晶表示装置を安価に提供できる。

10

20

30

40

50

【発明を実施するための最良の形態】**【0012】**

以下に図面を用いて本発明の実施の形態を詳細に説明する。

【実施例1】**【0013】**

図1に、本発明を用いた液晶表示装置構成と平面概略図の一例を示す。

【0014】

行及び列状に複数配置された画素1と、所定のサイクルで画素を選択するための走査配線102'と、画素に情報を与える信号配線108'とがマトリクス状に配置している。各走査線は走査ドライバ2に接続されている。また、各信号配線は信号ドライバ3に接続されている。例えば、m行n列目の画素の1サイクル間の動作は次のように行う。画素に接続されたn列目の走査配線が選択されると、n列目の画素の薄膜トランジスタ(TFT)のゲート電極に所定の電圧が印加され、オン状態になる。この際m行の信号線から輝度情報である信号電圧 $V_s = V_{dmn}$ が取り込まれ、m行n列目の画素のドレイン電極に印加される。画素に接続されたn列目の走査配線が非選択になった後も、輝度情報は画素容量に所定の期間保持され続ける。

【0015】

図2に、本発明を用いた液晶表示装置画素部の断面概略図を示す。

【0016】

図2は図1の(A)-(A)'における断面にあたる。図1, 図2を用いて説明する。

【0017】

まず、TFT基板を以下の手順で作成した。絶縁基板101には、ガラス基板を用いた。絶縁基板101は、絶縁性の材料であれば広い範囲から選択することが可能である。具体的には、石英、サファイア、シリコン等の無機基板、アルミニウム、ステンレス等の金属を絶縁膜でコーティングした基板、アクリル、エポキシ、ポリアミド、ポリカーボネート、ポリイミド、ポリエステル、ポリノルボルネン、ポリフェニレンオキシド、ポリエチレンナフタレンジカルボキシレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリアリレート、ポリエーテルケトン、ポリエーテルスルホン、ポリケトン、ポリフェニレンスルフィド等の有機プラスチック基板を用いることができる。また、これらの基板の表面に、酸化シリコン、窒化シリコン等の膜を設けたものを用いてもよい。その上に、スパッタ法を用いて成膜したITOをフォトリソグラフィー法でパターニングして、ゲート電極102及び走査配線102'、画素電極103、共通配線104を厚さ150nmで同層に形成した。ゲート電極102及び走査配線102'、画素電極103、共通配線104としては、導電体であれば特に限定されるものではなく、例えばAl, Cu, Ti, Cr, Au, Ag, Ni, Pd, Pt, Ta, Moのような金属および合金の他、単結晶シリコン、ポリシリコンのようなシリコン材料、ITO, IZOのような透明導電材料、あるいはポリアニリンやポリ3,4-エチレンジオキシチオフェン/ポリスチレンスルフォネートのような有機導電体等を用い、プラズマCVD法、熱蒸着法、スパッタ法、スクリーン印刷法、インクジェット法、電解重合法、無電解メッキ法、電気メッキ法、ホットスタンピング法等の公知の方法によって形成することができる。上記ゲート電極は単層構造としてだけでなく、例えばCr層とAu層との重ね合わせ、あるいはTi層とPt層との重ね合わせ等、複数層を重ね合わせた構造でも使用できる。また、上記ゲート電極102及び走査配線102'、画素電極103、共通配線104は、フォトリソグラフィー法、シャドウマスク法、マイクロプリンティング法、レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ゲート電極102及び走査配線102'、画素電極103、共通配線104はそれぞれ異なる材料で形成しても構わない。

【0018】

次に、スピンコートしたポリシラザンを450℃で焼成し、厚さ200nmのSiO₂膜をゲート絶縁層105として用いた。ゲート絶縁層105には、窒化シリコン、酸化アル

10

20

30

40

50

ルミニウム，酸化タンタル等の無機膜，ポリビニルフェノール，ポリビニルアルコール，ポリイミド，ポリアミック酸，ポリアミド，パリレン，ポリメチルメタクリレート，ポリ塩化ビニル，ポリアクリロニトリル，ポリ（パーフロロエチレン－コ－ブテニルビニルエーテル），ポリイソブチレン，ポリ（４－メチル－１－ペンテン），ポリ（プロピレン－コ－（１－ブテン）），ベンゾシクロブテン樹脂等の有機膜またはそれらの積層膜を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ディップコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。次に、画素電極上のゲート絶縁膜を取り除くように、スルーホール１０６をフォトリソグラフィ法によって形成した。ゲート絶縁層１０５を前記印刷法で形成する場合には、スルーホール１０６はゲート絶縁層１０５と同時に形成することが可能である。

10

【００１９】

次に、ポリイミドをスピンコート法で５０ｎｍの厚さに成膜し２００℃で焼成後、フォトリソグラフィ法で画素電極上を覆うようにパターンニングして配向膜１０７を形成した。配向膜１０７にはポリイミド以外にポリアミック酸、もしくはポリイミドとポリアミック酸からなる膜や、アクリル，ポリクロロピレン，ポリエチレンテレフタレート，ポリオキシメチレン，ポリビニルクロライド，ポリフッ化ビニリデン，シアノエチルプルラン，ポリメチルメタクリレート，ポリサルフォン，ポリカーボネート等の樹脂材料を用いることができる。ゲート絶縁層１０５と配向膜１０７に同一の材料を用いる場合には、ゲート絶縁膜と配向膜を同時に形成することができるため、プロセス数を低減することができる。

20

【００２０】

次に、スパッタ法を用いて成膜した厚さ１５０ｎｍのＩＴＯをフォトリソグラフィ法でパターンニングしてドレイン電極１０８，ソース電極１０９，信号配線１０８'を形成し、ソース電極１０９を画素電極１０３に接続させた。ドレイン電極１０８，ソース電極１０９、及び信号配線１０８'の材料はゲート電極と同様、導電体であれば特に限定されるものではなく、例えばＡｌ，Ｃｕ，Ｔｉ，Ｃｒ，Ａｕ，Ａｇ，Ｎｉ，Ｐｄ，Ｐｔ，Ｔａのような金属の他、ＩＺＯのような他の透明導電材料，ポリアニリンやポリ３，４－エチレンジオキシチオフエン／ポリスチレンスルフォネートのような有機導電体等を用い、プラズマＣＶＤ法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。ドレイン電極１０８，ソース電極１０９、及び信号配線１０８'は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。また、ドレイン電極１０８，ソース電極１０９、及び信号配線１０８'は、フォトリソグラフィ法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ドレイン電極１０８，ソース電極１０９、及び信号配線１０８'にはそれぞれ異なる材料を用いてもよい。

30

【００２１】

次に、そのゲート絶縁層１０５上をオクタデシルトリクロロシランの単分子膜で修飾した。単分子膜には、ヘプタフロロイソプロポキシプロピルメチルジクロロシラン，トルフロロプロピルメチルジクロロシラン，ヘキサメチルジシラザン，ビニルトリエトキシシラン，γ－メタクリロキシプロピルトリメトキシシラン，γ－アミノプロピルトリエトキシシラン，Ｎ－フェニル－γ－アミノプロピルトリメトキシシラン，γ－メルカプトプロピルトリメトキシシラン，ヘプタデカフロロ－１，１，２，２－テトラハイドロデシル－１－トリメトキシシラン，オクタデシルトリエトキシシラン，デシルトリクロロシラン，デシルトリエトキシシラン，フェニルトリクロロシランのようなシラン系化合物や、１－ホスホノオクタン，１－ホスホノヘキサン，１－ホスホノヘキサデカン，１－ホスホノ－３，７，１１，１５－テトラメチルヘキサデカン，１－ホスホノ－２－エチルヘキサン，１－ホスホノ－２，４，４－トリメチルペンタン，１－ホスホノ－３，５，５－トリメチルヘキサンのようなホスホン酸系化合物等を用いてもよい。上記修飾はゲート絶縁層１０５

40

50

の表面を前記化合物の溶液や蒸気に接触させることにより前記化合物をゲート絶縁膜表面に吸着させることにより達成される。また、ゲート絶縁層 105 の表面は単分子膜で修飾しなくてもよい。

【0022】

次に、可溶性のペンタセン誘導体をコンタクトプリントでパターンニングして、150 で焼成して厚さ100nmの有機化合物で構成される半導体層110を形成した。半導体層110は銅フタロシアニン、ルテチウムビスフタロシアニン、アルミニウム塩化フタロシアニンのようなフタロシアニン系化合物、テトラセン、クリセン、ペンタセン、ピレン、ペリレン、コロネンのような縮合多環芳香族系化合物、ポリアニリン、ポリチエニレンビニレン、ポリ(3-ヘキシルチオフェン)、ポリ(3-ブチルチオフェン)、ポリ(3-デシルチオフェン)、ポリ(9,9-ジオクチルフルオレン)、ポリ(9,9-ジオクチルフルオレン-コ-ベンゾチアジアゾール)、ポリ(9,9-ジオクチルフルオレン-コ-ジチオフェン)のような共役系ポリマー等を用い、熱蒸着法、分子線エピタキシー法、スプレー法、スピコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等によって形成することができる。半導体層110に、ペンタセン等の低分子有機半導体を用いる場合には、半導体とゲート絶縁膜との界面の平滑性を保ち、薄膜トランジスタの電界効果移動度を向上させるために、半導体層と接するゲート絶縁膜部にはラビング処理を施さない。

10

【0023】

半導体層110に、ポリ-9,9-ジオクチルフルオレン-コ-ジチオフェン(F8T2)等の液晶性材料を用いる場合には、半導体層を形成する前に、あらかじめ半導体層と接するゲート絶縁膜表面を、ソース電極の形成位置からドレイン電極の形成位置の方向、またはドレイン電極の形成位置からソース電極の形成位置の方向に光配向処理を施し、キャリアがチャネルを移動する方向に液晶半導体を一軸配向させることによって薄膜トランジスタの電界効果移動度を向上させることができる。

20

【0024】

次に、パリレン膜をCVD法で形成し、フォトリソグラフィー法で厚さ500nmの保護膜111とスルーホール106'を形成した。保護膜111はパリレンに限らず、酸化シリコン、窒化シリコン等の無機膜、ポリビニルフェノール、ポリビニルアルコール、ポリメチルメタクリレート、ポリ塩化ビニル、ポリアクリロニトリル等の有機膜またはそれらの積層膜を用い、プラズマCVD法、熱蒸着法、スパッタ法、陽極酸化法、スプレー法、スピコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等によって形成することができる。

30

【0025】

次に、配向膜107を、絶縁基板101の対角方向に液晶が配向するように、ラビング処理を施し、TFE基板を完成させた。配向膜のラビング方向は液晶の視野角を重視するので、液晶性材料を用い、半導体層と接するゲート絶縁膜表面に配向処理を施した場合には、配向膜とゲート絶縁膜表面との配向方向は必ずしも一致しない。

【0026】

対向基板は以下の手順で作成した。

40

【0027】

絶縁基板101'には、ガラス基板を用いた。絶縁基板101'はTFE基板と同様に、絶縁性の材料であれば広い範囲から選択することが可能である。

【0028】

次に、絶縁基板101'上に厚さ150nmのITO膜をスパッタ法で成膜し、共通電極112を形成した。

【0029】

次に、厚さ100nmのCrをスパッタで成膜し、フォトリソグラフィー法でブラックマトリクス113を形成した。

【0030】

50

カラーフィルタ 114 を形成後、スピンコート法でポリイミドを 50 nm の厚さに成膜し、200 で焼成して配向膜 107' を形成した。

【0031】

次に、配向膜 107' にラビング処理を施し、対向基板を完成させた。

【0032】

粒径 5 μm のポリマースペースャ剤を TFT 基板上に分散後、表示部周辺に UV 硬化型シール剤をディスペンサで塗布し、TFT 基板と対向基板を貼り合わせた後、外線を照射してシール剤を硬化させた。最後に、液晶層 115 を封入して液晶パネルを完成させた。

【0033】

本実施例ように、配向膜 107 を半導体層 110 よりも先に形成し、半導体層 110 よりも上層には配置しないようにする、つまり、絶縁基板 101, 101' である一対の基板と、その一方基板（絶縁基板 101）上に形成され、ゲート電極、ゲート絶縁層、ソース電極、ドレイン電極、半導体層 110 を有する薄膜トランジスタと、一方基板上に形成された画素電極 103 と、他方基板（絶縁基板 101'）上に形成された共通電極 112 と、一対の基板に挟持された液晶層 115 と、液晶層 115 と画素電極 103 間に配置された第 1 の配向膜（配向膜 107）と、液晶層 115 と他方基板間に配置された第 2 の配向膜（配向膜 107'）と、を備え、薄膜トランジスタの半導体層 110 は、有機化合物で形成され、第 1 の配向膜は、半導体層 110 上方を除いた平面領域に形成された構成とすることによって、第 1 の配向膜である配向膜 107 の焼成温度または、配向膜 107 の溶媒による有機の半導体層の劣化を防止することができる。

10

20

【0034】

また、この配向膜とゲート絶縁膜とが同層で形成されるので、同一工程で配向膜とゲート絶縁膜とを形成でき、安価な液晶表示装置を提供できる効果を得ることができる。

【0035】

本実施例で作成した TFT の電界効果移動度は、半導体層よりも後に TFT 基板側の配向膜を形成する従来のプロセスで作成した TFT の電界効果移動度に比べて 2 桁以上大きく、約 $1.2\text{ cm}^2/\text{Vs}$ の値が得られた。

【実施例 2】

【0036】

図 3 及び図 4 を用いて本発明の第 2 の実施例について説明する。図 3 に、本発明を用いた液晶表示装置画素部の平面概略図を、図 4 に、図 3 の (A) - (A)' における断面概略図を示す。

30

【0037】

TFT 基板を以下の手順で作成した。絶縁基板 101 には、ガラス基板を用いた。絶縁基板 101 は、実施例 1 と同様に広い範囲から選択することが可能である。その上に、スパッタ法を用いて成膜した ITO をフォトリソグラフィ法でパターニングして、ゲート電極 102 及び走査配線 102', 画素電極 103, 共通配線 104 を厚さ 150 nm で同層に形成した。ゲート電極 102 及び走査配線 102', 画素電極 103, 共通配線 104 の材料としては、実施例 1 と同様に導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。プラズマ CVD 法, 熱蒸着法, スパッタ法, スクリン印刷法, インクジェット法, 電解重合法, 無電解メッキ法, 電気メッキ法, ホットスタンピング法等の公知の方法によって形成することができる。また、上記ゲート電極 102 及び走査配線 102', 画素電極 103, 共通配線 104 は、フォトリソグラフィ法, シャドウマスク法, マイクロプリンティング法, レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ゲート電極 102 及び走査配線 102', 画素電極 103, 共通配線 104 はそれぞれ異なる材料で形成しても構わない。

40

【0038】

次に、ポリシラザンを 5 nm の厚さにディップコート後、90 で焼成して SiO_2 膜に変成し、ゲート絶縁膜 201 の 1 層目（ゲート絶縁膜 201 - 1）を形成した。ゲート

50

絶縁膜 201 の 1 層目には、窒化シリコン，酸化アルミニウム，酸化タンタル等の無機膜、ポリビニルフェノール，ポリビニルアルコール，パリレン，ポリメチルメタクリレート，ポリ塩化ビニル，ポリアクリロニトリル，ポリ（パーフロロエチレン - コ - ブテニルビニルエーテル），ポリイソブチレン，ポリ（4 - メチル - 1 - ペンテン），ポリ（プロピレン - コ - （1 - ブテン）），ベンゾシクロブテン樹脂等の有機膜またはそれらの積層膜を用い、プラズマ CVD 法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ディップコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。特に、ゲート絶縁膜 201 の 1 層目には、 SiO_2 ， SiN ， Al_2O_3 ， Ta_2O_5 等の耐圧性がよく、分極の少ない材料を用いることによって薄膜トランジスタの性能を向上させることができる。 10

【0039】

画素電極 103 上のゲート絶縁膜を取り除くように、スルーホール 106 をフォトリソグラフィ法によって形成した。ゲート絶縁膜 201 の 1 層目を前記印刷法で形成する場合には、スルーホール 106 はゲート絶縁膜 201 の 1 層目と同時に形成することが可能である。

【0040】

次に、ポリビニルフェノールを 100 nm の厚さにスピンコートし、ゲート絶縁膜 201 の 2 層目（ゲート絶縁膜 201 - 2）を形成した。ゲート絶縁膜 201 の 2 層目には、窒化シリコン，酸化アルミニウム，酸化タンタル等の無機膜，ポリビニルアルコール，パリレン，ポリメチルメタクリレート，ポリ塩化ビニル，ポリアクリロニトリル，ポリ（パーフロロエチレン - コ - ブテニルビニルエーテル），ポリイソブチレン，ポリ（4 - メチル - 1 - ペンテン），ポリ（プロピレン - コ - （1 - ブテン）），ベンゾシクロブテン樹脂等の有機膜またはそれらの積層膜を用い、プラズマ CVD 法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピンコート法，ディップコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。 20

【0041】

ゲート絶縁膜のスルーホール 106' はフォトリソグラフィ法によって再度形成する。ゲート絶縁膜 201 の 2 層目を前記印刷法で形成する場合には、スルーホール 106' はゲート絶縁膜 201 の 2 層目と同時に形成することが可能である。 30

【0042】

次に、ポリイミドを 50 nm の厚さにスピンコート法で成膜し 200 で焼成してゲート絶縁膜 201 の 3 層目（ゲート絶縁膜 201 - 3）を形成した。ゲート絶縁膜 201 の 3 層目にはポリイミド以外にポリアミック酸、もしくはポリイミドとポリアミック酸からなる膜や、アクリル，ポリクロロピレン，ポリエチレンテレフタレート，ポリオキシメチレン，ポリビニルクロライド，ポリフッ化ビニリデン，シアノエチルプルラン，ポリメチルメタクリレート，ポリサルフォン，ポリカーボネート等の樹脂材料を用いることができる。図 3 に示した画素電極 103 とソース電極とを接続するためのスルーホール 202 をフォトリソグラフィ法によって形成した。ゲート絶縁膜 201 の 3 層目を前記印刷法で形成する場合には、スルーホール 202 はゲート絶縁膜 201 の 3 層目と同時に形成することが可能である。 40

【0043】

ゲート絶縁膜の 3 層目は画素電極 103 上も覆うように形成した。尚、ゲート絶縁膜の 2 層目は、ゲート絶縁膜の 1 層目の耐圧を確保することによって、省略することもできる。また、ゲート絶縁膜のポリイミド層を 200 nm ~ 500 nm 程度に厚膜化することによって、ゲート絶縁膜の 1 層目と 2 層目を省略することができる。つまりゲート絶縁膜の 3 層目のみを形成してもよい。

【0044】

次に、スパッタ法を用いて成膜した厚さ 150 nm の ITO をフォトリソグラフィ法でパターニングしてドレイン電極 108，ソース電極 109，信号配線 108' を形成し 50

、ソース電極 109 を画素電極 103 に接続させた。ドレイン電極 108 , ソース電極 109 、及び信号配線 108 ' の材料は実施例 1 と同様に、導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。また、プラズマ CVD 法 , 熱蒸着法 , スパッタ法 , スクリーン印刷法 , インクジェット法 , 電解重合法 , 無電解メッキ法 , 電気メッキ法 , ホットスタンピング法等の公知の方法によって形成することができる。ドレイン電極 108 , ソース電極 109 、及び信号配線 108 ' は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。また、ドレイン電極 108 , ソース電極 109 、及び信号配線 108 ' は、フォトリソグラフィ法 , シャドウマスク法 , マイクロプリンティング法 , レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ドレイン電極 108 , ソース電極 109 、及び信号配線 108 ' に
10

【0045】

次に、可溶性のペンタセン誘導体をコンタクトプリントでパターンニングして、150 で焼成して厚さ 100 nm の半導体層 110 を形成した。半導体層 110 の材料は実施例 1 と同様に、半導体であれば特に限定されるものではなく広い範囲から選択することが可能である。また、熱蒸着法 , 分子線エピタキシー法 , スプレー法 , スピンコート法 , ロールコート法 , ブレードコート法 , ドクターロール法 , スクリーン印刷法 , インクジェット法等によって形成することができる。半導体層 110 に、ペンタセン等の低分子有機半導体を用いる場合には、半導体とゲート絶縁膜との界面の平滑性を保ち、薄膜トランジスタの電界効果移動度を向上させるために、半導体層と接するゲート絶縁膜部にはラビング処理を施さない。
20

【0046】

半導体層 110 に、ポリ - 9 , 9 - ジオクチルフルオレン - コ - ジチオフェン (F8T2) 等の液晶性半導体を用いる場合には、あらかじめ、半導体層と接するゲート絶縁膜表面を、ソース電極の形成位置からドレイン電極の形成位置の方向、またはドレイン電極の形成位置からソース電極の形成位置の方向に光配向処理を施し、キャリアがチャネルを移動する方向に液晶半導体を一軸配向させることによって薄膜トランジスタの電界効果移動度を向上させることができる。

【0047】

次に、パリレン膜を CVD 法で形成し、フォトリソグラフィ法で厚さ 500 nm の保護膜 111 とスルーホール 106 ' を形成した。保護膜 111 はパリレンに限らず、実施例 1 と同様に、絶縁体の中から選択することが可能である。また、プラズマ CVD 法 , 熱蒸着法 , スパッタ法 , 陽極酸化法 , スプレー法 , スピンコート法 , ロールコート法 , ブレードコート法 , ドクターロール法 , スクリーン印刷法 , インクジェット法等によって形成することができる。
30

【0048】

最後に、画素上のゲート絶縁膜 201 にラビング処理を施して、TFT 基板を完成させた。配向膜のラビング方向は液晶の視野角を重視するので、液晶性材料を用い、半導体層と接するゲート絶縁膜表面に配向処理を施した場合には、配向膜とゲート絶縁膜表面との配向方向は必ずしも一致しない。
40

【0049】

以上の通り、本実施例では、薄膜トランジスタの半導体層 110 は、有機化合物で形成され、ゲート絶縁膜 201 は、複数の膜で積層形成され、その複数の層の 1 つの層は、ゲート電極 102 上方で半導体層 110 と接し、画素電極 103 上に配置され、液晶層 115 の液晶分子の配向を制御する機能を有する構成とすることで、実施例 1 同様、有機の半導体層の劣化を防止することができ、且つ 1 回の工程で配向膜の機能を有するゲート絶縁膜を形成でき、安価な液晶表示装置を提供できる効果を得ることができる。

【0050】

以下、対向基板の作製および、液晶層 115 の封入は実施例 1 と同様に実施した。

【0051】

本実施例で作成したTFTの電界効果移動度は実施例1と同様に、半導体層よりも後にTFT基板側の配向膜を形成する従来のプロセスで作成したTFTの電界効果移動度が向上する効果が得られる。

【実施例3】

【0052】

図5を用いて本発明の第3の実施例について説明する。図5に、本発明を用いた有機薄膜トランジスタの断面概略図を示す。

【0053】

TFT基板を以下の手順で作成した。絶縁基板101には、ガラス基板を用いた。絶縁基板101は、実施例1と同様に広い範囲から選択することが可能である。その上に、スパッタ法を用いて成膜したAlをフォトリソグラフィ法でパターニングして、ゲート電極102及び走査配線102'、共通配線104を厚さ300nmで同層に形成した。ゲート電極102及び走査配線102'、画素電極103、共通配線104の材料としては、実施例1と同様に導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。プラズマCVD法、熱蒸着法、スパッタ法、スクリーン印刷法、インクジェット法、電解重合法、無電解メッキ法、電気メッキ法、ホットスタンピング法等の公知の方法によって形成することができる。また、上記ゲート電極102及び走査配線102'、共通配線104は、フォトリソグラフィ法、シャドウマスク法、マイクロプリンティング法、レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ゲート電極102及び走査配線102'、画素電極103、共通配線104はそれぞれ異なる材料で形成しても構わない。

【0054】

次に、陽極酸化法で200nmの Al_2O_3 をゲート電極102及び走査配線102'、共通配線104上に形成し、ゲート絶縁層301として用いた。ゲート絶縁層301には、実施例1と同様に広い範囲から選択することが可能である。また、プラズマCVD法、熱蒸着法、スパッタ法、陽極酸化法、スプレー法、スピンコート法、ディップコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等によって形成することができる。

【0055】

次に、スパッタ法を用いて成膜した厚さ150nmのITOをフォトリソグラフィ法でパターニングしてドレイン電極108、ソース電極109、信号配線108'及び画素電極103を形成した。本実施例では、ソース電極109と画素電極103は一体となる。ドレイン電極108、ソース電極109、及び信号配線108'の材料は実施例1と同様に、導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。また、プラズマCVD法、熱蒸着法、スパッタ法、スクリーン印刷法、インクジェット法、電解重合法、無電解メッキ法、電気メッキ法、ホットスタンピング法等の公知の方法によって形成することができる。ドレイン電極108、ソース電極109、及び信号配線108'は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。

【0056】

また、ドレイン電極108、ソース電極109、及び信号配線108'は、フォトリソグラフィ法、シャドウマスク法、マイクロプリンティング法、レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ドレイン電極108、ソース電極109、及び信号配線108'にはそれぞれ異なる材料を用いてもよい。

【0057】

次に、ポリイミドをスピンコート法で50nmの厚さに成膜し200℃で焼成後、フォトリソグラフィ法で画素電極103上を覆うようにパターニングして配向膜107を形成すると同時に、ドレイン電極108及びソース電極109の間を埋めるように電界効果移動度向上用の膜302を形成した。配向膜107は、絶縁基板101の対角方向に液晶が配向するように、光配向処理を施した。一方、電界効果移動度向上用の膜302は、後から形成する液晶半導体がソース電極からドレイン電極の方向へ配向するように光配向処

理を施した。配向膜のラビング方向は液晶の視野角を重視する。

【0058】

一方、液晶性半導体は、ソース電極からドレイン電極の方向、つまり半導体内をキャリアが移動する方向に一軸配向させることによって薄膜トランジスタの電界効果移動度を向上させることができる。このため、配向膜107と電界効果移動度向上用の膜302の配向処理方向は必ずしも一致しない。

【0059】

次に、F8T2をインクジェット法でパターニングして、厚さ100nmの半導体層110を形成した。半導体層110の材料は実施例1と同様に、半導体であれば特に限定されるものではなく広い範囲から選択することが可能である。また、熱蒸着法、分子線エ

10

【0060】

次に、パリレン膜をCVD法で形成し、フォトリソグラフィー法で厚さ500nmの保護膜111とスルーホール106'を形成した。保護膜111はパリレンに限らず、実施例1と同様に、絶縁体の中から選択することが可能である。また、プラズマCVD法、熱蒸着法、スパッタ法、陽極酸化法、スプレー法、スピンコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等によって形成することができる。

20

【0061】

このようにTFT基板を完成させた。以下、対向基板の作製および、液晶層115の封入は実施例1と同様に実施した。

【0062】

以上のように、本実施例では、半導体層110とゲート絶縁層301との間には、第1の配向膜である配向膜107と同材料の膜（電界効果移動度向上用の膜302）を形成する構成とした。

【0063】

本実施例で作成したTFTの電界効果移動度は実施例1と同様に、半導体層よりも後にTFT基板側の配向膜を形成する従来のプロセスで作成したTFTの電界効果移動度が向上する効果が得られる。

30

【0064】

また、配向膜107と電界効果移動度向上用膜302を同時に形成することができるので、プロセス数を低減でき、安価な液晶表示装置を提供できる効果を得ることができる。

【実施例4】

【0065】

図6を用いて本発明の第4の実施例について説明する。図6に、本発明に用いた有機薄膜トランジスタの断面概略図を示す。

【0066】

絶縁基板101、ゲート電極102及び走査配線102'、共通配線104、ゲート絶縁層105、スルーホール106、ドレイン電極108、ソース電極109、信号配線108'、半導体層110、保護膜111の形成方法は実施例1と同様である。

40

【0067】

画素電極401は、ソース電極109をスルーホール106まで伸ばして形成され、スパッタ法を用いて成膜した厚さ150nmのITOをフォトリソグラフィー法でパターニングしてドレイン電極108、信号配線108'と同層に形成した。画素電極401の材料は、導電体であれば特に限定されるものではなく、例えばAl、Cu、Ti、Cr、Au、Ag、Ni、Pd、Pt、Taのような金属の他、IZOのような他の透明導電材料、ポリアニリンやポリ3,4-エチレンジオキシチオフエン/ポリスチレンスルフォネートのような有機導電体等を用い、プラズマCVD法、熱蒸着法、スパッタ法、スクリー

50

ン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。

【0068】

また、画素電極401は単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。フォトリソグラフィ法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、画素電極401はドレイン電極108，ソース電極109、及び信号配線108'にはそれぞれ異なる材料を用いてもよい。

【0069】

配向膜402は、画素電極401を形成した後に、ポリイミドをスピンコート法で50nmの厚さに成膜し、200℃で焼成後、フォトリソグラフィ法で画素電極上を覆うようにパターニングして形成した。ここで配向膜402は実施例1と実施例3と同様に半導体層110を覆わないように形成した。配向膜402にはポリイミド以外にポリアミック酸、もしくはポリイミドとポリアミック酸からなる膜や、アクリル，ポリクロロピレン，ポリエチレンテレフタレート，ポリオキシメチレン，ポリビニルクロライド，ポリフッ化ビニリデン，シアノエチルプルラン，ポリメチルメタクリレート，ポリサルフォン，ポリカーボネート等の樹脂材料を用いることができる。

【0070】

以上のようにTFT基板を完成させた。以下、対向基板の作製および、液晶層の封入は実施例1と同様に実施した。

【0071】

つまり本実施例では、薄膜トランジスタのソース電極109は、画素電極401の機能を有し、一方の絶縁基板101と配向膜402間に配置され、その配向膜402は、半導体層110上方を除いた平面領域に形成された構成としたことで、有機半導体層の劣化を防止することができ、且つソース電極と画素電極を1回の工程で形成できるため、簡易な製造工程で、安価な液晶表示装置を提供できる効果を得ることができる。

【0072】

本実施例で作成したTFTの電界効果移動度は実施例1と同様に、半導体層よりも後にTFT基板側の配向膜を形成する従来のプロセスで作成したTFTの電界効果移動度が向上する効果が得られる。

【実施例5】

【0073】

図7を用いて本発明の第5の実施例について説明する。図7に、本発明を用いた液晶表示装置画素部の断面概略図を示す。

【0074】

TFT基板を以下の手順で作成した。絶縁基板101には、ガラス基板を用いた。絶縁基板101は、実施例1と同様に広い範囲から選択することが可能である。その上に、スパッタ法を用いて成膜したITOをフォトリソグラフィ法でパターニングして、ゲート電極102及び走査配線102'，画素電極103，共通配線104を厚さ150nmで同層に形成した。ゲート電極102及び走査配線102'，画素電極103，共通配線104の材料としては、実施例1と同様に導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。プラズマCVD法，熱蒸着法，スパッタ法，スクリーン印刷法，インクジェット法，電解重合法，無電解メッキ法，電気メッキ法，ホットスタンピング法等の公知の方法によって形成することができる。また、上記ゲート電極102及び走査配線102'，画素電極103，共通配線104は、フォトリソグラフィ法，シャドウマスク法，マイクロプリンティング法，レーザーアブレーション法等を用いて、所望の形状に加工することができる。さらに、ゲート電極102及び走査配線102'，画素電極103，共通配線104はそれぞれ異なる材料で形成しても構わない。

【0075】

次に、スピコートしたポリシラザンを450 で焼成し、厚さ200nmのSiO₂膜をゲート絶縁層105として用いた。ゲート絶縁層105には、絶縁体であれば特に限定されるものではなく、実施例1と同様に広い範囲から選択することができ、プラズマCVD法、熱蒸着法、スパッタ法、陽極酸化法、スプレー法、スピコート法、ディップコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等によって形成することができる。

【0076】

次に、画素電極103上のゲート絶縁膜を取り除くように、スルーホール106をフォトリソグラフィ法によって形成した。ゲート絶縁層105を前記印刷法で形成する場合には、スルーホール106はゲート絶縁層105と同時に形成することが可能である。

10

【0077】

次に、ポリイミドをスピコート法で50nmの厚さに成膜し、200 で焼成後、フォトリソグラフィ法で画素電極103上を覆うようにパターンニングして配向膜107を形成した。配向膜107にはポリイミド以外にも実施例1と同様に広い範囲の樹脂材料から選択することができる。ゲート絶縁層105と配向膜107に同一の材料を用いる場合には、ゲート絶縁膜と配向膜を同時に形成することができるため、プロセス数を低減することができる。

【0078】

次に、そのゲート絶縁層105上をオクタデシルトリクロロシランの単分子膜で修飾した。単分子膜には、実施例1と同様に広い範囲から選択することが可能である。上記修飾はゲート絶縁層105の表面を前記化合物の溶液や蒸気に接触させることにより前記化合物をゲート絶縁膜表面に吸着させることにより達成される。また、ゲート絶縁層105の表面は単分子膜で修飾しなくてもよい。

20

【0079】

次に、可溶性のペンタセン誘導体をコンタクトプリントでパターンニングし、150 で焼成して厚さ100nmの半導体層110を形成した。半導体層110は、実施例1と同様に広い範囲の有機化合物の半導体材料から選択することができ、熱蒸着法、分子線エピタキシー法、スプレー法、スピコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等によって形成することができる。半導体層110に、ペンタセン等の低分子有機半導体を用いる場合には、半導体とゲート絶縁膜との界面の平滑性を保ち、薄膜トランジスタの電界効果移動度を向上させるために、半導体層と接するゲート絶縁膜部にはラビング処理を施さない。

30

【0080】

半導体層110に、ポリ-9,9-ジオクチルフルオレン-コ-ジチオフエン(F8T2)等の液晶性材料を用いる場合には、半導体層を形成する前に、あらかじめ半導体層と接するゲート絶縁膜表面を、ソース電極の形成位置からドレイン電極の形成位置の方向、またはドレイン電極の形成位置からソース電極の形成位置の方向に光配向処理を施し、キャリアがチャネルを移動する方向に液晶半導体を一軸配向させることによって薄膜トランジスタの電界効果移動度を向上させることができる。

【0081】

40

次に、マスク蒸着法で、厚さ150nmのITOを成膜してドレイン電極108、ソース電極109、信号配線108'を形成し、ソース電極109を画素電極103に接続させた。ドレイン電極108、ソース電極109、及び信号配線108'の材料はゲート電極と同様、導電体であれば特に限定されるものではなく、実施例1と同様に広い範囲の導電性材料から選択することができる。また、単層構造としてだけでなく、複数層を重ね合わせた構造でも使用できる。さらに、ドレイン電極108、ソース電極109、及び信号配線108'にはそれぞれ異なる材料を用いてもよい。

【0082】

次に、パリレン膜をCVD法で形成し、フォトリソグラフィ法で厚さ500nmの保護膜111とスルーホール106'を形成した。保護膜111はパリレンに限らず、実施

50

例 1 と同様に、絶縁体の中から選択することが可能である。また、プラズマ C V D 法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。

【 0 0 8 3 】

次に、配向膜 1 0 7 を、絶縁基板 1 0 1 の対角方向に液晶が配向するように、ラビング処理を施し、T F T 基板を完成させた。配向膜のラビング方向は液晶の視野角を重視するので、液晶半導体を用い、半導体層と接するゲート絶縁膜表面に配向処理を施した場合には、配向膜とゲート絶縁膜表面との配向方向は必ずしも一致しない。

【 0 0 8 4 】

10

以下、対向基板の作製および、液晶層の封入は実施例 1 と同様に実施した。

【 0 0 8 5 】

本実施例で作成した T F T の電界効果移動度は実施例 1 と同様に、半導体層よりも後に T F T 基板側の配向膜を形成する従来のプロセスで作成した T F T の電界効果移動度が向上する効果が得られる。

【 0 0 8 6 】

本実施例は実施例 1 において、ソース電極及びドレイン電極と半導体層との形成順序を入れ替えることによって、薄膜トランジスタをボトムコンタクト構造からトップコンタクト構造に置き換えたものである。実施例 2 から 4 において薄膜トランジスタをトップコンタクト構造に置き換えた場合にも同様の効果が得られる。

20

【 実施例 6 】

【 0 0 8 7 】

図 8 を用いて本発明の第 6 の実施例について説明する。図 8 に、本発明を用いた液晶表示装置画素部の断面概略図を示す。

【 0 0 8 8 】

T F T 基板を以下の手順で作成した。絶縁基板 1 0 1 には、ガラス基板を用いた。絶縁基板 1 0 1 は、実施例 1 と同様に広い範囲から選択することが可能である。その上に、スパッタ法を用いて成膜した I T O をフォトリソグラフィ法でパターニングして、ドレイン電極 6 0 1 ，信号配線，ソース電極 6 0 2 及び画素電極 6 0 3 を厚さ 1 5 0 n m で同層に形成した。

30

【 0 0 8 9 】

次に、ポリイミドをスピコート法で 5 0 n m の厚さに成膜し 2 0 0 で焼成後、フォトリソグラフィ法で画素電極上を覆うようにパターニングして配向膜 6 0 4 を形成した。配向膜 6 0 4 にはポリイミド以外にも実施例 1 と同様に広い範囲の樹脂材料から選択することができる。

【 0 0 9 0 】

次に、可溶性のペンタセン誘導体をコンタクトプリントでパターニングし、1 5 0 で焼成して厚さ 1 0 0 n m の半導体層 6 0 5 を形成した。半導体層 6 0 5 は、実施例 1 と同様に広い範囲の有機化合物の半導体材料から選択することができ、熱蒸着法，分子線エピタキシー法，スプレー法，スピコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。

40

【 0 0 9 1 】

次に、厚さ 5 0 0 n m のポリビニルフェノールをスクリーン印刷法で形成し、ゲート絶縁膜 6 0 6 を形成した。ゲート絶縁膜 6 0 6 はポリビニルフェノールに限らず、実施例 1 と同様に、絶縁体の中から選択することが可能である。また、プラズマ C V D 法，熱蒸着法，スパッタ法，陽極酸化法，スプレー法，スピコート法，ロールコート法，ブレードコート法，ドクターロール法，スクリーン印刷法，インクジェット法等によって形成することができる。

【 0 0 9 2 】

次に、配向膜 6 0 4 にラビング処理を施した。

50

【 0 0 9 3 】

次に、マスク蒸着法を用いて厚さ150nmのAlを成膜し、ゲート電極607及び走査配線、共通配線を形成した。ゲート電極607及び走査配線、共通配線の材料としては、実施例1と同様に導電体であれば特に限定されるものではなく広い範囲から選択することが可能である。さらに、ゲート電極607及び走査配線、共通配線はそれぞれ異なる材料で形成しても構わない。

【 0 0 9 4 】

次に、厚さ500nmのポリビニルフェノールをスクリーン印刷法で形成し、保護膜608を形成した。保護膜608はポリビニルフェノールに限らず、実施例1と同様に、絶縁体の中から選択することが可能である。また、プラズマCVD法、熱蒸着法、スパッタ法、陽極酸化法、スプレー法、スピコート法、ロールコート法、ブレードコート法、ドクターロール法、スクリーン印刷法、インクジェット法等によって形成することができる。

10

【 0 0 9 5 】

以上のようにTFT基板を完成させた。以下、対向基板の作製および、液晶層115の封入は実施例1と同様に実施した。

【 0 0 9 6 】

つまり、本実施例では、一对の基板（絶縁基板101、101'）と、その一方基板（絶縁基板101）上に形成され、ソース電極602、ドレイン電極601、半導体層605、ゲート絶縁層606、ゲート電極607を有する薄膜トランジスタと、他方基板（絶縁基板101'）上に形成された共通電極112と、一对の基板に挟持された液晶層115と、液晶層と一方基板間に配置された第1の配向膜（配向膜604）と、液晶層と他方基板間に配置された第2の配向膜（配向膜107'）と、を有し、半導体層605は、有機化合物で形成され、薄膜トランジスタのソース電極602は、画素電極603の機能を有し、一方の絶縁基板101と配向膜604間に配置され、その配向膜604は、半導体層605上方を除いた平面領域に形成された構成としたことで、有機半導体層の劣化を防止することができ、且つソース電極と画素電極を1回の工程で形成できるため、簡易な製造工程で、安価な液晶表示装置を提供できる効果を得ることができる。

20

【 0 0 9 7 】

実施例4、図6と異なる点は、薄膜トランジスタの層構造が逆になっている点であり、本実施例では、半導体層605上にゲート絶縁膜606が形成され、その上にゲート電極607が形成された点である。

30

【 0 0 9 8 】

本実施例で作成したTFTの電界効果移動度は実施例1と同様に、半導体層よりも後にTFT基板側の配向膜を形成する従来のプロセスで作成したTFTの電界効果移動度が向上する効果が得られる。

【 図面の簡単な説明 】

【 0 0 9 9 】

【 図 1 】 本発明に係る液晶表示装置の一実施例の構成及び平面概略を示した図である。

【 図 2 】 本発明の薄膜トランジスタの一断面構造を示した図である。

40

【 図 3 】 本発明の画素部の一平面構造を示した図である。

【 図 4 】 本発明の薄膜トランジスタの他の断面構造を示した図である。

【 図 5 】 本発明の薄膜トランジスタの他の断面構造を示した図である。

【 図 6 】 本発明の薄膜トランジスタの他の断面構造を示した図である。

【 図 7 】 本発明の薄膜トランジスタの他の断面構造を示した図である。

【 図 8 】 本発明の薄膜トランジスタの他の断面構造を示した図である。

【 符号の説明 】

【 0 1 0 0 】


101、101' ... 絶縁基板、102 ... ゲート電極、102' ... 走査配線、103、401 ... 画素電極、104 ... 共通配線、105、301 ... ゲート絶縁層、106、106' ...

50

、 2 0 2 ... スルーホール、 1 0 7 , 4 0 2 ... 配向膜、 1 0 8 ... ドレイン電極、 1 0 8 ' ... 信号配線、 1 0 9 ... ソース電極、 1 1 0 ... 半導体層、 1 1 1 ... 保護膜、 1 1 2 ... 共通電極、 1 1 3 ... ブラックマトリクス、 1 1 4 ... カラーフィルタ、 1 1 5 ... 液晶層、 2 0 1 ... ゲート絶縁層、 3 0 2 ... 電界効果移動度向上用の膜。


【図 1】

図 1




【図 2】

図 2




【図 3】

図 3




【図 4】

図 4




【図 5】

図 5




【図 6】

図 6




【図 7】

図 7



【図 8】



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
H 0 1 L 29/28 1 0 0 A

(72)発明者 今関 周治
埼玉県比企郡鳩山町赤沼 2 5 2 0 番地 株式会社日立製作所基礎研究所内

(72)発明者 安藤 正彦
埼玉県比企郡鳩山町赤沼 2 5 2 0 番地 株式会社日立製作所基礎研究所内

F ターム(参考) 2H090 HA14 HB08Y HC05 HC10 LA04 MB01
2H092 JA26 JA28 JB13 KA09 KA12 KA17 MA08 MA13 NA21 NA25
PA02 PA08
5F110 AA01 BB01 CC03 CC07 DD01 DD02 DD03 DD04 DD05 DD13
DD14 EE01 EE02 EE03 EE04 EE06 EE07 EE08 EE09 EE14
EE42 EE43 EE44 EE45 EE48 FF01 FF02 FF03 FF10 FF24
FF27 FF28 FF30 GG05 GG25 GG42 HK01 HK02 HK03 HK04
HK06 HK07 HK21 HK32 HK33 NN03 NN04 NN23 NN24 NN27
NN33 NN34 NN35 NN38

专利名称(译)	液晶表示装置		
公开(公告)号	JP2007071928A	公开(公告)日	2007-03-22
申请号	JP2005255805	申请日	2005-09-05
[标]申请(专利权)人(译)	株式会社日立制作所		
申请(专利权)人(译)	株式会社日立制作所		
[标]发明人	川崎昌宏 芝健夫 今関周治 安藤正彦		
发明人	川崎 昌宏 芝 健夫 今関 周治 安藤 正彦		
IPC分类号	G02F1/1368 G02F1/1337 H01L29/786 H01L21/336 H01L51/05		
CPC分类号	G02F1/1368 G02F1/133723 G02F1/133784 G02F2202/02		
FI分类号	G02F1/1368 G02F1/1337 H01L29/78.618.B H01L29/78.617.T H01L29/78.617.S H01L29/28.100.A		
F-TERM分类号	2H090/HA14 2H090/HB08Y 2H090/HC05 2H090/HC10 2H090/LA04 2H090/MB01 2H092/JA26 2H092/JA28 2H092/JB13 2H092/KA09 2H092/KA12 2H092/KA17 2H092/MA08 2H092/MA13 2H092/NA21 2H092/NA25 2H092/PA02 2H092/PA08 5F110/AA01 5F110/BB01 5F110/CC03 5F110/CC07 5F110/DD01 5F110/DD02 5F110/DD03 5F110/DD04 5F110/DD05 5F110/DD13 5F110/DD14 5F110/EE01 5F110/EE02 5F110/EE03 5F110/EE04 5F110/EE06 5F110/EE07 5F110/EE08 5F110/EE09 5F110/EE14 5F110/EE42 5F110/EE43 5F110/EE44 5F110/EE45 5F110/EE48 5F110/FF01 5F110/FF02 5F110/FF03 5F110/FF10 5F110/FF24 5F110/FF27 5F110/FF28 5F110/FF30 5F110/GG05 5F110/GG25 5F110/GG42 5F110/HK01 5F110/HK02 5F110/HK03 5F110/HK04 5F110/HK06 5F110/HK07 5F110/HK21 5F110/HK32 5F110/HK33 5F110/NN03 5F110/NN04 5F110/NN23 5F110/NN24 5F110/NN27 5F110/NN33 5F110/NN34 5F110/NN35 5F110/NN38 2H192/AA24 2H192/BC44 2H192/CB03 2H192/CB05 2H192/CB06 2H192/CB36 2H192/CB83 2H192/EA22 2H192/EA43 2H192/GD12 2H192/HA01 2H192/HA86 2H290/BA04 2H290/BA26 2H290/BA54 2H290/BE04 2H290/BE06 2H290/BF14 2H290/BF23 2H290/BF42 2H290/CA33 2H290/CA46		
代理人(译)	井上 学		
外部链接	Espacenet		

摘要(译)

要解决的问题：在形成取向层时，通过防止有机半导体膜的劣化，以低成本提供使用高性能有机薄膜晶体管的液晶显示装置。
 ŽSOLUTION：在具有薄膜晶体管基板的液晶显示装置中，所述薄膜晶体管基板具有各自的构件，包括薄膜晶体管，包括栅电极，栅极绝缘膜，源电极和漏电极，以及半导体层，布线和像素电极；并且，在薄膜晶体管基板之间保持液晶层的对电极，防止具有控制液晶层的分子取向的功能的取向层介于半导体层和液晶层之间。 Ž

图 2

