

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4929431号
(P4929431)

(45) 発行日 平成24年5月9日(2012.5.9)

(24) 登録日 平成24年2月24日(2012.2.24)

(51) Int.Cl.

F 1

G09G 3/36 (2006.01)
G09G 3/20 (2006.01)G09G 3/36
G09G 3/20 6 1 1 A
G09G 3/20 6 2 1 B
G09G 3/20 6 2 3 D
G09G 3/20 6 2 3 F

請求項の数 6 (全 31 頁) 最終頁に続く

(21) 出願番号

特願2000-343562 (P2000-343562)

(22) 出願日

平成12年11月10日 (2000.11.10)

(65) 公開番号

特開2002-149125 (P2002-149125A)

(43) 公開日

平成14年5月24日 (2002.5.24)

審査請求日

平成19年10月10日 (2007.10.10)

(73) 特許権者 303018827

N L Tテクノロジー株式会社

神奈川県川崎市中原区下沼部 1753 番地

(74) 代理人 100080816

弁理士 加藤 朝道

(72) 発明者 土 弘

東京都港区芝五丁目 7 番 1 号 日本電気株式会社内

審査官 小川 浩史

最終頁に続く

(54) 【発明の名称】パネル表示装置のデータ線駆動回路

(57) 【特許請求の範囲】

【請求項 1】

パネル表示装置のデータ線駆動回路において、1走査線分のデジタルデータを保持するデータラッチと、前記データラッチからのデジタルデータを受けてD/A変換して、アナログ階調電圧を出力するD/A変換器と、パネル表示装置の多数のデータ線の内の各複数のデータ線にそれぞれ対応した前記D/A変換器から出力される複数のアナログ階調電圧を受ける選択手段と、前記複数のデータ線に共通して設けられ、前記選択手段により逐一的に選択されたアナログ階調電圧を受けて出力する、複数のデータ線に共通して設けられたアナログバッファと、前記アナログバッファの出力を受けて前記複数のデータ線の1つに逐一的に分配する分配手段と、前記多数のデータ線の各々毎に設けられ、対応するデータ線に対応する前記データラッチから出力されるデジタルデータの少なくとも最上位ビット信号に従って、対応するデータ線を高駆動電圧と低駆動電圧の何れか一方にプリチャージするプリチャージ手段と、前記選択手段と前記分配手段と前記プリチャージ手段とを制御する制御手段とを具備しており、プリチャージ期間とそれに続く複数の書き込み期間とからなる各走査線選択期間において、前記制御手段は、前記プリチャージ期間において、前記アナログバッファの出力を前記複数のデータ線の全てから切り離すように前記分配手段を制御し、前記プリチャージ手段の全てを動作させて前記多数のデータ線の全てをプリチャージし、前記複数の書き込み期間において、前記プリチャージ手段の全てを不動作状態にする一方、前記選択手段と前記分配手段を制御して、前記複数の書き込み期間の内の第1の書き込み期間において、前記複数のデータ線の内の第1のデータ線に対応するアナ

10

20

ログ階調電圧を前記アナログバッファに供給し、前記アナログバッファの出力を前記第1のデータ線に供給し、前記複数の書き込み期間の内の第2の書き込み期間において、前記複数のデータ線の内の第2のデータ線に対応するアナログ階調電圧を前記アナログバッファに供給し、前記アナログバッファの出力を前記第2のデータ線に供給することを特徴とするパネル表示装置のデータ線駆動回路。

【請求項2】

パネル表示装置のデータ線駆動回路において、1走査線分のデジタルデータを保持するデータラッチと、パネル表示装置の多数のデータ線の内の各複数のデータ線にそれぞれ対応したデジタルデータを受け、1つのデータ線に対応したデジタルデータを択一的に出力する選択手段と、前記複数のデータ線に共通して設けられ、前記選択手段から出力されるデジタルデータを受けてD/A変換して、アナログ階調電圧を出力するD/A変換器と、前記複数のデータ線に共通して設けられ、前記D/A変換器から出力されるアナログ階調電圧を受けて出力するアナログバッファと、前記アナログバッファの出力を受けて前記複数のデータ線の1つに択一的に分配する分配手段と、前記多数のデータ線の各々毎に設けられ、前記データラッチから出力されるデジタルデータの少なくとも最上位ビット信号に従って、対応するデータ線を高駆動電圧と低駆動電圧の何れか一方にプリチャージするプリチャージ手段と、前記選択手段と前記分配手段と前記プリチャージ手段とを制御する制御手段とを具備しており、プリチャージ期間とそれに続く複数の書き込み期間とからなる各走査線選択期間において、前記制御手段は、前記プリチャージ期間において、前記アナログバッファの出力を前記複数のデータ線の全てから切り離すように前記分配手段を制御し、前記プリチャージ手段の全てを動作させて前記多数のデータ線の全てをプリチャージし、前記複数の書き込み期間において、前記プリチャージ手段の全てを不動作状態にする一方、前記選択手段と前記分配手段を制御して、前記複数の書き込み期間の内の第1の書き込み期間において、前記複数のデータ線の内の第1のデータ線に対応するアナログ階調電圧を前記アナログバッファに供給し、前記アナログバッファの出力を前記第1のデータ線に供給し、前記複数の書き込み期間の内の第2の書き込み期間において、前記複数のデータ線の内の第2のデータ線に対応するアナログ階調電圧を前記アナログバッファに供給し、前記アナログバッファの出力を前記第2のデータ線に供給することを特徴とするパネル表示装置のデータ線駆動回路。

【請求項3】

前記アナログバッファは、電流吸い込み能力の高い第1の駆動回路と電流吐き出し能力の高い第2の駆動回路とを並列して設けてなり、前記高駆動電圧にプリチャージされたデータ線にアナログ階調電圧を出力する場合には、前記第1の駆動回路が動作され、前記第2の駆動回路は不動作状態に維持され、前記低駆動電圧にプリチャージされたデータ線にアナログ階調電圧を出力する場合には、前記第2の駆動回路が動作され、前記第1の駆動回路は不動作状態に維持されることを特徴とする請求項1又は2に記載のパネル表示装置のデータ線駆動回路。

【請求項4】

前記第1の駆動回路は、ゲートとドレインとが互いに接続された第1のPMOSトランジスタと、前記第1のPMOSトランジスタの前記ゲートにゲートが共通接続され、ソースが前記アナログバッファの出力に接続された第2のPMOSトランジスタと、前記第1と第2のPMOSトランジスタの共通接続されたゲートと前記低駆動電圧との間に接続された第1のスイッチと、前記第1のPMOSトランジスタの前記ドレインと前記低駆動電圧との間に接続された第1の定電流源と、前記アナログバッファの入力と前記第1のPMOSトランジスタのソースとの間に接続された第2のスイッチと、前記アナログバッファの入力と前記高駆動電圧との間に接続された第3のスイッチと、前記第2のPMOSトランジスタのドレインと前記低駆動電圧との間に接続された第4のスイッチと、前記第2のPMOSトランジスタの前記ソースと前記高駆動電圧との間に直列に接続された第2の定電流源と第5のスイッチとを具備しており、前記第1の駆動回路が動作するとき、前記第1から第5のスイッチの全てが開状態にある状態から、最初に前記第1のスイッチが閉じ

10

20

30

40

50

られて、前記第1と第2のPMOSトランジスタの共通接続されたゲートを前記低駆動電圧にプリチャージし、次いで、前記第1のスイッチを開放した後、前記第2及び第3のスイッチを閉じ、その後、前記第4及び第5のスイッチを閉じるように、前記第1から第5のスイッチが制御されることを特徴とする請求項3に記載のパネル表示装置のデータ線駆動回路。

【請求項5】

前記第2の駆動回路は、ゲートとドレインとが互いに接続された第1のNMOSトランジスタと、前記第1のNMOSトランジスタの前記ゲートにゲートが共通接続され、ソースが前記アナログバッファの出力に接続された第2のNMOSトランジスタと、前記第1と第2のNMOSトランジスタの共通接続されたゲートと前記高駆動電圧との間に接続された第6のスイッチと、前記第1のNMOSトランジスタの前記ドレインと前記高駆動電圧との間に接続された第3の定電流源と、前記アナログバッファの入力と前記第1のNMOSトランジスタのソースとの間に接続された第7のスイッチと、前記アナログバッファの入力と前記低駆動電圧との間に接続された第8のスイッチと、前記第2のNMOSトランジスタのドレインと前記高駆動電圧との間に接続された第9のスイッチと、前記第2のNMOSトランジスタの前記ソースと前記低駆動電圧との間に直列に接続された第4の定電流源と第10のスイッチとを具備しており、前記第2の駆動回路が動作するとき、前記第6から第10のスイッチの全てが開状態にある状態から、最初に前記第6のスイッチが閉じられて、前記第1と第2のNMOSトランジスタの共通接続されたゲートを前記高駆動電圧にプリチャージし、次いで、前記第6のスイッチを開放した後、前記第7及び第8のスイッチを閉じ、その後、前記第9及び第10のスイッチを閉じるように、前記第6から第10のスイッチが制御されることを特徴とする請求項4に記載のパネル表示装置のデータ線駆動回路。

10

20

【請求項6】

前記パネル表示装置は、多数の走査線と多数のデータ線の間に配列された画素電極と、液晶を挟んで対向する対向電極とを備え、前記画素電極の各々はスイッチングトランジスタを介して対応するデータ線と接続されており、前記対向電極には極性信号に応じて反転する電圧が印加され、

前記プリチャージ手段は、前記データラッチから出力される1走査線分の前記デジタルデータの少なくとも最上位ビット信号と前記極性信号に従って、対応するデータ線を高駆動電圧と低駆動電圧の何れか一方にプリチャージすることを特徴とする請求項1から5のいずれか1項に記載のパネル表示装置のデータ線駆動回路。

30

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、パネル表示装置のデータ線駆動回路に係わるものであり、TFT-LCD(薄膜トランジスタ駆動式液晶ディスプレイ)などの液晶表示装置やアクティブマトリクス駆動有機ELディスプレイに代表されるパネル表示装置を低電力消費で駆動できる、パネル表示装置のデータ線駆動回路に係わるものである。

40

【0002】

【従来の技術】

現在、液晶表示装置は様々な分野で利用されている。液晶表示装置が携帯機器に組み込まれる場合、充電することなく携帯機器が連続して利用できる時間を長くできよう、携帯機器の消費電力をできる限り少なくすることが求められ、その一環として、液晶表示装置の消費電力をできる限り少なくすることも求められている。そのために、様々な省電力対策が提案され、あるものは実施されている。

【0003】

PDA、携帯ゲーム機器、携帯電話などの手持ち式の携帯機器に組み込まれている液晶表示装置は、表示画面の寸法が比較的小さく、それに伴い、画素数も少ない。小型で画素数も少ないTFT-LCDパネルを駆動する場合、水平走査周波数も低く、TFT-LCD

50

パネルの負荷容量も小さいため、液晶表示装置のデータ線駆動回路の消費電力において出力バッファの静消費電力の占める割合が大きい。

【0004】

簡単に説明するならば、TFT-LCDパネルのデータ線駆動回路の消費電力は、TFT-LCDパネルのデータ線を充電するために必要な電力と、データ線駆動回路自体で消費される電力とに分けられる。小型で画素数も少ないTFT-LCDパネルの場合、データ線の負荷容量も小さいため、データ線を充電するために必要な電力も小さい。その結果、TFT-LCDパネルのデータ線駆動回路の全消費電力の内、データ線駆動回路自体で消費される電力の割合が高く、そして、データ線駆動回路自体で消費される電力の内、出力バッファの静消費電力の占める割合が大きい。同様な問題は、液晶表示装置に限らず、アクティブマトリクス駆動有機ELディスプレイなどの他のパネル表示装置が小型の場合にも、その階調電圧でデータ線を駆動するデータ線駆動回路において、発生する。10

【0005】

ここで、従来の液晶表示装置のデータ線駆動回路を見るならば、特開平7-13528号公報及び特開平7-104703号公報は、LCDパネルを時分割駆動することを提案している。しかし、この構成は、LCDパネルと、それとは別体のコラムドライバ回路との間の外部配線数を削減するためのものである。

【0006】

更に、これら公報のデータ線駆動回路は、指定された駆動電圧にデータ線を駆動する前に、例えはハイレベルに対応する固定電圧に全データ線を一斉に且つ一旦プリチャージし、その後に、プリチャージされた各データ線を、それぞれ指定された駆動電圧まで放電するように構成されている。これは、データ線の充電時間よりもデータ線の放電時間が方が短いという認識に基づくものであり、この手順により、データ線を指定駆動電圧に駆動する時間を短縮可能であると考えている。しかし、指定駆動電圧に係りなく全データ線を例えはハイレベルの固定電圧に一斉にプリチャージするので、指定駆動電圧がロウレベルに近い場合、プリチャージせずにデータ線を指定駆動電圧に駆動する場合より、指定駆動電圧に駆動する時間がむしろ長くなる可能性がある。20

【0007】

また、特開平7-173506号公報は、デジタル-アナログ変換器の出力を時分割的にデータラインに供給することを提案している。しかし、この構成は、画素数の増大に伴って生じるデータ線駆動回路全体の大型化を解消するためのものであり、低電力消費化を目的とするものではない。30

【0008】

更に、特開平7-173506号公報は、第2発明として、駆動出力電圧が中間駆動電圧以上の場合にはデータ線を最大駆動電圧にプリチャージし、駆動出力電圧が中間駆動電圧以下の場合にはデータ線を最小駆動電圧にプリチャージすることを提案している。しかし、そのようなプリチャージ電圧の選択方法については具体的な開示が全くない。

【0009】

また、特開平11-1119741号公報は、隣接するデータ線の一方を、最大駆動電圧にプリチャージした後、電流吸い込み能力の高いオペアンプで指定駆動電圧に駆動し、隣接するデータ線の他方を、最小駆動電圧にプリチャージした後、電流吐き出し能力の高いオペアンプで指定駆動電圧に駆動して、対向電極の電圧変動を抑制して、表示むらを低減することを提案している。この発明では、同一のデータ線は、指定駆動電圧に係りなく、最大駆動電圧か最小駆動電圧の何れか一方の固定電圧に常にプリチャージされることになる。40

【0010】

【発明が解決しようとする課題】

以上挙げた従来例はいずれも、液晶表示装置のデータ線駆動回路における出力バッファの静消費電力を削減することを意図するものではない。このように、液晶表示装置のデータ線駆動回路における出力バッファの静消費電力を削減することにより、液晶表示装置の電50

力消費を削減する液晶表示装置のデータ線駆動回路は従来なかった。そこで、本発明は、液晶表示装置のようなパネル表示装置のデータ線駆動回路における出力バッファの静消費電力を削減することにより、パネル表示装置を低電力消費で駆動できる、パネル表示装置のデータ線駆動回路を提供せんとするものである。

【0011】

【課題を解決するための手段】

本発明の第1の特徴によるならば、パネル表示装置のデータ線駆動回路は、1走査線分のデジタルデータを保持するデータラッチと、前記データラッチからのデジタルデータを受けてD/A変換して、アナログ階調電圧を出力するD/A変換器と、パネル表示装置の多数のデータ線の内の各複数のデータ線にそれぞれ対応した前記D/A変換器から出力される複数のアナログ階調電圧を受ける選択手段と、前記複数のデータ線に共通して設けられ、前記選択手段により逐一的に選択されたアナログ階調電圧を受けて出力する、複数のデータ線に共通して設けられたアナログバッファと、前記アナログバッファの出力を受けて前記複数のデータ線の1つに逐一的に分配する分配手段と、前記多数のデータ線の各々毎に設けられ、対応するデータ線に対応する前記データラッチから出力されるデジタルデータの少なくとも最上位ビット信号に従って、対応するデータ線を高駆動電圧と低駆動電圧の何れか一方にプリチャージするプリチャージ手段と、前記選択手段と前記分配手段と前記プリチャージ手段とを制御する制御手段とを具備しており、プリチャージ期間とそれに続く複数の書き込み期間とからなる各走査線選択期間において、前記制御手段は、前記プリチャージ期間において、前記アナログバッファの出力を前記複数のデータ線の全てから切り離すように前記分配手段を制御し、前記プリチャージ手段の全てを動作させて前記多数のデータ線の全てをプリチャージし、前記複数の書き込み期間において、前記プリチャージ手段の全てを不動作状態にする一方、前記選択手段と前記分配手段を制御して、前記複数の書き込み期間の内の第1の書き込み期間において、前記複数のデータ線の内の第1のデータ線に対応するアナログ階調電圧を前記アナログバッファに供給し、前記アナログバッファの出力を前記第1のデータ線に供給し、前記複数の書き込み期間の内の第2の書き込み期間において、前記複数のデータ線の内の第2のデータ線に対応するアナログ階調電圧を前記アナログバッファに供給し、前記アナログバッファの出力を前記第2のデータ線に供給することを特徴とする。

【0012】

本発明の第2の特徴によるならば、パネル表示装置のデータ線駆動回路において、1走査線分のデジタルデータをP個のブロックに分け（ここで、Pは2以上の整数）、同様に、多数のデータ線をP個のブロックに分け、更に、データ線駆動回路は、前記P個のブロックの各ブロックのデジタルデータの少なくとも最上位ビット信号を、ブロックごとにラッチする第1のデータラッチと、前記P個のブロックの各ブロックのデジタルデータを、ブロックごとにラッチする第2のデータラッチと、前記第2のデータラッチから出力されるデジタルデータを受けてD/A変換して、対応するアナログ階調電圧を出力するD/A変換器と、前記D/A変換器から出力される前記アナログ階調電圧を受けて出力する、P個のデータ線に共通して設けられたアナログバッファと、前記アナログバッファの出力を受けて前記P個のデータ線の1つに逐一的に分配する分配手段と、前記多数のデータ線の各々毎に設けられ、対応するデータ線に対応するデジタルデータの少なくとも最上位ビット信号に従って、対応するデータ線を高駆動電圧と低駆動電圧の何れか一方にプリチャージするプリチャージ手段と、前記第1及び第2のデータラッチと前記分配手段と前記プリチャージ手段とを制御する制御手段とを具備しており、前記制御手段は、各走査線選択期間の第1の期間において、前記第1のデータラッチに保持された前記第1のブロックのデジタルデータの少なくとも最上位ビット信号に従って、前記プリチャージ手段により、前記第1のブロックのデータ線の各々を高駆動電圧と低駆動電圧の何れか一方にプリチャージし、各走査線選択期間の第2の期間において、前記第2のデータラッチに保持された前記第1のブロックのデジタルデータが前記D/A変換器によりD/A変換され前記アナログバッファを介して出力された電圧を、前記分配手段により、前記第1のブロックのデータ

10

20

30

40

50

線に供給し、並行して、前記第1のデータラッ奇に保持された前記第2のブロックのデジタルデータの最上位ビット信号に従って、前記プリチャージ手段により、前記第2のブロックのデータ線の各々を高駆動電圧と低駆動電圧の何れか一方にプリチャージし、各走査線選択期間の第3の期間において、前記第2のデータラッ奇に保持された前記第2のブロックのデジタルデータが前記D/A変換器によりD/A変換され前記アナログバッファを介して出力された電圧を、前記分配手段により、前記第2のブロックのデータ線に供給することを特徴とする。

【0013】

前記1走査線分のデジタルデータのP個のブロックは、例えば、その第1のブロックが前記1走査線分のデジタルデータの1番目のデジタルデータからP個毎のデジタルデータからなり、その第2のブロックが前記1走査線分のデジタルデータの2番目のデジタルデータからP個毎のデジタルデータからなり、この場合、前記多数のデータ線のP個のブロックは、その第1のブロックが前記多数のデータ線の1番目のデータ線からP個毎のデータ線からなり、その第2のブロックが2番目のデータ線からP個毎のデータ線からなる。しかし、デジタルデータとデータ線のP個のブロックへの振り分け方は、これに限定されることなく、様々な態様が考えられることは当業者には明らかであろう。

10

【0014】

【作用】

本発明によるならば、パネル表示装置の多数のデータ線1つ1つ毎にアナログバッファを設ける必要がなくなり、2つのデータ線ごとに1つのアナログバッファを設けるならば、アナログバッファの数を半減することができ、3つのデータ線ごとに1つのアナログバッファを設けるならば、アナログバッファの数を1/3に削減することができる。P本のデータ線ごとに1つのアナログバッファを設けるならば、アナログバッファの数を1/Pに削減することができる。

20

【0015】

アナログバッファは、動作を維持するための定常的なアイドリング電流（静消費電流）を通常必要とするが、アナログバッファの数を削減することにより、削減したアナログバッファの静消費電流分だけ消費電力を削減することができる。それに伴い、所要面積も削減できる。

【0016】

30

更に、アナログバッファを、本発明者が特願平11-145768号において開示したようなデータ線駆動回路で構成した場合、アナログバッファ自体のアイドリング電流を低く抑えても高速動作が可能であるので、更に低消費電力のアナログバッファを実現することができる。

【0017】

更に、階調電圧を出力する前に必ずプリチャージをする場合、アナログバッファは、1走査線選択期間内に、プリチャージと階調電圧出力とを行なうことなる。この動作を複数のデータ線のために時分割で行なうと、プリチャージも複数回必要になる。しかし、本発明では、プリチャージと階調電圧出力とを独立させ、複数のデータ線のために必要なプリチャージを同時にを行い、階調電圧出力のみを時分割で行なうか、又は、プリチャージも階調電圧出力も時分割で行なうが、第1のブロックのデータ線のプリチャージのみ単独でおこない、第2のブロック以降のブロックのプリチャージは、その前のブロックのデータ線への階調電圧出力と並行して同時に行なう。従って、プリチャージと階調電圧出力とからなる1データ線駆動を単純に時分割して行なう場合に比較して、プリチャージ期間も階調電圧出力期間も長くすることができる。

40

【0018】

また、各データ線のプリチャージ電圧は、当該データ線に書き込むべき出力階調電圧を表すデジタルデータの最上位ビット信号と極性信号により決定される。中央階調より高電位の階調電圧に対しては高駆動電圧、中央階調より低電位の階調電圧に対しては低駆動電圧である。ただし中央階調電圧が駆動電圧範囲の中央値から大きくずれている場合には、ブ

50

リチャージ電圧が駆動電圧範囲の中央付近となるように上位数ビットのデジタル信号も含めてプリチャージ電圧が決定される。従って、アナログバッファがアナログ階調電圧を出力するとき、アナログバッファがデータ線に電荷を供給して電圧を引き上げる幅およびアナログバッファがデータ線から電荷を引き抜いて電圧を引き下げる幅は、高駆動電圧と低駆動電圧との電圧差のほぼ半分以下にできるので、データ線へのアナログ階調電圧の書き込み時間を短縮することができる。ここで、駆動電圧は電源電圧範囲を越えることは一般にないので、上記した「高駆動電圧」と「低駆動電圧」は、通常、電源電圧の最大値VDDと最小値VSSとなる。しかし、「高駆動電圧」が、電源電圧の最大値VDDより少し低い電圧でも、「低駆動電圧」は、電源電圧の最小値VSSより少し高い電圧でもよい。また、プリチャージ電圧が、電源電圧の最大値VDDと最小値VSSを含む複数の電圧であってもよく、この場合にも、最上位ビットを含む上位数ビットのデジタル信号によりプリチャージ電圧を選択する。

【0019】

【発明の実施の形態】

以下、本発明を液晶表示装置に適用した実施例を添付図面を参照して説明する。

図1は、本発明によるデータ線駆動回路を実施したコモン反転駆動式のデータドライバの構成を示すブロック図である。図1に示すように、TFT-LCD表示装置のための本発明によるデータ線駆動回路は、クロックCLKを受けてデータをとり込むタイミングを発生するシフトレジスタ10と、シリアルに送られてくるデジタルデータを受けてシフトレジスタ10のタイミングに応じて順次取り込むと共に、同様にシフトレジスタ10のタイミングに応じて、取り込んだデータをパラレルに出力するデータレジスタ12と、データレジスタ12からパラレルに出力されたデータを受けてラッチするデータラッチ14と、データラッチ14からパラレルにデータを受けるD/A変換器16と、そのD/A変換器16に階調電圧を供給する階調電圧発生回路18とを具備している。

【0020】

更に、データ線駆動回路は、D/A変換器16の出力を受ける選択回路(切替回路)20と、切替回路20の出力を受けるアナログバッファ群22と、そのアナログバッファ群22の出力を受け、TFT-LCDのTFTアレイ(画素アレイ)28のデータ線30i(i=1からK)のそれぞれに接続された分配回路(切替回路)24と、各データ線30iを最大駆動電圧VDDと最小駆動電圧VSSの何れか一方にプリチャージするプリチャージ回路26とを具備している。ここで、データ線30i(i=1からK)は、301、302、303、304、・・・、30Kの順番に配列されている。従って、データ線302は、データ線301とデータ線303との間に、データ線301とデータ線303とに隣接して位置している。

【0021】

TFT-LCDのTFTアレイ28においては、多数の画素電極が、多数の行と多数の列とに配列されており、各画素電極と対向電極との間に挟まれた液晶により各画素容量32が形成されている。各画素容量32の画素電極は、付属するスイッチングトランジスタ(TFT)34のドレインに接続されている。各行のスイッチングトランジスタ34のゲートは、対応する行選択線(走査線又はゲート線ともいう)36に接続され、各列のスイッチングトランジスタ34のソースは、対応するデータ線(列選択線)30iに接続されている。行選択線36は、行選択ドライバ(不図示)により選択的に駆動される。また対向電極には極性信号POLに応じて反転するコモン電圧Vcomが印加されている。

【0022】

次に、選択回路20と、アナログバッファ群22と、分配回路24の構成を、1つのアナログバッファ22Aを例に取り上げて、説明する。

【0023】

図示の実施例においては、D/A変換器16の出力は、選択回路20において、3つの出力毎に纏められて、3つのスイッチを介して、アナログバッファ群22内の1つのアナログバッファに逐一的に入力される。データ線301に対応するD/A変換器16の出力V

10

20

30

40

50

1は、選択回路20内のスイッチ201を介してアナログバッファ22Aの入力に接続されている。データ線302に対応するD/A変換器16の出力V2は、スイッチ202を介して同じアナログバッファ22Aの入力に接続されている。更に、データ線303に対応するD/A変換器16の出力V3は、スイッチ203を介して同じアナログバッファ22Aの入力に接続されている。例えば、データ線がK本あると仮定すると、データ線30(3j-2)、データ線30(3j-1)及びデータ線30(3j)に対応するD/A変換器16の3つの出力が、選択回路20により逐一的に1つのアナログバッファの入力に供給される。ここで、 $j = 1$ からM(但し、 $M = K / 3$ であり、 $K / 3$ が整数でないときには、 $K / 3$ の小数点以下を切り上げた整数)である。なお、 $K / 3$ が整数でないときには、 K より大きい(3j-1)及び/又は(3j)は存在しない。

10

【0024】

分配回路24においては、アナログバッファ22Aの出力が、スイッチ241を介してデータ線301に接続され、スイッチ242を介してデータ線302に接続され、スイッチ243を介してデータ線303に接続されている。従って、データ線30(3j-2)、データ線30(3j-1)及びデータ線30(3j)に対応するD/A変換器16の3つの出力を選択回路20を介して逐一的に受ける1つのアナログバッファの出力は、分配回路24を介して、データ線30(3j-2)、データ線30(3j-1)及びデータ線30(3j)に逐一的に分配される。

【0025】

そして、選択回路20のスイッチ群と分配回路24のスイッチ群は、制御回路40によりオンオフ制御される。具体的には、スイッチ20(3j-2)とスイッチ24(3j-2)(例えば、スイッチ201とスイッチ241)とが、制御回路40からのスイッチ制御信号S1により、一緒にオン状態になり、一緒にオフ状態になるように制御される。そして、スイッチ20(3j-1)とスイッチ24(3j-1)(例えば、スイッチ202とスイッチ242)とが、制御回路40からのスイッチ制御信号S2により、一緒にオン状態になり、一緒にオフ状態になるように制御される。同様に、スイッチ20(3j)とスイッチ24(3j)(例えば、スイッチ203とスイッチ243)とが、制御回路40からのスイッチ制御信号S3により、一緒にオン状態になり、一緒にオフ状態になるように制御される。

20

【0026】

プリチャージ回路26において、各データ線30iがスイッチ26i($i = 1$ からK)を介して最大駆動電圧VDDと最小駆動電圧VSSに逐一的に接続されている。スイッチ26iは、データ線30iを最大駆動電圧VDDに接続する状態と、データ線30iを最小駆動電圧VSSに接続する状態と、データ線30iを最大駆動電圧VDDと最小駆動電圧VSSの両方から切り離す状態との3つの状態をとることができる。そして、各スイッチ26iは、制御回路40からのプリチャージ信号S0と、コモン反転駆動を制御する極性信号POLと、データラッチ14からD/A変換器16に供給される各データ線に対応するデジタルデータの最上位ビット信号D0i($i = 1$ からK)とにより、制御される。具体的には、スイッチ26iは、プリチャージ信号S0がアクティブなとき、デジタルデータの最上位ビット信号D0iと極性信号POLとに従って、データ線30iを最大駆動電圧VDDと最小駆動電圧VSSの何れかに接続する。スイッチ26iは、プリチャージ信号S0がインアクティブなとき、デジタルデータの最上位ビット信号D0iと極性信号POLとに係りなく、データ線30iを最大駆動電圧VDDと最小駆動電圧VSSの両方から切り離す。なお本実施例では、各スイッチ26iの制御に寄与するデジタルデータが最上位ビット信号D0iだけの場合について説明するが、最上位ビット信号D0iを含む上位数ビットにより各スイッチ26iを制御することも可能である。

30

【0027】

また、極性信号POLは、階調電圧発生回路18にも供給され、コモン電圧Vcomの反転に応じて階調電圧全体も反転させる。このようなコモン反転駆動の制御においては、同じデジタルデータに対しててもデータ線に出力される電圧値は極性信号により変化する。液

40

50

晶表示装置におけるコモン反転駆動自体は、当業者に周知であるので、極性信号 P O L を含めてコモン反転駆動の説明は本明細書では最小限に止める。

【 0 0 2 8 】

次に、図 1 に示すデータ線駆動回路の動作を図解するタイミングチャートを示す図 2 を参考して、図 1 に示すデータ線駆動回路の動作を説明する。図 2 は、極性信号 P O L が「 1 」（ハイレベル）で非反転状態の場合におけるアナログバッファの出力電圧と、極性信号 P O L が「 0 」（ローレベル）で反転状態の場合におけるアナログバッファの出力電圧とを図示しているが、最初に、極性信号 P O L が「 1 」（ハイレベル）で非反転状態の場合の動作を説明する。なお極性信号 P O L が「 1 」（ハイレベル）で非反転状態の場合におけるコモン電圧 V c o m は最小駆動電圧 V S S に等しく、極性信号 P O L が「 0 」（ローレベル）で反転状態の場合におけるコモン電圧 V c o m は最大駆動電圧 V D D に等しいとする。10

【 0 0 2 9 】

1 走査線（ゲート線）選択期間に出力する全データが、データレジスタ 1 2 からデータラッチ 1 4 に送られてラッチされ、そのラッチされている 1 走査線分の K 個のデジタルデータが、階調電圧発生回路 1 8 から階調電圧を受ける D / A 変換器 1 6 において、K 個のアナログ電圧 V i (i = 1 から K) に変換される。極性信号 P O L が「 1 」（ハイレベル）で、コモン反転駆動が非反転状態の場合、階調電圧発生回路 1 8 は、デジタルデータの最小値が最小駆動電圧 V S S に対応し、デジタルデータの最大値が最大駆動電圧 V D D に対応するような階調電圧を D / A 変換器 1 6 に出力する。従って、図 2 に示すように、デジタルデータの最上位ビットが「 1 」の場合、例えば D 0 1 = 1 の場合、アナログ電圧 V 1 は、中間電圧 V m 以上の高い電圧となり、デジタルデータの最上位ビットが「 0 」の場合、例えば D 0 2 = 0 や D 0 3 = 0 の場合、アナログ電圧 V 2 及び V 3 は、中間電圧 V m 未満の低い電圧となる。ここで中間電圧 V m は駆動電圧範囲の中央付近の電圧であり、中央階調電圧と一致していてもよい。20

【 0 0 3 0 】

一方、行選択ドライバ（不図示）により、N 番目のゲート信号がアクティブされ、N 番目の行選択線 3 6 が逐一的に駆動され、その N 番目の行選択線 3 6 にゲートが接続されている N 番目行の全スイッチングトランジスタ 3 4 がオン状態に置かれる。それ以外の行のスイッチングトランジスタ 3 4 がオフ状態に維持される。30

【 0 0 3 1 】

図 1 に示すように、1 つのアナログバッファが、3 つのデータ線ごとに 1 つの割合で設けられている場合には、1 走査線選択期間は、図 2 に示すように、1 つのプリチャージ期間と 3 つの書き込み期間からなる。そこで、説明の簡略化のため、データ線 3 0 1 からデータ線 3 0 3 に関連する部分のみを説明する。データ線 3 0 4 以降の部分の動作は、当業者には、データ線 3 0 1 からデータ線 3 0 3 に関連する部分の動作から理解される筈である。

【 0 0 3 2 】

図 2 に示すように、1 走査線選択期間の最初はプリチャージ期間であり、そのプリチャージ期間において、制御回路 4 0 は、プリチャージ信号 S 0 をアクティブにし、スイッチ制御信号 S 1 、 S 2 、 S 3 をインアクティブ状態に維持する。その結果、プリチャージ回路 2 6 は、D / A 変換器 1 6 介して受けた各データ線のデジタルデータの最上位ビット信号 D 0 i と極性信号 P O L とに従って、データ線 3 0 i を最大駆動電圧 V D D と最小駆動電圧 V S S の何れかに接続し、データ線 3 0 i をプリチャージする。40

【 0 0 3 3 】

上述したように極性信号 P O L が非反転を示している場合には、例えば、データ線 3 0 1 に対応するデジタルデータの最上位ビット信号 D 0 1 が「 1 」であったとき、すなわち、そのデジタルデータを D / A 変換して得られるアナログ電圧 V 1 が、最大駆動電圧 V D D と最小駆動電圧 V S S との間の中間電圧 V m 以上のとき、プリチャージ回路 2 6 のスイッチ 2 6 1 は最大駆動電圧 V D D に接続されて、データ線 3 0 1 は最大駆動電圧 V D D にブ50

リチャージされる。また、データ線 302 に対応するデジタルデータの最上位ビット信号 D02 が「0」であったとき、すなわち、そのデジタルデータを D/A 変換して得られるアナログ電圧 V2 が、最大駆動電圧 VDD と最小駆動電圧 VSS との間の中間電圧 Vm 未満のとき、プリチャージ回路 26 のスイッチ 262 は最小駆動電圧 VSS に接続されて、データ線 302 は最小駆動電圧 VSS にプリチャージされる。更に、データ線 303 に対応するデジタルデータの最上位ビット信号 D03 が「0」であったとき、プリチャージ回路 26 のスイッチ 263 は最小駆動電圧 VSS に接続されて、データ線 303 は最小駆動電圧 VSS にプリチャージされる。このようにして、プリチャージ期間において、データ線 301 からデータ線 30K までの全データ線の各々が、そのデータ線に書き込むべきアナログ電圧 Vi に近い最大駆動電圧 VDD または最小駆動電圧 VSS にプリチャージされる。10

【0034】

プリチャージ期間に続く 3 つの書き込み期間において、図 2 に示すように、制御回路 40 は、プリチャージ信号 S0 をインアクティブ状態に維持する一方、スイッチ制御信号 S1、S2、S3 を順次アクティブ状態にする。その結果、プリチャージ終了後、全データ線 30i は、最大駆動電圧 VDD とも最小駆動電圧 VSS とも切り離され、デジタルデータを D/A 変換して得られるアナログ電圧 Vi を書き込み可能となる。プリチャージ期間に続く最初の書き込み期間において、制御回路 40 は、スイッチ制御信号 S1 をアクティブにする一方、スイッチ制御信号 S2、S3 をインアクティブ状態に維持する。その結果、選択回路 20 のスイッチ 201 と分配回路 24 のスイッチ 241 とが閉じ、スイッチ 202、203 とスイッチ 242、243 は開状態に維持される。従って、データ線 301 に対応するデジタルデータを D/A 変換器 16 が変換して得られるアナログ電圧 V1 がアナログバッファ 22A に入力され、そのアナログバッファ 22A の出力が、スイッチ 241 を介してデータ線 301 に接続され、データ線 301 に出力階調電圧 V1 が書き込まれる。20

【0035】

上述した例では、データ線 301 は最大駆動電圧 VDD にプリチャージされており、データ線 301 に対応するデジタルデータを D/A 変換して得られるアナログ電圧 V1 が、最大駆動電圧 VDD と最小駆動電圧 VSS との間の中間電圧 Vm 以上であるので、アナログバッファ 22A は、最大駆動電圧 VDD にプリチャージされているデータ線 301 から電荷を引き抜いて、データ線 301 をアナログ出力階調電圧 V1 に書き込む。30

【0036】

2 番目の書き込み期間において、制御回路 40 は、スイッチ制御信号 S1 をインアクティブにし、スイッチ制御信号 S2 をアクティブにする一方、スイッチ制御信号 S3 をインアクティブ状態に維持する。その結果、スイッチ 201 とスイッチ 241 とが開き、スイッチ 202 とスイッチ 242 とが閉じ、スイッチ 203 とスイッチ 243 は開状態に維持される。従って、データ線 302 に対応するデジタルデータを D/A 変換器 16 が変換して得られるアナログ電圧 V2 がアナログバッファ 22A に入力され、そのアナログバッファ 22A の出力が、スイッチ 242 を介してデータ線 302 に接続され、データ線 302 に出力階調電圧 V2 が書き込まれる。40

【0037】

上述した例では、データ線 302 は最小駆動電圧 VSS にプリチャージされており、データ線 302 に対応するデジタルデータを D/A 変換して得られるアナログ電圧 V2 が、最大駆動電圧 VDD と最小駆動電圧 VSS との間の中間電圧 Vm 未満であるので、アナログバッファ 22A は、最小駆動電圧 VSS にプリチャージされているデータ線 302 に電荷を供給して、データ線 302 をアナログ出力階調電圧 V2 に書き込む。

【0038】

3 番目の書き込み期間において、制御回路 40 は、スイッチ制御信号 S1 をインアクティブ状態に維持し、スイッチ制御信号 S2 をインアクティブにし、スイッチ制御信号 S3 をアクティブにする。その結果、スイッチ 201 とスイッチ 241 は開状態に維持され、ス

1020304050

イッチ 202 とスイッチ 242 とが開き、スイッチ 203 とスイッチ 243 とが閉じる。従って、データ線 303 に対応するデジタルデータを D/A 変換器 16 が変換して得られるアナログ電圧 V3 がアナログバッファ 22A に入力され、そのアナログバッファ 22A の出力が、スイッチ 243 を介してデータ線 303 に接続され、データ線 303 に出力階調電圧 V3 が書き込まれる。

【0039】

上述した例では、データ線 303 は最小駆動電圧 VSS にプリチャージされており、データ線 303 に対応するデジタルデータを D/A 変換して得られるアナログ出力階調電圧 V3 が、最大駆動電圧 VDD と最小駆動電圧 VSS との間の中間電圧 Vm 未満であるので、アナログバッファ 22A は、最小駆動電圧 VSS にプリチャージされているデータ線 303 に電荷を供給して、データ線 303 をアナログ出力階調電圧 V3 に書き込む。10

【0040】

図 2 に示すように、次の 1 走査線選択期間、行選択ドライバ（不図示）により、N 番目のゲート信号がインアクティブされ、{N + 1} 番目のゲート信号がアクティブされ、{N + 1} 目の行選択線 36 が選択的に駆動される。この場合の 1 走査線選択期間にも、制御回路 40 により、プリチャージ信号 S0 及びスイッチ制御信号 S1、S2、S3 が同様に制御される。

【0041】

以上説明した動作例は、極性信号 POL が「1」（ハイレベル）で、コモン反転駆動が非反転状態の場合である。次に極性信号 POL が「0」（ローレベル）で、コモン反転駆動が反転状態の場合について説明する。このときコモン電圧 Vcom' は、最大駆動電圧 VDD であり、階調電圧発生回路 18 は階調電圧全体を反転させ、デジタルデータの最小値が最大駆動電圧 VDD に対応し、デジタルデータの最大値が最小駆動電圧 VSS に対応するような階調電圧を D/A 変換器 16 に出力する。従って、図 2 に示すように、デジタルデータの最上位ビットが「1」の場合、例えば D01 = 1 の場合、アナログ電圧 V1' は、中間電圧 Vm' 未満の低い電圧となり、デジタルデータの最上位ビットが「0」の場合、例えば D02 = 0 や D03 = 0 の場合、アナログ電圧 V2' 及び V3' は、中間電圧 Vm' 以上の高い電圧となる。そして、このようにデータ線 301 に対応するデジタルデータの最上位ビット信号 D01 が「1」であったときは、そのデジタルデータを D/A 変換して得られるアナログ電圧 V1' が、最大駆動電圧 VDD と最小駆動電圧 VSS との間の中間電圧 Vm' 未満となるので、プリチャージ回路 26 のスイッチ 261 は最小駆動電圧 VSS に接続されて、データ線 301 は最小駆動電圧 VSS にプリチャージされる。また、データ線 302 に対応するデジタルデータの最上位ビット信号 D02 が「0」であったときには、そのデジタルデータを D/A 変換して得られるアナログ電圧 V2' が、最大駆動電圧 VDD と最小駆動電圧 VSS との間の中間電圧 Vm' 以上となるので、プリチャージ回路 26 のスイッチ 262 は最大駆動電圧 VDD に接続されて、データ線 302 は最大駆動電圧 VDD にプリチャージされる。更に、データ線 303 に対応するデジタルデータの最上位ビット信号 D03 が「0」であったときには、プリチャージ回路 26 のスイッチ 263 は最大駆動電圧 VDD に接続されて、データ線 303 は最大駆動電圧 VDD にプリチャージされる。以上を除き、極性信号 POL が「0」（ローレベル）で、コモン反転駆動が反転状態の場合の動作は、極性信号 POL が「1」（ハイレベル）で、コモン反転駆動が非反転状態の場合の動作と同一であるので、説明を省略する。3040

【0042】

アナログバッファは、動作を維持するための定常的なアイドリング電流（静消費電流）を通常必要とするが、アナログバッファの数を削減することにより、削減したアナログバッファの静消費電流分だけ消費電力を削減することができる。例えば、1 水平線が 240 画素からなる場合、データ線は 240 本となり、各データ線ごとに 1 つのアナログバッファを設ける場合には、240 のアナログバッファが必要になるが、上記した実施例のように、3 つのデータ線ごとに 1 つのアナログバッファを共通に設ける場合には、80 のアナログバッファで足りる。50

【 0 0 4 3 】

図1に示した実施例を、3本以外の複数本のデータ線ごとに1つのアナログバッファを共通に設けるように変更できることは、当業者には明らかであろう。そして、そのような変更は、当業者であれば、上記した実施例の説明から容易に実現できるであろう。例えば、2つのデータ線ごとに1つのアナログバッファを設けるならば、データ線は240本の場合には、120のアナログバッファで足りる。4つのデータ線ごとに1つのアナログバッファを設けるならば、データ線は240本の場合には、60のアナログバッファで足りる。

【 0 0 4 4 】

このように、複数本のデータ線ごとに1つのアナログバッファを共通に設けることにより、アナログバッファ全体の静消費電流分が大幅に削減でき、結果として、データ線駆動回路の消費電力が大幅に削減できることが理解できよう。アナログバッファの削減に伴い、所要面積も削減できる。

10

【 0 0 4 5 】

また、上記した実施例では、各走査線選択期間の最初のプリチャージ期間に、全データ線を一斉にプリチャージする。一方、各走査線選択期間のプリチャージ期間に続く3つの連続する書き込み期間において、3つのデータ線に1つのアナログバッファから順次アナログ階調電圧が時分割出力される。このようにすることにより、各書き込み期間の直前にプリチャージするように走査線選択期間を割り振る場合に比べて、1走査線選択期間内に占めるプリチャージ期間の割合を小さくでき、その結果、1走査線選択期間内の各書き込み期間の長さを十分に確保できる。更に、必要ならば、各書き込み期間の長さだけでなく、プリチャージ期間の長さも長くできる。

20

【 0 0 4 6 】

更に、各走査線選択期間のプリチャージ期間において、プリチャージ回路が、全データ線一斉に、各データ線を最大駆動電圧VDDまたは最小駆動電圧VSSに逐一的にプリチャージする。そのプリチャージ電圧は、当該データ線に書き込むべき出力階調電圧を表すデジタルデータの最上位ビット信号(D01からD0K)と、極性信号POLとにより、各データ線ごとに決定される。プリチャージ期間に続く3つの連続する書き込み期間において、3つのデータ線に1つのアナログバッファから順次アナログ階調電圧が時分割出力される。従って、アナログバッファがデータ線に電荷を供給して電圧を引き上げる幅およびアナログバッファがデータ線から電荷を引き抜いて電圧を引き下げる幅は、最大駆動電圧VDDと最小駆動電圧VSSとの電圧差の半分以下にできるので、データ線へのアナログ階調電圧の書き込み時間を短縮できる。

30

【 0 0 4 7 】

更に、上記した実施例では、プリチャージ期間を各走査線選択期間内に設けることにより、全データ線のみならず選択走査線に接続される各画素容量も逐一的にプリチャージする。これは、例えばプリチャージ期間にデータ線を最大駆動電圧VDDにプリチャージをして、書き込み期間にアナログバッファによりデータ線から電荷を引き抜いて電圧を引き下げるにより階調電圧を画素容量に書き込む場合、電流吸い込み能力が高く電流吐出し能力が低いアナログバッファでは、画素容量も階調電圧付近までプリチャージされていないと階調電圧を画素容量に正確に書き込むことができないからである。したがって、プリチャージ期間を各走査線選択期間内に設け、データ線のみならず選択走査線に接続される各画素容量も逐一的にプリチャージすることにより、電流吸い込み能力と電流吐出し能力に差のあるアナログバッファを用いる場合でも、書き込み期間におけるアナログ階調電圧の各画素容量への書き込みを高精度かつ速やかに行うことができる。

40

【 0 0 4 8 】

ここで、図1に示す実施例では、隣接するデータ線に対して順次アナログ階調電圧が時分割出力されるので、通常のマルチプレックス方式より配線面積を小さくできる。更に、1走査線分の全デジタルデータがデータラッシュに取り込まれているので、データの並べ替えも不要である。

50

【0049】

また、各データ線に実際に書き込むべきアナログ出力階調電圧に応じて、各データ線を最大駆動電圧VDD又は最小駆動電圧VSSに逐一的にプリチャージするので、最大駆動電圧VDDと最小駆動電圧VSSとの間の中間電圧Vm以上のアナログ出力階調電圧をデータ線に実際に書き込むべきときは、最大駆動電圧VDDにプリチャージされたデータ線から電荷を引き抜く結果になる。従って、電流吸い込み能力の高い駆動回路をアナログバッファとして使用するならば、最大駆動電圧VDDからアナログ出力階調電圧に迅速に引き下げるができる。一方、最大駆動電圧VDDと最小駆動電圧VSSとの間の中間電圧Vm未満のアナログ出力階調電圧をデータ線に実際に書き込むべきときは、最小駆動電圧VSSにプリチャージされたデータ線に電荷を供給する結果になる。従って、電流吐き出し能力の高い駆動回路をアナログバッファとして使用するならば、最小駆動電圧VSSからアナログ出力階調電圧に迅速に引き上げができる。10

【0050】

従って、アナログバッファとして、電流吸い込み能力の高い駆動回路と電流吐き出し能力の高い駆動回路とを並列して設け、逐一的に使用することにより、各データ線にアナログ出力階調電圧を更に迅速に書き込むことができる。

ここで、その電流吸い込み能力の高い駆動回路と電流吐き出し能力の高い駆動回路とを並列して設けなるアナログバッファとして、本件発明者が特願平11-145768号で提案した駆動回路を使用すれば、アナログバッファ自体の静消費電流を削減することができる。20

【0051】

図3は、特願平11-145768号に開示されている駆動回路に基づいて構成されたアナログバッファとプリチャージ回路の回路図である。図3は、図1に示すアナログバッファ22Aとスイッチ261、262、263に相当する部分を示す。図示の回路は、電流吐き出し能力の高い駆動回路100と電流吸い込み能力の高い駆動回路200とから構成される。

【0052】

プリチャージ回路26において各スイッチ26iは、データ線30iに接続される出力端子T2をプリチャージするために、出力端子T2と低電源電圧VSS（最小駆動電圧VSS）との間に接続されているスイッチ112と、出力端子T2と高電源電圧VDD（最大駆動電圧VDD）との間に接続されているスイッチ212とから構成されている。そして、スイッチ112が、駆動回路100と対をなして動作し、スイッチ212が、駆動回路200と対をなして動作する。30

【0053】

駆動回路100において、NMOSトランジスタ101、102の共通ゲートをプリチャージするために、VDDとトランジスタ101、102の共通ゲートとの間にスイッチ111が接続されている。トランジスタ101のドレインは、定電流源103を介してVDに接続され、更に、自身のゲートにも接続されている。また、選択回路20の対応する出力端子に接続される入力端子T1とトランジスタ101のソースとの間には、トランジスタ101のドレイン・ソース間電流を遮断することのできるスイッチ121が接続されている。入力端子T1とVSSとの間には、定電流源104とスイッチ122とが直列に接続されている。トランジスタ102のソースは、アナログバッファ22Aの出力端子T3に接続され、VDDとトランジスタ102のドレインとの間には、トランジスタ102のドレイン・ソース間電流を遮断することのできるスイッチ123が接続され、出力端子T3とVSSとの間には、定電流源105とスイッチ124とが直列接続されている。なお、定電流源103および104により等しく制御される電流をI11、定電流源105により制御される電流をI13とする。40

【0054】

駆動回路200において、PMOSトランジスタ251、252の共通ゲートをプリチャージするために、VSSとトランジスタ251、252の共通ゲートとの間にスイッチ2

11が接続されている。トランジスタ251のドレンは、定電流源253を介してVSSに接続され、更に、自身のゲートにも接続されている。またトランジスタ251のソースと入力端子T1との間には、トランジスタ251のドレン・ソース間電流を遮断することのできるスイッチ221が接続されている。入力端子T1とVDDとの間には、定電流源254とスイッチ222とが直列に接続されている。トランジスタ252のソースは、アナログバッファ22Aの出力端子T3に接続され、VSSとトランジスタ252のドレンとの間には、トランジスタ252のドレン・ソース間電流を遮断することのできるスイッチ223が接続され、出力端子T3とVDDとの間には、定電流源255とスイッチ224とが直列接続されている。なお、定電流源253および254により等しく制御される電流をI21、定電流源255により制御される電流をI23とする。

10

【0055】

図3の回路において、スイッチ112と212及び駆動回路100と200の動作、非動作は、デジタルデータの最上位ビット信号D0iと、極性信号POLと、制御回路40から供給されるプリチャージ信号S0及びスイッチ制御信号S01、S02、S03、S1、S2、S3により制御される。

【0056】

上述したように、スイッチ26iは、その動作期間が、プリチャージ信号S0により制御され、スイッチ112と212のどちらが閉じるかは、極性信号POLと最上位ビット信号D0iとにより制御される。のために、極性信号POLと最上位ビット信号D0iとは、排他的OR回路に供給され、その排他のOR回路の出力により、スイッチ112と212のどちらが閉じるかが制御される。例えば、極性信号POLと最上位ビット信号D01とが、2入力排他のOR回路501に供給され、その排他のOR回路501の出力により、スイッチ261のスイッチ112と212のどちらが閉じるかが制御される。極性信号POLと最上位ビット信号D02とが、排他のOR回路502に供給され、その排他のOR回路502の出力により、スイッチ262のスイッチ112と212のどちらが閉じるかが制御される。極性信号POLと最上位ビット信号D03とが、排他のOR回路503に供給され、その排他のOR回路503の出力により、スイッチ263のスイッチ112と212のどちらが閉じるかが制御される。

20

【0057】

一方、アナログバッファ22Aにおいても、駆動回路100と駆動回路200のどちらが動作するかは、極性信号POLと最上位ビット信号D0iとにより制御される。しかし、アナログバッファ22Aは、時分割駆動されるので、最上位ビット信号D01は、スイッチ制御信号S1によりオンオフ制御されるスイッチ401を介して、2入力排他のOR回路400の一方の入力に供給され、最上位ビット信号D02は、スイッチ制御信号S2によりオンオフ制御されるスイッチ402を介して、2入力排他のOR回路400の一方の入力に供給され、最上位ビット信号D03は、スイッチ制御信号S3によりオンオフ制御されるスイッチ403を介して、2入力排他のOR回路400の一方の入力に供給される。そして、2入力排他のOR回路400の他方の入力には、極性信号POLが供給され、その2入力排他のOR回路400の出力により、駆動回路100と駆動回路200のどちらが動作するかが制御される。

30

【0058】

このようにして、高電圧側の階調電圧がVinとして入力されると、その出力期間の間、駆動回路200が動作状態に置かれる一方、駆動回路100内の全てのスイッチがOFF状態に維持されて駆動回路100は不動作状態に維持される。また、低電圧側の階調電圧がVinとして入力されると、その出力期間の間、駆動回路100が動作状態に置かれる一方、駆動回路200内の全てのスイッチがOFF状態に維持されて駆動回路200は不動作状態に維持される。

40

【0059】

このようにして駆動回路100と駆動回路200の何れか一方が動作状態に置かれるが、動作状態に置かれた駆動回路100と駆動回路200内のスイッチは、スイッチ制御信号

50

S01、S02、S03により制御される。スイッチ111と211は、スイッチ制御信号S01により制御され、スイッチ121、122、221、222は、スイッチ制御信号S02により制御され、スイッチ123、124、223、224は、スイッチ制御信号S03により制御される。

【0060】

図4は、図3の回路の動作を図解するタイミング図である。図4において、1走査線選択期間は、プリチャージ期間P(時刻t0 - t1)、第1書き込み期間(時刻t1 - t4)、第2書き込み期間(時刻t4 - t7)、第3書き込み期間(時刻t7 - t10)に分けられる。

【0061】

極性信号POLは1走査線選択期間毎に反転するが、各1走査線選択期間中は変化しない。そこで、図4の最初の走査線選択期間において、極性信号POLが非反転を示していると仮定する。プリチャージ期間において、プリチャージ信号S0がアクティブにされ、全スイッチ制御信号S01、S02、S03、S1、S2、S3はインアクティブに維持される。従って、プリチャージ期間中、駆動回路100と200内の全スイッチはオフ状態に維持される。

【0062】

ここで、前述したように、データ線301に対応するデジタルデータの最上位ビット信号D01が「1」であり、データ線302に対応するデジタルデータの最上位ビット信号D02が「0」であり、データ線303に対応するデジタルデータの最上位ビット信号D03が「0」であると仮定する。その結果、スイッチ261においては、最上位ビット信号D01が「1」であるとき、デジタルデータをD/A変換して得られるアナログ電圧が、最大駆動電圧VDDと最小駆動電圧VSSとの間の中間電圧Vm以上となる筈であるので、データ線301を最大駆動電圧VDDにプリチャージするために、スイッチ212をオンにし、スイッチ112をオフにする。スイッチ262においては、最上位ビット信号D02が「0」であるとき、デジタルデータをD/A変換して得られるアナログ電圧が、最大駆動電圧VDDと最小駆動電圧VSSとの間の中間電圧Vm未満となる筈であるので、データ線302を最小駆動電圧VSSにプリチャージするために、スイッチ112をオンにし、スイッチ212をオフにする。同様に、スイッチ263においては、最上位ビット信号D03が「0」であるとき、デジタルデータをD/A変換して得られるアナログ電圧が、最大駆動電圧VDDと最小駆動電圧VSSとの間の中間電圧Vm未満となる筈であるので、データ線303を最小駆動電圧VSSにプリチャージするために、スイッチ112をオンにし、スイッチ212をオフにする。

【0063】

プリチャージ期間に続く3つの書き込み期間(時刻t1 - t10)の間、プリチャージ信号S0がインアクティブに維持され、スイッチ制御信号は以下のようにアクティブまたはインアクティブにされる。従って、3つの書き込み期間(時刻t1 - t10)の間中、プリチャージ回路は、非動作状態に置かれ、スイッチ112と212はオフ状態に維持される。

【0064】

第1書き込み期間(時刻t1 - t4)の間、図2に示すように、スイッチ制御信号S1はアクティブにされ、スイッチ制御信号S2及びS3は、インアクティブに維持される。その結果、スイッチ201と241とが閉じられ、更に、スイッチ401が閉じられて、データ線301に対応するデジタルデータの最上位ビット信号D01が、駆動回路100と200の何れか一方を選択的に動作状態に置くための選択信号として排他的OR回路400に供給される。上述して例では、データ線301に対応するデジタルデータの最上位ビット信号D01が「1」であるので、駆動回路200が選択され、時刻t1 - t4の間、スイッチ211、221、222、223、224は図4に示すように制御され、一方、スイッチ111、112、121、122、123、124は全てオフに維持される。

【0065】

10

20

30

40

50

時刻 t_1 で、スイッチ制御信号 S_{01} によりスイッチ 211 が閉じられ、トランジスタ 251 、 252 の共通ゲート電圧 V_{20} は電圧 V_{SS} にプリチャージされる。時刻 t_2 で、スイッチ制御信号 S_{01} によりスイッチ 211 が開放され、電圧 V_{20} のプリチャージは完了する。時刻 t_2 以後、スイッチ制御信号 S_{02} によりスイッチ 221 、 222 が閉じられ、電圧 V_{20} は、入力電圧 V_{in} からトランジスタ 251 のゲート・ソース間電圧 V_{gs251} (I_{21}) だけずれた電圧に変化し、 $V_{20} = V_{in} + V_{gs251}$ (I_{21}) で安定となる。ここで、 V_{gs251} (I_{11}) はドレイン電流が I_{21} であるときのゲート・ソース間電圧を表す。

【0066】

時刻 t_3 以後、スイッチ制御信号 S_{03} によりスイッチ 223 、 224 が閉じられる。
10 その結果、スイッチ 241 を介してトランジスタ 252 のソースに接続されている、プリチャージ期間（時刻 $t_0 - t_1$ ）の間に電圧 V_{DD} にプリチャージされたデータ線 301 の出力電圧 V_{out} は、電圧 V_{20} からトランジスタ 252 のゲート・ソース間電圧 V_{gs252} (I_{23}) だけずれた電圧に変化し、 $V_{out} = V_{20} - V_{gs252}$ (I_{23}) で安定となる。ここで、 V_{gs252} (I_{23}) はドレイン電流が I_{23} であるときのゲート・ソース間電圧を表す。

【0067】

従って、 V_{gs251} (I_{21}) と V_{gs252} (I_{23}) は負の値で、共に等しくなるように電流 I_{21} 、 I_{23} を制御すれば、上記 2 式により、出力電圧 V_{out} は入力電圧 V_{in} に等しくなる。また、このとき出力電圧範囲は、 $V_{SS} - V_{gs252}$ (I_{23})
20 $V_{out} - V_{DD}$ となる。

【0068】

第 1 の書き込み期間が終了する時刻 t_4 、スイッチ制御信号 S_{02} 及び S_{03} によりスイッチ 221 、 222 、 223 、 224 は開放される。

【0069】

第 2 書き込み期間（時刻 $t_4 - t_7$ ）の間、図 2 に示すように、スイッチ制御信号 S_2 はアクティブにされ、スイッチ制御信号 S_1 及び S_3 は、インアクティブに維持される。その結果、スイッチ 202 と 242 とが閉じられ、更に、スイッチ 402 が閉じられて、データ線 302 に対応するデジタルデータの最上位ビット信号 D_{02} が、駆動回路 100 と 200 の何れか一方を選択的に動作状態に置くための選択信号として排他的 OR 回路 400
30 に供給される。上述した例では、データ線 302 に対応するデジタルデータの最上位ビット信号 D_{02} が「0」であるので、駆動回路 100 が選択され、時刻 $t_4 - t_7$ の間、スイッチ 111 、 112 、 121 、 122 、 123 、 124 は図 4 に示すように制御され、一方、スイッチ 211 、 221 、 222 、 223 、 224 は全てオフに維持される。

【0070】

時刻 t_4 で、スイッチ制御信号 S_{01} によりスイッチ 111 が閉じられ、トランジスタ 101 、 102 の共通ゲート電圧 V_{10} は電圧 V_{DD} にプリチャージされる。時刻 t_5 で、スイッチ制御信号 S_{01} によりスイッチ 111 が開放され、電圧 V_{10} のプリチャージは完了する。時刻 t_5 以後、スイッチ制御信号 S_{02} によりスイッチ 121 、 122 が閉じられ、電圧 V_{10} は入力電圧 V_{in} からトランジスタ 101 のゲート・ソース間電圧 V_{gs101} (I_{11}) だけずれた電圧に変化し、 $V_{10} = V_{in} + V_{gs101}$ (I_{11}) で安定となる。ここで、 V_{gs101} (I_{11}) はドレイン電流が I_{11} であるときのゲート・ソース間電圧を表す。

【0071】

時刻 t_6 以後、スイッチ制御信号 S_{03} によりスイッチ 123 、 124 が閉じられ、スイッチ 242 を介してトランジスタ 102 のソースに接続されている、プリチャージ期間（時刻 $t_0 - t_1$ ）の間に電圧 V_{SS} にプリチャージされたデータ線 302 は、電圧 V_{10} からトランジスタ 102 のゲート・ソース間電圧 V_{gs102} (I_{13}) だけずれた電圧に変化し、 $V_{out} = V_{10} - V_{gs102}$ (I_{13}) で安定となる。ここで、 V_{gs102} (I_{13}) はドレイン電流が I_{13} であるときのゲート・ソース間電圧を表す。

10

20

30

40

50

【0072】

従って、 V_{gs101} (I_{11}) と V_{gs102} (I_{13}) は正の値で、共に等しくなるように電流 I_{11} 、 I_{13} を制御すれば、上記 2 式により、出力電圧 V_{out} は入力電圧 V_{in} と等しくなる。また、このとき出力電圧範囲は、 $VSS - V_{out} \leq VDD - V_{gs102}$ (I_{13}) となる。

【0073】

第 2 の書き込み期間が終了する時刻 t_7 、スイッチ制御信号 S_{02} 及び S_{03} によりスイッチ 121 、 122 、 123 、 124 は開放される。

【0074】

第 3 書き込み期間（時刻 $t_7 - t_{10}$ ）の間、図 2 に示すように、スイッチ制御信号 S_3 10 はアクティブにされ、スイッチ制御信号 S_1 及び S_2 は、インアクティブに維持される。その結果、スイッチ 203 と 243 とが閉じられ、更に、スイッチ 403 が閉じられて、データ線 303 に対応するデジタルデータの最上位ビット信号 D_{03} が、駆動回路 100 と 200 の何れか一方を選択的に動作状態に置くための選択信号として排他的 OR 回路 400 に供給される。上述した例では、データ線 303 に対応するデジタルデータの最上位ビット信号 D_{03} が「0」であるので、駆動回路 100 が選択され、時刻 $t_7 - t_{10}$ の間、スイッチ 111 、 112 、 121 、 122 、 123 、 124 は図 4 に示すように制御され、一方、スイッチ 211 、 221 、 222 、 223 、 224 は全てオフに維持される。

【0075】

時刻 t_7 で、スイッチ制御信号 S_{01} によりスイッチ 111 が閉じられ、トランジスタ 101 、 102 の共通ゲート電圧 V_{10} は電圧 VDD にプリチャージされる。時刻 t_8 で、スイッチ制御信号 S_{01} によりスイッチ 111 が開放され、電圧 V_{10} のプリチャージは完了する。時刻 t_8 以後、スイッチ制御信号 S_{02} によりスイッチ 121 、 122 が閉じられ、電圧 V_{10} は入力電圧 V_{in} からトランジスタ 101 のゲート・ソース間電圧 V_{gs101} (I_{11}) だけずれた電圧に変化し、 $V_{10} = V_{in} + V_{gs101}$ (I_{11}) で安定となる。

【0076】

時刻 t_9 以後、スイッチ制御信号 S_{03} によりスイッチ 123 、 124 が閉じられ、スイッチ 243 を介してトランジスタ 102 のソースに接続されている、プリチャージ期間（時刻 $t_0 - t_1$ ）の間に電圧 VSS にプリチャージされたデータ線 303 は、電圧 V_{10} からトランジスタ 102 のゲート・ソース間電圧 V_{gs102} (I_{13}) だけずれた電圧に変化し、 $V_{out} = V_{10} - V_{gs102}$ (I_{13}) で安定となる。上述したように、 V_{gs101} (I_{11}) と V_{gs102} (I_{13}) は正の値で、共に等しくなるように電流 I_{11} 、 I_{13} を制御されれば、出力電圧 V_{out} は入力電圧 V_{in} と等しくなる。

【0077】

第 3 の書き込み期間が終了する時刻 t_{10} で、スイッチ制御信号 S_{02} 及び S_{03} によりスイッチ 121 、 122 、 123 、 124 は開放される。時刻 t_{10} 以降、次の 1 走査線選択期間が始まり、上述した動作と同様に動作が行われ、その最初は、プリチャージ期間（ t_{10} から t_{11} ）である。

【0078】

かくして、低電圧側の階調電圧が $\{VDD - V_{gs102}$ (I_{13}) $\}$ より低い電圧レベルで、高電圧側の階調電圧が $\{VSS - V_{gs252}$ (I_{23}) $\}$ より高い電圧である場合には、出力電圧範囲を電源電圧範囲にすることができる。

【0079】

上記したそれら駆動回路 100 と 200 の各々は、トランジスタのソースフォロワ動作を利用した構成であり、トランジスタのゲート電圧 V_{10} と V_{20} のプリチャージ回路を組み合わせることにより、駆動回路 100 と 200 の各々のアイドリング電流を低く抑えて、高速動作が可能となる。すなわち、低消費電力で高速動作が可能となる。従って、アナログバッファ群 22 の各アナログバッファを、駆動回路 100 と 200 との組合せから

10

20

30

40

50

構成すれば、更に低消費電力のデータ線駆動回路を実現することができる。

【0080】

なお、図3に示すアナログバッファにおいて、定電流源253と254および103と104の電流容量が大きい場合には、スイッチ211と111とを省略することもできる。

【0081】

図5は、図1の実施例の変形例である。図1に示される構成要素と同一の構成要素には同一の参照番号を付して、説明を省略する。

【0082】

図5の変形例では、図1のシフトレジスタ10及びデータレジスタ12の代りに、フレームメモリ50が設けられている。表示に対応したデジタルデータがフレームメモリ18に供給され、アドレスで指定されるロケーションにデジタルデータが記憶される。更に、アドレスで指定されるロケーションからデジタルデータを読み出して、各走査ラインに対応したデジタルデータがフレームメモリ50からデータラッチ14に順次出力され、保持される。これ以外、図5の変形例は、図1の実施例と代らない。従って、これ以上の説明は省略する。また、図5の変形例においても、アナログバッファ群22の各アナログバッファを、図3に示す駆動回路100と200との組合せから構成すれば、更に低消費電力のデータ線駆動回路を実現することができる。
10

【0083】

図6は、図1の実施例の更に別の変形例である。図1に示される構成要素と同一の構成要素には同一の参照番号を付して、説明を省略する。なお、説明の簡略化のため、データ線301からデータ線303に関連する部分を中心に説明する。データ線304以降の部分は、当業者には、データ線301からデータ線303に関連する部分の説明から理解される筈である。
20

【0084】

図6の変形例は、データラッチ14の出力を、スイッチ制御信号S1からS3により時分割で順次、D/A変換器及びアナログバッファに供給して、3データ線を時分割駆動することを特徴とするものである。これにより、D/A変換器の回路規模を小さくすることができる。

【0085】

データラッチ14から出力される各データ線に対応するデジタルデータの最上位ビット信号D0iにより、分配回路26の各スイッチ26iが制御されることは、図1の実施例と変わらない。しかし、選択回路20が、データラッチ14とD/A変換器16Aとの間に置かれ、選択回路20の各スイッチ20iは、各データ線に対応するデジタルデータ（各画素のデジタルデータが6ビットからなる場合、D0iからD5i）をD/A変換器16Aに供給する。上述したようにデータラッチ14からデジタルデータがパラレルに出力されるので、デジタルデータが6ビットからなる場合には、選択回路20の各スイッチ20iは、並列な6つのスイッチから構成されているが、図面の簡略化のために1つのスイッチで示している。
30

【0086】

例えば、データ線301に対応するデジタルデータD01からD51はスイッチ201を介して、データ線302に対応するデジタルデータD02からD52はスイッチ202を介して、そして、データ線303に対応するデジタルデータD03からD53はスイッチ203を介して、D/A変換器16A内の同一のD/A変換回路16Bに時分割でそれぞれ供給される。従って、D/A変換器16Aの回路規模を、図1の実施例のD/A変換器16に比較して1/3に小さくすることができる。従って、図6の変形例は、アナログバッファの数だけでなくD/A変換回路の数も削減でき、それに伴い、所要面積を、図1の実施例よりも更に削減できる。
40

【0087】

D/A変換器16A内のそのD/A変換回路16Bの出力は、アナログバッファ22Aの入力に接続されている。更に、各データ線のデジタルデータの最上位ビット信号D0iは
50

、データラッチ14からプリチャージ回路26に供給される。

【0088】

次に、図1の実施例の動作と異なる図6の変形例の動作を、図2のタイミング図を参照して説明する。

【0089】

1走査線(ゲート線)選択期間に出力する全データが、データレジスタ12からデータラッチ14に送られてラッチされる。そのラッチされている1走査線分データの内の3つのデータ線ごとに1つの割合でデジタルデータは、選択回路20内のスイッチで選択されて、D/A変換器16Aに供給される。各デジタルデータは、D/A変換器16Aでアナログ電圧 V_i ($i = 1$ からK)に変換される。

10

【0090】

一方、行選択ドライバ(不図示)により、N番目のゲート信号がアクティブされ、N番目の行選択線36が選択的に駆動され、そのN番目の行選択線36にゲートが接続されているN番目行の全スイッチングトランジスタ34がオン状態に置かれる。それ以外の行のスイッチングトランジスタ34がオフ状態に維持される。図6に示すように、1つのアナログバッファが、3つのデータ線ごとに1つの割合で設けられている場合には、1走査線選択期間は、1つのプリチャージ期間と3つの書き込み期間からなる。そこで、説明の簡略化のため、データ線301からデータ線303に関連する部分のみを説明する。データ線304以降の部分の動作は、当業者には、データ線301からデータ線303に関連する部分の動作から理解される筈である。

20

【0091】

図2に示すように、1走査線選択期間の最初はプリチャージ期間であり、そのプリチャージ期間において、制御回路40は、プリチャージ信号S0をアクティブにし、スイッチ制御信号S1、S2、S3をインアクティブ状態に維持する。その結果、プリチャージ回路26は、データラッチ14から受けた各データ線のデジタルデータの最上位ビット信号D0iに従って、データ線30iを最大駆動電圧VDDと最小駆動電圧VSSの何れかに接続し、データ線30iをプリチャージする。極性信号POLが非反転を示していると仮定すると、例えば、データ線301に対応するデジタルデータの最上位ビット信号D01が「1」であったとき、プリチャージ回路26のスイッチ261はデータ線301を最大駆動電圧VDDにプリチャージする。また、データ線302に対応するデジタルデータの最上位ビット信号D02が「0」であったとき、プリチャージ回路26のスイッチ262はデータ線302を最小駆動電圧VSSにプリチャージする。更に、データ線303に対応するデジタルデータの最上位ビット信号D03が「0」であったとき、プリチャージ回路26のスイッチ263はデータ線302を最小駆動電圧VSSにプリチャージする。このようにして、プリチャージ期間において、全データ線301からデータ線30Kの各々が、そのデータ線に書き込むべきアナログ電圧に近い最大駆動電圧VDDまたは最小駆動電圧VSSにプリチャージされる。

30

【0092】

プリチャージ期間に続く3つの書き込み期間において、図2に示すように、制御回路40は、プリチャージ信号S0をインアクティブ状態に維持する一方、スイッチ制御信号S1、S2、S3を順次アクティブ状態にする。その結果、プリチャージ終了後、全データ線301からデータ線30Kは、最大駆動電圧VDDとも最小駆動電圧VSSとも切り離され、デジタルデータをD/A変換して得られるアナログ電圧を書き込み可能となる。

40

【0093】

プリチャージ期間に続く最初の書き込み期間において、制御回路40は、スイッチ制御信号S1をアクティブにする一方、スイッチ制御信号S2、S3をインアクティブ状態に維持する。その結果、選択回路20のスイッチ201と分配回路24のスイッチ241とが閉じ、スイッチ202、203とスイッチ242、243は開状態に維持される。従って、データ線301に対応するデジタルデータD01からD51が、データラッチ14からスイッチ201を介してD/A変換器16A内の対応するD/A変換回路16Bに供給さ

50

れ、データ線 301 に対応するデジタルデータを D/A 変換回路 16B が変換して得られるアナログ電圧 V1 がアナログバッファ 22A に入力され、そのアナログバッファ 22A の出力が、スイッチ 241 を介してデータ線 301 に接続され、データ線 301 に出力階調電圧 V1 が書き込まれる。

【0094】

上述した例では、データ線 301 は最大駆動電圧 VDD にプリチャージされており、データ線 301 に対応するデジタルデータを D/A 変換して得られるアナログ出力階調電圧 V1 が、最大駆動電圧 VDD と最小駆動電圧 VSS との間の中間電圧 Vm 以上であるので、アナログバッファ 22A は、最大駆動電圧 VDD にプリチャージされているデータ線 301 から電荷を引き抜いて、データ線 301 にアナログ出力階調電圧 V1 を書き込む。 10

【0095】

2番目の書き込み期間において、制御回路 40 は、スイッチ制御信号 S1 をインアクティブにし、スイッチ制御信号 S2 をアクティブにする一方、スイッチ制御信号 S3 をインアクティブ状態に維持する。その結果、スイッチ 201 とスイッチ 241 とが開き、スイッチ 202 とスイッチ 242 とが閉じ、スイッチ 203 とスイッチ 243 は開状態に維持される。従って、データ線 302 に対応するデジタルデータ D02 から D52 が、データラッチ 14 からスイッチ 202 を介して D/A 変換器 16A 内の対応する D/A 変換回路 16B に供給され、データ線 302 に対応するデジタルデータを D/A 変換回路 16B が変換して得られるアナログ電圧 V2 がアナログバッファ 22A に入力され、そのアナログバッファ 22A の出力が、スイッチ 242 を介してデータ線 302 に接続され、データ線 302 に出力階調電圧 V2 が書き込まれる。 20

【0096】

上述した例では、データ線 302 は最小駆動電圧 VSS にプリチャージされており、データ線 302 に対応するデジタルデータを D/A 変換して得られるアナログ出力階調電圧 V2 が、最大駆動電圧 VDD と最小駆動電圧 VSS との間の中間電圧 Vm 未満であるので、アナログバッファ 22A は、最小駆動電圧 VSS にプリチャージされているデータ線 302 に電荷を供給して、データ線 302 にアナログ出力階調電圧 V2 を書き込む。

【0097】

3番目の書き込み期間において、制御回路 40 は、スイッチ制御信号 S1 をインアクティブ状態に維持し、スイッチ制御信号 S2 をインアクティブにし、スイッチ制御信号 S3 をアクティブにする。その結果、スイッチ 201 とスイッチ 241 は開状態に維持され、スイッチ 202 とスイッチ 242 とが閉じ、スイッチ 203 とスイッチ 243 とが閉じる。従って、データ線 303 に対応するデジタルデータ D03 から D53 が、データラッチ 14 からスイッチ 203 を介して D/A 変換器 16A 内の対応する D/A 変換回路 16B に供給され、データ線 303 に対応するデジタルデータを D/A 変換回路 16B が変換して得られるアナログ電圧 V3 がアナログバッファ 22A に入力され、そのアナログバッファ 22A の出力が、スイッチ 243 を介してデータ線 303 に接続され、データ線 303 に出力階調電圧 V3 が書き込まれる。 30

【0098】

上述した例では、データ線 303 は最小駆動電圧 VSS にプリチャージされており、データ線 303 に対応するデジタルデータを D/A 変換して得られるアナログ出力階調電圧 V3 が、最大駆動電圧 VDD と最小駆動電圧 VSS との間の中間電圧 Vm 未満であるので、アナログバッファ 22A は、最小駆動電圧 VSS にプリチャージされているデータ線 303 に電荷を供給して、データ線 303 にアナログ出力階調電圧 V3 を書き込む。 40

【0099】

図 2 に示すように、次の 1 走査線選択期間、行選択ドライバ（不図示）により、N 番目のゲート信号がインアクティブされ、{N + 1} 番目のゲート信号がアクティブされ、{N + 1} 目の行選択線 36 が選択的に駆動される場合にも、制御回路 40 により、プリチャージ信号 S0 及びスイッチ制御信号 S1、S2、S3 が同様に制御される。

【0100】

10

20

30

40

50

更に、図6の変形例においても、アナログバッファ群22の各アナログバッファを、図3に示す駆動回路100と200との組合せから構成すれば、更に低消費電力のデータ線駆動回路を実現することができる。

【0101】

図7は、図1の実施例の更に異なる変形例である。図1及び図6に示される構成要素と同一の構成要素には同一の参照番号を付して、説明を省略する。なお、説明の簡略化のため、データ線301からデータ線303に関連する部分を中心に説明する。データ線304以降の部分は、当業者には、データ線301からデータ線303に関連する部分の説明から理解される筈である。

【0102】

図7の変形例では、デジタルデータをデータレジスタから取り込む段階から、時分割でデジタルデータをデータレジスタから取り込む。すなわち、1走査線選択期間に出力する全デジタルデータを、複数のブロックに分けて(図7の例では、3ブロックに分けて)、ブロックごとにデータレジスタから順次取り込む。そのため、1走査線に相当する全デジタルデータがデータレジスタから取り込まれないので、全データ線を一斉にプリチャージすることができない。そこで、データラッチを2段設け、一方のデータラッチが、1つのブロックのデジタルデータを出力している間に、他方のデータラッチが、次のブロックのデジタルデータの最上位ビット信号を出力して、次のブロックのデジタルデータに対応するデータ線をプリチャージする。

【0103】

そのために、1走査線選択期間に出力する全デジタルデータを3つのブロックに分ける場合には、プリチャージ期間の始めに、データレジスタ12Aから、1走査線に相当するデジタルデータの内の1番目のデータ線301から3つ置きのデータ線30(3j-2)(j=1からK/3)に対応するデジタルデータ(D01からD51ほか)が、データラッチ14Aにラッチされ、プリチャージ期間に続く第1書き込み期間の始めに、データレジスタ12Aから、1走査線に相当するデジタルデータの内の2番目のデータ線302から3つ置きのデータ線(3j-1)に対応するデジタルデータ(D02からD52ほか)が、データラッチ14Aにラッチされ、第1書き込み期間に続く第2書き込み期間の始めに、データレジスタ12Aから、1走査線に相当するデジタルデータの内の3番目のデータ線303から3つ置きのデータ線(3j)に対応するデジタルデータ(D03からD53ほか)が、データラッチ14Aにラッチされる。

【0104】

更に、プリチャージ期間に続く第1書き込み期間の始めに、データラッチ14Aから、1走査線に相当するデジタルデータの内の1番目のデータ線301から3つ置きのデータ線(3j-2)に対応するデジタルデータ(D01からD51ほか)が、データラッチ14Bにラッチされ、第1書き込み期間に続く第2書き込み期間の始めに、データラッチ14Aから、1走査線に相当するデジタルデータの内の2番目のデータ線302から3つ置きのデータ線(3j-1)に対応するデジタルデータ(D02からD52ほか)が、データラッチ14Bにラッチされ、第2書き込み期間に続く第3書き込み期間の始めに、データラッチ14Aから、1走査線に相当するデジタルデータの内の3番目のデータ線303から3つ置きのデータ線(3j)に対応するデジタルデータ(D03からD53ほか)が、データラッチ14Bにラッチされる。これらのデータの転送とラッチは、制御回路40により制御される。

【0105】

かくして、データラッチ14A及びデータラッチ14Bは各自、{1水平走査期間}/{ブロック分割数+1}の期間の間、該当するブロックのデジタルデータを保持する。そして、図7に示す変形例では、シフトレジスタ10A及びデータレジスタ12Aは、図1の実施例のシフトレジスタ10及びデータレジスタ12のそれぞれ1/3の容量で足り、データラッチ14A及びデータラッチ14Bの各自の記憶容量は、図1の実施例のデータラッチ14の1/3となり、従って、データラッチ14Aと14Bの全体の記憶容量も、図

10

20

30

40

50

1の実施例のデータラッチ14の記憶容量の2/3に小さくなる。従って、図7の変形例は、アナログバッファとD/A変換回路の数だけでなくデータラッチの全体の記憶容量も削減でき、それに伴い、所要面積を、図6の実施例よりも更に削減できる。

【0106】

データラッチ14Bから出力される各デジタルデータは、D/A変換器16A内の対応するD/A変換回路(16Bほか)に入力される。

【0107】

分配回路26内の各スイッチ26iは、データラッチ14Aに保持されているデジタルデータ内の最上位ビット信号D0iと、極性信号POLと、プリチャージ信号S0と、スイッチ制御信号S1及びS2により制御される。データ線301に接続されているスイッチ261は、プリチャージ信号S0により動作期間が決定され、対応デジタルデータの最上位ビット信号D01と極性信号POLとにより、その動作期間内にVDDとVSSのどちらに接続されるかが決定される。データ線302に接続されているスイッチ262は、スイッチ制御信号S1により動作期間が決定され、対応デジタルデータの最上位ビット信号D02と極性信号POLとにより、その動作期間内にVDDとVSSのどちらに接続されるかが決定される。データ線302に接続されているスイッチ263は、スイッチ制御信号S2により動作期間が決定され、対応デジタルデータの最上位ビット信号D03と極性信号POLとにより、その動作期間内にVDDとVSSのどちらに接続されるかが決定される。

【0108】

次に、図1の実施例の動作と異なる図7の変形例の動作を、図8のタイミング図を参照して説明する。

【0109】

図7に示すように、1つのアナログバッファが、3つのデータ線ごとに1つの割合で設けられている場合には、1走査線(ゲート線)選択期間は、図8に示すように、4つの連続する期間に分けられる。図1の実施例の動作と対応するために、4つの連続する期間の最初の期間を、プリチャージ期間と称し、残りの3つの連続する期間の各々を、書き込み期間と称する。また、説明の簡略化のため、データ線301からデータ線303に関連する部分のみを説明する。データ線304以降の部分の動作は、当業者には、データ線301からデータ線303に関連する部分の動作から理解される筈である。

【0110】

1走査線(ゲート線)選択期間の間、行選択ドライバ(不図示)により、N番目のゲート信号がアクティブされ、N番目の行選択線36が選択的に駆動され、そのN番目の行選択線36にゲートが接続されているN番目行の全スイッチングトランジスタ34がオン状態に置かれる。それ以外の行のスイッチングトランジスタ34がオフ状態に維持される。

【0111】

プリチャージ期間の間の始めに、1走査線(ゲート線)選択期間に出力する全デジタルデータの内、データ線301から3つ置きのデータ線30(3j-2)に対応するデジタルデータ(データ線301についてはD01からD51が、データレジスタ12Aからデータラッチ14Aに送られてラッチされる。更に、図8に示すように、そのプリチャージ期間において、制御回路40は、プリチャージ信号S0をアクティブにし、スイッチ制御信号S1、S2、S3をインアクティブ状態に維持する。その結果、プリチャージ回路26は、データラッチ14Aから受けたデータ線301に対応するデジタルデータの最上位ビット信号D01と極性信号POLとに従って、データ線301を最大駆動電圧VDDと最小駆動電圧VSSの何れかに接続し、データ線301をプリチャージする。極性信号POLが非反転を示していると仮定すると、例えば、データ線301に対応するデジタルデータの最上位ビット信号D01が「1」であったとき、プリチャージ回路26のスイッチ261はデータ線301を最大駆動電圧VDDにプリチャージする。

【0112】

プリチャージ期間に続く1番目の書き込み期間の間の始めに、1走査線(ゲート線)選択

10

20

30

40

50

期間に出力する全デジタルデータの内、データ線 302 から 3つ置きのデータ線 30 (3j - 1) に対応するデジタルデータ (データ線 302 については D02 から D52) が、データレジスタ 12A からデータラッチ 14A に送られてラッチされ、更に、1走査線 (ゲート線) 選択期間に出力する全デジタルデータの内、データ線 301 から 3つ置きのデータ線 30 (3j - 2) に対応するデジタルデータ (データ線 301 については D01 から D51) が、データラッチ 14A からデータラッチ 14B に送られてラッチされる。

【0113】

更に、図 8 に示すように、その 1 番目の書き込み期間において、制御回路 40 は、スイッチ制御信号 S1 をアクティブにし、プリチャージ信号 S0 とスイッチ制御信号 S2、S3 をインアクティブ状態に維持する。その結果、プリチャージ回路 26 は、データラッチ 14A から受けたデータ線 302 に対応するデジタルデータの最上位ビット信号 D02 と極性信号 P0L とに従って、データ線 302 を最大駆動電圧 VDD と最小駆動電圧 VSS の何れかに接続し、データ線 302 をプリチャージする。上述したように当該 1 走査線選択期間の間は極性信号 P0L が非反転を示しているので、例えば、データ線 302 に対応するデジタルデータの最上位ビット信号 D02 が「0」であったとき、プリチャージ回路 26 のスイッチ 262 はデータ線 302 を最小駆動電圧 VSS にプリチャージする。

【0114】

一方、プリチャージ終了後、データ線 301 は、最大駆動電圧 VDD とも最小駆動電圧 VSS とも切り離され、デジタルデータを D/A 変換して得られるアナログ電圧を書き込み可能となる。

20

【0115】

制御回路 40 が、スイッチ制御信号 S1 をアクティブにする一方、スイッチ制御信号 S2、S3 をインアクティブ状態に維持するので、分配回路 24 のスイッチ 241 が閉じ、スイッチ 242、243 は開状態に維持される。従って、データ線 301 に対応するデジタルデータ D01 から D51 が、データラッチ 14B から D/A 変換器 16A 内の対応する D/A 変換回路 16B に供給され、データ線 301 に対応するデジタルデータを D/A 変換回路 16B が変換して得られるアナログ電圧 V1 がアナログバッファ 22A に入力され、そのアナログバッファ 22A の出力が、スイッチ 241 を介してデータ線 301 に接続され、データ線 301 に出力階調電圧 V1 が書き込まれる。

30

【0116】

上述した例では、データ線 301 は最大駆動電圧 VDD にプリチャージされており、データ線 301 に対応するデジタルデータを D/A 変換して得られるアナログ出力階調電圧 V1 が、最大駆動電圧 VDD と最小駆動電圧 VSS との間の中間電圧 Vm 以上であるので、アナログバッファ 22A は、最大駆動電圧 VDD にプリチャージされているデータ線 301 から電荷を引き抜いて、データ線 301 にアナログ出力階調電圧 V1 を書き込む。

【0117】

1 番目の書き込み期間に続く 2 番目の書き込み期間の間の始めに、1 走査線 (ゲート線) 選択期間に出力する全デジタルデータの内、データ線 303 から 3 つ置きのデータ線 30 (3j) に対応するデジタルデータ (データ線 303 については D03 から D53) が、データレジスタ 12A からデータラッチ 14A に送られてラッチされ、更に、1 走査線 (ゲート線) 選択期間に出力する全デジタルデータの内、データ線 302 から 3 つ置きのデータ線 30 (3j - 1) に対応するデジタルデータ (データ線 302 については D02 から D52) が、データラッチ 14A からデータラッチ 14B に送られてラッチされる。

40

【0118】

更に、図 8 に示すように、その 2 番目の書き込み期間において、制御回路 40 は、スイッチ制御信号 S2 をアクティブにし、プリチャージ信号 S0 とスイッチ制御信号 S1、S3 をインアクティブ状態に維持する。その結果、プリチャージ回路 26 は、データラッチ 14A から受けたデータ線 303 に対応するデジタルデータの最上位ビット信号 D03 と極性信号 P0L とに従って、データ線 303 を最大駆動電圧 VDD と最小駆動電圧 VSS の何れかに接続し、データ線 303 をプリチャージする。上述したように当該 1 走査線選択

50

期間の間は極性信号 P O L が非反転を示しているので、例えば、データ線 3 0 3 に対応するデジタルデータの最上位ビット信号 D 0 2 が「0」であったとき、プリチャージ回路 2 6 のスイッチ 2 6 3 はデータ線 3 0 3 を最小駆動電圧 V S S にプリチャージする。

【 0 1 1 9 】

一方、1番目の書き込み期間終了後、データ線 3 0 2 は、最大駆動電圧 V D D とも最小駆動電圧 V S S とも切り離され、デジタルデータを D / A 変換して得られるアナログ電圧を書き込み可能となる。

【 0 1 2 0 】

制御回路 4 0 が、スイッチ制御信号 S 2 をアクティブにする一方、スイッチ制御信号 S 1 、 S 3 をインアクティブ状態に維持するので、分配回路 2 4 のスイッチ 2 4 2 が閉じ、スイッチ 2 4 1 、 2 4 3 は開状態に維持される。従って、データ線 3 0 2 に対応するデジタルデータ D 0 2 から D 5 2 が、データラッチ 1 4 B から D / A 変換器 1 6 A 内の対応する D / A 変換回路 1 6 B に供給され、データ線 3 0 2 に対応するデジタルデータを D / A 変換回路 1 6 B が変換して得られるアナログ電圧 V 2 がアナログバッファ 2 2 A に入力され、そのアナログバッファ 2 2 A の出力が、スイッチ 2 4 2 を介してデータ線 3 0 2 に接続され、データ線 3 0 2 に出力階調電圧 V 1 が書き込まれる。

10

【 0 1 2 1 】

上述した例では、データ線 3 0 2 は最大駆動電圧 V S S にプリチャージされており、データ線 3 0 2 に対応するデジタルデータを D / A 変換して得られるアナログ出力階調電圧 V 2 が、最大駆動電圧 V D D と最小駆動電圧 V S S との間の中間電圧 V m 未満であるので、アナログバッファ 2 2 A は、最大駆動電圧 V S S にプリチャージされているデータ線 3 0 2 から電荷を供給して、データ線 3 0 2 にアナログ出力階調電圧 V 2 を書き込む。

20

【 0 1 2 2 】

2番目の書き込み期間に続く3番目の書き込み期間の間に始めに、1走査線（ゲート線）選択期間に出力する全デジタルデータの内、データ線 3 0 3 から 3 つ置きのデータ線 3 0 (3 j) に対応するデジタルデータ（データ線 3 0 3 については D 0 3 から D 5 3 ）が、データラッチ 1 4 A からデータラッチ 1 4 B に送られてラッチされる。一方、データレジスタ 1 2 A からデータラッチ 1 4 A にはデジタルデータは送られない。

【 0 1 2 3 】

更に、図 8 に示すように、その3番目の書き込み期間において、制御回路 4 0 は、スイッチ制御信号 S 3 をアクティブにし、プリチャージ信号 S 0 とスイッチ制御信号 S 1 、 S 2 をインアクティブ状態に維持する。その結果、スイッチ 2 4 1 は開状態に維持され、スイッチ 2 4 2 が開き、スイッチ 2 4 3 が閉じる。従って、データ線 3 0 3 に対応するデジタルデータ D 0 3 から D 5 3 が、データラッチ 1 4 B から D / A 変換器 1 6 A 内の対応する D / A 変換回路 1 6 B に供給され、データ線 3 0 3 に対応するデジタルデータを D / A 変換回路 1 6 B が変換して得られるアナログ電圧 V 3 がアナログバッファ 2 2 A に入力され、そのアナログバッファ 2 2 A の出力が、スイッチ 2 4 3 を介してデータ線 3 0 3 に接続され、データ線 3 0 3 に出力階調電圧 V 3 が書き込まれる。

30

【 0 1 2 4 】

上述した例では、データ線 3 0 3 は最小駆動電圧 V S S にプリチャージされており、データ線 3 0 3 に対応するデジタルデータを D / A 変換して得られるアナログ出力階調電圧 V 3 が、最大駆動電圧 V D D と最小駆動電圧 V S S との間の中間電圧 V m 未満であるので、アナログバッファ 2 2 A は、最小駆動電圧 V S S にプリチャージされているデータ線 3 0 3 に電荷を供給して、データ線 3 0 3 にアナログ出力階調電圧 V 3 を書き込む。

40

【 0 1 2 5 】

図 8 に示すように、次の1走査線選択期間、行選択ドライバ（不図示）により、N番目のゲート信号がインアクティブされ、{ N + 1 } 番目のゲート信号がアクティブされ、{ N + 1 } 目の行選択線 3 6 が選択的に駆動される場合にも、制御回路 4 0 により、プリチャージ信号 S 0 及びスイッチ制御信号 S 1 、 S 2 、 S 3 が同様に制御される。

【 0 1 2 6 】

50

以上のように、図1、図5、図6の実施例と異なり、各データ線にアナログ出力階調電圧に書き込む期間の直前の期間において、当該データ線が、そのデータ線に書き込むべきアナログ電圧に近い最大駆動電圧VDDまたは最小駆動電圧VSSにプリチャージされる。

【0127】

図7の変形例は、1走査線分のデジタルデータを3個のブロックに分け、多数のデータ線をP個のブロックに分けている。しかし、1走査線分のデジタルデータを、3個以外のP個のブロックに分け（ここで、Pは2以上の整数）、多数のデータ線を3個以外の複数個のブロックに分けることもできる。具体的には、1走査線分のデジタルデータを分けたP個のブロックの第1のブロックは、1走査線分のデジタルデータの1番目のデジタルデータからP個毎のデジタルデータからなり、1走査線分のデジタルデータを分けたP個のブロックの第2のブロックは、1走査線分のデジタルデータの2番目のデジタルデータからP個毎のデジタルデータからなり、以下同様である。また、多数のデータ線を分けたP個のブロックの第1のブロックは、多数のデータ線の1番目のデータ線からP個毎のデータ線からなり、P個のブロックの第2のブロックは、2番目のデータ線からP個毎のデータ線からなり、以下同様である。10

【0128】

更に、第1のデータラッチ14Aは、P個のブロックの各ブロックのデジタルデータを、ブロックごとにラッチし、第1のデータラッチ14Bは、P個のブロックの各ブロックのデジタルデータを、ブロックごとにラッチする。アナログバッファ群22の各アナログバッファは、P個の隣接するデータ線に共通して設けられ、分配回路26は、各アナログバッファの出力を受けて、P個のデータ線の1つに逐一的に分配する。なお、1走査線（ゲート線）選択期間は、図8に示すように、4つの連続する期間に分けられるが、4つの連続する期間は等しい時間でもよく、プリチャージのみに使用される最初の期間を、残りの3つの期間より短くしてもよい。20

【0129】

更に、図7の変形例においても、アナログバッファ群22の各アナログバッファを、図3に示す駆動回路100と200との組合せから構成すれば、更に低消費電力のデータ線駆動回路を実現することができる。

【0130】

図5、図6及び図7の変形例においても、図1に示した実施例のように、3つのデータ線ごとに1つのアナログバッファを設けている。しかし、3以外の複数本のデータ線ごとに1つのアナログバッファを設けるように変更できることは、図1に示した実施例と同様に可能であることは、当業者には明らかであろう。そして、このような変更は、当業者であれば、上記した説明から容易に実現できるであろう。30

【0131】

図1に示した実施例並びに図5、図6及び図7の変形例は、単一集積回路に作り込むことができる。

【0132】

また、図1に示した実施例並びに図5、図6及び図7の変形例においては、プリチャージ電圧は、高電源電圧VDD（最大駆動電圧VDD）と低電源電圧VSS（最小駆動電圧VSS）との2つの電圧であったが、プリチャージ電圧は、2つに限られるものではなく、3以上の異なるプリチャージ電圧を用意することも可能であることは、当業者には容易に理解できよう。例えば、3つ又は4つのプリチャージ電圧を用意して、その内の1つのプリチャージ電圧の逐一的にデータ線をプリチャージすることも可能である。この場合、プリチャージ電圧の選択は、データレジスタの最上位ビット信号と第2位以下のビット信号とから決定できることも、当業者には容易に理解できよう。40

【0133】

図1に示した実施例並びに図5、図6及び図7の変形例においては、プリチャージ電圧は、データ線を駆動する階調電圧の上限電圧（すなわち、最大駆動電圧VDD）と下限電圧（最小駆動電圧VSS）との2つの電圧であった。しかし、プリチャージ電圧を、高駆動50

電圧と低駆動電圧との2つの電圧とする場合、その高駆動電圧と低駆動電圧とは、必ずしも、データ線を駆動する階調電圧の上限電圧と下限電圧に限定されない。回路構成の簡易化だけでなく、指定される様々な階調電圧までの充電時間および放電時間の最長時間を最短にすることも念頭に、高駆動電圧と低駆動電圧を決定することもできる。例えば、アナログバッファが等しい電流吸い込み能力と電流吐き出し能力を有している場合、高駆動電圧と低駆動電圧とを、階調電圧の{上限電圧 - 下限電圧}の3/4と1/4にすることもできる。また、電流吸い込み能力が高い駆動回路と電流吐き出し能力が高い駆動回路とを組み合わせてアナログバッファを構成する場合、電流吸い込み能力が高い駆動回路は、電流吸い込み能力に比べて電流吐き出し能力が劣るだけで、電流吐き出し能力が全くない訳でもなく、電流吐き出し能力が高い駆動回路は、電流吐き出し能力に比べて電流吸い込み能力が劣るだけで、電流吸い込み能力が全くない訳でもないので、高駆動電圧と低駆動電圧とを、階調電圧の上限電圧より僅かに低い電圧と、階調電圧の下限電圧より僅かに高い電圧とにすることもできる。

【0134】

なお、図1に示した実施例並びに図5及び図6の変形例においては、走査線を選択した後、すなわち、選択した走査線の全 TFT シーリングトランジスタをオン状態に置いた後、プリチャージをしている。すなわち、プリチャージされるデータ線の容量は、画素容量を含んだものである。しかし、データ線容量が画素容量に比べて十分に大きく、走査線選択時におけるデータ線と画素との結合により、データ線の電位の変化が無視できるならば、走査線選択時より前にデータ線をプリチャージするようにしてもよい。

【0135】

図1に示した実施例並びに図5、図6及び図7の変形例は全て、本発明によるデータ線駆動回路をコモン反転駆動式のデータドライバにおいて実施した例である。しかし、本発明によるデータ線駆動回路は、他の形式の液晶表示装置のデータ線駆動回路にも同様に適用できることは当業者には明らかであろう。極性信号POLを階調電圧発生回路18に供給する必要がない場合には、プリチャージ電圧は、デジタルデータの最上位ビット信号のみにより決定され、また、図3の駆動回路100と200の逐一動作も、デジタルデータの最上位ビット信号のみにより決定されることも、当業者には明らかであろう。

【0136】

図9は、アクティブマトリクス型有機ELディスプレイの最も単純な画素構成を示す回路である。このような画素構成を有するアクティブマトリクス型有機ELディスプレイにも、本発明によるデータ線駆動回路は適用できる。図9において、データ線からトランジスタMP1を介してトランジスタMP2のゲートに階調電圧を印加して保持することにより、階調電圧により変調された電流が、トランジスタMP2を介して、画素を構成する有機発光ダイオードOLEDに流れて、階調電圧に対応する光量で発光する（電流変調方式）。各画素のトランジスタMP2のゲートに階調電圧を供給するデータ線ドライバとして、本発明によるデータ線駆動回路が適用できる。しかし、有機ELディスプレイでは、液晶表示装置のような極性反転は必要ない。なお、アクティブマトリクス型有機ELディスプレイの基本構成は、SID 98 DIGEST 第11から14頁、R.M.A.Dawson他の「4.2 Design of an Improved Pixel for a Polysilicon Active-Matrix Organic LED Display」に記載されているので、詳細な説明は省略する。

【0137】

【発明の効果】

上述したように、本発明によるならば、パネル表示装置のデータ線駆動回路において、パネル表示装置の多数のデータ線の内の各複数のデータ線ごとに1つのアナログバッファを共通に設けることにより、アナログバッファの数を半減以下に削減することができる。アナログバッファは、動作を維持するための定常的なアイドリング電流（静消費電流）を通常必要とするが、アナログバッファの数を削減することにより、削減したアナログバッファの静消費電流分だけ、データ線駆動回路の消費電力を削減することができる。それに伴い、所要面積も削減できる。

10

20

30

40

50

【0138】

更に、アナログバッファを、本発明者が特願平11-145768号において開示したようなデータ線駆動回路で構成した場合、アナログバッファ自体のアイドリング電流を低く抑えても高速動作が可能であるので、更に低消費電力のアナログバッファを実現することができる。

【0139】

上述したように、本発明によるならば、アナログ階調電圧を書き込む期間に時間的に重複しないプリチャージ期間は、各走査線選択期間の最初のプリチャージ期間だけであるので、各走査線選択期間内で時分割して割り当てられるプリチャージ期間も各書き込む期間を十分長く確保できる。

10

【図面の簡単な説明】

【図1】 本発明によるデータ線駆動回路を実施したコモン反転駆動式のデータドライバの構成を示すブロック図である。

【図2】 図1に示すデータ線駆動回路の動作を図解するタイミングチャートである。

【図3】 特願平11-145768号に開示されている駆動回路に基づいて構成されたアナログバッファとプリチャージ回路の回路図である。

【図4】 図3の回路の動作を図解するタイミング図である。

【図5】 図1の実施例の変形例を示すブロック図である。

【図6】 図1の実施例の別の変形例を示すブロック図である。

【図7】 図1の実施例の更に異なる変形例を示すブロック図である。

20

【図8】 図7に示すデータ線駆動回路の動作を図解するタイミングチャートである。


【図9】 アクティブマトリクス型有機ELディスプレイの最も単純な画素構成を示す回路である。

【符号の説明】


- | | |
|------------|-----------|
| 10、10A | シフトレジスタ |
| 12、12A | データレジスタ |
| 14、14A、14B | データラッチ |
| 16、16A | D/A変換器 |
| 18 | 階調電圧発生回路 |
| 20 | 選択回路 |
| 22 | アナログバッファ群 |
| 22A | アナログバッファ |
| 24 | 分配回路 |
| 26 | プリチャージ回路 |
| 28 | TFTアレイ |
| 301～30K | データ線 |
| 40 | 制御回路 |
| 50 | フレームメモリ |

30


【圖 1】




【図2】




【圖3】




【図4】




【図5】




【図6】



【図7】




【図8】



【図9】

アクティブマトリクス型有機ELディスプレイの
最も単純な画素構成



フロントページの続き

(51)Int.Cl.

F I

G 09 G 3/20 623G
G 09 G 3/20 623J

(56)参考文献 特開平9-33891 (JP, A)

特開平11-119750 (JP, A)

特開平10-260661 (JP, A)

特開平10-319924 (JP, A)

特開平11-119741 (JP, A)

特許第3482908 (JP, B2)

特開2001-318655 (JP, A)

特開2001-345928 (JP, A)

特許第3700558 (JP, B2)

H. Tsuchi, N. Ikeda, H. Hayama, K. Kitamura, "12.3: A New Low-Power TFT-LCD Driver for Portable Devices", 2000 International Symposium Digest of Technical Papers, Society for Information Display, 2000年5月, VOLUME XXXI, p.146-149

(58)調査した分野(Int.Cl., DB名)

G09G 3/20-3/38

G02F 1/133

专利名称(译)	面板显示装置的数据线驱动电路		
公开(公告)号	JP4929431B2	公开(公告)日	2012-05-09
申请号	JP2000343562	申请日	2000-11-10
申请(专利权)人(译)	NEC公司		
当前申请(专利权)人(译)	NLT科技有限公司		
[标]发明人	土弘		
发明人	土 弘		
IPC分类号	G09G3/36 G09G3/20 G02F1/133 G09G3/30 G09G3/32 H04N5/66		
CPC分类号	G09G3/3688 G09G3/20 G09G3/3233 G09G3/3614 G09G2300/0842 G09G2310/0248 G09G2310/027		
FI分类号	G09G3/36 G09G3/20.611.A G09G3/20.621.B G09G3/20.623.D G09G3/20.623.F G09G3/20.623.G G09G3/20.623.J G02F1/133.550 G02F1/133.575 G09G3/30.K G09G3/3233 G09G3/3275 G09G3/3291 H04N5/66.102.B		
F-TERM分类号	2H093/NC03 2H093/NC22 2H093/NC24 2H093/NC26 2H093/NC34 2H093/ND06 2H093/ND39 2H193 /ZA04 2H193/ZF03 5C006/AA16 5C006/AC21 5C006/AF83 5C006/BB16 5C006/BC12 5C006/BF24 5C006/BF26 5C006/BF34 5C006/FA47 5C058/AA05 5C058/AA06 5C058/AA12 5C058/BA02 5C058 /BA03 5C058/BA26 5C058/BB05 5C080/AA06 5C080/AA10 5C080/BB05 5C080/DD26 5C080/EE29 5C080/FF11 5C080/GG11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C380/AA01 5C380/AB06 5C380 /AC11 5C380/AC12 5C380/BA01 5C380/BA13 5C380/BA45 5C380/BA46 5C380/BC07 5C380/BC09 5C380/BC13 5C380/CA04 5C380/CA10 5C380/CA12 5C380/CA17 5C380/CA22 5C380/CA26 5C380 /CA29 5C380/CA33 5C380/CA44 5C380/CA57 5C380/CC26 5C380/CC33 5C380/CC62 5C380/CD012 5C380/CE04 5C380/CE05 5C380/CF02 5C380/CF07 5C380/CF09 5C380/CF22 5C380/CF34 5C380 /CF48 5C380/CF51 5C380/CF53 5C380/DA02 5C380/DA06		
审查员(译)	小川博		
其他公开文献	JP2002149125A		
外部链接	Espacenet		

摘要(译)

要解决的问题：降低诸如液晶显示装置的面板显示装置的数据线驱动电路中的输出缓冲器的静态功耗。解决方案：液晶显示装置的数据线驱动电路设置有选择电路20，用于从DA转换器16接收与数据线301-303对应的多个电压V1-V3，并且可选地输出它们，连接模拟缓冲器22A选择电路的输出，用于接收模拟缓冲器的输出并且可选地将它们分配到一个相应的数据线的分配电路24，以及用于根据VDD或VSS对每个数据线预充电的预充电电路26。至少每个扫描选择周期的第一个预充电周期中最重要的数字数据位。

【 図 3 】

