

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11) 特許出願公開番号

特開2005-159331

(P2005-159331A)

(43) 公開日 平成17年6月16日(2005.6.16)

(51) Int.Cl.⁷

F I

テーマコード (参考)

H O 1 L 29/786

H O 1 L 29/78 6 1 7 M

2 H O 9 2

G O 2 F 1/1368

G O 2 F 1/1368

4 M 1 0 4

H O 1 L 21/28

H O 1 L 21/28 3 O 1 R

5 F O 3 3

H O 1 L 21/288

H O 1 L 21/288 Z

5 F 1 1 0

H O 1 L 21/3205

H O 1 L 29/78 6 1 7 J

審査請求 未請求 請求項の数 13 O L (全 29 頁) 最終頁に続く

(21) 出願番号 特願2004-312394 (P2004-312394)
 (22) 出願日 平成16年10月27日 (2004.10.27)
 (31) 優先権主張番号 特願2003-368166 (P2003-368166)
 (32) 優先日 平成15年10月28日 (2003.10.28)
 (33) 優先権主張国 日本国 (JP)

(71) 出願人 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷398番地
 (72) 発明者 山崎 舜平
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 前川 慎志
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 古野 誠
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 中村 理
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 最終頁に続く


(54) 【発明の名称】 液晶表示装置及びその作製方法、並びに液晶テレビ受像機

(57) 【要約】

【課題】 従来踏襲されてきた液晶表示装置の製造技術は、基板の全面に各種の被膜を形成し、僅かな領域を残してエッチング除去する工法であり、材料コストを浪費し、多量の廃液を処理することが要求されていた。

【解決手段】 配線層若しくは電極を形成する導電層や、所定のパターンを形成するためのマスク層など液晶表示装置を作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、液晶表示装置を製造することを特徴とするものである。選択的にパターンを形成可能な方法として、導電層や絶縁層など形成し対し、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパターンを形成することが可能な、液滴吐出法を用いる。

【選択図】 図7



【特許請求の範囲】

【請求項 1】

液晶を挟持する一方の基板に、導電性のナノ粒子が融合及び／又は融着して形成されたゲート電極と、前記ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層とが基板側から積層された薄膜トランジスタと、前記薄膜トランジスタと接続する画素電極とが備えられていることを特徴とする液晶表示装置。

【請求項 2】

液晶を挟持する一方の基板に、導電性のナノ粒子が融合及び／又は融着して形成されたゲート電極と、前記ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層と、ソース及びドレインに接続され導電性のナノ粒子が融合及び／又は融着して形成された前記配線に接して形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された薄膜トランジスタと、前記薄膜トランジスタと接続する画素電極とが備えられたことを特徴とする液晶表示装置。

10

【請求項 3】

液晶を挟持する一方の基板に、導電性のナノ粒子が融合及び／又は融着して形成されたゲート電極と、前記ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層とが基板側から積層された第 1 の薄膜トランジスタと、前記第 1 の薄膜トランジスタと接続する画素電極と、前記第 1 の薄膜トランジスタと同じ層構造で形成された第 2 の薄膜トランジスタにより構成される駆動回路と、前記駆動回路から延在し、前記第 1 の薄膜トランジスタのゲート電極と接続する配線とが備えられていることを特徴とする液晶表示装置。

20

【請求項 4】

液晶を挟持する一方の基板に、導電性のナノ粒子が融合及び／又は融着して形成されたゲート電極と、前記ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層と、ソース及びドレインに接続され導電性のナノ粒子が融合及び／又は融着して形成された前記配線に接して形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された第 1 の薄膜トランジスタと、前記第 1 の薄膜トランジスタと接続する画素電極と、前記第 1 の薄膜トランジスタと同じ層構造で形成された第 2 の薄膜トランジスタにより構成される駆動回路と、前記駆動回路から延在し、前記第 1 の薄膜トランジスタのゲート電極と接続する配線とが備えられていることを特徴とする液晶表示装置。

30

【請求項 5】

請求項 1 乃至 4 のいずれか一項において、前記導電性材料が、Ag 若しくは Ag を含む合金であることを特徴とする液晶表示装置。

【請求項 6】

請求項 2 又は 4 において、前記半導体層が、水素とハロゲン元素を含み、結晶構造を含むセミアモルファス半導体であることを特徴とする液晶表示装置。

【請求項 7】

請求項 2 又は 4 において、前記駆動回路が、n チャネル型の薄膜トランジスタのみで構成されていることを特徴とする液晶表示装置。

40

【請求項 8】

請求項 1 乃至 4 のいずれか一項において、前記薄膜トランジスタは、前記半導体層が、水素とハロゲン元素を含み、結晶構造を含む半導体であって、 $5 \sim 15 \text{ cm}^2 / \text{V} \cdot \text{s}$ の電界効果移動度で動作可能な薄膜トランジスタであることを特徴とする液晶表示装置。

【請求項 9】

請求項 1 乃至 8 のいずれか一項の液晶表示装置で、表示画面を構成したことを特徴とする液晶テレビ受像器。

【請求項 10】

50

絶縁表面を有する基板上に、液滴吐出法でゲート電極を形成する第１の段階と、
前記ゲート電極上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第２の段階と、
前記ゲート電極と重なる位置に、液滴吐出法で第１のマスクを形成する第３の段階と、
前記第１のマスクにより、前記絶縁層をエッチングしてチャンネル保護層を形成する第４
の段階と、
一導電型の不純物を含有する半導体層を形成する第５の段階と、
前記ゲート電極を含む領域に、液滴吐出法で第２のマスクを形成する第６の段階と、
前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第７の
段階と、
液滴吐出法で、ソース及びドレイン配線を形成する第８の段階と、
前記ソース及びドレイン配線をマスクとして、前記チャンネル保護層上の前記一導電型の
不純物を含有する半導体層をエッチングする第９の段階
の各段階を含むことを特徴とする液晶表示装置の作製方法。

10

【請求項１１】

絶縁表面を有する基板上に、液滴吐出法でゲート電極と、接続配線を形成する第１の段
階と、
前記ゲート電極上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第２の段階と、
前記ゲート電極と重なる位置に、液滴吐出法で第１のマスクを形成する第３の段階と、
前記第１のマスクにより、前記絶縁層をエッチングしてチャンネル保護層を形成する第４
の段階と、
一導電型の不純物を含有する半導体層を形成する第５の段階と、
前記ゲート電極を含む領域に、液滴吐出法で第２のマスクを形成する第６の段階と、
前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第７の
段階と、
前記ゲート絶縁層を選択的にエッチングして、前記接続配線の一部を露出させる第８の
段階と、
液滴吐出法で、ソース及びドレイン配線を形成すると共に、少なくとも一方の配線を前
記接続配線と接続する第９の段階と、
前記ソース及びドレイン配線をマスクとして、前記チャンネル保護層上の前記一導電型の
不純物を含有する半導体層をエッチングする第１０の段階
の各段階を含むことを特徴とする液晶表示装置の作製方法。

20

30

【請求項１２】

請求項１０又は１１において、前記第２の段階は、大気に晒すことなく連続的に行うこ
とを特徴とする液晶表示装置の作製方法。

【請求項１３】

請求項１０又は１１において、前記ゲート絶縁膜は、第１の窒化珪素膜と、酸化珪素膜
と、第２の窒化珪素膜を順次積層することを特徴とする液晶表示装置の作製方法。

40

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、ガラス基板上に形成したトランジスタなどの能動素子を応用した表示装置及
びその製造方法に関する。

【背景技術】

【０００２】

従来、ガラス基板上の薄膜トランジスタ（以下「ＴＦＴ」ともいう。）によって構成さ
れる所謂アクティブマトリクス駆動方式の表示パネルが知られている。この表示パネルは
、半導体集積回路の製造技術と同様に、フォトマスクを使う光露光工程により、導体、半

50

導体及び絶縁体などの薄膜をパターンニングする工程が必要とされている。

【0003】

表示パネルの製造に用いるマザーガラス基板のサイズは、1990年初頭における第1世代の300×400mmから、2000年には第4世代となり680×880mm若しくは730×920mmへと大型化している。それと共に、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。

【0004】

ガラス基板若しくは表示パネルのサイズが小さい場合には、露光装置により比較的簡便にパターンニング処理を行うことが可能である。しかし、基板サイズが大型化するにつれて、1回の露光処理で表示パネルの全面を同時に処理することが不可能となる。その結果、フォトレジストが塗布された領域に対し、露光する領域を複数に分割して、所定のブロック領域毎に露光処理を行う必要がある。露光処理は、順次それを繰り返して基板全面の露光を行う方法が開発されてきた(例えば、特許文献1、2参照。)

10

【特許文献1】特開平11-326951号公報

【特許文献2】特開2000-29053号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

しかしながら、ガラス基板のサイズは、第5世代で1000×1200mm若しくは1100×1300mmへとさらに大型化し、次世代では1500×1800mm若しくはそれ以上のサイズが想定されている。ガラス基板の大型化は、表示パネルの大面積化や、取り数の向上には有効であるが、従来のパターンニング方法では生産性良く低コストで表示パネルを製造することが困難となる。すなわち、つなぎ露光により多数回の露光処理を行えば、処理時間が増大し、ガラス基板の大型化に対応した露光装置の開発には多大な投資が必要となる。

20

【0006】

そればかりでなく、基板の全面に各種の薄膜を形成し、僅かな領域を残してエッチング除去する工法では、材料コストを浪費し、多量の廃液を処理することが要求されてしまうという問題点が内在している。

【0007】

本発明は、このような状況に鑑み成されたものであり、材料の利用効率を向上させ、かつ、作製工程を簡略化することが可能な液晶表示装置及びその製造技術を提供することを目的としている。

30

【課題を解決するための手段】

【0008】

本発明は、配線若しくは電極を形成する導電層や、所定のパターンを形成するためのマスクなど表示パネルを作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、液晶表示装置を製造することを特徴とする。選択的にパターンを形成可能な方法として、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパターンを形成することが可能な、液滴吐出法(その方式によっては、インクジェット法とも呼ばれる。)を用いる。

40

【0009】

本発明は、絶縁表面を有する基板上に液滴吐出法でゲート電極を形成する第1の段階と、ゲート電極上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第2の段階と、ゲート電極と重なる位置に液滴吐出法で第1のマスクを形成する第3の段階と、第1のマスクにより絶縁層をエッチングしてチャネル保護層を形成する第4の段階と、一導電型の不純物を含有する半導体層を形成する第5の段階と、ゲート電極を含む領域に液滴吐出法で第2のマスクを形成する第6の段階と、一導電型の不純物を含有する半導体層と、その下層側に位置する半導体層とをエッチングする第7の段階と、液滴吐出法でソース及びドレインに接続する配線を形成する第8の段階と、ソース及びドレインに接続する配線をマスク

50

としてチャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第9の段階の各段階を含むことを特徴としている。

【0010】

本発明は、絶縁表面を有する基板上に液滴吐出法でゲート電極と接続配線を形成する第1の段階と、ゲート電極上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第2の段階と、ゲート電極と重なる位置に液滴吐出法で第1のマスクを形成する第3の段階と、第1のマスクにより絶縁層をエッチングしてチャネル保護層を形成する第4の段階と、一導電型の不純物を含有する半導体層を形成する第5の段階と、ゲート電極を含む領域に液滴吐出法で第2のマスクを形成する第6の段階と、一導電型の不純物を含有する半導体層とその下層側に位置する半導体層とをエッチングする第7の段階と、ゲート絶縁層を選択的にエッチングして接続配線の一部を露出させる第8の段階と、液滴吐出法でソース及びドレインに接続する配線を形成すると共に少なくとも一方の配線を前記接続配線と接続する第9の段階と、ソース及びドレインに接続する配線をマスクとしてチャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第10の段階の各段階を含むことを特徴としている。

10

【0011】

上記した第2の段階は、プラズマを援用した気相成長法（プラズマCVD）またはスパッタリング法により、ゲート絶縁層、半導体層及び絶縁層の各層を大気に晒すことなく連続的に形成することが好ましい。

【0012】

ゲート絶縁層は、第1の窒化珪素膜、酸化珪素膜及び第2の窒化珪素膜を順次積層して形成することで、ゲート電極の酸化を防止出来、かつ、ゲート絶縁層の上層側に形成する半導体層と良好な界面を形成することができる。

20

【0013】

前記したように、本発明は、ゲート電極や配線、及びパターニングの時に利用するマスクを形成する際に液滴吐出法により行うことを特徴としているが、液晶表示装置を作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、液晶表示装置を製造することでその目的は達成される。本発明は、液滴吐出法に換えて、選択的にパターンの形成が可能であるスクリーン印刷法や、その他の印刷法を適用することもできる。

30

【0014】

本発明の液晶表示装置は、液晶を挟持する一方の基板に、導電性のナノ粒子が融合及び／または融着して形成されたゲート電極と、ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁層と、半導体層とが基板側から積層された薄膜トランジスタと、薄膜トランジスタと接続する画素電極とが備えられていることを特徴としている。

【0015】

本発明の液晶表示装置は、液晶を挟持する一方の基板に、導電性のナノ粒子が融合及び／または融着して形成されたゲート電極と、ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁層と、半導体層と、ソース及びドレインに接続され導電性のナノ粒子が融合及び／または融着して形成される配線と、配線に接して形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された薄膜トランジスタと、薄膜トランジスタと接続する画素電極とが備えられたことを特徴としている。

40

【0016】

本発明の液晶表示装置は、液晶を挟持する一方の基板に、導電性のナノ粒子が融合及び／または融着して形成されたゲート電極と、ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁層と、半導体層とが基板側から積層された第1の薄膜トランジスタと、第1の薄膜トランジスタと接続する画素電極と、第1の薄膜トランジスタと同じ層構造で形成された第2の薄膜トランジスタにより

50

構成される駆動回路と、駆動回路から延在し第１の薄膜トランジスタのゲート電極と接続する配線とが備えられていることを特徴としている。

【００１７】

本発明の液晶表示装置は、液晶を挟持する一方の基板に、導電性のナノ粒子が融合及び／または融着して形成されたゲート電極と、ゲート電極と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁層と、半導体層と、ソース及びドレインに接続され導電性のナノ粒子が融合及び／または融着して形成される配線と、配線に接して形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された第１の薄膜トランジスタと、第１の薄膜トランジスタと接続する画素電極と、第１の薄膜トランジスタと同じ層構造で形成された第２の薄膜トランジスタにより構成される駆動回路と、駆動回路から延在し、第１の薄膜トランジスタのゲート電極と接続する配線とが備えられていることを特徴としている。

10

【００１８】

本発明は、ゲート電極または配線を液滴吐出法で形成するものであり、導電性物質は銀若しくは銀を含む合金で形成することができる。また、そのゲート電極または配線の上層には、窒化珪素膜若しくは窒化酸化珪素膜を接して設けることで酸化による劣化を防止することができる。

【００１９】

本発明は、薄膜トランジスタの主要部である半導体層を、水素とハロゲン元素を含み、結晶構造を含むセミアモルファス半導体で形成することも可能であり、それにより、ｎチャンネル型の薄膜トランジスタのみで構成される駆動回路を設けることができる。すなわち、半導体層に水素とハロゲン元素を含み結晶構造を含む半導体であって、 $1 \sim 15 \text{ cm}^2 / \text{V} \cdot \text{sec}$ の電界効果移動度で動作可能な薄膜トランジスタにより駆動回路を同一基板上に実現することができる。

20

【発明の効果】

【００２０】

本発明によれば、液滴吐出法により、配線やマスクのパターニングを直接行うことができるので、材料の利用効率を向上させて、かつ、作製工程を簡略化した薄膜トランジスタ及びそれを用いた液晶表示装置を得ることができる。

【発明を実施するための最良の形態】

30

【００２１】

本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下の説明において、各図面間で共通する同等部位においては、同じ符号を付けて示すこととし、重複する説明については省略する。また、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解されるものであり、以下に示す態様に限定して解釈されるものでない。

【００２２】

図１は本発明に係る液晶表示パネルの構成を示す上面図であり、絶縁表面を有する基板１００に画素１０２をマトリクス状に配列させた画素部１０１、走査線入力端子１０３、信号線入力端子１０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであれば $1024 \times 768 \times 3$ （ＲＧＢ）、ＵＸＧＡであれば $1600 \times 1200 \times 3$ （ＲＧＢ）、フルスペックハイビジョンに対応させるのであれば $1920 \times 1080 \times 3$ （ＲＧＢ）とすれば良い。

40

【００２３】

画素１０２は、走査線入力端子１０３から延在する走査線と、信号線入力端子１０４から延在する信号線とが交差することで、マトリクス状に配設される。画素１０２のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。

50

【0024】

TFTは、主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極を含んでいる。半導体層に形成されるソース及びドレイン領域に接続する配線がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極を配設したトップゲート型と、基板側からゲート電極、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。

【0025】

半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体（以下「AS」ともいう。）
()、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、
或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。）半導体などを用いることができる。

10

【0026】

SASは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、 $0.5 \sim 20 \text{ nm}$ の結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが 520 cm^{-1} よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる（111）、（220）の回折ピークが観測される。未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含まれている。SASは、珪化物気体をグロー放電分解（プラズマCVD）して形成する。珪化物気体としては、 SiH_4 、その他にも Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 などを用いることが可能である。また GeF_4 を混合させても良い。この珪化物気体を H_2 、若しくは H_2 と He 、 Ar 、 Kr 及び Ne から選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は $2 \sim 1000$ 倍の範囲。圧力は概略 $0.1 \text{ Pa} \sim 133 \text{ Pa}$ の範囲、電源周波数は $1 \text{ MHz} \sim 120 \text{ MHz}$ 、好ましくは $13 \text{ MHz} \sim 60 \text{ MHz}$ である。基板加熱温度は 300 以下で良い。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は $1 \times 10^{20} \text{ cm}^{-3}$ 以下とすることが望ましく、特に、酸素濃度は $5 \times 10^{19} / \text{cm}^3$ 以下、好ましくは $1 \times 10^{19} / \text{cm}^3$ 以下とする。

20

30

【0027】

図1は、走査線及び信号線へ入力する信号を、外部の駆動回路により制御する液晶表示パネルの構成を示している。その他に、図2で示すようにCOG（Chip on Glass）によりドライバICを基板100上に実装しても良い。図2は走査線ドライバIC105と信号線ドライバIC106を基板100に実装する形態を示している。走査線ドライバIC105は、走査線入力端子103と画素部101との間に設けられている。

【0028】

また、画素に設けるTFTをSASで形成することができる。SASを使ったTFTは電界効果移動度が $1 \sim 15 \text{ cm}^2 / \text{V} \cdot \text{sec}$ なので駆動回路を形成することができる。図3は、走査線駆動回路107を形成する例を示している。また、保護回路108が走査線駆動回路107と画素部101の間に設けることもできる。基板100に走査線駆動回路107をTFTで形成することにより、入力端子の数を減らすことができる。

40

【0029】

パターンの形成に用いる液滴吐出装置の一態様は図28に示されている。液滴吐出手段1401の個々のヘッド1403は制御手段1404に接続されている。制御手段1404はヘッド1403からの液滴の吐出を制御する。液滴を吐出するタイミングは、それがコンピュータ1407に入力されたプログラムに基づき制御される。液滴を吐出する位置は、例えば、基板100上に形成されたマーカー1408を基準に行えば良い。または、基板100の縁を基準にして基準点を確定させても良い。基準点はCCDなどの撮像手段1402で検出し、画像処理手段1406にてデジタル信号に変換したものをコンピュー

50

タ 1 4 0 7 で認識して制御信号を発生させる。勿論、基板 1 0 0 上に形成されるべきパターン情報は記憶媒体 1 4 0 5 に格納されたものであり、この情報を基にして制御手段 1 4 0 4 に制御信号を送り、液滴吐出手段 1 4 0 1 の個々のヘッド 1 4 0 3 を個別に制御することができる。

【 0 0 3 0 】

次に、このような液滴吐出装置を用いた液晶表示パネルの作製工程について、以下に説明する。

【 0 0 3 1 】

(第 1 の実施の形態)

第 1 の実施の形態として、チャネル保護型の薄膜トランジスタの作製方法及びそれを用いた液晶表示装置について説明する。 10

【 0 0 3 2 】

図 4 (A) は、基板 1 0 0 上にゲート電極と、ゲート電極と接続するゲート配線を液滴吐出法で形成する工程を示している。なお、図 4 (A) は縦断面構造を示し、A - B 及び C - D に対応する平面構造を図 1 3 に示す。

【 0 0 3 3 】

基板 1 0 0 は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板などを用いることができる。また、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板の表面に絶縁層を設けた基板を適用しても良い。 20

【 0 0 3 4 】

基板 1 0 0 上には、スパッタリング法や蒸着法などの方法により、Ti (チタン)、W (タングステン)、Cr (クロム)、Al (アルミニウム)、Ta (タンタル)、Ni (ニッケル)、Zr (ジルコニウム)、Hf (ハフニウム)、V (バナジウム)、Ir (イリジウム)、Nb (ニオブ)、Pd (パラジウム)、Pt (白金)、Mo (モリブデン)、Co (コバルト) または Rh (ロジウム) から選ばれる金属を含む導電体層 2 0 1 を形成することが好ましい。導電体層 2 0 1 は 0 . 0 1 ~ 1 0 n m の厚さで形成すれば良いが、極めて薄く形成すれば良いので、必ずしも膜構造を持っていなくても良い。なお、この導電体層 2 0 1 は、ゲート電極を密着性良く形成するために設けるものであり、十分な密着性が得られるのであれば、これを省略して基板 1 0 0 上にゲート電極を直接形成しても良い。 30

【 0 0 3 5 】

導電体層 2 0 1 上に、導電性物質を含む組成物を液滴吐出法により吐出して、配線 2 0 2、ゲート電極 2 0 3、容量配線 2 0 4 を形成する。これらの層を形成する導電性物質としては、銀、金、銅、タングステン、アルミニウムなどの金属を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物 (ITO)、酸化珪素を含むインジウム錫酸化物 (ITSO) を組み合わせても良い。特に、ゲート配線は、低抵抗化することが好ましいので、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解または分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いると良い。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けると良い。溶媒は、酢酸ブチルなどのエステル類、イソプロピルアルコールなどのアルコール類、アセトンなどの有機溶剤などに相当する。表面張力と粘度は、溶液の濃度を調整したり、界面活性剤などを加えたりして適宜調整する。 40

【 0 0 3 6 】

ゲート電極は微細に形成する必要があるので、好ましくは、平均粒径が 5 ~ 1 0 n m の粒子を含むナノペーストを用いると良い。その他に、導電材料の周囲を他の導電材料で覆った粒子を含む組成物を吐出形成して、ゲート電極を形成しても良い。例えば、銅の周りを銀で覆った粒子において、銅と銀の間に Ni または Ni B (ニッケルボロン) からなるバッファ層を設けた導電性粒子を用いても良い。溶媒は、酢酸ブチルなどのエステル類、 50

イソプロピルアルコールなどのアルコール類、アセトンなどの有機溶剤などに相当する。表面張力と粘度は、溶液の濃度を調整したり、界面活性剤などを加えたりして適宜調整する。

【0037】

液滴吐出法において用いるノズルの径は、 $0.02 \sim 100 \mu\text{m}$ （好適には $30 \mu\text{m}$ 以下）に設定し、該ノズルから吐出される組成物の吐出量は $0.001 \text{ pl} \sim 100 \text{ pl}$ （好適には 10 pl 以下）に設定することが好ましい。液滴吐出法には、オンデマンド型とコンティニュアス型の2つの方式があるが、どちらの方式を用いても良い。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、そのどちらの方式を用いても良い。被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、できる限り近づけておくことが好ましく、好適には $0.1 \sim 3 \text{ mm}$ （好適には 1 mm 以下）程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動して、所望のパターンを描画する。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施しても良い。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。

【0038】

組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略または短くすることができるためである。また、導電材料を含む組成物の焼成工程において、分圧比で $10 \sim 30\%$ の酸素を混合させたガスを積極的に用いることにより、ゲート電極を構成する導電膜の抵抗率を下げ、かつ、該導電膜の薄膜化、平滑化を図ることができる。

【0039】

組成物の吐出後は、常圧下または減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより、乾燥と焼成の一方または両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は 100 で3分間、焼成は $200 \sim 350$ で15分間～120分間で行う。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいても良い。そのときの温度は、基板などの材質に依存するが、 $100 \sim 800$ （好ましくは $200 \sim 350$ ）とする。本工程により、組成物中の溶媒の揮発または化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気または空気で行う。但し、金属元素を分解または分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。

【0040】

レーザ光の照射は、連続発振またはパルス発振の気体レーザまたは固体レーザを用いれば良い。気体レーザとしては、エキシマレーザ、Arレーザなどが挙げられ、後者の固体レーザとしては、Cr、NdなどがドーピングされたYAG、YVO₄などの結晶を使ったレーザなどが挙げられる。瞬間熱アニールの場合は、不活性ガスの雰囲気下でハロゲンランプなどを用いて急激に温度を上昇させ、数マイクロ秒から数分で済む短時間の加熱熱処理を行う。加熱処理を短時間で行うことで、実質的に最表面の薄膜のみを加熱することができ、下地側には影響を与えないという利点がある。

【0041】

導電体層201の形成に用いるナノペーストは、粒径が $5 \sim 10 \text{ nm}$ の導電粒子を有機溶剤に分散または溶解させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。バインダーは、焼成時にクラックや不均一な焼きムラが発生するのを防止する働きを持つ。そして、乾燥または焼成工程により、有機溶剤の蒸発、分散剤の分解除去及びバインダーによる硬化収縮が同時に進行することにより、ナノ粒子同士が融合及び/または融着して硬化する。この際、ナノ粒子は、数十～数百 nm まで成長する。近接する成長粒子同士で融合及び/または融着して互いに連鎖することにより、金

属連鎖体を形成する。一方、残った有機成分の殆ど（約80～90％）は、金属連鎖体の外部に押し出され、結果として、金属連鎖体を含む導電膜と、その外側を覆う有機成分からなる膜が形成される。そして、有機成分からなる膜は、ナノペーストを窒素及び酸素を含む雰囲気下で焼成する際に、気体中に含まれる酸素と、有機成分からなる膜中に含まれる炭素や水素などが反応することにより、除去することができる。

【0042】

また、焼成雰囲気下に酸素が含まれていない場合には、別途、酸素プラズマ処理などによって有機成分からなる膜を除去することができる。このように、ナノペーストを窒素及び酸素を含む雰囲気下で焼成、または乾燥後酸素プラズマで処理することによって、有機成分からなる膜は除去されるため、残存した金属連鎖体を含む導電膜の平滑化、薄膜化、低抵抗化を図ることができる。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（乾燥または焼成）時間を短縮することもできる。

10

【0043】

配線202、ゲート電極203及び容量配線204の形成をした後、表面に露出している導電体層201の処理として、下記2つの工程のうちどちらかの工程を行うことが望ましい。

【0044】

第一の方法としては、配線202、ゲート電極203及び容量配線204と重ならない導電体層201を絶縁化して、絶縁体層205を形成する工程である（図4（B）参照）。つまり、配線202、ゲート電極203及び容量配線204と重ならない導電体層201を酸化して絶縁化する。このように、導電体層201を絶縁化する場合には、当該導電体層201を0.01～10nmの厚さで形成しておくことが好適であり、そうすると酸化して絶縁層となる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いても良いし、熱処理を行う方法を用いても良い。

20

【0045】

第2の方法としては、配線202、ゲート電極203及び容量配線204をマスクとして、導電体層201をエッチングして除去する工程である。この工程を用いる場合には導電体層201の厚さに制約はない。

【0046】

次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層207を単層または積層で形成する（図4（C）参照）。特に好ましい形態としては、窒化珪素からなる第1絶縁体層208、酸化珪素からなる第2絶縁体層209、窒化珪素からなる第3絶縁体層210の三層の積層体がゲート絶縁層に相当する。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。配線202、ゲート電極203及び容量配線204に接する第1絶縁層208を窒化珪素若しくは窒化酸化珪素で形成することで、酸化による劣化を防止することができる。

30

【0047】

次に、半導体層211を形成する。半導体層211は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるAS、或いはSASで形成する。

40

【0048】

プラズマCVD法を用いる場合、ASは半導体材料ガスである SiH_4 若しくは SiH_4 と H_2 の混合気体を用いて形成する。SASは、 SiH_4 を H_2 で3倍～1000倍に希釈して混合気体、若しくは Si_2H_6 と GeF_4 のガス流量比を Si_2H_6 対 GeF_4 を20～40対0.9で希釈すると、Siの組成比が80％以上であるSASを得ることができる。特に、後者の場合は第3の絶縁層との界面から結晶性を半導体層211に持たせることができるため好ましい。

【0049】

50

半導体層 211 上には、絶縁体層 212 をプラズマ CVD 法やスパッタリング法で形成する。この絶縁体層 212 は、後の工程で示すように、ゲート電極 203 と相対して半導体層 211 上に残存させて、チャンネル保護層とする。従って、絶縁体層 212 は、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層 211 が汚染されることを防ぐ効果を得るために、緻密な膜で形成することが好ましい。グロー放電分解法においても、珪化物気体をアルゴンなどの希ガスで 100 倍～500 倍に希釈して形成された窒化珪素膜は、100 以下の成膜温度でも緻密な膜を形成可能であり好ましい。さらに必要があれば絶縁膜を積層して形成しても良い。

【0050】

ゲート絶縁層 207 から絶縁体層 212 までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることがなく各積層界面を形成することができるので、TFT の特性のばらつきを低減することができる。

【0051】

次に、絶縁体層 212 上であって、ゲート電極 203 と相対する位置に、組成物を選択的に吐出して、マスク 213 を形成する（図 4（C）参照。）。マスク 213 は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂などの樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマーなどの重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料などを用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物を含むポジ型レジスト、ベース樹脂、ジフェニルシランジオール及び酸発生剤を含むネガ型レジストを用いても良い。いずれの材料を用いても、その表面張力と粘度は、溶媒による希釈や界面活性剤などを加えて適宜調整する。

【0052】

図 4（C）において、マスク 213 を利用して絶縁体層 212 をエッチングし、チャンネル保護層として機能する絶縁体層 214 を形成する（図 5（A）参照。）。マスク 213 を除去して、半導体層 211 及び絶縁体層 214 上に n 型半導体層 215 を形成する。n 型半導体層 215 は、シランガスとフォスフィンガスを用いて形成すれば良く、AS 若しくは SAS で形成することができる。

【0053】

その後、次に、n 型半導体層 215 上に、マスク 216 を液滴吐出法で形成する。このマスク 216 を利用して、n 型半導体層 215 及び半導体層 211 をエッチングして半導体層 217 と n 型半導体層 218 を形成する（図 5（A）参照。）。なお、図 5（A）は縦断面構造を示し、A - B 及び C - D に対応する平面構造を図 14 に示す。

【0054】

続いて、マスク 216 を除去後、導電性物質を含む組成物を選択的に吐出して、ソース及びドレインに接続する配線 219、220 を液滴吐出法で形成する（図 5（B）参照。）。図 5（B）の縦断面構造で示す A - B 及び C - D に対応する平面構造を図 15 に示す。図 15 で示すように、基板 100 の一端から延びる配線 221 も形成する。配線 221 はソース及びドレインに接続する配線 219 と電氣的に接続するように配設する。この配線を形成する導電性物質としては、銀、金、銅、タングステン、アルミニウムなどの金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物（以下「ITO」ともいう。）、酸化珪素を含むインジウム錫酸化物（以下「ITSO」ともいう。）、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。

【0055】

次に、ソース及びドレインに接続する配線 219、220 をマスクとして、絶縁体層 214 上の n 型半導体層 218 をエッチングして、ソース及びドレイン領域として機能する

10

20

30

40

50

n 型半導体層 2 2 2、2 2 3 を形成する (図 5 (C) 参照。)。

【 0 0 5 6 】

続いて、ソース及びドレインに接続する配線 2 2 0 と電氣的に接続するように、導電性物質を含む組成物を選択的に吐出して、画素電極に相当する第 1 電極 2 2 4 を形成する。第 1 電極 2 2 4 は、透過型の液晶表示パネルを作製する場合には、インジウム錫酸化物 (ITO)、酸化珪素を含むインジウム錫酸化物 (ITSO)、酸化亜鉛 (ZnO)、酸化スズ (SnO_x) などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。また、反射型の液晶表示パネルを作製する場合には銀、金、銅、タングステン、アルミニウムなどの金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせることで画素電極層を形成しても良い (図 6 (A) 参照。)。これでスイッチング TFT 2 3 3 と容量素子 2 3 4 が形成される。なお、図 6 (A) は縦断面構造を示し、A - B 及び C - D に対応する平面構造を図 1 6 に示す。

10

【 0 0 5 7 】

以上の工程により、基板 1 0 0 上にボトムゲート型 (逆スタガ型ともいう。) の TFT と画素電極が接続された液晶表示パネル用の TFT 基板 2 0 0 が完成する。

【 0 0 5 8 】

次に、第 1 電極 2 2 4 を覆うように、印刷法やスピンコート法により、配向膜と呼ばれる絶縁体層 2 2 5 を形成する。なお、絶縁体層 2 2 5 は、スクリーン印刷法やオフセット印刷法を用いれば、図示するように選択的に形成することができる。絶縁体層 2 2 5 の表面はラビング処理を行い液晶の配向を制御できるようにする。続いて、シール材 2 2 6 を液滴吐出法により画素を形成した周辺の領域に形成する (図 6 (B) 参照。)。

20

【 0 0 5 9 】

その後、配向膜として機能する絶縁体層 2 2 7、対向電極として機能する第 2 電極 2 2 8 が設けられた対向基板 2 2 9 と TFT 基板 2 0 0 とをスペーサを介して貼り合わせ、その空隙に液晶層 2 3 0 を設けることにより液晶表示パネルを作製することができる (図 6 (C) 参照。)。シール材 2 2 6 にはフィラーが混入されていても良く、さらに対向基板 2 2 9 には、カラーフィルタや遮蔽膜 (ブラックマトリクス) などが形成されていても良い。なお、液晶層 2 3 0 を形成する方法として、ディスペンサ式 (滴下式) や、対向基板 2 2 9 を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式 (汲み上げ式) を用いることができる。

30

【 0 0 6 0 】

ディスペンサ方式を採用した液晶滴下注入法は、シール材 2 2 6 で閉ループを形成し、その中に液晶を 1 回若しくは複数回滴下する。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とする。

【 0 0 6 1 】

次に、大気圧または大気圧近傍下で、酸素ガスを用いたアッシング処理により配線 2 0 2 上にあるゲート絶縁層 2 0 7 と同層で形成される絶縁体層を除去する (図 7 参照。)。この処理は、酸素ガスと、水素、CF₄、NF₃、H₂O、CHF₃ から選択された一つまたは複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。

40

【 0 0 6 2 】

続いて、外部回路に接続するための配線基板 2 3 2 と配線 2 0 2 を電氣的に接続する。上記工程を経て、チャネル保護型のスイッチング用 TFT 2 3 3 と容量素子 2 3 4 を含む液晶表示パネルが完成する。容量素子 2 3 4 は、容量配線 2 0 4 とゲート絶縁層と第 1 電極 2 2 4 とで形成される。

【 0 0 6 3 】

以上示したように、本実施の形態では、フォトリソ法を利用した光露光工程を用いない

50

でTFTを作製し、液晶表示装置を製造することができる。本実施の形態では、光露光工程に係るレジスト塗布や露光、現像といった処理の一部または全部を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に液晶表示装置を製造することができる。

【0064】

(第2の実施の形態)

第1の実施の形態では、第1電極224とソース及びドレインに接続する配線220とが直接コンタクトを形成する構成について示したが、他の形態として、この両者の間に絶縁層を介在させても良い。

10

【0065】

この場合には、図5(C)までの工程が終了したら、保護膜として機能する絶縁体層240を形成する(図8(A)参照。)。この保護膜は、窒化珪素や酸化珪素の被膜をスパッタリング法やプラズマCVD法で形成したものを適用すれば良い。絶縁体層240に開口部241を形成する必要があるが生じ、該開口部241を介して、ソース及びドレインに接続する配線220と第1電極224電氣的に接続させる(図8(B)参照。)。なお、開口部241の形成時には、後に接続端子を取り付けるために必要な開口部242も同時に形成すると良い。このようにしてTFT基板200が完成する。

【0066】

開口部241、242の形成方法は特に限定されないが、例えば、大気圧のプラズマエッチングにより、選択的に開孔を開けることができる。液滴吐出法によりマスクを形成した後、ウェットエッチング処理を行っても良い。また、液滴吐出法により無機シロキサン若しくは有機シロキサン系の被膜を選択的に形成して、開口部241、242を有する絶縁体層240を直接形成することもできる。

20

【0067】

図8(B)に示すように配向膜244を形成する。そして、第1の実施の形態と同様に、TFT基板200にシール材を用いて対向基板を固定し、液晶を注入すれば、図9に示す液晶表示パネルが完成する。

【0068】

(第3の実施の形態)

第3の実施の形態として、チャネルエッチ型の薄膜トランジスタの作製方法とそれを用いた液晶表示装置について説明する。

30

【0069】

基板100に、配線202、ゲート電極203、容量配線204を形成する。これらは、導電性物質を含む組成物を液滴吐出法で、基板100上に直接描画することにより形成する。次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層207を単層または積層構造で形成する。特に好ましい形態は、窒化珪素からなる第1絶縁体層208、酸化珪素からなる第2絶縁体層209、窒化珪素からなる第3絶縁体層210の三層の積層体である。さらに、活性層として機能する半導体層211を形成する。以上の工程は第1の実施の形態と同様である。

40

【0070】

半導体層211上に、n型半導体層301を形成する(図10(A)参照。)。次に、n型半導体層301上に、組成物を選択的に吐出してマスク302を形成する。続いて、マスク302を利用して、半導体層211とn型半導体層301を同時にエッチングして、半導体層303とn型半導体層304を形成する。その後、n型半導体層304上に、液滴吐出法により、ソース及びドレインに接続する配線305、306を形成する(図10(B)参照。)。)

【0071】

次に、ソース及びドレインに接続する配線305、306をマスクとして、n型半導体層304をエッチングし、n型半導体層307、308を形成する。半導体層303も少

50

しエッチングされて、開口部において一部がエッチングされた半導体層 309 が形成される。続いて、ソース及びドレインに接続する配線 306 と電氣的に接続するように、第 1 電極 310 を形成する（図 10（C）参照。）。

【0072】

次に、配向膜として機能する絶縁体層 311 を形成する。続いて、シール材 312 を形成し、該シール材 312 を用いて、基板 100 と、対向電極 314 と配向膜 313 が形成された基板 315 を貼り合わせる。その後、基板 100 と基板 315 の間に液晶層 316 を形成する。次に、接続端子 317 を貼り付ける領域を大気圧または大気圧近傍下でエッチングして露出させ、該接続端子 317 を貼り付ける。このようにして液晶表示装置を製作することができる（図 11 参照。）。

10

【0073】

本実施の形態で示す液晶表示装置も、フォトリソグラフィーを利用した光露光工程を用いずに TFT を作製し、液晶表示装置を製造することができる。本実施の形態では、光露光工程に係るレジスト塗布や露光、現像といった処理の一部または全部を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1 辺が 1000 mm を超える第 5 世代以降のガラス基板を用いても、容易に液晶表示装置を製造することができる。

【0074】

（第 4 の実施の形態）

第 4 の実施の形態として、液滴吐出法により作製されるトップゲート型の TFT 及びそれを用いた液晶表示装置について、図 19 を参照して説明する。

20

【0075】

TFT 基板 200 にはスイッチング用 TFT 291 と容量部 293 が形成されている。スイッチング用 TFT 291 と容量部 293 は、以下に示す工程で作製することができる。

【0076】

まず、容量配線 270、配線 271 及びソース及びドレインに接続する配線 272、273 を液滴吐出法により形成する。これらの層を形成する導電性物質としては銀、金、銅、タングステン、アルミニウムなどの金属の粒子を含む組成物を用いる。特に、ソース及びドレインに接続する配線は、低抵抗化することが好ましいので、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解または分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いると良い。この配線の形成には、粒径が 5 ~ 10 nm のナノ粒子を用いることが好ましい。溶媒は、酢酸ブチルなどのエステル類、イソプロピルアルコールなどのアルコール類、アセトンなどの有機溶剤などに相当する。表面張力と粘度は、溶液の濃度を調整し、界面活性剤などを加えて適宜調整すれば良い。

30

【0077】

ソース及びドレインに接続する配線 272、273 に接するように n 型半導体層 276、277 を形成する。そして、半導体層 278 を AS 若しくは SAS で形成する。AS 若しくは SAS は、気相成長法若しくはスパッタリング法で形成する。気相成長法の一つであるプラズマ CVD 法を用いる場合、AS は半導体材料ガスである SiH_4 若しくは SiH_4 と H_2 の混合気体を用いて形成する。また、SAS は SiH_4 を H_2 で 3 倍 ~ 1000 倍に希釈して混合気体で形成する。 SiH_4 を H_2 で希釈して形成される SAS は、下地界面よりも被膜の成長表面の方が結晶の成長が進む。そのため、半導体層 278 上にゲート絶縁層 207 を形成するトップゲート型の TFT との組み合わせは適している。

40

【0078】

なお、半導体層 278 は、AS 若しくは SAS の被膜を基板 100 の全面に形成した後、液滴吐出法により形成したマスクを使って所定の形状に加工する。半導体層 278 の位置は、ソース及びドレインに接続する配線 272、273 に対応するように設ける。すなわち、半導体層 278 はソース及びドレインに接続する配線 272 と 273 との跨るように形成する。このとき半導体層 278 と、ソース及びドレインに接続する配線 272、2

50

7 3 との間には n 型半導体層 2 7 6、2 7 7 が介在する形となる。

【0079】

次いで、プラズマ CVD 法やスパッタリング法を用いて、ゲート絶縁層 2 0 7 を単層または積層構造で形成する。特に好ましい形態としては、窒化珪素からなる第 1 絶縁体層 2 0 8、酸化珪素からなる第 2 絶縁体層 2 0 9、窒化珪素からなる第 3 絶縁体層 2 1 0 の 3 層の積層体をゲート絶縁層として構成する。また、ゲート絶縁層 2 0 7 は容量配線 2 7 0 を被覆して形成することで、保持容量を形成する絶縁層としても用いる。

【0080】

ゲート絶縁層 2 0 7 上に、液滴吐出法でゲート電極 2 7 9 を形成する。ゲート電極 2 7 9 を形成する導電性物質としては、銀、金、銅、タングステン、アルミニウムなどの金属の粒子を含む組成物を用いることができる。液滴吐出法でゲート電極 2 7 9 及びそれに接続する配線のパターンを描画した後、焼成をしてそれを完成させる。

【0081】

配線 2 7 1、2 7 3 の少なくとも一部が露出するように、ゲート絶縁層 2 0 7 をエッチングする。そして、配線 2 7 3 と電氣的に接続するように導電性物質を含む組成物を選択的に吐出して第 1 電極 2 7 4 を形成する。この第 1 電極 2 7 4 は液晶表示装置における画素電極とする。透過型の液晶表示装置を作製する場合には、インジウム錫酸化物 (ITO)、酸化珪素を含むインジウム錫酸化物 (ITSO)、酸化亜鉛 (ZnO)、酸化スズ (SnO_x) などを含む組成物により形成する。その他に、スパッタリング法でインジウム錫酸化物 (ITO)、酸化珪素を含むインジウム錫酸化物 (ITSO)、酸化亜鉛 (ZnO) などで形成する。より好ましくは、ITO に酸化珪素が 2 ~ 10 重量 % 含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いても良い。また、反射型の液晶表示装置を作製する場合には、銀、銅、アルミニウムなどの金属の粒子を含む組成物により所定のパターンにより形成する。

【0082】

以上のようにして、トップゲート型 (順スタガ型ともいう。) のスイッチング用 TFT 2 9 1、容量部 2 9 3 を備えた TFT 基板 2 0 0 を得ることができる。液晶表示パネルを作製するには、第 1 電極 2 7 4 上に、配向膜と呼ばれる絶縁体層 2 2 5 を形成する。絶縁体層 2 2 5 は、スクリーン印刷法やオフセット印刷法を用いることにより、第 1 電極 2 7 4 の形状に合わせて形成することができる。その後、配向膜として機能する絶縁体層 2 2 7、対向電極として機能する第 2 電極 2 2 8 が設けられた対向基板 2 2 9 と、TFT 基板 2 0 0 とをスペーサを介して貼り合わせ、その空隙に液晶層 2 3 0 を設ける。シール材 2 2 6 にはフィラーが混入されていても良く、さらに対向基板 2 2 9 には、カラーフィルタや遮蔽膜 (ブラックマトリクス) などが形成されていても良い。なお、液晶層 2 3 0 を形成する方法として、ディスペンサ式 (滴下式) や、対向基板 2 2 9 を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式 (汲み上げ式) を用いることができる。

【0083】

ディスペンサ方式を採用した液晶滴下注入法は、シール材 2 2 6 で閉ループを形成し、その中に液晶を 1 回若しくは複数回滴下する。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って液晶が充填された状態とする。配線 2 7 1 が電氣的に接続するように、接続用の配線基板 2 3 2 を設ける。配線基板 2 3 2 は、外部からの信号や電力を供給する。

【0084】

本実施の形態によれば、フォトリソ法を利用した光露光工程を用いずに TFT を作製し、液晶表示装置を製造することができる。本実施の形態では、光露光工程に係るレジスト塗布や露光、現像といった処理の一部または全部を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1 辺が 1000 mm を超える第 5 世代以降のガラス基板を用いても、容易に液晶表示装置を製造することができる。

【0085】

10

20

30

40

50

(第5の実施の形態)

第1の実施の形態、第2の実施の形態、第3の実施の形態によって作製される液晶表示パネルにおいて、半導体層をSASで形成することによって、図3で説明したように、走査線駆動回路を基板100上に形成することができる。

【0086】

図20は、 $1 \sim 15 \text{ cm}^2 / \text{V} \cdot \text{sec}$ の電界効果移動度を得られるSASを使ったnチャンネル型TFTで構成する走査線駆動回路のブロック図を示している。

【0087】

図20において500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。501はバッファ回路であり、その先に画素502が接続さる。 10

【0088】

図21は、パルス出力回路500の具体的な構成を示したものであり、nチャンネル型TFT601～613で回路が構成されている。このとき、SASを使ったnチャンネル型TFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャンネル長を $8 \mu\text{m}$ とすると、チャンネル幅は $10 \sim 80 \mu\text{m}$ の範囲で設定することができる。

【0089】

また、バッファ回路501の具体的な構成を図22に示す。バッファ回路も同様にnチャンネル型TFT620～635で構成されている。このとき、SASを使ったnチャンネル型TFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャンネル長 20
を $10 \mu\text{m}$ とすると、チャンネル幅は $10 \sim 1800 \mu\text{m}$ の範囲で設定することとなる。

【0090】

このような回路を実現するには、TFT相互を配線によって接続する必要があり、その場合における配線の構成例を図12に示す。図12では、ゲート電極203、ゲート絶縁層207、SASで形成される半導体層217、チャンネル保護層を形成する絶縁体層214、ソース及びドレインを形成するn型半導体層222、223、ソース及びドレインに接続する配線219、220が形成された状態を示している。この場合、基板100上には、ゲート電極203と同じ工程で接続配線235、236、237が形成されている。接続配線235、236、237が露出するようにゲート絶縁層207に開口部を設ける。ソース及びドレインに接続する配線219、220及びそれと同じ工程で形成する接続 30
配線238により適宜TFTを接続することにより様々な回路を実現することができる。

【0091】

(第6の実施の形態)

図26は走査線入力端子部と信号線入力端子部とに保護ダイオードを設けた一態様について図26を参照して説明する。図26において画素102にはTFT260と容量素子265が設けられている。このTFT260と容量素子265は第1の実施の形態のスイッチングTFT233と容量素子234と同様な構成を有している。

【0092】

信号線入力端子部には、保護ダイオード261と262が設けられている。この保護ダイオードは、TFT260と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図26で示す上面図のなど価回路図を図27に示している。 40

【0093】

保護ダイオード261は、ゲート電極250、半導体層251、チャンネル保護用の絶縁層252、配線253から成っている。保護ダイオード262も同様な構造である。この保護ダイオードと接続する共通電位線254、255はゲート電極と同じ層で形成している。従って、配線253と電氣的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。

【0094】

ゲート絶縁層へのコンタクトホールは、液滴吐出法によりマスクを形成し、エッチング 50

加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスクを形成する必要はない。

【 0 0 9 5 】

保護ダイオード 2 6 1 若しくは保護ダイオード 2 6 2 は、T F T 2 6 0 におけるソース及びドレインに接続する配線 2 1 9 と同じ層で形成され、それに接続している配線 2 5 6 とソースまたはドレイン側が接続する構造となっている。

【 0 0 9 6 】

走査信号線側の入力端子部も同様な構成である。走査線入力端子部には、保護ダイオード 2 6 3 と 2 6 4 が設けられている。この保護ダイオードは、T F T 2 6 0 と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、図 3 で説明したように、駆動回路と画素との間に設けることもできる。

10

【 0 0 9 7 】

(第 7 の実施の形態)

まず、C O G 方式を採用した液晶表示装置について、図 1 7 を用いて説明する。図 1 7 (A) と (B) は、基板 1 0 0 1 上に文字や画像などの情報を表示する画素部 1 0 0 2 、走査線駆動回路 1 0 0 3 、 1 0 0 4 が設けられた液晶表示装置を示している。

【 0 0 9 8 】

図 1 7 (A) は、複数の駆動回路が形成されたマザー基板 1 0 0 5 を分断して個々の駆動回路 (以下ドライバ I C と表記) 取り出している。マザー基板 1 0 0 5 は液晶表示装置に用いるガラス基板と同ものを用いることができる。例えば、一辺が 3 0 0 m m から 1 0 0 0 m m 以上の矩形状のガラス基板にドライバ I C を複数個形成して、それを分断してドライバ I C 1 0 0 7 とすることができる。ドライバ I C 1 0 0 7 は、画素部の一辺の長さや画素ピッチを考慮して、長辺が 1 5 ~ 8 0 m m 、短辺が 1 ~ 6 m m の矩形状に形成して分断する。マザー基板 1 0 0 5 に結晶性半導体膜を用いた T F T でドライバ I C を形成することで、部品コストを低減することができる。

20

【 0 0 9 9 】

図 1 7 (A) は複数のドライバ I C 1 0 0 7 を基板 1 0 0 1 に実装する形態を示している。ドライバ I C 1 0 0 7 の先にフレキシブル配線 1 0 0 6 が接続されて外部回路から信号が入力する構成となっている。図 1 7 (B) は、大型基板 1 0 0 8 から切り出した長尺のドライバ I C 1 0 1 0 を基板 1 0 0 1 に実装した構成を示している。該ドライバ I C 1 0 1 0 の先にフレキシブル配線 1 0 0 9 を実装する形態を示す。このように長尺のドライバ I C を用いることで、部品点数を削減し、工程数を減らすことができる。

30

【 0 1 0 0 】

次に、T A B 方式を採用した液晶表示装置について、図 1 8 を用いて説明する。基板 1 0 0 1 上には、画素部 1 0 0 2 、走査線駆動回路 1 0 0 3 、 1 0 0 4 が設けられる。図 1 8 (A) は基板 1 0 0 1 に複数のフレキシブル配線 1 0 0 6 を貼り付けている。フレキシブル配線 1 0 0 6 には、ドライバ I C 1 0 0 7 を実装している。図 1 8 (B) は基板 1 0 0 1 上にフレキシブル配線 1 0 0 9 を貼り付けて、該フレキシブル配線 1 0 0 9 にドライバ I C 1 0 1 0 を実装する形態を示す。後者を採用する場合には、強度の問題からドライバ I C 1 0 1 0 を固定する金属片等を一緒に貼り付けても良い。このように長尺のドライバ I C を用いることで、部品点数を削減し、工程数を減らすことができる。

40

【 0 1 0 1 】

図 1 7 及び図 1 8 の様に、ドライバ I C をガラス基板に形成することで、特に長辺の長さに対する制約が緩和され、画素部 1 0 0 2 に対応して実装するのに必要な数が少なく済む。すなわち、単結晶シリコンで形成したドライバ I C では、機械的な強度や基板の制約から長尺のドライバ I C を製造することが出来ない。ガラス基板上にドライバ I C を形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。

50

これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。

【０１０２】

図１７及び図１８で示すドライバＩＣ１００７、１０１０は、信号線側の駆動回路である。ＲＧＢフルカラーに対応した画素領域を形成するためには、ＸＧＡクラスで信号線の本数が３０７２本必要であり、ＵＸＧＡクラスでは４８００本が必要となる。このような本数で形成された信号線は、画素部１００２の端部で数ブロック毎に区分して引出線を形成し、ドライバＩＣ１００７～１０１０の出力端子のピッチに合わせて集められる。

【０１０３】

ドライバＩＣは、基板上に形成された結晶質半導体により形成することが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成したものが優れている。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザまたは気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性ばらつきが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させると良い。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは－３０度～３０度）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。

10

20

【０１０４】

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバＩＣの短辺の同じ幅の１～３ｍｍ程度とすることが良い。また、被照射体に対して、十分にかつ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形若しくは長楕円形を意味する。例えば、アスペクト比が２以上（好ましくは１０～１００００）のものを指す。このように、レーザ光のビームスポットの幅をドライバＩＣの短辺と同じ長さとするすることで、生産性を向上させることができる。

30

【０１０５】

図１７、図１８では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路としてドライバＩＣを実装した形態を示している。しかしながら、本実施の形態はこの形態に限定されず、走査線駆動回路及び信号線駆動回路の両方として、ドライバＩＣを実装しても良い。その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにするが良い。例えば、走査線側のドライバＩＣを構成するトランジスタには３０Ｖ程度の耐圧が要求されるものの、駆動周波数は１００ｋＨｚ以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長（Ｌ）は十分大きく設定することが好適である。一方、信号線側のドライバＩＣのトランジスタには、１２Ｖ程度の耐圧があれば十分であるが、駆動周波数は３Ｖにて６５ＭＨｚ程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。

40

【０１０６】

画素部１００２は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本実施の形態は、画素部１００２に配置されるトランジスタとして、非晶質半導体またはセミアモルファス半導体でチャネルを形成する構成のＴＦＴを用いることができる。非晶質半導体は、プラズマＣＶＤ法やスパッタリング法等の方

50

法により形成する。セミアモルファス半導体は、プラズマCVD法で300以下の温度で形成することが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の液晶表示装置を作製する上で有効である。また、セミアモルファスTFTは、SASでチャンネル形成領域を構成することにより1~15cm²/V・secの電界効果移動度を得ることができる。従って、このTFTを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。

【0107】

以上のようにして、液晶表示パネルに駆動回路を組み入れることができる。本実施の形態によれば、一辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に液晶表示装置を製造することができる。

10

【0108】

(第8の実施の形態)

第7の実施の形態により作製される液晶表示パネルによって、液晶テレビ受像機を完成させることができる。図23は液晶テレビ受像機の主要な構成を示すブロック図を示している。液晶表示パネルには、図1で示すような構成として画素部401のみが形成されて走査線駆動回路403と信号線駆動回路402とがTAB方式により実装される場合と、図2に示すような構成として画素部401とその周辺に走査線駆動回路403と信号線駆動回路402とがCOG方式により実装される場合と、図3に示すようにSASでTFTを形成し、画素部401と走査線駆動回路403を基板上に一体形成し信号線駆動回路402を別途ドライバICとして実装する場合などがあるが、どのような形態としても良い。

20

【0109】

その他の外部回路の構成として、映像信号の入力側では、チューナ404で受信した信号のうち、映像信号を増幅する映像波増幅回路405と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路406と、その映像信号をドライバICの入力仕様に換するためのコントロール回路407などからなっている。コントロール回路407は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路408を設け、入力デジタル信号をm個に分割して供給する構成としても良い。

30

【0110】

チューナ404で受信した信号のうち、音声信号は、音声波増幅回路409に送られ、その出力は音声信号処理回路410を経てスピーカ413に供給される。制御回路411は受信局(受信周波数)や音量の制御情報を入力部412から受け、チューナ404や音声信号処理回路410に信号を送出する。

【0111】

図24は液晶表示モジュールの一例であり、TFT基板200と対向基板229がシール材226により固着され、その間に画素部101と液晶層230が設けられ表示領域を形成している。着色層268はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層268が各画素に対応して設けられている。TFT基板200と対向基板229の外側には偏光板266、267が配設されている。光源は冷陰極管258と導光板259により構成され、回路基板257は、配線基板232によりTFT基板200と接続され、コントロール回路や電源回路などの外部回路が組み込まれている。

40

【0112】

図25この液晶表示モジュールを筐体801に組みこんでテレビ受像機を完成させた状態を示している。液晶表示モジュールにより表示画面802が形成され、その他付属設備としてスピーカ803、操作スイッチ804などが備えられている。このように、本発明によりテレビ受像機を完成させることができる。

50

【 0 1 1 3 】

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。

【 図面の簡単な説明 】

【 0 1 1 4 】

【 図 1 】 本発明の液晶表示パネルの構成を説明する上面図である。

【 図 2 】 本発明の液晶表示パネルの構成を説明する上面図である。

【 図 3 】 本発明の液晶表示パネルの構成を説明する上面図である。

【 図 4 】 本発明の液晶表示パネルの作製方法を説明する断面図である。

10

【 図 5 】 本発明の液晶表示パネルの作製方法を説明する断面図である。

【 図 6 】 本発明の液晶表示パネルの作製方法を説明する断面図である。

【 図 7 】 本発明の液晶表示パネルの作製方法を説明する断面図である。

【 図 8 】 本発明の液晶表示パネルの作製方法を説明する断面図である。

【 図 9 】 本発明の液晶表示パネルの作製方法を説明する断面図である。

【 図 1 0 】 本発明の液晶表示パネルの作製方法を説明する断面図である。

【 図 1 1 】 本発明の液晶表示パネルの作製方法を説明する断面図である。

【 図 1 2 】 本発明の液晶表示パネルの作製方法を説明する断面図である。

【 図 1 3 】 本発明の液晶表示パネルの作製方法を説明する上面図である。

【 図 1 4 】 本発明の液晶表示パネルの作製方法を説明する上面図である。

20

【 図 1 5 】 本発明の液晶表示パネルの作製方法を説明する上面図である。

【 図 1 6 】 本発明の液晶表示パネルの作製方法を説明する上面図である。

【 図 1 7 】 本発明の液晶表示パネルの駆動回路の実装方法（C O G方式）を説明する図である。

【 図 1 8 】 本発明の液晶表示パネルの駆動回路の実装方法（T A B方式）を説明する図である。

【 図 1 9 】 本発明の液晶表示パネルを説明する断面図である。

【 図 2 0 】 本発明の液晶表示パネルにおいて走査線駆動回路をT F Tで形成する場合の回路構成を説明する図である。

【 図 2 1 】 本発明の液晶表示パネルにおいて走査線駆動回路をT F Tで形成する場合の回路構成を説明する図である（シフトレジスタ回路）。 30

【 図 2 2 】 本発明の液晶表示パネルにおいて走査線駆動回路をT F Tで形成する場合の回路構成を説明する図である（バッファ回路）。

【 図 2 3 】 本発明の液晶テレビ受像機の主要な構成を示すブロック図である。

【 図 2 4 】 本発明の液晶表示モジュールの構成を説明する図である。

【 図 2 5 】 本発明により完成するテレビ受像機の構成を説明する図である。

【 図 2 6 】 本発明の液晶表示パネルを説明する上面図である。

【 図 2 7 】 図 2 6 で説明する液晶表示パネルの等価回路図である。

【 図 2 8 】 本発明に適用することのできる液滴吐出装置の構成を説明する図である。

【 符号の説明 】

40

【 0 1 1 5 】

1 0 0 基板、1 0 1 画素部、1 0 2 画素、1 0 3 走査線入力端子、

1 0 4 信号線入力端子、1 0 5 走査線ドライバIC、1 0 6 信号線ドライバIC、

1 0 7 走査線駆動回路、1 0 8 保護回路、

2 0 0 T F T基板、2 0 1 導電体層、2 0 2、2 1 9 ~ 2 2 1 配線、

2 0 3、2 5 0、2 7 9 ゲート電極、2 0 4 容量配線、2 0 5、2 1 4 絶縁体層、

2 0 7 ゲート絶縁層、2 0 8 第1絶縁体層、

2 0 9 第2絶縁体層、2 1 0 第3絶縁体層、

2 1 1、2 1 7、2 5 1、2 7 8 半導体層、

2 1 2、2 2 5、2 2 7、2 4 0 絶縁体層、


50

2 1 3、2 1 6 マスク、2 1 5、2 1 8 n 型半導体層、
2 2 2、2 2 3 n 型半導体層、2 2 4、2 7 4 第 1 電極、
2 2 6 シール材、2 2 8 第 2 電極、2 2 9 対向基板、2 3 0 液晶層、
2 3 2 配線基板、2 3 3 スwitching 用 T F T、2 3 4、2 6 5 容量素子、
2 3 5 ~ 2 3 8 接続配線、2 4 1、2 4 2 開口部、2 4 4 配向膜、
2 5 2 チャネル保護用の絶縁層、2 5 3、2 5 6、2 7 1、2 7 2、2 7 3 配線、
2 5 4、2 5 5 共通電位線、2 5 7 回路基板、2 5 8 冷陰極管、
2 5 9 導光板、2 6 0 T F T、2 6 1 ~ 2 6 4 保護ダイオード、
2 6 6、2 6 7 偏光板、2 6 8 着色層、2 7 0 容量配線、2 7 6、2 7 7 n 型半導体層、
2 9 1 スwitching 用 T F T、2 9 3 容量部、3 0 1、3 0 4 n 型半導体層、
3 0 2 マスク、3 0 3、3 0 9 半導体層、
3 0 5、3 0 6 配線、3 0 7、3 0 8 n 型半導体層、3 1 0 第 1 電極、3 1 1 絶縁体層、
3 1 2 シール材、3 1 3 配向膜、3 1 4 対向電極、3 1 5 基板、3 1 6 液晶層、
3 1 7 接続端子、
4 0 1 画素部、4 0 2 信号線駆動回路、4 0 3 走査線駆動回路、4 0 4 チューナ、
4 0 5 映像波増幅回路、4 0 6 映像信号処理回路、4 0 7 コントロール回路、
4 0 8 信号分割回路、4 0 9 音声波増幅回路、4 1 0 音声信号処理回路、
4 1 1 制御回路、4 1 2 入力部、4 1 3 スピーカ、5 0 0 パルス出力回路、
5 0 1 バッファ回路、5 0 2 画素、
6 0 1 ~ 6 3 5 n チャネル型 T F T、
8 0 1 筐体、8 0 2 表示画面、8 0 3 スピーカ、8 0 4 操作スイッチ、
1 0 0 1 基板、1 0 0 2 画素部、1 0 0 3 走査線駆動回路、1 0 0 4 走査線駆動回路、
1 0 0 5 マザー基板、1 0 0 6 フレキシブル配線、1 0 0 7 ドライバ I C、
1 0 0 8 大型基板、1 0 0 9 フレキシブル配線、1 0 1 0 ドライバ I C、
1 4 0 1 液滴吐出手段、1 4 0 2 撮像手段、1 4 0 3 ヘッド、1 4 0 4 制御手段、
1 4 0 5 記憶媒体、1 4 0 6 画像処理手段、1 4 0 7 コンピュータ、
1 4 0 8 マーカー


10

20


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 13】




【図 12】




【 図 1 5 】




【 図 1 7 】




【図 18】




【図 19】




【図 20】



【図 22】



【図 21】



【 図 2 4 】






FIG. 8 is a perspective view of a display device 800. The device includes a display panel 801, a bezel 802, and side panels 803. A base 804 is shown supporting the device.

【 図 2 7 】



【図 28】



フロントページの続き

(51)Int.Cl. ⁷	F I	テーマコード(参考)
H 0 1 L 29/423	H 0 1 L 29/78	6 1 7 L
H 0 1 L 29/49	H 0 1 L 29/58	G
	H 0 1 L 21/88	M
	H 0 1 L 21/88	B

(72)発明者 今井 馨太郎

神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

F ターム(参考)	2H092	GA59	JA24	JA37	KA05	MA10	MA27	NA27			
	4M104	AA01	AA09	BB02	BB04	BB05	BB06	BB07	BB08	BB09	BB13
		BB14	BB16	BB17	BB18	BB36	CC05	DD28	DD51	DD63	DD71
		DD79	DD80	DD81	DD88	EE03	EE12	EE16	EE17	FF13	FF16
		GG02	GG09	GG19	HH08	HH20					
	5F033	GG04	HH07	HH08	HH11	HH13	HH14	HH15	HH17	HH18	HH19
		HH20	HH21	HH38	MM05	MM13	PP26	QQ01	QQ08	QQ09	QQ10
		QQ27	QQ37	QQ73	QQ76	QQ82	QQ83	QQ89	RR04	RR06	SS08
		SS15	SS26	SS27	TT02	VV06	VV10	VV15	XX10	XX14	XX33
	5F110	AA16	AA30	BB01	CC07	DD01	DD02	DD05	EE02	EE03	EE04
		EE11	EE14	EE42	EE43	EE44	FF02	FF03	FF04	FF09	FF10
		FF28	FF30	GG02	GG13	GG14	GG15	GG33	GG34	GG43	GG44
		GG45	HK02	HK03	HK04	HK07	HK09	HK15	HK16	HK21	NN12
		NN72	QQ09								

专利名称(译)	液晶显示装置及其制造方法，液晶电视接收机		
公开(公告)号	JP2005159331A	公开(公告)日	2005-06-16
申请号	JP2004312394	申请日	2004-10-27
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	半导体能源研究所有限公司		
[标]发明人	山崎舜平 前川慎志 古野誠 中村理 今井馨太郎		
发明人	山崎 舜平 前川 慎志 古野 誠 中村 理 今井 馨太郎		
IPC分类号	G02F1/1368 H01L21/28 H01L21/288 H01L21/3205 H01L23/52 H01L29/423 H01L29/49 H01L29/786		
FI分类号	H01L29/78.617.M G02F1/1368 H01L21/28.301.R H01L21/288.Z H01L29/78.617.J H01L29/78.617.L H01L29/58.G H01L21/88.M H01L21/88.B		
F-TERM分类号	2H092/GA59 2H092/JA24 2H092/JA37 2H092/KA05 2H092/MA10 2H092/MA27 2H092/NA27 4M104/AA01 4M104/AA09 4M104/BB02 4M104/BB04 4M104/BB05 4M104/BB06 4M104/BB07 4M104/BB08 4M104/BB09 4M104/BB13 4M104/BB14 4M104/BB16 4M104/BB17 4M104/BB18 4M104/BB36 4M104/CC05 4M104/DD28 4M104/DD51 4M104/DD63 4M104/DD71 4M104/DD79 4M104/DD80 4M104/DD81 4M104/DD88 4M104/EE03 4M104/EE12 4M104/EE16 4M104/EE17 4M104/FF13 4M104/FF16 4M104/GG02 4M104/GG09 4M104/GG19 4M104/HH08 4M104/HH20 5F033/GG04 5F033/HH07 5F033/HH08 5F033/HH11 5F033/HH13 5F033/HH14 5F033/HH15 5F033/HH17 5F033/HH18 5F033/HH19 5F033/HH20 5F033/HH21 5F033/HH38 5F033/MM05 5F033/MM13 5F033/PP26 5F033/QQ01 5F033/QQ08 5F033/QQ09 5F033/QQ10 5F033/QQ27 5F033/QQ37 5F033/QQ73 5F033/QQ76 5F033/QQ82 5F033/QQ83 5F033/QQ89 5F033/RR04 5F033/RR06 5F033/SS08 5F033/SS15 5F033/SS26 5F033/SS27 5F033/TT02 5F033/VV06 5F033/VV10 5F033/VV15 5F033/XX10 5F033/XX14 5F033/XX33 5F110/AA16 5F110/AA30 5F110/BB01 5F110/CC07 5F110/DD01 5F110/DD02 5F110/DD05 5F110/EE02 5F110/EE03 5F110/EE04 5F110/EE11 5F110/EE14 5F110/EE42 5F110/EE43 5F110/EE44 5F110/FF02 5F110/FF03 5F110/FF04 5F110/FF09 5F110/FF10 5F110/FF28 5F110/FF30 5F110/GG02 5F110/GG13 5F110/GG14 5F110/GG15 5F110/GG33 5F110/GG34 5F110/GG43 5F110/GG44 5F110/GG45 5F110/HK02 5F110/HK03 5F110/HK04 5F110/HK07 5F110/HK09 5F110/HK15 5F110/HK16 5F110/HK21 5F110/NN12 5F110/NN72 5F110/QQ09 2H192/AA24 2H192/BC31 2H192/CB03 2H192/CB05 2H192/CB71 2H192/CB83 2H192/CC55 2H192/DA12 2H192/FA65 2H192/FA81 2H192/FB03 2H192/FB22 2H192/FB27 2H192/FB46 2H192/GA15 2H192/GD73 2H192/HA02 2H192/HA23 2H192/HA82 2H192/HA90 2H192/HA91		
优先权	2003368166 2003-10-28 JP		
其他公开文献	JP2005159331A5 JP4741218B2		
外部链接	Espacenet		
摘要(译)			

过去遵循的液晶显示装置制造技术是在基板的整个表面上形成各种涂层并通过蚀刻而留下小面积来去除它们的方法，这浪费了材料成本和大量的废液。它需要被处理。选择性地形成用于制造液晶显示装置所需的至少一种或多种图案，例如形成布线层的导电层或用于形成预定图案的电极或掩模层。该方法的特征在于，通过在基板上形成图案来制造液晶显示装置。作为能够选择性地形成图案的方法，可以通过将针对特定目的而制备的组合物的液滴选择性地喷射到导电层或绝缘层上来形成预定的图案。，使用液滴喷射方法。[选择图]图7

