

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-209780

(P2008-209780A)

(43) 公開日 平成20年9月11日(2008.9.11)

(51) Int.Cl.	F I	テーマコード (参考)
GO2F 1/1368 (2006.01)	GO2F 1/1368	2H091
GO2F 1/1335 (2006.01)	GO2F 1/1335 525	2H092

審査請求 未請求 請求項の数 6 O L (全 11 頁)

(21) 出願番号	特願2007-47796 (P2007-47796)	(71) 出願人	000001443
(22) 出願日	平成19年2月27日 (2007.2.27)		カシオ計算機株式会社
			東京都渋谷区本町 1 丁目 6 番 2 号
		(74) 代理人	100058479
			弁理士 鈴江 武彦
		(74) 代理人	100091351
			弁理士 河野 哲
		(74) 代理人	100088683
			弁理士 中村 誠
		(74) 代理人	100108855
			弁理士 蔵田 昌俊
		(74) 代理人	100075672
			弁理士 峰 隆司
		(74) 代理人	100109830
			弁理士 福原 淑弘

最終頁に続く

(54) 【発明の名称】 液晶表示素子


(57) 【要約】 (修正有)

【課題】各画素の開口面積を広くし、高輝度のアクティブマトリックス型の液晶表示素子を提供する。

【解決手段】液晶層 3 を挟んで対向する一対の基板のうちの一方の基板 1 の内面に、行方向及び列方向に複数配列された複数の画素電極 4 と、画素電極 4 の各配列行の間の領域毎に、複数の画素電極 4 にそれぞれ対応させて配置され画素電極 4 に接続された複数の T F T 5 とを設け、他方の基板 2 の内面に、複数の画素 1 8 を形成する対向電極 1 7 と、複数のカラーフィルタ 1 9 R , 1 9 G , 1 9 B からなり、これらのカラーフィルタの境界部を覆う形状に形成された遮光膜 2 0 とを設けた。

【選択図】 図 2

図 2



【特許請求の範囲】**【請求項 1】**

予め定めた間隙を設けて対向配置された一対の基板と、
前記一対の基板間の間隙に封入された液晶層と、
前記一対の基板の互いに対向する内面のうちの一方の基板の内面に、行方向及び列方向に複数配列された複数の画素電極と、
前記一方の基板の内面に、前記複数の画素電極の各配列行の間の領域毎に、前記複数の画素電極にそれぞれ対応させて配置され、対応する各配列行の前記画素電極に接続された複数の薄膜トランジスタと、
他方の基板の内面に、前記複数の画素電極と対向させて設けられ、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、
前記他方の基板の内面に、前記複数の画素毎に設けられ、1つの画素行の前記画素電極と、その画素行に隣接する画素行の画素電極に対応する薄膜トランジスタ及びその薄膜トランジスタと対応する画素電極との接続部の少なくとも一部に対応する領域と重なる形状に形成された複数のカラーフィルタからなり、これらのカラーフィルタがそれぞれ、各画素行の画素電極とその画素電極に対応する薄膜トランジスタとの接続部に対応する領域に境界を設けて複数配列されたカラーフィルタ群と、
前記他方の基板の内面に、前記複数のカラーフィルタの境界部を覆って設けられた遮光膜と、
を備えることを特徴とする液晶表示素子。

10

20

【請求項 2】

前記複数のカラーフィルタはそれぞれ、隣合う2つの行のうちの一方の行の画素電極の薄膜トランジスタとの接続部の領域から、隣接する他方の行の画素電極に接続された薄膜トランジスタの接続部の領域にわたって対応する形状に形成されていることを特徴とする請求項 1 に記載の液晶表示素子。

【請求項 3】

前記遮光膜は、前記複数の画素にそれぞれ対応する複数の開口を有しており、隣合う2つの画素行の各画素にそれぞれ対応する前記開口の間の遮光部が、前記隣合う2つの画素行のうちの一方の画素行の画素電極の薄膜トランジスタとの接続部とは反対側の端部近傍から、他方の行の画素電極の薄膜トランジスタとの接続部にわたって対応する幅に形成されていることを特徴とする請求項 1 に記載の液晶表示素子。

30

【請求項 4】

前記他方の基板の内面に設けられた前記複数のカラーフィルタの前記画素行間に対応する領域にそれぞれ、前記一方の基板の内面に当接されて前記液晶層の層厚を規定する柱状スペーサが設けられていることを特徴とする請求項 1 に記載の液晶表示素子。

【請求項 5】

前記一方の基板の内面に、前記複数の画素電極の全周の縁部に絶縁膜を介して対向し、前記画素電極の周縁部との間に補償容量を形成する容量電極が設けられていることを特徴とする請求項 1 に記載の液晶表示素子。

【請求項 6】

前記容量電極は、前記一方の基板の内面に前記複数の薄膜トランジスタを覆って設けられたオーバーコート絶縁膜の上に形成され、前記複数の画素電極は、前記容量電極を覆って設けられた層間絶縁膜の上に形成されていることを特徴とする請求項 5 に記載の液晶表示素子。

40

【発明の詳細な説明】**【技術分野】****【0001】**

この発明は、薄膜トランジスタ（以下、TFTと記す）を能動素子としたアクティブマトリックス型の液晶表示素子に関する。

【背景技術】

50

【 0 0 0 2 】

T F Tを能動素子としたアクティブマトリックス型液晶表示素子は、予め定めた間隙を設けて対向配置された一对の基板間の間隙に液晶層を封入し、前記一对の基板の互いに対向する内面のうちの一方の基板の内面に、複数行に配列された複数の画素電極と、前記複数の画素電極にそれぞれ対応させて配置され、対応する前記画素電極の端部に接続された複数のT F Tとを設け、他方の基板の内面に、前記複数の画素電極と対向させて、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、前記複数の画素にそれぞれ対応する複数のカラーフィルタとを設けた構成となっている（特許文献1、2参照）。

【特許文献1】特開2000-284328号公報

10

【特許文献2】特開2001-272670号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 3 】

前記アクティブマトリックス型液晶表示素子は、各画素の開口面積（光が透過する領域の面積）が、前記画素電極にそれぞれ接続されたT F Tにより制約されるため、表示の輝度を高くすることが難しい。

【 0 0 0 4 】

この発明は、各画素の開口面積を広くし、高輝度の表示を得ることができるアクティブマトリックス型の液晶表示素子を提供することを目的としたものである。

20

【課題を解決するための手段】

【 0 0 0 5 】

この発明の請求項1に記載の液晶表示素子は、
予め定めた間隙を設けて対向配置された一对の基板と、
前記一对の基板間の間隙に封入された液晶層と、
前記一对の基板の互いに対向する内面のうちの一方の基板の内面に、行方向及び列方向に複数配列された複数の画素電極と、
前記一方の基板の内面に、前記複数の画素電極の各配列行の間の領域毎に、前記複数の画素電極にそれぞれ対応させて配置され、対応する各配列行の前記画素電極に接続された複数のT F Tと、

30

他方の基板の内面に、前記複数の画素電極と対向させて設けられ、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、

前記他方の基板の内面に、前記複数の画素毎に設けられ、1つの画素行の前記画素電極と、その画素行に隣接する画素行の画素電極に対応するT F T及びそのT F Tに対応する画素電極との接続部の少なくとも一部に対応する領域と重なる形状に形成された複数のカラーフィルタからなり、これらのカラーフィルタがそれぞれ、各画素行の画素電極とその画素電極に対応するT F Tとの接続部に対応する領域に境界を設けて複数配列されたカラーフィルタ群と、

前記他方の基板の内面に、前記複数のカラーフィルタの境界部を覆って設けられた遮光膜と、
を備えることを特徴とする。

40

【 0 0 0 6 】

請求項2に記載の発明は、前記請求項1に記載の液晶表示素子において、前記複数のカラーフィルタはそれぞれ、隣合う2つの行のうちの一方の行の画素電極のT F Tとの接続部の領域から、隣接する他方の行の画素電極に接続されたT F Tの接続部の領域にわたって対応する形状に形成されていることを特徴とする。

【 0 0 0 7 】

請求項3に記載の発明は、前記請求項1に記載の液晶表示素子において、前記遮光膜は、前記複数の画素にそれぞれ対応する複数の開口を有しており、隣合う2つの画素行の各画素にそれぞれ対応する前記開口の間の遮光部が、前記隣合う2つの画素行のうちの一方

50

の画素行の画素電極のＴＦＴとの接続部とは反対側の端部近傍から、他方の行の画素電極のＴＦＴとの接続部にわたって対応する幅に形成されていることを特徴とする。

【０００８】

請求項４に記載の発明は、前記請求項１に記載の液晶表示素子において、前記他方の基板の内面に設けられた前記複数のカラーフィルタの前記画素行間に対応する領域にそれぞれ、前記一方の基板の内面に当接されて前記液晶層の層厚を規定する柱状スペーサが設けられていることを特徴とする。

【０００９】

請求項５に記載の発明は、前記請求項１に記載の液晶表示素子において、前記一方の基板の内面に、前記複数の画素電極の全周の縁部に絶縁膜を介して対向し、前記画素電極の周縁部との間に補償容量を形成する容量電極が設けられていることを特徴とする。

10

【００１０】

請求項６に記載の発明は、前記請求項５に記載の液晶表示素子において、前記容量電極は、前記一方の基板の内面に前記複数のＴＦＴを覆って設けられたオーバーコート絶縁膜の上に形成され、前記複数の画素電極は、前記容量電極を覆って設けられた層間絶縁膜の上に形成されていることを特徴とする。

【発明の効果】

【００１１】

この発明の液晶表示素子によれば、各画素の開口面積を広くし、高輝度の表示を得ることができる。

20

【発明を実施するための最良の形態】

【００１２】

図１～図３はこの発明の一実施例を示しており、図１は液晶表示素子の一部分の平面図、図２及び図３は図１のⅡ－Ⅱ線及びⅢ－Ⅲ線に沿う断面図である。

【００１３】

この液晶表示素子は、ＴＦＴを能動素子としたアクティブマトリックス型液晶表示素子であり、予め定めた間隙を設けて対向配置された一对の透明基板１，２と、前記一对の基板１，２間の間隙に封入された液晶層３と、前記一对の基板１，２の互いに対向する内面のうちの一方の基板、例えば観察側（図２及び図３において上側）とは反対側の基板（以下、後基板という）１の内面に、行方向及び列方向に複数配列された複数の透明な画素電極４と、前記後基板１の内面に、前記複数の画素電極４の各配列行の間の領域毎に、前記複数の画素電極４にそれぞれ対応させて配置され、対応する各配列行の前記画素電極４に接続された複数のＴＦＴ５と、他方の基板、つまり観察側の基板（以下、前基板という）２の内面に、前記複数の画素電極４と対向させて設けられ、前記複数の画素電極４とそれぞれ対向する領域により複数の画素１８を形成する一枚膜状の透明な対向電極１７と、前記前基板２の内面に、前記複数の画素１８毎に設けられ、１つの画素行の前記画素電極４と、その画素行に隣接する画素行の画素電極４に対応するＴＦＴ５及びそのＴＦＴ５と対応する画素電極４との接続部の少なくとも一部に対応する領域と重なる形状に形成された複数のカラーフィルタ、例えば赤、緑、青の３色のカラーフィルタ１９Ｒ，１９Ｇ，１９Ｂからなり、これらのカラーフィルタ１９Ｒ，１９Ｇ，１９Ｂがそれぞれ、各画素行の画素電極４とその画素電極４に対応するＴＦＴ５との接続部に対応する領域に境界を設けて複数配列されたカラーフィルタ群１９と、前記前基板２の内面に設けられた遮光膜２０とを備えている。

30

40

【００１４】

なお、この液晶表示素子は、後基板１の内面に、矩形形状に形成された複数の画素電極４を、行方向（画面の左右方向）及び列方向（画面の上下方向）にそれぞれ直線状に並べて配列したものであり、前基板２の内面に設けられたカラーフィルタ群１９の赤、緑、青の各色のカラーフィルタ１９Ｒ，１９Ｇ，１９Ｂは、１つの列の複数の画素１８にそれぞれ同じ色のカラーフィルタを対向させ、且つ、赤色フィルタ１９Ｒと緑色フィルタ１９Ｇと青色フィルタ１９Ｂを行方向に交互に並べて配列されている。

50

【 0 0 1 5 】

前記 T F T 5 は、後基板 1 上に形成されたゲート電極 6 と、前記後基板 1 の板面上の略全域に前記ゲート電極 6 を覆って形成された透明なゲート絶縁膜 7 と、前記ゲート絶縁膜 7 の上に前記ゲート電極 6 と対向させて形成された i 型半導体膜 8 と、前記 i 型半導体膜 8 の両側部の上に図示しない n 型半導体膜を介して形成されたドレイン電極 9 及びソース電極 10 とからなっている。

【 0 0 1 6 】

この T F T 5 は、前記画素電極 4 の各配列行の間の領域毎に、前記複数の画素電極 4 にそれぞれ対応させて配置されており、前記ソース電極 10 は、前記画素電極 4 に接続され、前記ドレイン電極 9 は、前記ソース電極 10 が接続された前記画素電極 4 とは反対側に形成されている。

10

【 0 0 1 7 】

また、前記後基板 1 の内面には、各行の T F T 5 にゲート信号を供給する複数の走査線 11 と、各列の T F T 5 にデータ信号を供給する複数の信号線 12 が設けられており、前記 T F T 5 のゲート電極 6 は、前記走査線 11 に接続され、ドレイン電極 9 は、前記信号線 12 に接続されている。

【 0 0 1 8 】

なお、前記複数の走査線 11 は、前記後基板 1 の板面上に、前記画素電極 4 の各配列行の一侧の領域毎に前記行方向と平行に形成され、前記複数の信号線 12 は、前記ゲート絶縁膜 7 の上に、各列の画素電極 4 の一侧の領域毎に前記列方向と平行に形成されており、前記 T F T 5 のゲート電極 6 は、前記走査線 11 と一体に形成され、前記 T F T 5 のドレイン電極 9 は、前記信号線 12 と一体に形成されている。

20

【 0 0 1 9 】

さらに、前記後基板 1 の内面には、前記複数の画素電極 4 の全周の縁部に層間絶縁膜 15 を介して対向し、前記画素電極 4 の周縁部との間に補償容量を形成する容量電極 14 が設けられている。

【 0 0 2 0 】

前記容量電極 14 は、前記複数の画素電極 4 に対応する領域にそれぞれ、前記画素電極 4 の外形よりも僅かに小さい矩形形状の開口 14 a が設けられた金属膜からなっており、前記後基板 1 の内面に前記複数の T F T 5 及び複数の信号線 12 を覆って設けられた透明なオーバーコート絶縁膜 13 の上に形成されている。

30

【 0 0 2 1 】

そして、前記複数の画素電極 4 は、前記オーバーコート絶縁膜 13 の上に前記容量電極 14 を覆って設けられた透明な層間絶縁膜 15 の上に、各画素電極 4 の周縁部を前記容量電極 14 の開口 14 a の周縁部に対向させて形成されている。

【 0 0 2 2 】

また、前記 T F T 5 のソース電極 10 は、対応する前記画素電極 4 の端部に重なる形状に形成されており、前記層間絶縁膜 15 の上に形成された複数の画素電極 4 はそれぞれ、前記オーバーコート絶縁膜 13 と層間絶縁膜 15 との積層膜の前記 T F T のソース電極 10 に対応する部分に設けられたコンタクト孔 16 において前記 T F T のソース電極 10 と接続されている。

40

【 0 0 2 3 】

一方、前記前基板 2 の内面に設けられたカラーフィルタ群 19 の赤、緑、青のカラーフィルタ 19 R, 19 G, 19 B はそれぞれ、前記各行の複数の画素電極 4, 4 間に対応する領域であって、1つの画素行の前記画素電極 4 と、その画素行に隣接する画素行の画素電極 4 に対応する T F T 5、及び / 又はその接続部 (画素電極 4 の端部と T F T 5 のソース電極 10 との重なり部) に対応する領域と重なるように形成され、各画素列に対応する前記各カラーフィルタ 19 R, 19 G, 19 B との境界は、前記 1つの画素行の前記画素電極 4 と、その画素行に隣接する画素行の画素電極 4 に対応する T F T 5、及び / 又はその接続部に位置している。

50

【 0 0 2 4 】

すなわち、前記複数のカラーフィルタ 1 9 R , 1 9 G , 1 9 B はそれぞれ、前記画素電極 4 の横幅（行方向の幅）よりも僅かに大きい横幅と、隣合う 2 つの行のうちの一方の行の画素電極 4 の T F T 5 に接続される端部から、他方の行の画素電極 4 の T F T 5 に接続される端部（ソース電極 1 0 の画素電極 4 に重なる部分）にわたって対応する縦幅（列方向の幅）とを有する矩形形状に形成されている。

【 0 0 2 5 】

そして、行方向に交互に配列された赤、緑、青のカラーフィルタ 1 9 R , 1 9 G , 1 9 B の隣合うカラーフィルタ同士は、これらのフィルタ間に、前記行方向に配列された複数の画素電極 4 , 4 間の間隙よりも小さい隙間を設けて隣接し、列方向に配列された同色のカラーフィルタ同士は、前記画素電極 4 とその画素電極 4 に対応する前記 T F T 5 との接続部に対応する部分において、これらのフィルタ間に、前記行方向に配列されたカラーフィルタ間の間隙と同程度の間隙を設けて隣接している。

【 0 0 2 6 】

また、前記前基板 2 の内面に設けられた遮光膜 2 0 は、前記行方向に配列された複数のカラーフィルタ 1 9 R , 1 9 G , 1 9 B の隣接部と、前記行方向に配列された同色のカラーフィルタの隣接部とを覆って設けられている。

【 0 0 2 7 】

この遮光膜 2 0 は、前記複数の画素 1 8 に対応する領域にそれぞれ、矩形形状の開口 2 0 a が設けられ、行方向に配列した複数の開口 2 0 a , 2 0 a の間の遮光部 2 0 b が、前記容量電極 1 4 の行方向に配列した複数の開口 1 4 a , 1 4 a 間の部分の幅よりも僅かに広い幅に形成され、列方向に配列した複数の開口 2 0 a , 2 0 a の間の遮光部 2 0 c が、前記容量電極 1 4 の列方向に配列した複数の開口 1 4 a , 1 4 a 間の部分の幅よりも広く、且つ前記隣合う 2 つの行のうちの一方の行の画素電極 4 の T F T 接続部とは反対側の端部近傍から、他方の行の画素電極 4 の T F T 接続部にわたって対応する幅に形成された遮光性金属膜からなっている。

【 0 0 2 8 】

そして、前記遮光膜 2 0 は前記前基板 2 上に形成され、前記カラーフィルタ 1 9 R , 1 9 G , 1 9 B は、前記前基板 2 上に前記遮光膜 2 0 を覆って形成されており、これらのカラーフィルタ 1 9 R , 1 9 G , 1 9 B 及び前記遮光膜 2 0 の互いに隣接する各カラーフィルタ間の間隙に対応する部分の上に前記対向電極 1 7 が形成されている。

【 0 0 2 9 】

また、前記前基板 2 の内面に設けられた前記複数のカラーフィルタ 1 9 R , 1 9 G , 1 9 B の前記画素電極 4 の画素行の間の領域に対応する部分の上（対向電極 1 7 の上）にはそれぞれ、前記後基板 1 の内面に当接されて前記液晶層 3 の層厚を規定する柱状スペーサ 2 1 が設けられている。

【 0 0 3 0 】

この柱状スペーサ 2 1 は、前記対向電極 1 7 の上に予め定めた厚さに絶縁膜を成膜し、その絶縁膜を柱状にパターンニングして形成されたものであり、例えば、前記画素電極 4 の配列行の一侧の領域のうちの前記 T F T 5 に対応する部分に配置されている。

【 0 0 3 1 】

そして、前記一对の基板 1 , 2 は、前記複数の画素電極 4 の配列領域を囲む図示しない枠状シール材を介して接合されており、これらの基板 1 , 2 間の間隙の前記枠状シール材により囲まれた領域に液晶層 3 が封入されている。

【 0 0 3 2 】

なお、図では省略しているが、前記一对の基板 1 , 2 の内面にはそれぞれ、前記複数の画素電極 4 及び前記対向電極 1 7 と前記柱状スペーサ 2 1 とを覆って配向膜が設けられており、前記液晶層 3 の液晶分子は、前記配向膜により規定される予め定めた配向状態に配向している。

【 0 0 3 3 】

10

20

30

40

50

この液晶表示素子は、前記液晶層 3 の液晶分子をツイスト配向させた T N または S T N 型、液晶分子を基板 1 , 2 面に対して実質的に垂直に配向させた垂直配向型、液晶分子をツイストさせることなく基板 1 , 2 面に対して実質的に平行に配向させた水平配向型、液晶分子をベンド配向させるベンド配向型のいずれか、あるいは強誘電性または反強誘電性液晶表示素子であり、前記一对の基板 1 , 2 の外面にそれぞれ、偏光板（図示せず）が、その透過軸の向きを予め定めた方向に向けて配置されている。

【 0 0 3 4 】

この液晶表示素子は、予め定めた間隙を設けて対向配置された一对の基板 1 , 2 と、前記一对の基板 1 , 2 間の間隙に封入された液晶層 3 と、前記一对の基板 1 , 2 の互いに対向する内面のうちの後基板 1 の内面に、複数行に配列させて設けられた複数の画素電極 4 と、前記後基板 1 の内面に、前記画素電極 4 の各配列行の一侧の領域毎にその行の複数の画素電極 4 にそれぞれ対応させて配置され、対応する前記画素電極の端部に接続された複数の T F T 5 と、前記基板 2 の内面に、前記複数の画素電極 4 と対向させて設けられ、前記複数の画素電極 4 とそれぞれ対向する領域により複数の画素 1 8 を形成する対向電極 1 7 と、前記前基板 2 の内面に、前記複数の画素 1 8 毎に設けられた複数のカラーフィルタ 1 9 R , 1 9 G , 1 9 B からなり、これらのカラーフィルタ 1 9 R , 1 9 G , 1 9 B がそれぞれ、前記各行の複数の画素電極 4 , 4 間に対応する領域と、前記画素電極 4 とその画素電極 4 に対応する前記 T F T 5 との接続部に対応する領域とにおいて互いに隣接する形状に形成されたカラーフィルタ群 1 9 と、前記前基板の内面に、前記複数のカラーフィルタ 1 9 R , 1 9 G , 1 9 B の隣接部を覆って設けられた遮光膜 2 0 とを備えているため、各画素 1 8 の開口面積（光が透過する領域の面積）を広くし、高輝度の表示を得ることができる。

10

20

【 0 0 3 5 】

すなわち、図 4 は、前記複数のカラーフィルタ 1 9 R , 1 9 G , 1 9 B をそれぞれ、各行の複数の画素電極 4 , 4 間に対応する領域と、隣合う 2 つの行のうち的一方の行の画素電極 4 に接続された T F T 5 と他方の行の画素電極 4 との間に対応する領域において隣接する形状に形成し、遮光膜 2 0 を、前記複数のカラーフィルタ 1 9 R , 1 9 G , 1 9 B の隣接部を覆って設けた比較例の液晶表示素子の断面図である。

【 0 0 3 6 】

なお、この比較例の液晶表示素子は、前記カラーフィルタ 1 9 R , 1 9 G , 1 9 B と遮光膜 2 0 の行方向の位置が異なるだけで、他の構成は上記実施例の液晶表示素子と同じであるから、その構成の説明は、図に同符号を付して省略する。

30

【 0 0 3 7 】

この比較例の液晶表示素子は、行方向に配列されたカラーフィルタの境界部が、隣合う 2 つの行のうち的一方の行の画素電極 4 に接続された T F T 5 と、他方の行の画素電極 4 との間に対応しているため、前記 T F T 5 の画素電極との接続部が配列されていない側に位置する遮光膜 2 0 を、前記カラーフィルタ及び画素電極との位置あわせ誤差を考慮して大きく重ね合わせる必要があり、また前記 T F T 5 の画素電極 4 との接続部、つまりソース電極 1 0 の画素電極 4 の端部に重なる部分が、前記複数のカラーフィルタの隣接部を覆って設けられた前記遮光膜 2 0 よりも画素 1 8 内に突出している。

40

【 0 0 3 8 】

そのため、この比較例の液晶表示素子の各画素 1 8 の開口部 1 8 a は、前記画素 1 8 のうちの前記遮光膜 2 0 により囲まれた領域（遮光膜 2 0 の開口 2 0 a 内に対応する領域）から、前記 T F T 5 の画素電極との接続部、つまりソース電極 1 0 の画素電極 4 の端部に重なる部分が、前記 T F T 5 の前記遮光膜 2 0 よりも画素 1 8 内に突出した画素電極との接続部の面積を差し引いた領域である。

【 0 0 3 9 】

それに対して、上記実施例の液晶表示素子は、前記複数のカラーフィルタ 1 9 R , 1 9 G , 1 9 B をそれぞれ、1 つの画素行の前記画素電極 4 と、その画素行に隣接する画素行の画素電極 4 に対応する T F T 5 、及びその T F T 5 と対応する画素電極 4 との接続部の

50

少なくとも一部に対応する領域と重なる形状に形成し、前記行方向に配列されたカラーフィルタ 19 R, 19 G, 19 B を、各画素行の画素電極 4 とその画素電極 4 に対応する T F T 5 との接続部に対応する領域に境界を設けて複数配列させるとともに、これらのカラーフィルタ 19 R, 19 G, 19 B の隣接部を覆って、前記複数の画素 18 にそれぞれ対応する複数の開口 20 a を有し、隣合う 2 つの行の画素 18 にそれぞれ対応する前記開口 20 a の間の遮光部 20 c が、前記隣合う 2 つの行のうちの一方の行の画素電極 4 の T F T との接続部とは反対側の端部の近傍から、他方の行の画素電極 4 の T F T 接続部にわたって対応する幅に形成された遮光膜 20 を設けているため、画素電極 4 の T F T 接続部とは反対側の端部を隣接する画素列に近接させて設けることができ、また、前記 T F T 5 の画素電極接続部が前記遮光膜 20 よりも画素 18 内に突出することは無い。

10

【0040】

そのため、この液晶表示素子の各画素 18 の開口部 18 a は、前記画素 18 のうちの前記遮光膜 20 により囲まれた領域の全域であり、したがって、上記比較例に比べて、各画素 18 の開口面積を十分に広くし、高輝度の表示を得ることができる。

【0041】

また、この液晶表示素子は、前記前基板 2 の内面に設けられた前記複数のカラーフィルタ 19 R, 19 G, 19 B の前記画素電極 4 の配列行の一侧の領域に対応する部分の上にそれぞれ、前記後基板 1 の内面に当接されて前記液晶層 3 の層厚を規定する柱状スペーサ 21 を設けているため、この柱状スペーサ 21 により各画素 18 の開口面積が制約されることも無い。

20

【0042】

さらに、この液晶表示素子は、前記後基板 1 の内面に、前記複数の画素電極 4 の全周の縁部に層間絶縁膜 15 を介して対向し、前記画素電極 4 の周縁部との間に補償容量を形成する容量電極 14 を設けているため、容量値が十分に大きい補償容量を形成することができる。

【0043】

しかも、この液晶表示素子は、前記容量電極 14 を、前記後基板 1 の内面に前記複数の T F T を覆って設けられたオーバーコート絶縁膜 13 の上に形成し、前記複数の画素電極 4 を、前記容量電極 14 を覆って設けられた層間絶縁膜 15 の上に形成しているため、前記複数の画素電極 4 の全周にわたって前記補償容量を形成することができる。

30

【0044】

なお、上記実施例の液晶表示素子は、複数の画素電極 4 を、行方向及び列方向にそれぞれ直線状に並べて配列したものであるが、この発明は、各列の画素電極 4 を、各行毎に行方向に 1.5 ピッチずつずらして設けたデルタ配列型の液晶表示素子にも適用することができる。

【0045】

また、上記実施例では、前記柱状スペーサ 21 を前記 T F T 5 に対応する領域に設けているが、この柱状スペーサ 21 は、前記走査線 11 に対応する領域に設けてもよい。

【図面の簡単な説明】

【0046】

40

【図 1】この発明の一実施例を示す液晶表示素子の一部分の平面図。

【図 2】図 1 の II - II 線に沿う断面図。

【図 3】図 1 の III - III 線に沿う断面図。

【図 4】比較例の液晶表示素子の断面図。

【符号の説明】

【0047】


1, 2 ... 基板、3 ... 液晶層、4 ... 画素電極、5 ... T F T、6 ... ゲート電極、7 ... ゲート絶縁膜、8 ... i 型半導体膜、9 ... ドレイン電極、10 ... ソース電極、11 ... 走査線、12 ... 信号線、13 ... オーバーコート絶縁膜、14 ... 容量電極、15 ... 層間絶縁膜、17 ... 対向電極、18 ... 画素、18 a ... 開口部、19 ... カラーフィルタ群、19 R, 19 G, 19

50

B ... カラーフィルタ、20 ... 遮光膜、20a ... 開口、21b, 21c ... 遮光部、21 ... 柱状スペーサ。


【図1】

図1




【図2】

図2




【図3】

図3



【 図 4 】

図 4



フロントページの続き

(74)代理人 100084618

弁理士 村松 貞男

(74)代理人 100092196

弁理士 橋本 良郎

(72)発明者 武井 寿郎

東京都八王子市石川町 2 9 5 1 番地の 5 カシオ計算機株式会社八王子技術センター内

F ターム(参考) 2H091 FA02Y FA34Y GA13 LA16

2H092 JA26 JB13 JB52 NA02 NA25 PA08

专利名称(译)	液晶显示元件		
公开(公告)号	JP2008209780A	公开(公告)日	2008-09-11
申请号	JP2007047796	申请日	2007-02-27
[标]申请(专利权)人(译)	卡西欧计算机株式会社		
申请(专利权)人(译)	卡西欧计算机有限公司		
[标]发明人	武井寿郎		
发明人	武井 寿郎		
IPC分类号	G02F1/1368 G02F1/1335		
FI分类号	G02F1/1368 G02F1/1335.525 G02F1/1335.500 G02F1/1335.505 G02F1/1343		
F-TERM分类号	2H091/FA02Y 2H091/FA34Y 2H091/GA13 2H091/LA16 2H092/JA26 2H092/JB13 2H092/JB52 2H092/NA02 2H092/NA25 2H092/PA08 2H191/FA05Y 2H191/FA15Y 2H191/FD22 2H191/FD26 2H191/GA10 2H191/GA11 2H191/GA19 2H191/HA06 2H191/HA09 2H191/HA11 2H191/HA12 2H191/HA13 2H191/HA20 2H191/HA21 2H191/LA21 2H192/AA24 2H192/BC31 2H192/CB05 2H192/DA15 2H192/EA23 2H192/EA43 2H291/FA05Y 2H291/FA15Y 2H291/FD22 2H291/FD26 2H291/GA10 2H291/GA11 2H291/GA19 2H291/HA06 2H291/HA09 2H291/HA11 2H291/HA12 2H291/HA13 2H291/HA20 2H291/HA21 2H291/LA21		
代理人(译)	河野 哲 中村诚		
其他公开文献	JP4992471B2		
外部链接	Espacenet		

摘要(译)

解决的问题：通过增加每个像素的开口面积来提供具有高亮度的有源矩阵型液晶显示元件。 解决方案：在彼此面对的一对基板中的一个基板1的一个基板1的内表面上布置有在行方向和列方向上排列的多个像素电极4，在它们之间具有液晶层3，并且布置了像素电极4的每个阵列行。 分别对应于多个像素电极4布置并连接至像素电极4的多个TFT 5，以及在另一基板2的内表面上形成多个像素18的对电极。 如图17所示，遮光膜20具有多个滤色片19R，19G，19B，并形成覆盖这些滤色片的边界部的形状。 [选择图]图2

