

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A) (11)特許出願公開番号

特開2002 - 196358

(P2002 - 196358A)

(43)公開日 平成14年7月12日(2002.7.12)

(51) Int.Cl. ⁷	識別記号	F I	テマコード [*] (参考)
G 0 2 F 1/1368		G 0 2 F 1/1368	2 H 0 9 2
	1/133		2 H 0 9 3
G 0 9 G 3/20	611	G 0 9 G 3/20	5 C 0 0 6
	624		5 C 0 8 0
	3/36	3/36	
審査請求 未請求 請求項の数 11 O L (全 20数)			

(21)出願番号 特願2000 - 390418(P2000 - 390418)

(22)出願日 平成12年12月22日(2000.12.22)

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 小澤 徳郎

長野県諏訪市大和3丁目3番5号 セイコーエ

プソン株式会社内

(74)代理人 100095728

弁理士 上柳 雅 誉 (外 1 名)

最終頁に続く


(54)【発明の名称】 液晶表示装置、駆動回路、駆動方法および電子機器

(57)【要約】


【課題】 データ線 1 1 4 に供給されるデータ信号 S_j の電圧振幅を小さく抑えて、低消費電力化を図る。

【解決手段】 走査線 1 1 2 に供給される走査信号 Y_{si} をオン電位にした場合に、データ線 1 1 4 に供給されるデータ信号 S_j を、濃度に応じ、かつ、書込極性に応じた電位とする。この場合、T F T 1 1 6 がオンするので、液晶容量 C_{LC} と蓄積容量 C_{stg} とには、データ信号 S_j の電位に応じた電荷が蓄積される。この後、走査信号 Y_{si} をオフ電位にして、T F T 1 1 6 をオフさせるとともに、蓄積容量 C_{stg} の他端における電位を、低位側の容量電位 $V_{st(-)}$ から高位側 $V_{st(+)}$ に持ち上げると、持ち上げられた分に相当する電荷が、液晶容量 C_{LC} に分配される。これにより、液晶容量 C_{LC} に印加される電圧実効値を、データ信号 S_j の電位振幅以上に対応するものとすることができる。


(a) 書込



(b) 蓄積容量の電位シフト



(c) 電荷の再分配



【特許請求の範囲】

【請求項 1】 所定の間隔毎にオン電位になる走査線と、
対向電極と画素電極とにより液晶を挟持してなる液晶容量と、

前記走査線がオン電位である場合に、前記対向電極の電位に対して濃度に応じた電位差であって、かつ、前記液晶容量への書込極性に対応した電位になるデータ線と、前記データ線と前記画素電極との間に介挿されて、前記走査線がオン電位であればオンする一方、オフ電位であればオフする第 1 のスイッチング素子と、
一端が前記画素電極に接続される一方、他端の電位が、当該オン電位であった期間における前記データ線の電位が正極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、高位側にシフトし、当該オン電位であった期間における前記データ線の電位が負極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、低位側にシフトする蓄積容量とを具備することを特徴とする液晶表示装置。

【請求項 2】 前記液晶容量に対する前記蓄積容量の容量比率は、4 以上であることを特徴とする請求項 1 に液晶表示装置。

【請求項 3】 前記蓄積容量の他端は、容量線を介して行毎に共通接続されることを特徴とする請求項 1 に液晶表示装置。

【請求項 4】 容量線を分断して、分断した容量線の電位のシフト方向を互いに逆方向とすることを特徴とする請求項 3 に液晶表示装置。

【請求項 5】 所定の第 1 電位に維持される低位容量線と、

前記第 1 電位よりも高い第 2 電位に維持される高位容量線と、

前記低位容量線または前記高位容量線のいずれかを、選択信号線の電位に応じて択一的に選択して、前記蓄積容量の他端に印加するセレクトとを備えることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 6】 前記セレクトは、
前記低位容量線または前記高位容量線のいずれか一方と前記蓄積容量の他端との間に介挿されて、前記選択信号線の電位が高位側または低位側のいずれか一方の電位であればオンする第 2 のスイッチング素子と、
前記低位容量線または前記高位容量線のいずれか他方と前記蓄積容量の他端との間に介挿されて、前記選択信号線の電位が高位側または低位側のいずれか他方の電位であればオンする第 3 のスイッチング素子とからなることを特徴とする請求項 5 に記載の液晶表示装置。

【請求項 7】 前記セレクトの選択特性を、前記走査線の延在する方向に相隣接するもの同士で互いに逆特性とすることを特徴とする請求項 5 に記載の液晶表示装置。

【請求項 8】 前記セレクトの選択特性を、前記走査線

の延在する方向に相隣接するもの同士で互いに逆特性とするとともに、前記データ線の延在する方向に相隣接するもの同士でも互いに逆特性とすることを特徴とする請求項 5 に記載の液晶表示装置。

【請求項 9】 請求項 1 乃至 8 のいずれかに記載の液晶表示装置を備えることを特徴とする電子機器。

【請求項 10】 走査線とデータ線との交差に対応して設けられるとともに、対向電極と画素電極とにより液晶を挟持してなる液晶容量と、

前記データ線と前記画素電極との間に介挿されて、前記走査線がオン電位であればオンする一方、オフ電位であればオフする第 1 のスイッチング素子と、

一端が前記画素電極に接続された蓄積容量とを備える液晶表示装置を駆動するに際し、

前記走査線を所定の間隔毎にオン電位にする走査線駆動回路と、

前記走査線駆動回路によって、前記走査線がオン電位にされた場合に、前記データ線の電位を、前記対向電極の電位に対して濃度に応じた電位差であって、かつ、前記液晶容量への書込極性に対応した電位にするデータ線駆動回路と、

前記走査線がオン電位である場合に前記データ線の電位が正極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、前記蓄積容量における他端の電位を高位側にシフトさせる一方、

当該オン電位における前記データ線の電位が負極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、前記蓄積容量における他端の電位を低位側にシフトさせる蓄積容量駆動回路とを具備することを特徴とする液晶表示装置の駆動回路。

【請求項 11】 走査線とデータ線との交差に対応して設けられるとともに、対向電極と画素電極とにより液晶を挟持してなる液晶容量と、

前記データ線と前記画素電極との間に介挿されて、前記走査線がオン電位であればオンする一方、オフ電位であればオフする第 1 のスイッチング素子と、

一端が前記画素電極に接続された蓄積容量とを備える液晶表示装置を駆動するに際し、

前記走査線を所定の間隔毎にオン電位にし、

前記走査線をオン電位にした場合に、前記データ線の電位を、前記対向電極の電位に対して濃度に応じた電位差であって、かつ、前記液晶容量への書込極性に対応した電位にし、

前記走査線をオン電位にした場合に前記データ線の電位を正極書込に対応させたならば、前記走査線をオフ電位に遷移させた後に、前記蓄積容量における他端の電位を高位側にシフトさせる一方、

前記走査線をオン電位にした場合に前記データ線の電位を負極性書込に対応させたならば、前記走査線をオフ電位に遷移させた後に、前記蓄積容量における他端の電位

を低位側にシフトさせることを特徴とする液晶表示装置の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、低消費電力化を図った液晶表示装置、駆動回路、駆動方法および電子機器に関する。

【0002】

【従来の技術】近年、液晶表示装置は、陰極線管（CRT）に代わるディスプレイデバイスとして、各種情報処理機器や壁掛けテレビなどの電子機器に広く用いられている。このような液晶表示装置は、駆動方式等に様々な型に分類することができるが、画素をスイッチング素子により駆動するアクティブマトリクス型液晶表示装置は、次のような構成となっている。すなわち、アクティブマトリクス型液晶表示装置は、マトリクス状に配列した画素電極や、この画素電極に接続されたスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との間に挟持された液晶とから構成されている。

【0003】このような構成において、走査線をオン電位にすると、当該走査線に接続されたスイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に対し階調（濃度）に応じた電圧信号を印加すると、当該画素電極および対向電極の間に液晶を挟持してなる液晶容量に、当該電圧信号に応じた電荷が蓄積される。そして、電荷蓄積後、走査線をオフ電位にして、スイッチング素子をオフ状態にしても、当該液晶容量における電荷の蓄積は、液晶容量自身の容量性や、これに併設される蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、液晶の配向状態が変化するので、画素毎に濃度が変化することになって、階調表示が可能となる。

【0004】ところで、液晶表示装置には、適用される電子機器の特性・特長・用途等から、低消費電力が強く求められている。一方、液晶容量を駆動するには、通常、10ボルト以上の高い電圧振幅が必要であるため、データ線に印加される電圧信号も同程度の電圧振幅が必要となる。

【0005】

【発明が解決しようとする課題】しかしながら、液晶表示装置のうち、最も高い周波数で駆動されるのは、データ線であり、このようなデータ線に、振幅の大きな電圧信号を高い周波数で供給する構成では、消費電力が大きくなるので、低消費電力化とは逆行することになる。

【0006】本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、データ線に印加する電圧信号の電圧振幅を小さく抑えることによって低消費電力化を図った液晶表示装置、駆動回路、駆動方法およ

び電子機器を提供することにある。

【0007】

【課題を解決するための手段】上記目的を達成するために、本件第1発明に係る液晶表示装置にあっては、所定の間隔毎にオン電位になる走査線と、対向電極と画素電極とにより液晶を挟持してなる液晶容量と、前記走査線がオン電位である場合に、前記対向電極の電位に対して濃度に応じた電位差であって、かつ、前記液晶容量への書込極性に対応した電位になるデータ線と、前記データ線と前記画素電極との間に介挿されて、前記走査線がオン電位であればオンする一方、オフ電位であればオフする第1のスイッチング素子と、一端が前記画素電極に接続される一方、他端の電位が、当該オン電位であった期間における前記データ線の電位が正極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、高位側にシフトし、当該オン電位であった期間における前記データ線の電位が負極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、低位側にシフトする蓄積容量とを具備する構成を特徴としている。

【0008】この構成によれば、走査線がオン電位になると、当該走査線に接続された第1のスイッチング素子がオンする結果、液晶容量および蓄積電極には、データ線の電位に応じた電荷が蓄積される。この後、第1のスイッチング素子がオフすると、蓄積容量における他端の電位がシフトするので、その分、蓄積容量における一端の電位が持ち上げられる（または持ち下げられる）。と同時に、持ち上げられた（または持ち下げられた）分の電荷が、液晶容量に分配されるので、液晶容量には、データ線の電位以上に対応する電圧実効値が印加されることになる。換言すれば、最終的に画素電極に印加される電圧振幅に比べて、データ線に印加する電圧信号の電圧振幅が小さく抑えられる。したがって、データ線を低電圧で駆動して、低消費電力化を図ることが可能となる。

【0009】ここで、第1発明において、液晶容量に対して蓄積容量が十分に大きいのであれば、蓄積容量における他端の電位シフト分がそのまま液晶容量に印加されるとみなすことができる。ただし、実際には、蓄積容量を液晶容量よりも数倍程度とするのが限界であるので、蓄積容量における他端の電位シフト分が圧縮されて、液晶容量に印加されることになるが、前記液晶容量に対する前記蓄積容量の容量比率は、4以上であれば、電圧振幅の減少分も約20%弱と少なく、レイアウト的にも現実的である。

【0010】また、第1発明において、前記蓄積容量の他端は、容量線を介して行毎に共通接続される構成が好ましい。ただし、この構成では、液晶容量を、走査線毎の反転（行反転）、または、垂直走査期間毎の反転（フレーム反転）しかできないので、容量線を分断して、分断した容量線の電位のシフト方向を互いに逆方向とする

構成が好ましい。この構成によれば、容量線の分断部分を境に、液晶容量の書込極性が反転した状態になるので、対向電極への突入電流は、走査線毎の反転等と比較して減少するので、より低消費電力化が可能になる。

【0011】一方、第1の発明において、所定の第1電位に維持される低位容量線と、前記第1電位よりも高い第2電位に維持される高位容量線と、前記低位容量線または前記高位容量線のいずれかを、選択信号線の電位に応じて択一的に選択して、前記蓄積容量の他端に印加するセレクトアとを備える構成が好ましい。この構成によれば、画素毎に書込極性を選択することが可能となる。

【0012】この構成において、セレクトアとしては、前記低位容量線または前記高位容量線のいずれか一方と前記蓄積容量の他端との間に介挿されて、前記選択信号線の電位が高位側または低位側のいずれか一方の電位であればオンする第2のスイッチング素子と、前記低位容量線または前記高位容量線のいずれか他方と前記蓄積容量の他端との間に介挿されて、前記選択信号線の電位が高位側または低位側のいずれか他方の電位であればオンする第3のスイッチング素子とからなる態様が考えられる。この態様によれば、第1、第2および第3のスイッチング素子を、共通プロセスで形成することができるので、低消費電力化のほか、小型化や集積化等を図る場合に有利になる。

【0013】また、セレクトアを備える構成においては、前記セレクトアの選択特性を、前記走査線の延在する方向に相隣接するもの同士で互いに逆特性とすることが望ましい。この構成により、液晶容量を、データ線毎の反転（列反転）することができるので、高画質化を図ることが可能になる。

【0014】さらに、セレクトアを備える構成においては、前記セレクトアの選択特性を、前記走査線の延在する方向に相隣接するもの同士で互いに逆特性とするとともに、前記データ線の延在する方向に相隣接するもの同士でも互いに逆特性とする構成が最も望ましい。この構成により、液晶容量を、画素毎の反転することができるので、低消費電力化とともに高画質化を図ることが可能になる。

【0015】また、本発明における電子機器は、上記液晶表示装置を備えるので、低消費電力化を図ることが可能になる。なお、このような電子機器としては、画像を拡大投射するプロジェクタや、直視型、例えば、パーソナルコンピュータや携帯電話等の表示部などが挙げられる。

【0016】なお、上記第1発明は、液晶表示装置の駆動回路としても実現することができる。すなわち、本件第2発明に係る液晶表示装置の駆動回路にあっては、走査線とデータ線との交差に対応して設けられるとともに、対向電極と画素電極とにより液晶を挟持してなる液晶容量と、前記データ線と前記画素電極との間に介挿さ

れて、前記走査線がオン電位であればオンする一方、オフ電位であればオフする第1のスイッチング素子と、一端が前記画素電極に接続された蓄積容量とを備える液晶表示装置を駆動するに際し、前記走査線を所定の間隔毎にオン電位にする走査線駆動回路と、前記走査線駆動回路によって、前記走査線がオン電位にされた場合に、前記データ線の電位を、前記対向電極の電位に対して濃度に応じた電位差であって、かつ、前記液晶容量への書込極性に対応した電位にするデータ線駆動回路と、前記走査線がオン電位である場合に前記データ線の電位が正極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、前記蓄積容量における他端の電位を高位側にシフトさせる一方、当該オン電位における前記データ線の電位が負極性書込に対応するものであったならば、前記走査線がオフ電位に遷移した後に、前記蓄積容量における他端の電位を低位側にシフトさせる蓄積容量駆動回路とを具備する構成を特徴としている。この構成によれば、上記第1発明と同様に、最終的に画素電極に印加される電圧振幅に比べて、データ線に印加する電圧信号の電圧振幅を小さく抑えることができるので、低消費電力化を図ることが可能になる。

【0017】さらに、上記第1発明は、液晶表示装置の駆動方法としても実現することができる。すなわち、本件第3発明に係る液晶表示装置の駆動方法にあっては、走査線とデータ線との交差に対応して設けられるとともに、対向電極と画素電極とにより液晶を挟持してなる液晶容量と、前記データ線と前記画素電極との間に介挿されて、前記走査線がオン電位であればオンする一方、オフ電位であればオフする第1のスイッチング素子と、一端が前記画素電極に接続された蓄積容量とを備える液晶表示装置を駆動するに際し、前記走査線を所定の間隔毎にオン電位にし、前記走査線をオン電位にした場合に、前記データ線の電位を、前記対向電極の電位に対して濃度に応じた電位差であって、かつ、前記液晶容量への書込極性に対応した電位にし、前記走査線をオン電位にした場合に前記データ線の電位を正極性書込に対応させたならば、前記走査線をオフ電位に遷移させた後に、前記蓄積容量における他端の電位を高位側にシフトさせる一方、前記走査線をオン電位にした場合に前記データ線の電位を負極性書込に対応させたならば、前記走査線をオフ電位に遷移させた後に、前記蓄積容量における他端の電位を低位側にシフトさせる方法を特徴としている。この方法によれば、上記第1および第2発明と同様に、最終的に画素電極に印加される電圧振幅に比べて、データ線に印加する電圧信号の電圧振幅を小さく抑えることができるので、低消費電力化を図ることが可能になる。

【0018】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。

【0019】<1：第1実施形態>はじめに、本発明の

第 1 実施形態に係る液晶表示装置について説明する。図 1 (a) は、この液晶表示装置の構成を示す斜視図であり、図 1 (b) は、図 1 (a) における A - A ' 線の断面図である。これらの図に示されるように、液晶表示装置 100 は、各種素子や画素電極 118 等が形成された素子基板 101 と、対向電極 108 等が形成された対向基板 102 とが、スペーサ 103 を含むシール材 104 によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に例えば TN (Twisted Nematic) 型の液晶 105 が封入され

た構成となっている。
【 0020 】なお、素子基板 101 には、本実施形態では、ガラスや、半導体、石英などが用いられるが、不透明な基板を用いても良い。ただし、素子基板 101 に、不透明な基板を用いる場合には、透過型ではなく反射型として用いる必要がある。また、シール材 104 は、対向基板 102 の周辺に沿って形成されるが、液晶 105 を封入するために一部が開口している。このため、液晶 105 の封入後に、その開口部分が封止材 106 によって封止されている。

【 0021 】次に、素子基板 101 の対向面であって、シール材 104 の外側一辺に位置する領域 150 a には、データ線を駆動するための回路 (詳細については後述する) が形成されている。さらに、この一辺の外周部分には、複数の実装端子 107 が形成されて、外部回路から各種信号を入力する構成となっている。

【 0022 】また、この一辺に隣接する 2 辺に位置する領域 130 a には、それぞれ走査線や容量線などを駆動するため回路 (詳細については後述する) が形成されて、行 (X) 方向の両側から駆動する構成となっている。また、残りの一辺には、2 個の領域 130 a に形成される回路において共用される配線 (図示省略) などが設けられる。なお、行方向に供給される信号の遅延が問題にならないのであれば、これらの信号を出力する回路を片側 1 個の領域 130 a のみに形成する構成でも良い。

【 0023 】一方、対向基板 102 に設けられる対向電極 108 は、素子基板 101 との貼合部分における 4 隅のうち、少なくとも 1 箇所に設けられた銀ペースト等などの導通材によって、素子基板 101 に形成された実装端子 107 と電気的に接続されて、時間的に一定の電位 LC com に維持される構成となっている。ほかに、対向基板 102 には、特に図示はしないが、画素電極 118 と対向する領域に、必要に応じて着色層 (カラーフィルタ) が設けられる。ただし、後述するプロジェクタのように色光変調の用途に適用する場合、対向基板 102 に着色層を形成する必要はない。また、着色層を設けると否かにかかわらず、光のリークによるコントラスト比の低下を防止するために、画素電極 118 と対向する領域以外の部分には遮光膜が設けられている (図示省

略)。

【 0024 】また、素子基板 101 および対向基板 102 の各対向面には、液晶 105 における分子の長軸方向が両基板間で約 90 度連続的に捻れるようにラビング処理された配向膜が設けられる一方、その各背面側には配向方向に沿った方向に吸収軸が設定された偏光子がそれぞれ設けられる。これにより、液晶容量 (画素電極 118 と対向電極 108 との間において液晶 105 を挟持してなる容量) に印加される電圧実効値がゼロであれば、透過率が最大になる一方、電圧実効値が大きくなるにつれて、透過率が徐々に減少して、ついには透過率が最小になる構成となっている。すなわち、本実施形態では、ノーマリーホワイトモードの構成となっている。

【 0025 】なお、配向膜や偏光子などについては、本件とは直接関係しないので、その図示については省略することにする。また、図 1 (b) において、対向電極 108 や、画素電極 118、実装端子 107 などには厚みを持たせているが、これは、位置関係を示すための便宜的な措置であり、実際には、基板の厚みに対して視認できないほどに薄い。

【 0026 】< 1 - 1 : 電気的な構成 > 次に、本実施形態に係る液晶表示装置の電気的な構成について説明する。図 2 は、この電気的な構成を示すブロック図である。この図に示されるように、走査線 112 および容量線 113 が、それぞれ X (行) 方向に延在して形成される一方、データ線 114 が、Y (列) 方向に延在して形成されて、これらの交差に対応して画素 120 が形成されている。ここで、説明の便宜上、走査線 112 (容量線 113) の本数を「 m 」とし、データ線 114 の本数を「 n 」とすると、画素 120 は、 m 行 n 列のマトリクス状に配列することになる。また、本実施形態では、図面の記載上、 m、n を偶数とするが、これに限定する趣旨ではない。

【 0027 】ここで、1つの画素 120 について着目すると、Nチャネル型の薄膜トランジスタ (Thin Film Transistor : 以下「 TFT 」と称呼する) 116 のゲートが走査線 112 に接続され、そのソースがデータ線 114 に接続され、さらに、そのドレインが画素電極 118 および蓄積容量 119 の一端に接続されている。上述したように画素電極 118 は、対向電極 108 に対向し、さらに、両電極間に液晶 105 が挟持されて、液晶容量が構成されている。すなわち、液晶容量は、一端を画素電極 118 とし、他端を対向電極 108 として、液晶 105 を挟持した構成となっている。この構成において、走査線 112 に供給される走査信号がオン電位たる Hレベルになると、 TFT 116 がオンして、データ線 114 の電位に応じた電荷が液晶容量および蓄積容量 119 に書き込まれることになる。なお、蓄積容量 119 の他端は、本実施形態では、容量線 113 に 1 行毎に共通接続されている。

【0028】さて、Y側について直目すると、シフトレジスタ130（走査線駆動回路）は、図3に示されるように、1垂直走査期間（1F）の最初に供給される転送開始パルスDYを、クロック信号CLYの立ち上がり及び立ち下がり順にシフトして、走査信号Ys1、Ys2、Ys3、...、Ysmを、それぞれ1行目、2行目、3行目、...、m行目の走査線112に供給するものである。ここで、走査信号Ys1、Ys2、Ys3、...、Ysmは、図3に示されるように、互いに重複しないように、1水平走査期間（1H）毎にアクティブレベル（Hレベル）になる。

【0029】次に、本実施形態では、フリップフロップ132およびセクタ134（蓄積容量駆動回路）が行毎に設けられている。ここで一般的に、i（iは、1 ≤ i ≤ mを満たす整数）行目に対応するフリップフロップ132のクロックパルス入力端Cpには、i行目に対応する走査信号Ysiの反転信号が供給され、また、そのデータ入力端Dには、1垂直走査期間（1F）毎に論理レベルが反転する信号FR（図3参照）が供給されている。このため、i行目のフリップフロップ132は、走査信号Ysiの立ち下がりにおいて、信号FRをラッチして、選択制御信号Csiとして出力することになる。

【0030】続いて、一般的にi行目のセクタ134は、選択制御信号Csiの論理レベルがHレベルであれば入力端Aを選択する一方、Lレベルであれば入力端Bを選択し、容量スイング信号Yciとしてi行目の容量線113に供給するものである。ここで、奇数行目のセクタ134における入力端Aの電位は、高位側の容量電位Vst(+)であり、その入力端Bの電位は、低位側の容量電位Vst(-)である。一方、偶数行目のセクタ134における入力端Aの電位は、低位側の容量電位Vst(-)であり、その入力端Bの電位は、高位側の容量電位Vst(+)である。すなわち、奇数行のセクタ134と、偶数行のセクタ134とでは、入力端A、Bの容量電位が、互いに入れ替えられた関係となっている。

【0031】一方、X側に着目すると、シフトレジスタ150は、図4に示されるように、転送開始パルスDXを、クロック信号CLXの立ち上がり及び立ち下がり順にシフトして、互いに排他的にアクティブレベル（Hレベル）となるサンプリング制御信号Xs1、Xs2、...、Xsnを、それぞれ出力するものである。ここで、サンプリング制御信号Xs1、Xs2、...、Xsnは、互いに重複しないように、順次アクティブレベル（Hレベル）になる。

【0032】さて、シフトレジスタ150の出力側には、第1のサンプリングスイッチ152、第1のラッチ回路154、第2のサンプリングスイッチ156、第2のラッチ回路158およびD/A変換器160が、それぞれデータ線114の1列毎に設けられる。このうち、一般的にj（jは、1 ≤ j ≤ nを満たす整数）列目に対

応する第1のサンプリングスイッチ152は、サンプリング制御信号Xsjがアクティブレベルになるとオンして、階調データDataをサンプリングするものである。

【0033】ここで、階調データDataは、画素120の階調（濃度）を指示する4ビットのデジタルデータである。このため、本実施形態に係る液晶表示装置にあって、画素120は、4ビットの階調データDataにしたがって16（=2⁴）階調の表示を行うことになる。なお、階調データDataは、実装端子107（図1参照）を介して、図示せぬ外部回路から所定のタイミングで供給される構成となっている。

【0034】続いて、j列目に対応する第1のラッチ回路154は、同じくj列目に対応する第1のサンプリングスイッチ152によってサンプリングされた階調データDataをラッチするものである。次に、j列目に対応する第2のサンプリングスイッチ156は、同じくj列目に対応する第1のラッチ回路154によってラッチされた階調データDataを、ラッチパルスLPがアクティブレベル（Hレベル）になったときに、サンプリングするものである。さらに、j列目に対応する第2のラッチ回路158は、同じくj列目に対応する第2のサンプリングスイッチ156によってサンプリングされた階調データDataをラッチするものである。

【0035】そして、j列目のD/A変換器160は、同じくj列目に対応する第2のラッチ回路158によってラッチされた階調データDataを、信号PSの論理レベルに対応する極性側のアナログ信号に変換して、データ信号Sjとして出力するものである。ここで、信号PSは、その論理レベルがHレベルである場合に、画素120への正極性書込を指示する一方、その論理レベルがLレベルである場合に、画素120への負極性書込を指示する信号であって、本実施形態では、図3または図4に示されるように1水平走査期間（1H）毎に論理レベルが反転する。さらに、信号PSの論理レベルは、同一の水平走査期間についてみた場合、1垂直走査期間毎でも反転する（図3の括弧書参照）。すなわち、本実施形態では、走査線112毎に極性反転（行反転）が行われる構成となっている。

【0036】なお、本実施形態において、画素120または液晶容量における極性反転とは、液晶容量の他端たる対向電極108の電位を基準として、その電圧レベルを交流反転させることをいう。また、図2において、シフトレジスタ130、フリップフロップ132およびセクタ134は、画素120の配列領域に対して左方のみに配列しているが、実際には、図1に示されるように、左右対称に右方にも配列して、左右の両側からそれぞれ走査線および容量線を駆動する構成となっている。

【0037】＜1-2：Y側の動作＞次に、上述した構成に係る液晶表示装置の動作のうち、Y側の動作につい

て説明する。ここで、図3は、この液晶表示装置におけるY側の動作を説明するためのタイミングチャートである。

【0038】この図に示されるように、垂直走査期間の最初に供給される転送開始パルスDYが、シフトレジスタ130（図2参照）により、クロック信号CLYの立ち上がり及び立ち下がりにしたがってシフトされて、1水平走査期間1H毎に、順次排他的にHレベルになる走査信号Ys1、Ys2、Ys3、...、Ysmとして出力される。

【0039】ここで、最初の1垂直走査期間（1F）において、信号FRがHレベルである場合であって、走査信号Ys1がHレベルになったとき、信号PSはHレベルになる（1行目の走査線112に位置する画素120に対して正極性書込が指示される）。この後、走査信号Ys1の立ち下がりにおいて、1行目のフリップフロップ132は、当該信号FRをラッチする。このため、1行目のフリップフロップ132による選択制御信号Cs1は、走査信号Ys1の立ち下がると（すなわち、1行目に位置する画素120のTFT116がオフすると）、Hレベルに遷移する結果、1行目のセクタ134は、その入力端Aを選択するので、1行目の容量線113に供給される容量スイング信号Yc1は、高位側の容量電位Vst(+)になる。したがって、走査信号Ys1がHレベルになると、正極性書込が指示され、この後、当該走査信号Ys1がLレベルに立ち下がると、容量スイング信号Yc1が、高位側の容量電位Vst(+)に遷移する構成となっている。

【0040】次に、走査信号Ys2がHレベルになったときに、信号PSはLレベルに反転する（2行目の走査線112に位置する画素120に対して負極性書込が指示される）。この後、走査信号Ys2の立ち下がりにおいて、2行目のフリップフロップ132が当該信号FRをラッチするので、選択制御信号Cs2は、走査信号Ys2の立ち下がると（すなわち、2行目に位置する画素120のTFT116がオフすると）、Hレベルに遷移する結果、2行目のセクタ134は、その入力端Aを選択する。ただし、偶数行のセクタ134は、奇数行のセクタ134とは、入力端A、Bに供給されている容量電位が、互いに入れ替えられているので（図2参照）、2行目の容量線113に供給される容量スイング信号Yc2は、走査信号Ys2の立ち下がりにおいて、低位側の容量電位Vst(-)になる。したがって、走査信号Ys2がHレベルになると、負極性書込が指示され、この後、当該走査信号Ys2がLレベルに立ち下がると、容量スイング信号Yc2が、低位側の容量電位Vst(-)に遷移する構成となっている。

【0041】以下同様な動作が、3行目、4行目、5行目、...、m行目のフリップフロップ132およびセクタ134において繰り返し行われることになる。すなわ

ち、信号FRがHレベルである1垂直走査期間（1F）において、i行目の走査線112に供給される走査信号YsiがHレベルになると、iが奇数であれば、正極性書込が指示され、この後、当該走査信号YsiがLレベルに立ち下がると、i行目の容量線113に供給される容量スイング信号Yciは、低位側の容量電位Vst(-)から高位側の容量電位Vst(+)に遷移する一方、iが偶数であれば、負極性書込が指示され、この後、当該走査信号YsiがLレベルに立ち下がると、容量スイング信号Yciは、高位側の容量電位Vst(+)から低位側の容量電位Vst(-)に遷移することになる。

【0042】なお、次の垂直走査期間では、信号FRはLレベルになる。このため、i行目の走査線112に供給される走査信号YsiがHレベルからLレベルになったとき、i行目の容量線113に供給される容量スイング信号Yciは、iが奇数であれば、高位側の容量電位Vst(+)から低位側の容量電位Vst(-)に遷移する一方、iが偶数であれば、低位側の容量電位Vst(-)から高位側の容量電位Vst(+)に遷移することになる。ただし、信号PSの論理レベルも反転するので、正極性書込が指示された後、走査信号YsiがLレベルに立ち下がると、容量スイング信号Yciは、低位側の容量電位Vst(-)から高位側の容量電位Vst(+)に遷移する一方、負極性書込が指示された後、走査信号YsiがLレベルに立ち下がると、容量スイング信号Yciが、高位側の容量電位Vst(+)から低位側の容量電位Vst(-)に遷移する点に変わりはない。

【0043】＜1-3：X側の動作＞次に、液晶表示装置の動作のうち、X側の動作について説明する。ここで、図4は、この液晶表示装置におけるX側の動作を説明するためのタイミングチャートである。

【0044】まず、図4において、1行目の走査線112に供給される走査信号Ys1がHレベルになる1水平走査期間（図において示される期間）について着目すると、当該期間に先んじて、1行1列、1行2列、...、1行n列の画素に対応する階調データDataが順番に供給される。このうち、1行1列の画素に対応する階調データDataが供給されるタイミングにおいて、シフトレジスタ150から出力されるサンプリング制御信号Xs1がHレベルになると、1列目に対応する第1のサンプリングスイッチ152のオンにより、当該階調データが、同じく1列目に対応する第1のラッチ回路154にラッチされる。

【0045】次に、1行2列のドットに対応する階調データDataが供給されるタイミングにおいて、サンプリング制御信号Xs2がHレベルになると、2列目に対応する第1のサンプリングスイッチ152のオンにより、当該階調データが、同じく2列目に対応する第1のラッチ回路154にそれぞれラッチされ、以下同様に、1行n列のドットに対応する階調データData

が、 n 列目に対応する第 1 のラッチ回路 154 にそれぞれラッチされる。これにより、1 行目に位置する n 個の画素に対応する階調データ Data が、1 列目、2 列目、...、 n 列目に対応する第 1 のラッチ回路 154 にそれぞれラッチされることになる。

【0046】続いて、ラッチパルス LP が出力されると（その論理レベルが H レベルになると）、それぞれ 1 列目、2 列目、...、 n 列目に対応する第 1 のラッチ回路 154 にそれぞれラッチされた階調データ Data が、第 2 のサンプリングスイッチ 156 のオンにより、それぞれに対応する列の第 2 のラッチ回路 158 に、一斉にラッチされることになる。

【0047】そして、1 列目、2 列目、...、 n 列目に対応する第 2 のラッチ回路 158 にそれぞれラッチされた階調データ Data が、それぞれに対応する列の D/A 変換器 160 によって、信号 PS の論理レベルに対応する極性側のアナログ信号に変換されて、データ信号 S1、S2、...、Sn として出力される。この際、データ信号 S1、S2、...、Sn の電位は、信号 PS が H レベルであれば、正極性書込に対応したもの、詳細には、正極側の白レベルに対応する電位 Vwt(+) から、正極側の黒レベルに対応する電位 Vbk(+) までの範囲において、階調データ Data に対応したものとなる。

【0048】続いて、2 行目の走査線 112 に供給される走査信号 Ys2 が H レベルになる 1 水平走査期間（図において 示される期間）について着目すると、当該期間に先んじて、2 行 1 列、2 行 2 列、...、2 行 n 列の画素に対応する階調データ Data が順番に供給されて、走査信号 Ys1 が H レベルになる期間と同様な動作が実行される。すなわち、第 1 に、サンプリング制御信号 Xs1、Xs2、...、Xsn が順番に H レベルになると、2 行 1 列、2 行 2 列、...、2 行 n 列の画素に対応する階調データ Data が、1 列目、2 列目、...、 n 列目に対応する第 1 のラッチ回路 154 にそれぞれにラッチされ、この後、第 2 に、ラッチパルス LP の出力により、ラッチされた階調データ Data が、対応する列の第 2 のラッチ回路 158 に一斉にラッチされて、第 3 に、それぞれに対応する列の D/A 変換器 160 によって、信号 PS の論理レベルに対応する極性側のアナログ信号に変換されて、データ信号 S1、S2、...、Sn として出力される。ただし、この水平走査期間 中は、信号 PS が L レベルに反転するので、データ信号 S1、S2、...、Sn の電位は、負極性書込に対応したもの、詳細には、負極側の白レベルに対応する電位 Vwt(-) から、負極側の黒レベルに対応する電位 Vbk(-) までの範囲において、階調データ Data に対応したものとなる。

【0049】以下、同様な動作が、走査信号 Ys3、Ys4、...、Ysm が H レベルになる毎に、繰り返し実行されることになる。すなわち、 i 行目の走査線 112 に

供給される走査信号 Ysi が H レベルになる 1 水平走査期間に先んじて、 i 行 1 列、 i 行 2 列、...、 i 行 n 列の画素に対応する階調データ Data が順番に供給されて、1 列目、2 列目、...、 n 列目に対応する第 1 のラッチ回路 154 にそれぞれにラッチされ、この後、ラッチパルス LP の出力により、対応する列の第 2 のラッチ回路 158 に一斉にラッチされて、それぞれに対応する列の D/A 変換器 160 によって、信号 PS の論理レベルに対応する極性側のアナログ信号に変換されて、データ信号 S1、S2、...、Sn として出力される。この際、データ信号 S1、S2、...、Sn の電位は、 i が奇数であれば、信号 PS が H レベルとなるので、正極性書込に対応したものとなる一方、 i が偶数であれば、信号 PS が L レベルとなるので、負極性書込に対応したものとなる。

【0050】なお、次の垂直走査期間では、同様な動作が実行されるが、信号 PS は、同一の水平走査期間についてみた場合、1 垂直走査期間毎に反転するので、データ信号 S1、S2、...、Sn の電位は、 i が奇数であれば、負極性書込に対応したものとなる一方、 i が偶数であれば、正極性書込に対応したものとなる。

【0051】< 1 - 4 : 蓄積容量および液晶容量における動作 > 続いて、上述したような Y 側および X 側の動作が行われた場合に、蓄積容量および液晶容量における動作について説明する。図 5 (a)、図 5 (b) および図 5 (c) の各々は、これらの容量における電荷の蓄積動作を説明するための図である。なお、これらの図の左方における 2 つの升は、それぞれ蓄積容量および液晶容量を示している。詳細には、升の底面積が、それぞれ蓄積容量 C_{stg} (119) および液晶容量 C_{LC} の大きさを示し、升に溜められた水が電荷を示し、その高さが電圧を示している。

【0052】ここで、説明の便宜上、 i 行 j 列に位置する画素 120 において、正極性書込を行う場合を例にとって簡略的に説明する。なお、低位側の容量電位 Vst(-) と、対向電極 108 の電位 LCom とは、後述するように実際には異なっているが、ここでは、説明簡略化のために、互いに等しいものとして扱う。

【0053】まず、走査信号 Ysi が H レベル（オン電位）になると、当該画素の TFT116 がオンするので、図 5 (a) に示されるように、当該画素の蓄積容量 C_{stg} および液晶容量 C_{LC} には、データ線 Sj の電位に応じた電荷が蓄積される。この際、蓄積容量 C_{stg} および液晶容量 C_{LC} において充電された書込電圧を V_0 とする。

【0054】次に、走査信号 Ysi が L レベル（オフ電位）になると、当該画素の TFT116 がオフするとともに、正極性書込では、 i 行目の容量線 113 に供給される容量スイング信号 Yci の電位が、上述したように低位側の容量電位 Vst(-) から高位側の容量電位 Vst(+)

に遷移する。このため、図 5 (b) に示されるように、蓄積容量 C_{stg} における充電電圧が、その遷移分である電圧 V_1 だけ持ち上がる。ここで、 $V_1 = \{ Vst(+) - Vst(-) \}$ である。

【0055】ただし、蓄積容量 C_{stg} の一端は、画素電極 118 に接続されているので、図 5 (c) に示されるように、電圧が持ち上げられた蓄積容量 C_{stg} から液晶容量 C_{LC} に電荷が受け渡される。そして、両容量における電位差がなくなると、電荷の受け渡しを終了するので、両容量における充電電圧は、最終的に電圧 V_2 になる。この電圧 V_2 は、TFT 116 のオフ時におけるほ

$$V_2 = V_0 + V_1$$

すなわち、液晶容量 C_{LC} に最終的に印加される電圧 V_2 は、初期書込電圧 V_0 から、容量スイング信号 Yci の持ち上がり分 V_1 だけ高位側にシフトしたものと簡略化される。

【0058】なお、ここでは、図 5 (b) および図 5 (c) の動作を、簡略化のために別々に説明したが、実際には、両者の動作は同時並行的に行われる。また、ここでは、正極性書込を行う場合について説明したが、負極性書込の場合に、蓄積容量 C_{stg} が液晶容量 C_{LC} よりも十分に大きいのであれば、液晶容量 C_{LC} に最終的に印加される電圧 V_2 は、初期書込電圧 V_0 から容量スイング信号 Yci の遷移分 V_1 だけ、低位側にシフトすることになる。

【0059】さて、 i 行 j 列に位置する画素 120 において、実際に正極性書込を行う場合、上述したように、当該画素における TFT 116 のオン時に、 i 行目の容量線 113 に印加される容量スイング信号 Yci の電位、すなわち、当該画素における蓄積容量 C_{stg} (119) の他端の電位は、低位側の容量電位 $Vst(-)$ であり、また、液晶容量 C_{LC} の他端たる対向電極 108 の電位は、一定の $LCcom$ である (図 6 (a) 参照)。すなわち、蓄積容量 C_{stg} における充電電圧の基準電位と、液晶容量 C_{LC} における充電電圧の基準電位とは互いに異なっている。

【0060】しかしながら、図 6 (b) に示されるように、 i 行 j 列の画素 120 における画素電極 118 の電位 $Pix(i, j)$ は、第 1 に、TFT 116 のオン時に、一旦、 j 列目のデータ線 114 に供給されるデータ信号 Sj の電位になり、第 2 に、TFT 116 のオフ直後に、正極性書込であれば、容量スイング信号 Yci が低位側の容量電位 $Vst(-)$ から高位側の容量電位 $Vst(+)$ に遷移することによって、高位側にシフトする一方、負極性書込であれば、容量スイング信号 Yci が高位側の容量電位 $Vst(+)$ から低位側の容量電位 $Vst(-)$ に遷移することによって、低位側にシフトする点、および、このシフト量が、データ信号 Sj の書込電位と、蓄積容量 C_{stg} および液晶容量 C_{LC} の比に応じたものとなる点については、図 5 (a)、図 5 (b) および図 5 (c) に

とんどの期間において液晶容量 C_{LC} に印加され続けることになるので、液晶容量 C_{LC} には、実効的に、TFT 116 のオン時から電圧 V_2 が印加されたものとみなすことができる。

【0056】ここで、電圧 V_2 は、蓄積容量 C_{stg} および液晶容量 C_{LC} を用いると、次式 (1) のように表すことができる。

$$V_2 = V_0 + V_1 \cdot C_{stg} / (C_{stg} + C_{LC}) \quad \dots\dots(1)$$

【0057】さて、蓄積容量 C_{stg} が液晶容量 C_{LC} よりも十分に大きいのであれば、式 (1) は、次式 (2) のように近似される。

$$\dots\dots(2)$$

おける説明となんら変わるところはない。

【0061】なお、図 6 (b) は、 i 行 j 列の画素 120 における画素電極 118 の電位 $Pix(i, j)$ が、TFT 116 のオン時に、正極性書込における白レベルに対応する電位 $Vwt(+)$ であった場合に、TFT 116 のオフ直後に、その電位 $Vwt(+)$ と、蓄積容量 C_{stg} および液晶容量 C_{LC} の比に応じた分 ΔVwt だけ、高位側にシフトする点と、画素電極 118 の電位 $Pix(i, j)$ が、TFT 116 のオン時に、正極性書込における黒レベルに対応する電位 $Vbk(+)$ であった場合に、TFT 116 のオフ直後に、その電位 $Vbk(+)$ と、蓄積容量 C_{stg} および液晶容量 C_{LC} の比に応じた分 ΔVbk だけ、高位側にシフトする点と、画素電極 118 の電位 $Pix(i, j)$ が、TFT 116 のオン時に、負極性書込における白レベルに対応する電位 $Vwt(-)$ であった場合に、TFT 116 のオフ直後に、その電位 $Vwt(-)$ と、蓄積容量 C_{stg} および液晶容量 C_{LC} の比に応じた分 ΔVwt だけ、低位側にシフトする点と、画素電極 118 の電位 $Pix(i, j)$ が、TFT 116 のオン時に、負極性書込における黒レベルに対応する電位 $Vbk(-)$ であった場合に、TFT 116 のオフ直後に、その電位 $Vbk(+)$ と、蓄積容量 C_{stg} および液晶容量 C_{LC} の比に応じた分 ΔVbk だけ、低位側にシフトする点と、の計 4 点を示している。

【0062】このように、本実施形態によれば、データ線 114 に供給されるデータ信号 $S1, S2, \dots, Sn$ の電圧振幅以上に、画素電極 118 の電位が変位することになる。すなわち、本実施形態によれば、データ信号の電圧振幅範囲が狭くても、その範囲以上に、液晶容量に印加される電圧実効値が拡大することになる。このため、従来では、D/A 変換器 160 の出力段に設けられて、データ信号の電圧を拡大するためのレベルシフタが不要となるので、その分、回路配置に余裕が生じるだけでなく、電圧拡大することによって消費されていた電力もなくなすことができる。さらに、X 側におけるシフトレジスタ 150 から D/A 変換器 160 までに至る回路をすべて低電圧で駆動することができるので、これらの回路を構成する素子 (TFT) が小さくて済む。このた

め、データ線 114 のピッチを、より狭くすることができるので、高精細化を図ることが容易となる。

【0063】さらに、本実施形態では、蓄積容量 C_{stg} の他端を前行の走査線 112 に接続するとともに、走査線を多値で駆動する方法（例えば、特開平 2 - 913 号公報や、特開平 4 - 145490 号公報に記載の技術参照）と比較すると、次のような利点がある。すなわち、走査線を多値で駆動する方法では、走査線に蓄積容量が接続される分、負荷が大きくなる。一方、一般に走査線に供給される走査信号の電圧振幅は、データ線に供給されるデータ信号の電圧振幅よりも大きい（図 6（a）参照）。このため、走査線を多値で駆動する方法では、負荷が付加された走査線を高電圧振幅することにより消費される電力を考えると、低消費電力化を図ることが困難である。これに対し、本実施形態では、蓄積容量 C_{stg} （119）の他端を、容量線 113 に供給される容量スイング信号によって持ち上げ、または、持ち下げることで、液晶容量に印加される電圧実効値を拡大している。走査線に付加される容量に変更はなく、また、データ信号の電圧振幅が小さく抑えられる分、走査信号の電圧振幅を小さくできるので、さらなる低消費電力化も可能になる。

【0064】また、本実施形態では、対向電極の電位を一定の期間（例えば 1 水平走査期間）毎にシフトする（持ち上げる、または、持ち下げる）方法と比較すると、次のような利点がある。すなわち、対向電極の電位をシフトすると、当該対向電極に寄生するすべての容量が一斉に影響を受けるので、意外に低消費電力化を図ることができない。これに対し、本実施形態では、容量線 113 の電位が 1 水平走査期間毎に順番にシフトするだけであるので、1 水平走査期間でみれば、1 本の容量線 113 に寄生する容量だけが影響を受ける。このため、本実施形態によれば、対向電極の電位をシフトする方法と比較すると、電位のシフトにより影響を受ける容量が圧倒的に少ないので、低消費電力化において有利である。

【0065】＜1 - 5：考察＞ところで、上述したように、蓄積容量 C_{stg} が、液晶容量 C_{LC} よりも充分に大きいのであれば、液晶容量 C_{LC} に最終的に印加される電圧 V_2 は、初期書込電圧 V_0 から、容量スイング信号 Yci の電位遷移分（蓄積容量における他端の電位遷移分）だけ、高位側または低位側にシフトしたものと取り扱うことができる。ただし、実際には、回路素子や配線等におけるレイアウトの制約により、蓄積容量 C_{stg} を、液晶容量 C_{LC} よりも数倍程度とするのが限界であるので、容量スイング信号 Yci の電位遷移分（持ち上げまたは持ち下げ分）が、そのまま、画素電極における電位遷移分にはならない。すなわち、容量スイング信号 Yci の電位遷移分が、圧縮されて、画素電極 118 における電位遷移分として反映されることになる。

【0066】ここで、図 7 は、この圧縮率が蓄積容量 C_{stg} / 液晶容量 C_{LC} の比率に対してどのように変化するかを、シミュレートした図である。例えば、蓄積容量における他端の電位遷移分が 2.0 ボルトである場合に、画素電極の電位シフト分が 1.5 ボルトであるとき、圧縮率は 75 % となる。この図に示されるように、蓄積容量 C_{stg} / 液晶容量 C_{LC} の比率が大きくなるにつれて、圧縮率が大きくなるとともに、やがて飽和することが判る。特に、蓄積容量 C_{stg} / 液晶容量 C_{LC} の比率が「4」を越える付近から、圧縮率が 80 % 強で飽和することが判る。ここで、蓄積容量 C_{stg} / 液晶容量 C_{LC} の比率が「4」程度であれば、電圧振幅の減少分も約 20 % 弱と少なく、レイアウト的にも現実的である。

【0067】ところで、電圧振幅の減少分を補償するためには、第 1 に、データ線 114 に供給するデータ信号の初期書込電圧の振幅を増加させることが考えられるが、これは、本発明における目的と相反することであるから、安易に採用することはできない。特に、D/A 変換器 160 の出力電圧振幅が、シフトレジスタ 150 から第 2 のラッチ回路 158 までに至る回路の論理レベルの振幅を越える場合、D/A 変換器 160 の出力段に、その電圧振幅を拡大するためのレベルシフタが必要になるので、消費電力の大幅な削減が困難になる。換言すれば、図 2 に示される構成において、D/A 変換器 160 の出力電圧振幅が、シフトレジスタ 150 から第 2 のラッチ回路 158 までに至る回路の論理レベルの振幅を越えないことが条件となる。

【0068】一方、電圧振幅の減少分を補償するためには、第 2 に、容量スイング信号 Yci の電位遷移分を増加させることも考えられる。ただし、その電位遷移分をむやみに拡大しても、本来の低消費電力化を図る、という目的を達成することができない。

【0069】そこで、本発明者は、容量スイング信号 Yci の電圧振幅（すなわち、蓄積容量における他端の電位遷移分）と、D/A 変換器 160 の出力たるデータ信号の最大出力電圧振幅との関係をシミュレートした。これらのシミュレート結果が、図 8（a）、図 8（b）、図 8（c）、図 9（a）、図 9（b）および図 9（c）のそれぞれに示される。これらの図のうち、図 8（a）、図 8（b）および図 8（c）は、それぞれ、対向電極の電位に対し最終的に画素電極に印加される電圧を、白レベルについて ± 1.2 ボルトで固定とした場合に、黒レベルについて ± 2.8 ボルト、 ± 3.3 ボルト、 ± 3.8 ボルトとして変化させたときの図である。また、図 9（a）、図 9（b）および図 9（c）は、それぞれ、対向電極の電位に対し最終的に画素電極に印加される電圧を、黒レベルについて ± 3.3 ボルトで固定とした場合に、白レベルについて ± 0.7 ボルト、 ± 1.2 ボルト、 ± 1.7 ボルトとして変化させたときの図である。なお、これらの図においては、いずれも蓄積

容量 C_{stg} をパラメータとし、また、ノーマリーホワイトモードを想定している。また、このシミュレート対象となる液晶容量としては、画素電極のサイズが $50\mu m \times 150\mu m$ であり、画素電極および対向電極の間の距離（セルギャップ）が $4.0\mu m$ であり、液晶の比誘電率が白レベルにおいて4.0であって、黒レベルにおいて12.0であるものを用いた。

【0070】さて、これらのシミュレート結果のいずれにおいても、データ信号の最大出力電圧振幅は、容量スイング信号 Y_{ci} の電圧振幅に対して最小値を有することが判る。このうち、図8(a)、図8(b)および図8(c)では、黒レベルに対応する電圧が大きくなるにつれて、V字状特性のうち、左側部分の最大出力電圧振幅だけが大きくなっているが、右側部分が変化していないことが判る。一方、図9(a)、図9(b)および図9(c)では、白レベルに対応する電圧が大きくなるにつれて、V字状特性のうち、右側部分の最大出力電圧振幅だけが大きくなっているが、左側部分が変化していないことが判る。したがって、これらのことから、データ信号の最大出力電圧振幅における最小値は、白/黒レベルに対応する電圧と、蓄積容量 C_{stg} とで定まることが判る。

【0071】ここで例えば、図8(a)におけるV字状特性のうちの左側部分と、図9(c)におけるV字状特性のうちの右側部分とをあわせて考えた場合、容量スイング信号 Y_{ci} の電圧振幅が1.8~3.5ボルト程度の範囲であれば、データ信号の最大出力電圧振幅を、5.0ボルト以下に抑えることができる。特に、蓄積容量 C_{stg} を比較的自由に設計できる場合、蓄積容量 C_{stg} を600fF（ファムトファラッド）程度にすると、データ信号の最大出力電圧振幅を、4.0ボルト以下に抑えることもできる。したがって、シフトレジスタ150から第2のラッチ回路158までに至る回路の論理レベルの振幅が5.0ボルトである、という条件によって、D/A変換器160の出力たるデータ信号の最大出力電圧振幅が5.0ボルト以内に抑えられても、本実施形態では、液晶容量に対して十分な書き込みを行うことが可能である、ということができる。

【0072】<2：第2実施形態>さて、上述した第1実施形態にあっては、容量線113が、1行の画素120にわたって共用された構成となっていた。このため、液晶容量を交流駆動するに際し、走査線毎の反転（行反転）、または、垂直走査期間毎の反転（フレーム反転）しか採用することができないので、消費電力が増える方向の要因が依然として残っていることになる。

【0073】そこで、この欠点を、多少なりとも改善した第2実施形態について説明することにする。なお、この第2実施形態に係る液晶表示装置の全体構成については、図1に示される第1実施形態と同様であるので、その説明を省略して、電氣的な構成から説明することにす

る。

【0074】図10は、本発明の第2実施形態に係る液晶表示装置の電氣的な構成を示すブロック図である。この図に示されるように、第2実施形態では、画素120が配列する領域が、境界線10によって左半分領域Lと右半分領域Rとに分けられている。ここで、説明の便宜上、1列目からb列目までのデータ線114が左半分領域Lに含まれ、(b+1)列目からn列目までのデータ線114が右半分領域Rに含まれるとする。

【0075】一方、走査線112が1行毎に共用される点においては第1実施形態と共通である。ただし、本実施形態において、容量線113は、境界線10にて分断されている。このため、第2実施形態では、容量線113は、1行におけるすべての画素120にわたって共用されるのではなく、1行において、左半分領域Lの画素120と、右半分領域Rの画素120とにおいて別々に共用された構成となっている。

【0076】次に、左半分領域Lおよび右半分領域Rにおけるシフトレジスタ130、フリップフロップ132およびセクタ134の構成は、第1実施形態と変わらないが（図2では右半分領域に相当する同構成が省略されていたが）、右半分領域Rを担当するセクタ134の入力端A、Bに供給されている電位が、左半分領域Lを担当するセクタ134の入力端A、Bに供給されている電位と、同一行でみて互いに入れ替えられた関係となっている。

【0077】詳細には、奇数行にあって、左半分領域Lを担当するセクタ134の入力端Aの電位は、高位側の容量電位 $V_{st}(+)$ であり、その入力端Bの電位は、低位側の容量電位 $V_{st}(-)$ であるが、右半分領域Rを担当するセクタ134の入力端Aの電位は、低位側の容量電位 $V_{st}(-)$ であり、その入力端Bの電位は、高位側の容量電位 $V_{st}(+)$ となっている。一方、偶数行にあって、左半分領域Lを担当するセクタ134の入力端Aの電位は、低位側の容量電位 $V_{st}(-)$ であり、その入力端Bの電位は、高位側の容量電位 $V_{st}(+)$ であるが、右半分領域Rを担当するセクタ134の入力端Aの電位は、高位側の容量電位 $V_{st}(+)$ であり、その入力端Bの電位は、低位側の容量電位 $V_{st}(-)$ となっている。このため、i行目にあって、右半分領域Rを担当するセクタ134の容量スイング/（反転を意味する） Y_{si} と、左半分領域Lを担当するセクタ134の容量スイング Y_{si} とでは、容量電位の関係が入れ替えられた関係になる。

【0078】さて、X側においては、第1実施形態と同様に、シフトレジスタ150、第1のサンプリングスイッチ152、第1のラッチ回路154、第2のサンプリングスイッチ156、第2のラッチ回路158およびD/A変換器160が設けられるが、右半分領域Rを担当するD/A変換器160には、信号PSの反転信号が供

給される構成となっている。このため、左半分領域Lのデータ線114に供給されるデータ信号S1、S2、...、Sbと、右半分領域Rのデータ線114に供給されるデータ信号S(b+1)、S(b+2)、...、Snとは、図11に示されるように、互いに逆極性になる。

【0079】したがって、第2実施形態では、走査線毎の反転とともに、左半分領域Lと右半分領域とで互いに異なる極性の書き込みが行われることになる。このため、第2実施形態では、単なる走査線毎の反転が行われる第1実施形態と比較して、対向電極108への突入電流が減少するので、より低消費電力化が可能になる。

【0080】<3：第3実施形態>ところで、第2実施形態にあっては、確かに第1実施形態と比較して、低消費電力化が図られると考えるが、容量線113が、境界線10で分断されるため、その時定数が上昇する方向に作用する。このため、たとえ同一濃度になるように指示しても、境界線10を挟んで位置する画素120同士において、濃度差が生じて、表示品位が低下する可能性がある。

【0081】そこで、このような表示品位が低下する欠点を、改善した第3実施形態について説明することにする。なお、この第3実施形態に係る液晶表示装置の全体構成については、すでに説明した第1および第2実施形態と同様であるので、その説明を省略して、電気的な構成から説明することにする。

【0082】図12は、本発明の第3実施形態に係る液晶表示装置の電気的な構成を示すブロック図である。この図に示されるように、第3実施形態では、走査線112が1行毎に設けられる点においては、第1実施形態と共通であるが、容量線113の替わりに選択信号線173とともに、新たに、高位容量線175および低位容量線177が行毎に設けられる点において第1実施形態と相違している。ここで、i行目の選択信号線173には、同じくi行目のフリップフロップ132による選択制御信号Csiが直接供給されている。また、高位容量線175には、高位側の容量電位Vst(+)が印加される一方、低位容量線177には、低位側の容量電位Vst(-)が印加されている。このため、第2実施形態では、行毎に設けられていたセクタ134が廃されている。

【0083】また、第3実施形態では、選択信号線173、高位容量線175および低位容量線177が行毎に新たに設けられる点に関連して、画素120の構成についても第1実施形態から変更されている。すなわち、第3実施形態にあって、奇数行・奇数列および偶数行・偶数列の画素120における蓄積容量119の他端と低位容量線177との間にはPチャンネル型TFT181が介挿され、また同じく蓄積容量119の他端と高位容量線175との間にはNチャンネル型TFT183が介挿されている。そして、Pチャンネル型TFT181およびNチャンネル型TFT183のゲートは、ともに選択信号線1

73に共通接続されている。このため、奇数行・奇数列および偶数行・偶数列の画素120における蓄積容量119の他端は、選択信号線173がHレベルであれば、高位側の容量電位Vst(+)になり、選択信号線173がLレベルであれば、低位側の容量電位Vst(-)になる構成となっている。

【0084】一方、奇数行・偶数列および偶数行・奇数列の画素120においては、Pチャンネル型TFT181およびNチャンネル型TFT183の介挿関係が、奇数行・奇数列および偶数行・偶数列の画素120と入れ替わっている。すなわち、奇数行・偶数列および偶数行・奇数列の画素120における蓄積容量119の他端と低位容量線177との間にはNチャンネル型TFT183が介挿され、また同じく蓄積容量119の他端と高位容量線175との間にはPチャンネル型TFT181が介挿されている。このため、奇数行・偶数列および偶数行・奇数列の画素120における蓄積容量119の他端は、選択信号線173がHレベルであれば、低位側の容量電位Vst(-)になり、選択信号線173がLレベルであれば、高位側の容量電位Vst(+)になる構成となっている。結局、第3実施形態では、奇数行・奇数列および偶数行・偶数列における蓄積容量119の他端と、奇数行・偶数列および偶数行・奇数列における蓄積容量119の他端とは、互いに異なる容量電位になる構成となっている。

【0085】さらに、第3実施形態では、シフトレジスタ150、第1のサンプリングスイッチ152、第1のラッチ回路154、第2のサンプリングスイッチ156、第2のラッチ回路158およびD/A変換器160が設けられる点では第1実施形態と同様であるが、偶数列のD/A変換器160には、信号PSの反転信号が供給される構成となっている。このため、奇数列のデータ線114に供給されるデータ信号S1、S3、...、S(n-1)と、偶数列のデータ線114に供給されるデータ信号S2、S4、...、Snとは、図13に示されるように、互いに逆極性になる。

【0086】したがって、第3実施形態では、すべての隣り合う画素に対して極性反転される、いわゆる画素反転が行われることになる。このため、第3実施形態では、第2実施形態と比較して、突入電流が大幅に減少するので、さらなる低消費電力化が可能となる上、フリッカ等による表示品位の低下も防止されることになる。

【0087】なお、第3実施形態では、奇数行・奇数列および偶数行・偶数列における蓄積容量119の他端と、奇数行・偶数列および偶数行・奇数列における蓄積容量119の他端とが、互いに異なる容量電位とするとともに、奇数列および偶数列のデータ信号を互いに逆極性として、画素反転を行う構成としたが、単に、奇数列における蓄積容量119の他端と、偶数列における蓄積容量119の他端とが、互いに異なる容量電位とすると

ともに、奇数列および偶数列のデータ信号を互いに逆極性として、データ線毎の反転（列反転）を行う構成としても良い。

【0088】<4：液晶表示装置のまとめ>なお、上述した第1、第2および第3実施形態にあつては、4ビットの階調データDataを用いて16階調表示を行うものとしたが、本発明はこれに限られない。例えば、ビット数を多くして、より多階調としても良いし、R（赤）、G（緑）、B（青）の3画素で1ドットを構成することによって、カラー表示を行うとしても良い。また、実施形態にあつては、液晶容量の電圧無印加状態において最大透過率となるノーマリーホワイトモードとして説明したが、同状態において最小透過率となるノーマリーブラックモードとしても良い。

【0089】さらに、実施形態にあつて、素子基板101にガラス基板を用いたが、SOI（Silicon On Insulator）の技術を適用し、サファイヤや、石英、ガラスなどの絶縁性基板にシリコン単結晶膜を形成して、ここに各種素子を作り込んで素子基板101としても良い。また、素子基板101として、シリコン基板などを用いるとともに、ここに各種の素子を形成しても良い。このような場合には、スイッチング素子として、高速な電界効果型トランジスタを用いることができるので、TFTよりも高速動作が容易になる。ただし、素子基板101が透明性を有しない場合、画素電極118をアルミニウムで形成したり、別途反射層を形成したりするなどして、反射型として用いる必要がある。また、実施形態にあつては、データ線114と画素電極118との間に介挿される第1のスイッチング素子として、TFTのような三端子型素子を用いたが、TFD（Thin Film Diode：薄膜ダイオード）のような二端子型素子を用いても良い。

【0090】さらに、上述した実施形態では、液晶としてTN型を用いたが、BTN（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたGH（ゲストホスト）型などの液晶を用いても良い。また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。

【0091】<5：電子機器>次に、上述した実施形態に係る液晶表示装置を用いた電子機器のいくつかについ

て説明する。

【0092】<5-1：プロジェクタ>まず、上述した液晶表示装置100をライトバルブとして用いたプロジェクタについて説明する。図14は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、内部に配置された3枚のミラー1106および2枚のダイクロイックミラー1108によってR（赤）、G（緑）、B（青）の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。

【0093】ここで、ライトバルブ100R、100Gおよび100Bは、上述した実施形態に係る液晶表示装置100と基本的には同様である。すなわち、ライトバルブ100R、100G、100Bは、それぞれRGBの各原色画像を生成する光変調器として機能するものである。また、Bの光は、他のRやGの光と比較すると、光路が長いので、その損失を防ぐために、入射レンズ1122、リレーレンズ1123および出射レンズ1124からなるリレーレンズ系1121を介して導かれる。


【0094】さて、ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム1112に3方向から入射する。そして、このダイクロイックプリズム1112において、RおよびBの光は90度に屈折する一方、Gの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ1114を介して、スクリーン1120に投射されることになる。なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー1108によって、RGBの各原色に対応する光が入射するので、直視型パネルのようにカラーフィルタを設ける必要がない。

【0095】<5-2：パーソナルコンピュータ>次に、上述した液晶表示装置100を、マルチメディア対応のパーソナルコンピュータに適用した例について説明する。図15は、このパーソナルコンピュータの構成を示す斜視図である。この図に示されるように、コンピュータ1200の本体1210には、表示部として用いられる液晶表示装置100や、光学ディスクの読取・書込ドライブ1212、磁気ディスクの読取・書込ドライブ1214、ステレオ用スピーカ1216などが備えられる。また、キーボード1222およびポインティングデバイス（マウス）1224は、本体1210とは入力信号・制御信号等の授受を、赤外線等を介してワイヤレスで行う構成となっている。この液晶表示装置100は、直視型として用いられるので、RGBの3画素で1ドットが構成されるとともに、各画素に応じてカラーフィルタが設けられる。また、液晶表示装置100の背面に


【図 7】 同液晶表示装置において、液晶容量に対する蓄積容量の比と出力電圧の圧縮率との関係を示す図である。

1 3 0 0 ...携帯電話


【図3】




【図5】




【図6】




【圖 9】




【図 10】




【図11】




【図12】



【図13】



【図15】



フロントページの続き

F ターム(参考) 2H092 JA24 JB22 JB31 JB68 JB69
NA26
2H093 NA16 NA33 NA51 NC03 NC22
NC23 NC26 NC34 NC35 ND39
5C006 AA16 AC11 AF42 BB16 BC06
BF03 BF04 EC11 FA47
5C080 AA10 BB05 DD26 EE29 FF11
JJ02 JJ03 JJ04 JJ05 JJ06
KK43 KK47

专利名称(译)	液晶显示装置，驱动电路，驱动方法和电子设备		
公开(公告)号	JP2002196358A	公开(公告)日	2002-07-12
申请号	JP2000390418	申请日	2000-12-22
[标]申请(专利权)人(译)	精工爱普生株式会社		
申请(专利权)人(译)	精工爱普生公司		
[标]发明人	小澤徳郎		
发明人	小澤 徳郎		
IPC分类号	G02F1/1368 G02F1/133 G09G3/20 G09G3/36		
CPC分类号	G09G3/3655 G09G3/3614 G09G3/3688 G09G2300/0876 G09G2310/027 G09G2330/021 G09G2330/023		
FI分类号	G02F1/1368 G02F1/133.550 G09G3/20.611.A G09G3/20.624.D G09G3/36		
F-TERM分类号	2H092/JA24 2H092/JB22 2H092/JB31 2H092/JB68 2H092/JB69 2H092/NA26 2H093/NA16 2H093/NA33 2H093/NA51 2H093/NC03 2H093/NC22 2H093/NC23 2H093/NC26 2H093/NC34 2H093/NC35 2H093/ND39 5C006/AA16 5C006/AC11 5C006/AF42 5C006/BB16 5C006/BC06 5C006/BF03 5C006/BF04 5C006/EC11 5C006/FA47 5C080/AA10 5C080/BB05 5C080/DD26 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06 5C080/KK43 5C080/KK47 2H192/AA24 2H192/CB24 2H192/DA12 2H192/EA22 2H192/EA43 2H192/FA44 2H192/FA73 2H192/GD61 2H192/JA06 2H192/JB02 2H193/ZA04 2H193/ZA07 2H193/ZB14 2H193/ZC15 2H193/ZD21 2H193/ZF03 2H193/ZF24		
其他公开文献	JP3832240B2 JP2002196358A5		
外部链接	Espacenet		

摘要(译)

解决的问题：通过将提供给数据线114的数据信号 S_j 的电压幅度抑制为较小来减少功耗。当提供给扫描线112的扫描信号 Y_{si} 被设置为导通电位时，提供给数据线114的数据信号 S_j 被设置为根据密度和写入极性的电位。在这种情况下，由于TFT 116导通，所以与数据信号 S_j 的电位相对应的电荷累积在液晶电容 C_{LC} 和存储电容 C_g 中。之后，当扫描信号 Y_{si} 截止时，TFT 116截止，并且在存储电容器C的另一端的电势 g 从低侧电容电势 $V_{st}(-)$ 升高到高侧 $V_{st}(+)$ 。与提升量相对应的电荷被分配给液晶电容 C_{LC} 。结果，可以使施加到液晶电容C的有效电压值 V_{LC} 对应于数据信号 S_j 的电位振幅以上。

