

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4336645号
(P4336645)

(45) 発行日 平成21年9月30日 (2009.9.30)

(24) 登録日 平成21年7月3日 (2009.7.3)

(51) Int. Cl. F I
GO2F 1/1368 (2006.01) GO2F 1/1368
GO2F 1/1343 (2006.01) GO2F 1/1343
GO2F 1/1337 (2006.01) GO2F 1/1337 520

請求項の数 9 (全 16 頁)

(21) 出願番号	特願2004-509504 (P2004-509504)	(73) 特許権者	503447036
(86) (22) 出願日	平成14年7月22日 (2002.7.22)		サムスン エレクトロニクス カンパニー リミテッド
(65) 公表番号	特表2005-522748 (P2005-522748A)		大韓民国キョンギード, スウォン-シ, ヨ ントン-ク, マエタン-ドン 416
(43) 公表日	平成17年7月28日 (2005.7.28)	(74) 代理人	100094145
(86) 国際出願番号	PCT/KR2002/001372		弁理士 小野 由己男
(87) 国際公開番号	W02003/102681	(74) 代理人	100106367
(87) 国際公開日	平成15年12月11日 (2003.12.11)		弁理士 稲積 朋子
審査請求日	平成17年7月14日 (2005.7.14)	(72) 発明者	ホン, スン-キュ
(31) 優先権主張番号	2002-19244		大韓民国, キョンギード, 442-470 スウォン-シティ, パルダル-グ, ヨン トン-ドン, 955-1, ファンゴル ジ ュコン アパート 136-1806
(32) 優先日	平成14年4月9日 (2002.4.9)		
(33) 優先権主張国	韓国 (KR)		

最終頁に続く

(54) 【発明の名称】 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板

(57) 【特許請求の範囲】

【請求項1】

絶縁基板と、
 前記絶縁基板上に形成され、ゲート電極及びゲート線を含むゲート配線と、
 前記ゲート配線上に形成されているゲート絶縁膜と、
 前記ゲート絶縁膜上に形成されている半導体層と、
 前記半導体層上に形成され、前記ゲート線と交差するデータ線と、前記データ線と連結
 されているソース電極及び前記ソース電極と対向しているドレーン電極とを含むデータ配
 線と、
 前記ドレーン電極と連結されている方向制御電極と、
 前記データ配線及び前記方向制御電極上に形成されているパシベーション層と、
前記方向制御電極と電氣的に絶縁されるように前記パシベーション層上に形成され、前
記方向制御電極と少なくとも一部分が重畳している切開部を有する画素電極と、
 を含み、
前記半導体層は前記方向制御電極の形状に沿ってその下部に形成されている方向制御電
極部半導体層を含む薄膜トランジスタ基板。

10

【請求項2】

前記ゲート線の一端に連結されているゲートパッドと、
 前記データ線の一端に形成されているデータパッドと、
 前記パシベーション層上に形成され、接触孔を通じて前記ゲートパッドと連結されてい

20

る補助ゲートパッドと、

前記保護膜上に形成され、接触孔を通じて前記データパッドと連結されている補助データパッドと、

をさらに含む、請求項 1 に記載の薄膜トランジスタ基板。

【請求項 3】

前記画素電極切開部は複数のX字状切開部と複数の直線型切開部で形成され、前記方向制御電極は前記X字状パターンと重畳する、請求項 1 に記載の薄膜トランジスタ基板。

【請求項 4】

前記半導体層は、前記データ線の下部に形成されているデータ線部半導体層と、
前記ソース電極と前記ドレーン電極の下部に形成されているチャンネル部半導体層と、
を含む、請求項 1 に記載の薄膜トランジスタ基板。

10

【請求項 5】

前記ゲート配線と同じ層に形成され、前記方向制御電極の形状に沿ってその下部に形成されている金属片をさらに含む、請求項 1 に記載の薄膜トランジスタ基板。

【請求項 6】

第 1 絶縁基板と、

前記第 1 絶縁基板上に形成されているゲート配線及びストレージ電極配線と、

前記第 1 絶縁基板上に形成され、前記ゲート配線及びストレージ電極配線と絶縁されて
交差しているデータ配線と、

前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されている方
向制御電極と、

20

前記ゲート配線と前記データ配線と前記方向制御電極とに連結されている薄膜トランジ
スタと、

前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されており、
前記方向制御電極から前記薄膜トランジスタまでと電氣的に絶縁され、前記方向制御電極
に沿って切開部を有し、電氣的に浮遊されている画素電極と、

前記第 1 絶縁基板と対向している第 2 絶縁基板と、

前記第 2 絶縁基板上に形成されている共通電極と、

前記第 1 絶縁基板と前記第 2 絶縁基板の間に注入されている液晶層と、

を含み、

30

前記ゲート配線及びストレージ電極配線と同一の層に前記ゲート配線及びストレージ電
極配線と分離されて形成され、前記方向制御電極と重畳する金属片をさらに含む液晶表示
装置。

【請求項 7】

前記液晶層は負の誘電体異方性を有し、前記液晶層の液晶分子は前記第 1 絶縁基板及び
前記第 2 絶縁基板に対して垂直に配向されている、請求項 6 に記載の液晶表示装置。

【請求項 8】

前記液晶層は正の誘電体異方性を有し、前記液晶層の液晶分子は前記第 1 絶縁基板及び
第 2 絶縁基板に対して水平に配向されている、請求項 6 に記載の液晶表示装置。

【請求項 9】

40

前記ストレージ電極配線には前記共通電極と同じ電圧が印加され、前記方向制御電極と
前記画素電極間の容量を C_{DP} 、前記画素電極と前記共通電極間の容量を C_{LC} 、前記ストレ
ージ電極配線と前記画素電極間の容量を C_{ST} 、前記画素電極と前記共通電極間の電圧差を V_{PC}
、前記方向制御電極と前記共通電極の間の電圧差を V_{DC} とする時、

【数 1】

$$V_{PC} = \frac{C_{DP}}{C_{DP} + C_{LC} + C_{ST}} V_{DC} \quad (1)$$

を満たす、請求項 6 に記載の液晶表示装置。

50

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、液晶表示装置に関し、特に広視野角を得るために画素領域を複数のドメインに分割する垂直配向液晶表示装置に関する。

【背景技術】**【0002】**

液晶表示装置は、一般に共通電極とカラーフィルターなどが形成されている上部基板と、薄膜トランジスタと画素電極などが形成されている下部基板とを含み、上部基板と下部基板との間には液晶層が注入される。画素電極と共通電極には電圧が印加され、この電圧差により電場が生じる。この電場の差異により液晶層における液晶分子の配列方向が変化し、液晶層中を通過する光の透過率を調節する。ところが、液晶表示装置は視野角が狭いのが主な短所であり、このような短所を克服するために視野角を広くする様々な方案が開発されている。その中でも、液晶分子を上下基板に対して垂直に配向し、画素電極とその対向電極である共通電極に一定の切開部を形成したり、突起を形成する方法が有力視されている。

10

【0003】

切開部を形成する方法には、画素電極と共通電極の両方に各々切開部を設けて、これらの切開部によって形成されるフリンジフィールドを利用して液晶分子の偏向方向を調節することにより、視野角を広くする方法がある。

20

【0004】

突起を形成する方法では、画素電極と共通電極の上に各々突起を設け、突起により歪曲される電場を利用して、液晶分子の偏向方向を調節する。

【0005】

フリンジフィールドは、複数のドメインを形成するために液晶の分子の偏向方向を調節するが、このフリンジフィールドは、下部基板に形成されている画素電極には切開部を形成し、上部基板に形成されている共通電極上には突起を形成する方法からも発生する。

【0006】

このような広視野角を得るための様々な方法において、共通電極に切開部を形成する方法は、共通電極をパターニングするためにマスクの追加を必要とし、また、カラーフィルターの顔料が液晶物質に影響を及ぼすため保護膜を形成する必要がある、パターニングされた電極の端付近に転傾が著しく発生する等の問題点がある。そして、突起を形成する方法においても、突起を形成するための別途の工程を必要としたり、既存の工程を変形しなければならず、液晶表示装置の製造方法を複雑にする問題点がある。さらに、突起や切開部のために開口率が減少する。

30

【発明の開示】**【発明が解決しようとする課題】****【0007】**

本発明が目的とする技術的課題は、製造工程が簡単で、安定した多重ドメインを形成する液晶表示装置を提供することにある。

40

【課題を解決するための手段】**【0008】**

このような課題を解決するために本発明では、方向制御電極を形成し、画素電極を方向制御電極に容量性結合させ、薄膜トランジスタを方向制御電極に連結してスイッチングする。

【0009】

詳細には、薄膜トランジスタ基板は、絶縁基板、前記絶縁基板上に形成されているゲート配線、前記絶縁基板上に形成され、前記ゲート配線と絶縁されて交差しているデータ配線、前記ゲート配線及び前記データ配線と電氣的に連結される薄膜トランジスタ、前記薄膜トランジスタのもう一つの端子と電氣的に連結されている方向制御電極、前記方向制御

50

電極と電氣的に絶縁され、少なくとも前記方向制御電極に沿って切開部を有し、電氣的に浮遊された画素電極を含む薄膜トランジスタ基板を用意する。

【0010】

この時、薄膜トランジスタは、前記データ配線と交差し、前記画素電極との間にストレージ容量を形成するストレージ電極配線をさらに含むことが好ましい。

【0011】

または、薄膜トランジスタ基板は、絶縁基板、前記絶縁基板上に形成され、ゲート電極及びゲート線を含むゲート配線、前記ゲート配線上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体層、前記半導体層上に形成され、前記ゲート線と交差するデータ線と、前記データ線と連結されているソース電極と前記ソース電極と対向しているドレーン電極とを含むデータ配線、前記ドレーン電極と連結されている方向制御電極、前記データ配線及び前記方向制御電極上に形成されているパシベーション層、前記パシベーション層上に形成され、切開部を有しており、前記切開部は前記方向制御電極と少なくとも一部が重畳している画素電極、を含む薄膜トランジスタ基板を用意する。

10

【0012】

この時、前記ゲート線の一端に連結されているゲートパッド、前記データ線の一端に形成されているデータパッド、前記パシベーション層上に形成され、接触孔を通じて前記ゲートパッドと連結されている補助ゲートパッド、前記パシベーション層上に形成され、接。前記画素電極切開部は、複数のX字状切開部と複数の直線型切開部で形成され、前記方向制御電極は、前記X字状切開部と重畳することが好ましい。また、前記半導体層は、前記データ線の下部に形成されているデータ線部半導体層と、前記ソース電極と前記ドレーン電極の下部に形成されているチャンネル部半導体層を含むことができる。そして、前記半導体層は、前記方向制御電極の形状に沿ってその下部に形成されている方向制御電極部半導体層を含むことができる。または、薄膜トランジスタ基板は、前記ゲート配線と同じ層に形成され、前記方向制御電極の形状に沿ってその下部に形成されている金属片をさらに含むことが好ましい。

20

【0013】

本発明による液晶表示装置は、第1絶縁基板、前記第1絶縁基板上に形成されているゲート配線、前記第1絶縁基板上に形成され、前記ゲート配線と絶縁され交差しているデータ配線、前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されている方向制御電極、前記ゲート配線と前記データ配線と前記方向制御電極とに連結されている薄膜トランジスタ、前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されており、前記方向制御電極から前記薄膜トランジスタまでと電氣的に絶縁され、前記方向制御電極に沿って切開部を有し、電氣的に浮遊されている画素電極、前記第1絶縁基板と対向している第2絶縁基板、前記第2絶縁基板上に形成されている共通電極、前記第1絶縁基板と前記第2絶縁基板との間に注入されている液晶層、を含む。

30

【0014】

この時、前記液晶層は負の誘電体異方性を有し、前記液晶層の液晶分子は前記第1絶縁基板及び第2絶縁基板に対して垂直に配向している。また、前記液晶層は正の誘電体異方性を有し、前記液晶は前記第1絶縁基板及び第2絶縁基板に対して水平に配向されることが出来る。また、前記第1絶縁基板上にはストレージ電極配線が配線され、前記ストレージ電極配線と前記画素電極との間にはストレージ容量が形成される。そして、共通電極とストレージ電極配線には同じ電圧が供給され、前記方向制御電極と前記画素電極間の容量を C_{DP} 、前記画素電極と前記共通電極の間の容量を C_{LC} 、前記ストレージ電極配線と前記画素電極の間の容量を C_{ST} 、前記方向制御電極と前記共通電極の間の電圧差を V_{DC} とする時、前記画素電極と前記共通電極の間の電圧差 V_{PC} は、次式で与えられる。

40

【0015】

【数 1】

$$V_{PC} = \frac{C_{DP}}{C_{DP} + C_{LC} + C_{ST}} V_{DC} \quad (1)$$

これらの本発明により、画素電極と方向制御電極とが容量性結合されて、画素電極に所定の電位が与えられるようになり、液晶層に電場が形成されて液晶分子の制御ができる。また、画素電極と方向制御電極を駆動するための薄膜トランジスタを別途形成する場合に生じるような、開口率の減少やデータ線の負荷量増加を防ぐことができる。

10

【発明の効果】

【0016】

多重ドメイン液晶表示装置において、方向制御電極を形成し、方向制御電極信号をスイッチングするための薄膜トランジスタを形成し、画素電極が方向制御電極と容量性結合をなすようにすると、液晶の傾斜方向を容易に制御でき、これにより安定したドメインを形成することができる。

【発明を実施するための最良の形態】

【0017】

図面を参考にして本発明の実施例による多重ドメイン液晶表示装置について説明する。

[液晶表示装置の回路図]

20

図1は本発明の実施例による液晶表示装置の等価回路図である。

【0018】

本発明の実施例による液晶表示装置は、薄膜トランジスタ基板と、これと対向するカラーフィルター基板と、これらの間に注入されている液晶層からなる。薄膜トランジスタ基板には、複数のゲート線とデータ線とが交差して複数の画素領域を定義しており、ストレージ電極線がゲート線と平行に並んで形成されている。各画素領域には、ゲート線群のうちの1本に連結されているゲート電極と、データ線群のうちの1本に連結されているソース電極と、複数の方向制御電極のうちの1本に連結されているドレーン電極とを有する薄膜トランジスタ(TFT)が形成されている。方向制御電極は画素電極と容量性結合をなし、これらの間の静電容量を C_{DP} と表示する。画素電極はカラーフィルター基板の共通電極との間に液晶キャパシタを形成し、その静電容量を C_{LC} と表示する。また、画素電極は、ストレージ電極線群の1本に連結されているストレージ電極との間にストレージ容量を形成し、その静電容量を C_{ST} と表示する。

30

【0019】

本発明では、画素電極を浮遊状態にして、方向制御電極と容量性結合させる。このような場合、方向制御電極電圧と画素電極電圧の関係は、次の数式1のように表せる。ここで、方向制御電極と画素電極の間の静電容量を C_{DP} 、画素電極と共通電極の間の静電容量を C_{LC} 、画素電極とストレージ電極配線との間の静電容量を C_{ST} 、画素電極と共通電極の間の電圧差を V_{PC} 、方向制御電極と共通電極の間の電圧差を V_{DC} と定義する。

【0020】

40

【数 2】

$$V_{PC} = \frac{C_{DP}}{C_{DP} + C_{LC} + C_{ST}} V_{DC} \quad (1)$$

前記式の導出過程について説明する。

【0021】

図1に示すように、 C_{ST} と C_{LC} は並列に連結されており、 C_{DP} はこれら二つの容量と直列に連結されている。したがって、 C_{ST} と C_{LC} に加えられる電圧、即ち画素電極と共通電極の

50

間の電圧差 V_{PC} は、電圧分配則に従って、式1のように方向制御電極と共通電極の間の電圧差 V_{DC} を利用して示すことができる。

【0022】

式1によれば、 V_{PC} は、常に C_{DP} 、 C_{ST} 及び C_{LC} の大きさによって定められた所定比率倍の V_{DC} よりも低い値を示す。

【0023】

以上では、ストレージ電極配線に共通電圧が印加されることを例にとりて説明したが、ストレージ電極配線には共通電圧とは別個の電位が印加されることもできる。

【0024】

図2は本発明の実施例による液晶表示装置で、画素電極と方向制御電極の間の静電容量によって変化する方向制御電極電圧 V_{DC} と画素電極電圧 V_{PC} の波形図である。

10

【0025】

図2を見れば、式(1)からも予測できるように、画素電極電圧 V_{PC} は方向制御電極電圧 V_{DC} よりも所定比率低い値を有し、方向制御電極電圧 V_{DC} と画素電極電圧 V_{PC} の差は C_{DP} の値によって変化することが分かる。

【0026】

方向制御電極電圧 V_{DC} と画素電極電圧 V_{PC} の間に、式1のような関係が成り立てば、方向制御電極電圧 V_{DC} によって液晶層の電場は変形されて液晶分子の配向状態が制御され、液晶分子のプレチルトを制御される。画素電極は浮遊状態にあるが、画素電極と方向制御電極とが容量性結合されているために画素電極に所定の電位が与えられるようになり、液晶層に電場が形成されて液晶を駆動することができる。

20

[具体的実施例：1]

以下、本発明の具体的な実施例を図3a及び図3bを参照して説明する。

【0027】

図3aは本発明の第1実施例による液晶表示装置の配置図であり、図3bは図3aに示すI-Ib-I-Ib'線による断面図である。

【0028】

本発明の実施例による液晶表示装置は、下部基板とこれと対向している上部基板と、下部基板と上部基板の間に注入されて基板に垂直に配向されている液晶層からなる。

< 下部基板 >

30

以下、下部基板に対してより詳細に説明する。

【0029】

絶縁基板110上にゲート線121が形成されており、データ線171はこれらの上に形成される。ゲート線121とデータ線171は互いに絶縁され、互いに交差して画素領域を定義する。各々の画素領域は、薄膜トランジスタと、方向制御電極176と、画素電極190とを含む。そして、薄膜トランジスタはゲート電極123と、ソース電極173と、ドレーン電極175の3端子を有しており、この薄膜トランジスタは方向制御電極176に信号を出力するスイッチの役目を担う。画素電極190は電氣的に浮遊され、方向制御電極176と容量性結合されている。薄膜トランジスタのゲート電極123、ソース電極173及びドレーン電極175はそれぞれが対応するゲート線121、データ線171及び方向制御電極176に連結されている。方向制御電極176には方向制御電圧が印加される。この方向制御電圧の印加を受けて、方向制御電極176と共通電極270の間の電場の方向が制御されて、液晶分子のプレチルトが制御される。ここで、方向制御電極176は、データ線171を形成する段階で形成する。

40

【0030】

下部基板に対して各層の構造について詳細に説明する。

【0031】

絶縁基板110上に横方向にゲート線121が形成されており、ゲート電極123がゲート線121から分枝して形成されている。また、絶縁基板110上にはストレージ電極線131と第1乃至第4ストレージ電極133a、133b、133c、133dが形成され

50

ている。ストレージ電極線 1 3 1 は横方向にのびており、第 1 ストレージ電極 1 3 3 a 及び第 2 ストレージ電極 1 3 3 b はストレージ電極線 1 3 1 から縦方向にのびている。第 3 ストレージ電極 1 3 3 c 及び第 4 維持電極 1 3 3 d は横方向に形成され、第 1 ストレージ電極 1 3 3 a と第 2 ストレージ電極 1 3 3 b とを連結している。

【 0 0 3 2 】

ゲート配線 1 2 1、1 2 3 及びストレージ電極配線 1 3 1、第 1 乃至第 4 ストレージ電極配線 1 3 3 a、1 3 3 b、1 3 3 c、1 3 3 d は、Al またはその合金、Cr またはその合金、Mo またはその合金などから形成されるのが好ましい。必要に応じて、物理的特性及び化学的特性が優れた Cr または Mo 合金などからなる第 1 層と、抵抗値の低い Al または Ag 合金などからなる第 2 層の全二層で形成することもできる。

10

【 0 0 3 3 】

ゲート配線 1 2 1、1 2 3 及びストレージ電極配線 1 3 1 及び第 1 乃至第 4 ストレージ電極配線 1 3 3 a、1 3 3 b、1 3 3 c、1 3 3 d の上には、ゲート絶縁層 1 4 0 が形成されている。

【 0 0 3 4 】

ゲート電極 1 2 3 上部にはゲート絶縁層 1 4 0 が形成され、ゲート絶縁層 1 4 0 上には、非晶質シリコンからなる半導体層 1 5 1、1 5 3、1 5 5 が形成されている。半導体層 1 5 1、1 5 3、1 5 5 は、薄膜トランジスタのチャンネルを形成するチャンネル部半導体層 1 5 1 と、データ線 1 7 1 の下に位置するデータ線部半導体層 1 5 3 と、方向制御電極 1 7 6 とストレージ電極 1 3 3 c、1 3 3 d が交差する部分でこれら金属配線間の絶縁を保障するための交差部半導体層 1 5 5 とを含む。半導体層 1 5 1、1 5 3、1 5 5 の上部には、抵抗性接触層 1 6 3、1 6 5 が各々形成されている。ここで、抵抗性接触層 1 6 3、1 6 5 は、シリサイドまたは n 型不純物が高濃度にドーピングされている n⁺ 水素化非晶質シリコンなどの物質で作られるのが好ましい。

20

【 0 0 3 5 】

抵抗性接触層 1 6 3、1 6 5 及びゲート絶縁膜 1 4 0 上には、データ配線 1 7 1、1 7 3、1 7 5 が形成されている。データ配線 1 7 1、1 7 3、1 7 5 は、縦方向に形成されてゲート線 1 2 1 と交差して画素を定義するデータ線 1 7 1 と、データ線 1 7 1 から分岐しており抵抗性接触層 1 6 3 の上部までのびているソース電極 1 7 3 と、データ線 1 7 1 の一端に連結されており外部デバイスから画像信号を受けるデータパッド（図示せず）と、ソース電極 1 7 3 と分離されておりゲート電極 1 2 3 に対してソース電極 1 7 3 とは反対側に位置して抵抗性接触層 1 6 5 上部に形成されているドレーン電極 1 7 5 とを含む。

30

【 0 0 3 6 】

また、ゲート線 1 2 1 とデータ線 1 7 1 が交差してなす画素領域内には、方向制御電極 1 7 6 が形成されている。各々の方向制御電極 1 7 6 は、複数個の X 字状の金属片が互いに連結されており、ドレーン電極 1 7 5 と連結されている。データ配線 1 7 1、1 7 3、1 7 5 及び方向制御電極 1 7 6 は、Al またはその合金、Cr またはその合金、Mo またはその合金などからなるのが好ましい。必要に応じて、物理的特性や化学的特性が優れた Cr または Mo 合金などからなる第 1 層と、抵抗値の低い Al または Ag 合金などからなる第 2 層の全二層で形成することもできる。

40

【 0 0 3 7 】

データ配線 1 7 1、1 7 3、1 7 5 の上には、窒化ケイ素または有機絶縁膜からなるパシベーション層 1 8 0 が形成されている。

【 0 0 3 8 】

パシベーション層 1 8 0 には、データパッドを露出する接触孔（図示せず）が形成されており、ゲート絶縁層 1 4 0 と共にゲートパッドを露出する接触孔（図示せず）が形成されている。この時、パッドを露出する接触孔は、多角形や円形のような様々な形に形成することができる。また、接触孔の領域は形状寸法は 2 mm × 60 μm 以下、0.5 mm × 15 μm 以上であることが好ましい。

【 0 0 3 9 】

50

パシベーション層 180 上に画素電極 190 が形成される。各々の画素電極 190 は電氣的に浮遊され、複数個のX字状の切開部 191 と直線型の切開部 192 とを有する。この時、複数個のX字状切開部 191 は、方向制御電極 176 のX字状部分と重畳し、直線型切開部 192 は、第3ストレージ電極 133c 及び第4ストレージ電極 133d と重畳する。方向制御電極 176 は、切開部 191 のみでなく画素電極 190 の切開部 191 の周辺部と広く重畳して、画素電極 190 との間所定のストレージ容量を形成する。

【0040】

また、パシベーション層 180 上には、補助ゲートパッド（図示せず）及び補助データパッド（図示せず）が形成される。補助ゲートパッド及び補助データパッドは、接触孔を通じて各々のゲートパッド及びデータパッドと連結されている。ここで、画素電極 190 と補助ゲートパッド及び補助データパッドは、IZO (indium zinc oxide) で形成されることが好ましい。または、画素電極 190 及び補助パッドはITO (indium tin oxide) で形成しても良い。

10

【0041】

以上、画素電極 190 は、画素領域を複数のドメインに分割するための切開部 191、192 を有し、このうち第1切開部 191 は方向制御電極 176 と重なっており、第2切開部 192 はストレージ電極 133c、133d と重なっている。即ち、液晶表示装置を上から観察した時、方向制御電極 176 が第1切開部 191 を通じて露出されて見えるように、方向制御電極 176 と第1切開部 191 は配列している。なお、一つの薄膜トランジスタは方向制御電極 176 に連結し、画素電極 190 と方向制御電極 176 はストレージ容量を形成するように配置する。

20

【0042】

一方、ストレージ電極配線 131、133a、133b、133c、133d を形成する代わりに画素電極 190 を前段のゲート線と重畳させてストレージ容量を形成することもできる。

【0043】

また、本発明による他の実施例によると、方向制御電極 176 は、ゲート配線 121、123 と同じ層に形成することもできる。また、方向制御電極 176 上部のパシベーション層 180 を除去し、開口部を形成することもできる。

<上部基板>

30

上部基板 210 に対してより詳細に説明する。

【0044】

ガラスなどの透明な絶縁物質からなる上部基板 210 の下面に、光漏れを防ぐためのブラックマトリックス 220 と、赤や緑や青のカラーフィルター 230 と、ITO または IZO などの透明な導電物質からなる共通電極 270 とが形成されている。

【0045】

液晶層 3 に含まれている複数の液晶分子は、画素電極 190 と共通電極 270 の間に電場のない状態において、その方向ベクトルが下部基板 110 と上部基板 210 に対して垂直をなすように配向されており、負の誘電体異方性を有する。下部基板 110 と上部基板 210 は、画素電極 190 がカラーフィルター 230 と対応して正確に重なり合うように整列される。このようにすれば、画素領域は、第1及び第2切開部 191、192 によって複数の小ドメインに分割される。また、各々のドメイン内において、液晶層 3 の配向は、方向制御電極 176 によって安定する。

40

【0046】

図4は図3aに示す本発明の第1実施例による液晶表示装置用薄膜トランジスタ基板の構成を簡略化して示したものである。

【0047】

上述したように、方向制御電極 176 をスイッチングするための薄膜トランジスタのみが提供され、画素電極 190 には方向制御電極 176 との容量性結合を通じて所定の電圧が誘導されるので、画素電極 190 と方向制御電極 176 の間の電圧差は一定に維持され

50

る。したがって、安定的な輝度の実現が可能であり、線反転や点反転などの反転タイプによらない。また、画素電極 190 と方向制御電極 176 を駆動するための薄膜トランジスタを別途形成する場合に生じる開口率の減少やデータ線の負荷量増加を防ぐことができる。

【0048】

図5は本発明の第1実施例による液晶表示装置の写真である。

【0049】

図5によれば、本発明による液晶表示装置が不安定な組織の少ない優れた表示品質であることが分かる。

[具体的実施例：2]

本発明の他の実施例について詳細に説明する。

【0050】

図6aは本発明の第2実施例による液晶表示装置の配置図である。図6bは図6aに示すV_{1b}-V_{1b'}線及びV_{1b'}-V_{1b}線による断面図である。そして、図6cは図6aに示すV_{1c}-V_{1c'}線による断面図である。

【0051】

絶縁基板 110 上に横方向にゲート線 121 が形成されており、ゲート電極 123 はゲート線 121 と分枝して形成されている。ゲート線 121 の一端には、外部回路と連結するためのゲートパッド 125 が形成されている。また、絶縁基板 110 上には、ストレージ電極線 131 と第1乃至第4ストレージ電極 133a、133b、133c、133d及びストレージパッド 135 が形成されている。ストレージ電極線 131 は横方向にのびており、第1ストレージ電極 133a 及び第2ストレージ電極 133b はストレージ電極線 131 から縦方向にのびている。第3ストレージ電極 133c 及び第4ストレージ電極 133d は横方向にのびており、第1ストレージ電極 133a と第2ストレージ電極 133b とを連結している。ストレージパッド 135 はストレージ電極線 131 の一端に形成されている。

【0052】

ゲート配線 121、123、125 及びストレージ電極配線 131、133a、133b、133c、133d、135 は、Al またはその合金、Cr またはその合金、Mo またはその合金などから形成されるのが好ましく、もしくは、必要に応じて物理的及び化学的特性が優れたCr またはMo合金などからなる第1層と、抵抗値の低いAl またはAg合金などからなる第2層の全二層で形成することもできる。

【0053】

ゲート配線 121、123、125 及びストレージ電極配線 131、133a、133b、133c、133d、135 の上には、ゲート絶縁層 140 が形成されている。

【0054】

ゲート絶縁層 140 上でかつゲート電極 123 の位置とは別の位置に、非晶質シリコンなどの半導体からなる半導体層 151、153、155、158 が形成されている。半導体層 151、153、155、158 は、薄膜トランジスタのチャンネルを形成するチャンネル部半導体層 151、データ線 171 下に位置するデータ線部半導体層 153、方向制御電極 176 とストレージ電極 133c、133d が交差する部分でこれら金属配線間の絶縁を保障するための交差部半導体層 155 及び方向制御電極 176 の下に位置する方向制御電極部半導体層 158 を含む。半導体層 151、153、155、158 の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質で作られた抵抗性接触層 161、163、165、168 が各々形成されている。

【0055】

抵抗性接触層 161、163、165、168 及びゲート絶縁膜 140 の上には、データ配線 171、173、175、179 が形成されている。データ配線 171、173、175、179 は、縦方向に形成されておりかつゲート線 121 と交差して画素を定義す

10

20

30

40

50

るデータ線171、データ線171から分枝しており抵抗性接触層163の上部にのびているソース電極173、データ線171の一端に連結され外部のデバイスからの画像信号を受けるデータパッド179、ソース電極173から分離されてゲート電極123に対してソース電極173とは反対側に位置し、かつ抵抗性接触層165上に形成されているドレーン電極175を含む。

【0056】

また、ゲート線121とデータ線171が交差して形成される画素領域内には、方向制御電極176が形成されている。各々の方向制御電極176は、複数個のX字状の金属片と互いに連結されており、ドレーン電極175と連結されている。データ配線171、173、175、179及び方向制御電極176は、Alまたはその合金、Crまたはその合金、Moまたはその合金などからなるのが好ましく、必要に応じて、物理的及び化学的な特性が優れたCrまたはMo合金などからなる第1層と、抵抗値の低いAlまたはAg合金などからなる第2層の全二層で形成することもできる。

10

【0057】

データ配線171、173、175、179及び方向制御電極176の上には、窒化ケイ素または有機絶縁膜からなるパシベーション層180が形成されている。

【0058】

パシベーション層180には、データパッド179を露出する接触孔184が形成されており、ゲート絶縁層140と共にゲートパッド125及びストレージパッド135を各々露出する接触孔182、183が形成されている。この時、パッド125、135、179を露出する接触孔182、183、184は、多角形やや円形などの様々な形に形成することもでき、形状寸法は2mm×60µm超以下、0.5mm×15µm以上であることが好ましい。

20

【0059】

パシベーション層180上には、画素電極190が形成されている。各々の画素電極190は、電氣的に浮遊されており、複数個のX字状切開部191と直線型切開部192を有する。この時、複数個のX字状切開部191は方向制御電極176のX字状部分と重畳し、直線型切開部192は第3ストレージ電極133c及び第4ストレージ133dと重畳している。方向制御電極176は、切開部191のみでなく画素電極190の切開部191周辺部と広く重畳していて、画素電極190と共に所定のストレージ容量を形成する。

30

【0060】

また、パシベーション層180上には、補助ゲートパッド95、補助ストレージパッド98、補助データパッド97が形成されている。補助ゲートパッド95、補助ストレージパッド98、補助データパッド97は、接触孔182、183、184を通じて各々のゲートパッド125、ストレージパッド135及びデータパッド179と連結されている。ここで、画素電極190、補助ゲートパッド95、補助ストレージパッド98、補助データパッド97は、IZOで形成されるのが好ましい。また、画素電極190及び補助パッド95、97、98はITOで形成することもできる。

【0061】

以上、画素電極190は、画素領域を複数のドメインに分割するための切開部191、192を有し、このうち第1切開部191は方向制御電極176と重なっており、第2切開部192はストレージ電極133c、133dと重なっている。即ち、液晶表示装置を上から観察した時、方向制御電極176が第1切開部191を通じて露出されて見えるように方向制御電極176と第1切開部191を配列する。なお、一つの薄膜トランジスタは方向制御電極176に連結しており、画素電極190は方向制御電極176と容量性結合をなすように配置する。

40

【0062】

一方、ストレージ電極配線131、133a、133b、133c、133d、135を形成する代わりに、画素電極190を前段のゲート線と重畳させてストレージ容量を形成することもできる。

50

【 0 0 6 3 】

方向制御電極 1 7 6 は、ゲート配線 1 2 1、1 2 3、1 2 5 と同じ層に形成することもできる。そして、方向制御電極 1 7 6 上部のパシベーション層 1 8 0 を除去して孔を形成することもできる。

< 上部基板 >

上部基板 2 1 0 に対してより詳細に説明する。

【 0 0 6 4 】

ガラスなどの透明な絶縁物質からなる上部基板 2 1 0 の下面に、光漏れを防ぐためのブラックマトリックス 2 2 0 と、赤や緑や青のカラーフィルター 2 3 0 と、ITOまたはIZOなどの透明な導電物質からなる共通電極 2 7 0 とが形成されている。

10

【 0 0 6 5 】

液晶層 3 に含まれている複数の液晶分子は、画素電極 1 9 0 と共通電極 2 7 0 の間に電界のない状態において、その方向ベクトルが下部基板 1 1 0 と上部基板 2 1 0 に対して垂直をなすように配向されており、負の誘電体異方性を有する。下部基板 1 1 0 と上部基板 2 1 0 は、画素電極 1 9 0 がカラーフィルター 2 3 0 と対応して正確に重なり合うように整列される。このようにすれば、画素領域は、第 1 及び第 2 切開部 1 9 1、1 9 2 によって複数の小ドメインに分割される。また、各々のドメイン内において、液晶層 3 の配向は、方向制御電極 1 7 6 によって安定する。そして、第 2 実施例では、方向制御電極 1 7 6 の下に半導体層 1 5 8 を設けることによって、方向制御電極 1 7 6 と共通電極 2 7 0 との距離を縮少し C_{DC} を増加させると共に、ドメインの境界部を形づくる方向制御電極 1 7 6 部分のセルギャップを他の領域のセルギャップに比べて小さくすることで、物理的にドメインに境界を設け、より安定的にドメインが形成できる。

20

[具体的実施例 : 3]

本発明の他の実施例について説明する。

【 0 0 6 6 】

図 7 a は本発明の第 3 実施例による液晶表示装置の配置図であり、図 7 b は図 7 a に示す VIIb-VIIb' 線による断面図である。

【 0 0 6 7 】

本発明の第 3 実施例による液晶表示装置は、方向制御電極 1 7 6 下に X 字状の金属片 1 2 7 がさらに形成されている点と、液晶分子が基板 1 1 0、2 1 0 に対して水平に配向され、正の誘電体異方性を有する点を除いては、第 1 実施例による液晶表示装置と同様な構造である。

30

【 0 0 6 8 】

X 字状金属片 1 2 7 は、ゲート配線 1 2 1、1 2 3 及びストレージ電極配線 1 3 1、1 3 3 a、1 3 3 b、1 3 3 c、1 3 3 d と同一層に同一な物質で形成されている。そして、X 字状金属片 1 2 7 は、方向制御電極 1 7 6 と共通電極 2 7 0 間の距離を縮少して C_{DC} を増加させると共に、ドメインの境界部を形づくる方向制御電極 1 7 6 部分のセルギャップを他の領域のセルギャップに比べて小さくすることで、物理的にドメインに境界を設け、より安定的にドメインが形成できるようにする。なお、正の誘電体異方性を有する液晶分子を用いれば、画素電極 1 9 0 と共通電極 2 7 0 の間に電界が印加された時に、液晶分子が基板 1 1 0、2 1 0 に対して垂直方向に立ち上がろうとする力を受けて配向が変わる。このような液晶を用いてノーマリブラックモードを実現するためには、上部基板 2 1 0 と下部基板 1 1 0 の外側に各々配置する二つの偏光板の偏光軸が互いに平行に並ぶように配置する。

40

【 0 0 6 9 】

上述したように、2 重ドメイン液晶表示装置は、方向制御電極と方向制御電極信号をスイッチングするための薄膜トランジスタを用いる。そして、方向制御電極は画素電極と容量性結合をしている。この方法により、液晶分子の傾斜方向は容易に制御でき、安定したドメインを得ることができる。

【 0 0 7 0 】

50

以上、本発明の好ましい実施例を参照して説明したが、該当技術分野における通常の知識を有する者であれば、特許請求の範囲に記載の本発明の思想及び領域から逸脱しない範囲内で、本発明の様々な修正及び変形が可能であることが理解できるであろう。

【図面の簡単な説明】

【0071】

【図1】本発明の実施例による液晶表示装置の等価回路図

【図2】本発明の実施例による液晶表示装置の画素電極と方向制御電極と画素電極間の容量における、画素電極電圧と方向制御電極電圧の波形図

【図3a】本発明の第1実施例による液晶表示装置の配置図

【図3b】図3aに示すIIIb-IIIb'線による断面図

10

【図4】本発明の第1実施例による液晶表示装置用薄膜トランジスタ配列基板を簡略に示す構成図

【図5】本発明の第1実施例による液晶表示装置の写真

【図6a】本発明の第2実施例による液晶表示装置の配置図

【図6b】図6aに示すVIb-VIb'線及びVIb'-VIb"線による断面図

【図6c】図6aに示すVIc-VIc'線による断面図

【図7a】本発明の第3実施例による液晶表示装置の配置図

【図7b】図7aに示すVIIb-VIIb'線による断面図

【符号の説明】

【0072】

20

3 液晶層

95 補助ゲートパッド

97 補助データパッド

98 補助ストレージパッド

110 絶縁基板

123 ゲート電極

131、133a、133b、133c、133d ストレージ電極

135 ストレージパッド

140 ゲート絶縁層

151、153、155、158 半導体層

30

161、163、165、168 抵抗性接触層

173 ソース電極

175 ドレイン電極

176 方向制御電極

179 データパッド

180 パシベーション層

182、183、184 接触孔

190 画素電極

191 X時状の切開部

192 直線上の切開部

40


210 上部基板

220 ブラックマトリックス

230 カラーフィルタ


270 共通電極

【図5】




【図6A】

FIG. 6A




【図6B】

FIG. 6B




【図7A】

FIG. 7A




【図6C】

FIG. 6C



【 7 B 】

FIG. 7B



フロントページの続き

- (72)発明者 キム, ヒ - ソブ
大韓民国, 445 - 973 キョンギ - ド, フラスン - クン, テアン - ウップ, バンウォル - リ,
865 - 1, シンヨントン ヒュンダイ アパート 110 - 304
- (72)発明者 シン, キョン - ジュ
大韓民国, キョンギ - ド, 449 - 904 ヨンジン - シティ, キフン - ウップ, ボラ - リ, 28
9 - 12, サムジョン ソンビ マウル 102 - 504

審査官 藤田 都志行

- (56)参考文献 特開2001 - 235752 (JP, A)
特開2001 - 249350 (JP, A)
特開2002 - 122887 (JP, A)

(58)調査した分野(Int.Cl. , DB名)

G02F 1/1368
G02F 1/1343
G02F 1/1337

专利名称(译)	多畴液晶显示装置及其薄膜晶体管基板		
公开(公告)号	JP4336645B2	公开(公告)日	2009-09-30
申请号	JP2004509504	申请日	2002-07-22
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	ホンスンキュ キムヒソブ シンキョンジュ		
发明人	ホン,スン-キュ キム,ヒ-ソブ シン,キョン-ジュ		
IPC分类号	G02F1/1368 G02F1/1343 G02F1/1337 G02F1/1333 G02F1/139		
CPC分类号	G02F1/1393 G02F1/133707 G02F2001/133761 G02F2001/134381 G02F2201/128		
FI分类号	G02F1/1368 G02F1/1343 G02F1/1337.520		
优先权	1020020019244 2002-04-09 KR		
其他公开文献	JP2005522748A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种液晶显示装置，其制造工艺简单，形成稳定的多畴。在根据本发明的液晶显示装置中，栅极线形成在绝缘基板上，并且数据线形成为与栅极线交叉。栅极布线和数据布线彼此绝缘，并且具有栅极电极，源极电极和漏极电极的三个端子的薄膜晶体管形成在通过栅极布线和数据布线交叉形成的像素区域中，以及方向控制电极和像素电极每个形成。此时，薄膜晶体管是用于切换方向控制电极，所述像素电极是电浮动的，被耦合方向控制电极和一个电容。由此，稳定地形成多个域。

$$V_{PC} = \frac{C_{DP}}{C_{DP} + C_{LC} + C_{ST}} V_{DC}$$