

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-219557
(P2007-219557A)

(43) 公開日 平成19年8月30日(2007.8.30)

(51) Int. Cl.	F I	テーマコード (参考)
GO2F 1/1368 (2006.01)	GO2F 1/1368	2H091
GO2F 1/1335 (2006.01)	GO2F 1/1335 505	2H092
	GO2F 1/1335 500	

審査請求 有 請求項の数 9 O L (全 17 頁)

(21) 出願番号	特願2007-144707 (P2007-144707)	(71) 出願人	599127667
(22) 出願日	平成19年5月31日 (2007.5.31)		エルジー フィリップス エルシーディー
(62) 分割の表示	特願2001-157954 (P2001-157954)		カンパニー リミテッド
原出願日	平成13年5月25日 (2001.5.25)		大韓民国 ソウル, ヨンドンポーク,
(31) 優先権主張番号	2000-28396	(74) 代理人	100109726
(32) 優先日	平成12年5月25日 (2000.5.25)		弁理士 園田 吉隆
(33) 優先権主張国	韓国 (KR)	(74) 代理人	100101199
(31) 優先権主張番号	2000-28397		弁理士 小林 義教
(32) 優先日	平成12年5月25日 (2000.5.25)	(72) 発明者	リン ビョン ホ
(33) 優先権主張国	韓国 (KR)		大韓民国 キョンサンブクドー, クミ
(31) 優先権主張番号	2000-35105		ーシ, ボンゴクードン 391, ヒュ
(32) 優先日	平成12年6月24日 (2000.6.24)		ンダー アパート 101-902
(33) 優先権主張国	韓国 (KR)		

最終頁に続く

(54) 【発明の名称】 液晶表示装置の製造方法


(57) 【要約】

【課題】 液晶表示装置の製造において使用するマスクの数を減少させ、かつ薄膜トランジスタを駆動せずにカラー顔料の電着が可能となるようにすることで薄膜トランジスタの特性変化を防止する。

【解決手段】 液晶表示装置の基板上に薄膜トランジスタ及びそのドレイン電極とデータラインとを接続する接続パターンを形成するステップと、該ドレイン電極と接続される画素電極を形成するステップを有する。これにより、データラインから直接画素電極に電圧を印加することを可能とする。

【選択図】 図8c

FIG.8C



【特許請求の範囲】

【請求項 1】

複数のゲートラインとデータラインとによって画素領域を定義する液晶表示装置の製造において、

第 1 基板上に薄膜トランジスタ及び前記薄膜トランジスタのドレイン電極と前記データラインとを接続する接続パターンを形成するステップと、

前記ドレイン電極と接続される画素電極を形成するステップと、

前記画素領域を除外した領域にブラックマトリックスパターンを形成するステップと、

前記画素電極上にカラーフィルター層を形成するステップと

前記第 1 基板と対向する第 2 基板との間に液晶層を形成するステップとからなることを特徴とする液晶表示装置の製造方法。 10

【請求項 2】

前記薄膜トランジスタ及び接続パターンを形成するステップは、

前記第 1 基板上にゲート電極及びゲートラインを形成するステップと、

前記ゲート電極を含めた全面にゲート絶縁膜、a - s i 層、n + 層及び金属層を積層するステップと、

前記金属層と n + 層を一括的にパターニングするステップと、

前記パターニングされた金属層を選択的に除去してソース及びドレイン電極を形成するステップと、

前記ソース電極とドレイン電極との間の n + 層とパッド領域のゲート絶縁膜を除去するステップとを有することを特徴とする請求項 1 に記載の液晶表示装置の製造方法。 20

【請求項 3】

前記金属層と n + 層を同時に食刻する時、前記データラインと前記ドレイン電極を迂回して接続する接続パターンを形成することを特徴とする請求項 2 に記載の液晶表示装置の製造方法。

【請求項 4】

前記カラーフィルター層を形成するステップは、前記データラインに電圧を印加した状態で前記画素電極上にカラー顔料を電着させるステップを有することを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【請求項 5】

前記カラーフィルター層を形成した後、パッド領域のブラックマトリックスパターンを除去するステップと、

前記ブラックマトリックスパターン及びカラーフィルター層上にバインダを形成するステップと、を更に有することを特徴とする請求項 4 に記載の液晶表示装置の製造方法。 30

【請求項 6】

前記ブラックマトリックスパターンを形成する際に、前記接続パターンが露出されるようにパターニングすることを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【請求項 7】

前記接続パターンは前記カラーフィルター層を形成した後、除去されることを特徴とする請求項 6 に記載の液晶表示装置の製造方法。 40

【請求項 8】

前記第 1 ステップと、

第 1 基板上にゲート電極及びゲートラインを形成するステップと、

前記ゲート電極を含めた全面にゲート絶縁膜、a - S i 層、n + 層、金属層を積層するステップと、

前記金属層、n + 層及び a - S i 層を一括的にパターニングするステップと、

前記パターニングされた金属層を選択的に除去してソース及びドレイン電極を形成するステップと、

前記ソース電極とドレイン電極との間の n + 層及びパッド領域のゲート絶縁膜を除去するステップとを有することを特徴とする請求項 1 に記載の液晶表示装置の製造方法。 50

【請求項 9】

前記金属層、 $n +$ 層及び $a - Si$ 層を一括的に食刻する時、前記接続パターンを形成することを特徴とする請求項 8 に記載の液晶表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ディスプレイに関するもので、特に、液晶表示装置及びその製造方法に関する。

【背景技術】

【0002】

表示画面の厚さが数センチメートルに過ぎない超薄型の平板ディスプレイ装置のなかでも、特に液晶表示装置は主にノートブックコンピュータ、モニター、宇宙船、航空機の計器盤などにいたるまでその応用分野が広範囲である。このような液晶表示装置は消費電力が低く、携帯性が良好であり、移動が便利であることから、現在まで主流となっていた CRT (Cathode Ray Tube) に代わるディスプレイ素子として注目されている。

【0003】

一般に、液晶表示装置は、TFT基板とカラーフィルター基板、またその間に封入された液晶層からなり前記液晶層の電気光学的な特性を用いることによって映像効果を得る非発光素子である。即ち、TFT基板にはTFTアレイ及び画素電極などが形成され、カラーフィルター基板にはブラックマトリックスパターン、カラーフィルター層及び共通電極が形成され、前記TFT基板とカラーフィルター基板はエポキシ樹脂のようなシール剤によって接着される。前記TFT基板にはTCP (Tape Carrier Package) を介して駆動回路が接続されて、前記駆動回路は画像をディスプレイするための各種制御信号及び信号電圧などを作って出力する。

【0004】

TFT-LCD産業の発展とその応用は大きさと解像度の増大によって加速化されており、生産性の増加とコスト低減のためには製造工程の単純化及び収率向上のために多くの研究が続けられている。

【0005】

以下、添付図面を参照して液晶表示装置の製造方法を説明する。図1 aないし図1 fは従来技術による下板の製造工程の断面図であって、図2 aないし図2 eは従来技術による上板の製造工程の断面図である。

【0006】

まず、下板の製造工程を見ると、図1 aに示すように、第1絶縁基板1上にゲート電極用物質例えば、Al、Ta、Cr、Al合金などのような金属層を形成した後、第1マスク(図示せず)を用いたパターンニング工程でゲート電極2を形成する。図1 bに示すように、ゲート電極2を含めた第1絶縁基板1上に窒化シリコンからなるゲート絶縁膜3をプラズマCVD (Chemical Vapor Deposition)法で形成した後、前記ゲート電極2の上部のゲート絶縁膜3上に半導体4を順に形成する。

【0007】

図1 cに示すように、第2マスク(図示せず)を用いて前記半導体層4をパターンニングしてアクティブパターン4 aを形成した後、全面にAl、Cr、Mo、Al合金などのような金属層をスパッタリング法で形成し、前記金属層を選択的に除去して図1 dに示すように、ソース電極6 aとドレイン電極6 bとを形成し、ソース電極6 aとドレイン電極6 bを含めた全面に保護膜7を形成する。このとき、ソース及びドレイン電極6 a、6 bは第3マスク(図示せず)を用いた食刻工程によって形成する。

【0008】

図1 eに示すように、前記ドレイン電極6 bが露出されるように第4マスク(図示せず)を用いて接続ホール8を形成した後、図1 fに示すように、前記接続ホール8を介してドレイン電極6 bと電氣的に接続されるように全面に画素電極用ITO層を形成した後、第

10

20

30

40

50

5 マスク（図示せず）を用いた食刻工程で前記 I T O 層をパターンングして画素電極 9 を形成する。

【 0 0 0 9 】

次に上板の製造工程を説明する。図 2 a に示すように、第 2 絶縁基板 1 a 上に光遮断物質層を形成した後、第 1 マスク（図示せず）を用いたフォトリソグラフィ工程でパターンングしてブラックマトリックスパターン 1 2 を形成する。前記ブラックマトリックスパターン 1 2 は第 2 絶縁基板 1 a 上でマトリックスの形態に形成され、通常クロム化合物層とクロム層が積層された 2 層構造であり、クロム化合物層 (C r O x) とクロム層 (C r) との間にクロムナイトライド層 (C r N x) のようなクロム化合物層が介在する 3 層構造である。

10

【 0 0 1 0 】

図 2 b に示すように、ブラックマトリックスパターン 1 2 上に色表現のための R（赤）、G（緑）、B（青）、の 3 色のうち、一つの色 1 4 a を第 2 マスク（図示せず）を用いたフォト工程を用いて形成する。また、図 2 c 及び図 2 d に示すように、前記第 1 色 1 4 a を形成する方法により第 2 色 1 4 b 及び第 3 色 1 4 c を選択的に形成しており、図 2 c は第 2 色 1 4 b を形成した場合の断面を示すものであり、図 2 d は第 3 色 1 4 c を形成した場合の断面をしめすものである。ここでは図示していないが前記第 2 色 1 4 b 及び第 3 色 1 4 c を形成する時も、各々別のマスク（第 3 マスクと第 4 マスク）が要求される。

【 0 0 1 1 】

このように第 2 絶縁基板 1 a 上にブラックマトリックスパターン 1 2 及び R、G、B カラーフィルター層 1 4 a、1 4 b、1 4 c を形成した後、図 2 e に示すように、全面にスパッタリング法を用いて I T O (Indium Tin Oxide) を形成した後、第 5 マスク（図示せず）を用いたパターンング工程から共通電極 1 6 を形成する。このような工程を用いて上板及び下板を製造した後、二つの基板を取り付け、液晶注入口を介して液晶を注入すると従来技術による液晶表示装置の製造工程が完了する。

20

【 0 0 1 2 】

前記液晶表示装置の製造工程によると、上板製造時には 5 個のマスクが要求され、下板製造時にも 5 個のマスクが要求され、合計で 1 0 個のマスクが要求されるのでマスクの数によるコストアップのみならず多数のフォトリソグラフィ工程が必要となり工程時間が長くなるという短所がある。

30

【 0 0 1 3 】

最近カラーフィルター層を T F T 基板上に配置するいわゆるカラーフィルターオンティエフティ (COT: Color filter On TFT) 構造が提案されているが、前記 C O T 構造はブラックマトリックスパターン及びカラーフィルター層を T F T 基板（下板）に形成し、前記 T F T 基板に対向する基板（上板）には共通電極を形成した構造である。

【 0 0 1 4 】

しかしながら、前記のような従来液晶表示装置は次のような問題があった。上板及び下板を製造するのに各々 5 個ずつのマスクが所要されるので全部で 1 0 個のマスクが要求されることになり、マスク数によるコストの増加のみならずこれによる工程時間も長くなり T A T (Turn Around Time) が増加することになる。

40

【 発明の開示 】

【 発明が解決しようとする課題 】

【 0 0 1 5 】

本発明は、上記従来技術の問題点を解決するためのもので、工程に所要されるマスクの数を最小化してコスト及び T A T を減少させ、生産性を向上することができる液晶表示装置及びその製造方法を提供することを目的とする。

【 0 0 1 6 】

本発明の他の目的は、薄膜トランジスタを駆動させることなくカラーフィルターの電着が可能な液晶表示装置及び製造方法を提供することである。

【 課題を解決するための手段 】

50

【0017】

上記目的を達成するために、本発明による液晶表示装置は、第1基板及び第2基板と；前記、第1基板上の所定領域に形成された薄膜トランジスタと；前記第1基板上の画素領域に形成された画素電極と；前記画素電極上に形成されたカラーフィルター層と；前記画素電極以外の領域に形成されたブラックマトリックスパターンと；前記第1基板と第2基板との間に形成された液晶層とからなる。

【0018】

また、本発明の液晶表示装置の製造方法は、複数のゲートラインとデータラインとによって画素領域を定義する液晶表示装置の製造において、第1基板上に薄膜トランジスタを形成するステップと、前記画素領域を除外した領域にブラックマトリックスパターンを形成するステップと、前記画素領域に画素電極を形成するステップと、前記画素電極上にカラーフィルター層を形成するステップとからなることを特徴とする。

10

【0019】

ここで、前記薄膜トランジスタを形成する際に、ソース及びドレイン電極を形成するとき、その間の $n+$ 層を除去し、前記 $n+$ 層の除去の時、パッド領域のゲート絶縁膜を共に食刻してゲートパッドを露出させる。

【0020】

なお、本発明の他の実施形態による液晶表示装置の製造方法によると、薄膜トランジスタを形成する際に、ソース/ドレイン用金属層とオーミックコンタクト層の $n+$ 層、半導体層の $a-Si$ 層を一括的にパターニングした後、前記パターニングされた金属層を選択的に除去してソース及びドレイン電極を形成するとともに前記ソース電極とドレイン電極との間の $n+$ 層を共に除去し、前記 $n+$ 層を除去するときパッド領域のゲート絶縁膜をも共に除去してゲートパッドを露出させることができる。

20

【0021】

また、前記金属層をパターニングするとき画素電極に電源が印加できるようにデータラインとドレイン電極とを電気的に接続する接続パターンを迂回して形成する。

【0022】

これによって、本発明の液晶表示装置及びその製造方法は基板上に複数のパターンを形成する時、必要なマスクの数を最小化してコストを低減し、薄膜トランジスタを駆動させない状態でデータラインだけに電圧を印加するだけでカラーフィルター顔料を電着することができる。

30

【発明の効果】

【0023】

前述のように本発明の液晶表示装置及びその製造方法は次のような効果がある。第1に、LCD製作に必要な全てのパターンを一つの基板に取り付けることによって1つのマスクを用いて多数のパターンを形成することからマスクの数を最小化することができてその分コスト低減の効果がある。

【0024】

第2に、 $n+$ 層を食刻する時ゲートパッド上側のゲート絶縁膜を同時に食刻するのでゲートパッドコンタクト工程をより容易に進めることができる。

40

【0025】

第3に、別の保護膜を形成することなくブラックマトリックスパターンの保護膜を用いるので工程を簡素化でき、TAT (Turn Aroud Time)を短縮することができる。

【発明を実施するための最良の形態】

【0026】

以下、添付の図面を参照して本発明を更に詳細に説明する。

【0027】

第1実施形態

図3は本発明の第1実施形態に基づく液晶表示装置の断面図であり、図4 aないし4 gは本発明の第1実施形態に基づく液晶表示装置の製造方法を説明するための工程断面図であ

50

る。先ず図3に示すように、第1基板31及び第2基板31aと、前記第1基板31上に形成された薄膜トランジスタ及び画素電極45と、前記画素電極45上に形成されたカラーフィルター層47と、前記画素電極45を除外した領域に形成されたブラックマトリックスパターン43と、前記第2基板31a上に形成された共通電極32及び前記第1基板31と第2基板31aとの間に形成された液晶層(図示せず)とからなる。

【0028】

ここで、前記薄膜トランジスタは前記第1基板31上にパターンニングされたゲート電極33aと、前記ゲート電極33aを含めた全面に形成されたゲート絶縁膜35と、前記ゲート絶縁膜35上にパターンニングされた半導体層のa-Si層37と、前記a-Si層37上に形成されたソース及びドレイン電極41b、41cと、前記ソース及びドレイン電極41b、41cと前記a-Si層37間に介在されたオーミックコンタクト層のn+層39からなる。

10

【0029】

この時、前記ソース/ドレイン電極41b、41c及びn+層39は前記半導体層のa-Si層37上で一括的に食刻され、前記画素電極45はドレイン電極41cに直接接続されてゲート絶縁膜35上に形成される。前記ブラックマトリックスパターン43の物質はBCBを用いて、以外にもクロム(Cr)などの金属膜やカーボン系統の有機材料を用いるか、または低反射化のためにクロム化合物とクロム層の2層、クロム化合物とクロム層との間にクロム化合物層が介在された3層から形成できる。

【0030】

また、前記ブラックマトリックスパターン43は光遮断役割と共に保護膜の役割を兼ねているので別の保護膜を形成する必要はない。なお、バインディング工程によってカラーフィルター層47及びブラックマトリックスパターン43上にバインダ49が更に備えられる。

20

【0031】

このように構成された本発明の第1実施形態による液晶表示装置の製造方法を図4aないし図4gを参照して説明する。図4aに示すように、第1基板31上にAl、Cr、Mo、Ta、Al合金などの金属層をスパッタリング法で形成した後、第1マスク(図示せず)を用いたパターンニング工程で前記金属層をパターンニングしてゲートライン及びゲート電極33aを形成する。

30

【0032】

また、図4bに示すように、前記ゲート電極33aを含めた第1基板の全面にプラズマCVD法を用いてシリコン窒化物及びシリコン化合物などからなるゲート絶縁膜35を形成し、前記ゲート絶縁膜35上に半導体層のa-Si層37とオーミックコンタクト層のn+層39とデータライン及びソース/ドレイン電極用物質の金属層41を手順に積層する。図4cに示すように、第2マスク(図示せず)を用いた食刻工程で金属層41を選択的に除去して前記ゲートラインと交差する方向をデータライン(図示せず)を形成し、前記データラインから延長されるソース/ドレイン電極41b、41cを形成する。また、図4dに示すように、前記ソース電極41bとドレイン電極41cとの間のn+層39を乾式食刻工程で除去する。

40

【0033】

また、図4eに示すように、前記ソース及びドレイン電極41b、41cを含めた全面に光遮断用物質を形成した後、第3マスクを用いたフォトリソ工程で前記光遮断用物質を選択的に除去して画素領域を除外した領域にブラックマトリックスパターン43を形成すると共に前記画素領域のゲート絶縁膜35上に形成されているa-Si層37も除去する。ここで、前記ブラックマトリックスパターン43は保護膜の役割を行うので別の保護膜が不要であって保護膜形成の工程を省略することができる。

【0034】

前記ブラックマトリックスパターン43はBCBを用いるか、他にもクロムなどの金属薄膜又はカーボン系統の有機材料を用いるか又は低反射化のためにクロム化合物とクロム層

50

の2層又はクロム化合物とクロム層との間にさらに他のクロム化合物が介在された3層構造からなることができる。

【0035】

かつ、図4fに示すように、前記ブラックマトリックスパターン43を含んでいる全面に透明な導電性の物質であるITO層をスパッタリング法で形成した後、第4マスク(図示せず)を用いたフォト工程で前記ITO層を選択的に除去して前記ドレイン電極41bに直接的に接続される画素電極45を形成する。

【0036】

次に図4gに示すように、前記画素電極45上にカラーフィルター形成のためのカラー顔料を電着させカラーフィルター層47を形成した後、バインディング工程を用いてカラーフィルター層47及びブラックマトリックスパターン43上にバインダ49を行う。また、図示していないが、パッドオープン用マスク(第5マスク)を用いてゲートパッド上側の光遮断用物質を選択的に除去してゲートパッドをオープンさせると下板の製造工程が完了する。また、上板の第2基板上に共通電極を形成し、前記第1基板と第2基板とに対向に装着した後、液晶を注入すると本発明の第1実施形態による液晶表示装置の製造工程が完了する。

10

【0037】

このような本発明の第1実施形態によると、下板及び上板を製造するのに全部6個のマスクだけあれば十分なので従来技術に比べてマスク数を著しく減少することができる。

【0038】

第2実施形態

図5aないし図5gは本発明の第2実施形態による液晶表示装置の製造方法を説明するための工程を示す平面図である。本発明の第2実施形態2では前記の第1実施形態と同様の構成を有する部分には同一の符号を付した。

20

【0039】

図5aに示すように、第1基板31上にゲートライン33及びゲート電極33aを形成した後、図5bに示すように、ゲートライン33及びゲート電極33aを含めた第1基板31の全面にゲート絶縁膜35、半導体層のa-Si層37、オーミックコンタクト層のn+層39及び金属層41を手順に積層する。参考に図5bには最上層の金属層41を示す。

30

【0040】

また、図5cに示すように前記ゲートライン33と交差する方向にデータライン41aと、前記ゲート電極33a側に拡張される拡張パターン44dを形成した後、図5dに示すように前記拡張パターン44dを選択的に除去してソース電極41bとドレイン電極41cを形成し、前記ソース電極41bとドレイン電極41cとの間のn+層39を選択的に除去する。この時前記n+層39を除去する時、ゲートパッド部上層のゲート絶縁膜35を共に除去してゲートパッド部(図示せず)を露出させる。

【0041】

図5eに示すように、前記ドレイン電極41cに直接的に接続されるように画素電極45を形成した後、図5fに示すように、画素電極45を除外した領域に光遮断用物質のブラックマトリックスパターン43を形成する。また、図5gに示すように、前記画素電極45上に電着法を用いてカラーフィルター層47を形成し、前記カラーフィルター層47及びブラックマトリックスパターン43上にバインダを形成した後、ゲートパッドコンタクトのためにゲートパッド上部の光遮断用物質を除去すると本発明の第2実施形態による下板の製造工程が完了する。

40

【0042】

なお、図示してはないが、上板の第2基板上に共通電極を形成し、前記第1基板と第2基板とに対向させて装着した後、液晶を注入すると本発明の第2実施形態による液晶表示装置の製造工程が完了する。

【0043】

50

このような本発明の第2実施形態によると、ブラックマトリックスパターン43及びカラーフィルター層47が薄膜トランジスタ及び画素電極45が配置される基板に形成され、前記ソース電極41bとドレイン電極41cを形成するための金属層食刻工程時、チャネル部のn+層とゲートパッド部に存在するゲート絶縁膜を同時に除去してマスク数を最小化し、ゲートパッド部の露出による工程を簡素化することができる。

【0044】

次に、本発明の第2実施形態による液晶表示装置の製造方法を工程断面図を参照してより詳細に説明する。図6aないし図6fは図5gのI-I'線による断面図であり、図7aないし図7fは図5gのII-II'線による断面図である。

【0045】

まず、図6a及び図7aに示すように、第1基板31上にAl、Cr、Mo、Ta、Al合金などの金属層をスパッタリング法で形成した後、第1マスクを用いたパターンニング工程で前記金属層をパターンニングしてゲートライン(図示せず)及びゲート電極33aを形成する。

【0046】

また、図6b及び図7bに示すように、前記ゲート電極33aを含めた第1基板31の全面にプラズマCVD法を用いてシリコン窒化物及びシリコン酸化物などからなるゲート絶縁膜35を形成し、前記ゲート絶縁膜35上に半導体層のa-Si層37とオーミックコンタクト層のn+層39とデータライン及びソース/ドレイン電極用物質である金属層41を順番に積層する。

【0047】

図6c及び図7cに示すように、第2マスク(図示せず)を用いた食刻工程で金属層41、オーミックコンタクト層のn+層39及び半導体層のa-Si層37を一括的に食刻してデータライン41aを形成し、前記ゲート電極33aの上部側に拡張される拡張パターン41dを形成する。ここで、前記拡張パターン41dは後工程においてソース電極41bとドレイン電極41cとから分離されるが、まだ分離していない状態である。

【0048】

次に図6d及び図7dに示すように、前記拡張パターン41dを含めた全面にフォトレジスト71を塗布した後、第3マスク(図示せず)を用いた露光及び現象工程でパターンニングし、前記パターンニングされたフォトレジストを用いた食刻工程で前記拡張パターン41dを選択的に除去してソース電極41bとドレイン電極41cとを形成する。

【0049】

この時、前記ソース電極41bとドレイン電極41c間のオーミックコンタクト層n+層39も同時に食刻し、図示してはいないが、ゲートパッド部側のゲート絶縁膜も共に食刻してゲートパッドを露出させる。結果的に本発明の第2実施形態によるとソース/ドレイン電極41b、41cの形成、n+層39食刻及びゲートパッド露出が一つのマスクを用いた食刻工程からなることが分かる。

【0050】

即ち、n+層39の食刻時、食刻選択比を用いてゲートパッド上部のゲート絶縁膜35も食刻するので後工程でブラックマトリックスパターン用光遮断物質を除去した後、更にゲートパッドコンタクトのための食刻工程では前記光遮断物質だけを除去すればいいからゲートパッド露出工程が更に容易となる。もし、n+層39の食刻時に、ゲート絶縁膜を同時に食刻しない場合には前記光遮断用物質を形成した後、ゲートパッドコンタクトのためには前記光遮断用物質とゲート絶縁膜を順に食刻すべきであるのでその分食刻工程が複雑になる。

【0051】

次に図6e及び図7eに示すように、フォトレジスト71を除去した後、前記ドレイン電極41cと直接的に接続される画素電極45を形成する。即ち、ソース及びドレイン電極41b、41cを含めた全面に画素電極用ITOを形成した後、第4マスクを用いて前ITOをパターンニングすることによって画素電極45を形成する。

10

20

30

40

50

【0052】

また、図6f及び図7fに示すように、前記画素電極45を含めた全面に光遮断用物質を形成した後、第5マスクを用いた食刻工程で前記光遮断用物質を選択的に除去して画素電極45を除外した領域にブラックマトリクスパターン43を形成する。この時、前記ブラックマトリクスパターン43の物質はBCBを用いる他、クロムなどの金属薄膜又はカーボン系統の有機材料を用いることができ、又は低反射化のために前記ブラックマトリクスパターン43をクロム化合物とクロム層との2層又はクロム化合物とクロム層と間にさらに他のクロム化合物が介在された3層構造からなることができる。参考に前記ブラックマトリクス43は保護膜役割を行うので別の保護膜を形成は不要である。

【0053】

次に図6g及び7gに示すように、前記画素電極45上にカラーフィルター形成のためのカラー顔料を電着させカラーフィルター層47を形成した後、バインディング工程を用いてカラーフィルター層47及びブラックマトリクスパターン43上にバインダを形成する。また、図示してはいないが、第6マスクを用いて前記ゲートパッド上側の光遮断用物質を選択的に除去してゲートパッドを露出させると本発明の第2実施形態による下板の製造工程が完了する。

【0054】

第3実施形態

図8aないし図8eは本発明の第3実施形態による液晶表示装置の製造方法を説明するための工程図である。図8aに示すように、第1基板31上にAl、Cr、Mo、Ta、Al合金などの金属層をスパッタリング法で形成した後、第1マスク(図示せず)を用いたパターンニング工程で前記金属層をパターンニングしてゲートライン33及びゲート電極33aを形成する。また、前記ゲートライン33及びゲート電極33aを含めた第1基板31の全面にプラズマCVD法を用いてシリコン窒化物及びシリコン化合物などからなるゲート絶縁膜35を形成し、前記ゲート絶縁膜35上に半導体層のa-Si層37とオーミックコンタクト層のn+層39とデータライン及びソース/ドレイン電極用物質の金属層41を順に積層する。

【0055】

次に図8bに示すように、第2マスク(図示せず)を用いた食刻工程で金属層41を選択的に除去して前記ゲートラインと交差する方向にデータライン(図示せず)を形成し、前記データライン41aから延長されるソース電極41bとソース電極41bに対向されるドレイン電極41cと、前記ドレイン電極41bと前記データライン41aとを接続する接続パターン91を形成する。

【0056】

このとき、前記ソース電極41bとドレイン電極41cとの間のn+層39を除去し、パッド領域のゲート絶縁膜35も共に除去してゲートパッドを露出させる。即ち、n+層39を食刻する時、食刻選択比に鑑みてゲートパッド上側のゲート絶縁膜35を同時に食刻することによって、後工程において光遮断用物質層を形成した後、ゲートパッドコンタクトのための食刻工程では前記光遮断用物質層だけを食刻すればよいのでゲートパッドを露出させるための工程が更に容易になる。

【0057】

なお、前記接続パターン91はゲートライン33の上部を経てデータライン41aと前記ドレイン電極41cとに迂回的に接続することによって、後工程でカラーフィルター層を形成するためのカラー顔料電着時、薄膜トランジスタを駆動させないままデータラインに与えられる電圧だけでカラー顔料を電着させるためであり、データライン41a及びドレイン電極41cと一体に形成したり、別の工程で形成できる。

【0058】

また、図8cに示すように、前記ソース及びドレイン電極を含めた全面に透明電極用ITOを形成した後、パターンニングして第3マスクを用いたパターンニング工程で画素電極45を形成する。

10

20

30

40

50

【0059】

かつ、図8dに示すように、前記画素電極を含めた全面に光遮断用物質を形成した後、前記画素電極45の以外の部分だけが残るようにパターンニングしてブラックマトリックスパターン43を形成する。この時前記光遮断用物質をパターンニングすることにおいて、前記接続パターンが露出できるようにし、これは前記接続パターン91をデータライン41aとドレイン電極41cとに迂回的に接続させることによって薄膜トランジスタを駆動することなくデータラインに与えられる電圧だけで画素電極45上にカラー顔料を電着させるためである。従って、前記カラー顔料の電着が完了すると前記接続パターンを除去してデータライン41aとドレイン電極41cを電氣的にオープンすべきである。

【0060】

ここで、本発明の第3実施形態では前記光遮断用物質をパターンニングする時に接続パターンを露出させているが、カラー顔料を電着させた後、不要な部分のカラーフィルター層を除去する過程において接続パターン91上部の光遮断用物質を前記接続パターンを露出させることができる。なお、前記ブラックマトリックスパターン43は保護膜の役割を行うので別の保護膜は不要となって保護膜形成工程が省略される。前記ブラックマトリックスパターン43はBCBを用いる他、クロムなどの金属薄膜又はカーボン系統の有機材料を用いたり低反射化のためにクロム化合物層とクロム層の2層又はクロム化合物層とクロム層と間に他のクロム化合物層が介在された3層構造から形成できる。

【0061】

また、図8eに示すように、前記データライン41aに電圧を印加した状態で前記画素電極45上にカラーフィルター形成のためのカラー顔料を電着させてカラーフィルター47を形成する。この時薄膜トランジスタを駆動させない状態でデータライン41aに電圧を印加する場合、前記接続パターン91を介して画素電極47に電圧が伝えられてカラー顔料の電着が可能である。この時、前記画素電極45の上部にカラー顔料が電着されると同時に、接続パターン91の上部にも顔料が電着されるが、前記接続パターンの上部に電着された顔料はカラーフィルター層を形成した後、不要な部分に電着されたカラー顔料を除去する工程で同時に除去する。

【0062】

また、パインディング工程を用いてカラーフィルター層47及びブラックマトリックスパターン43上にパインダ(図示せず)を形成した後、図示していないが、パッドオープン用マスクを用いてゲートパッド上側の光遮断用物質を選択的に除去してゲートパッドをオープンさせると製造工程が完了する。また、図示していないが、上板の第2基板上に共通電極を形成し、前記第1基板と第2基板とに対向されるように装着した後、液晶を注入すると本発明の第3実施形態による液晶表示装置の製造工程が完了する。

【0063】

このような本発明の第3実施形態によると、従来に比べてマスクの数を著しく減少させることができ、薄膜トランジスタを駆動しないままカラー顔料の電着が可能であるので薄膜トランジスタの特性が変化することを防止することができる。

【0064】

前述のように本発明の液晶表示装置及びその製造方法は次のような効果がある。第1に、LCD製作に必要な全てのパターンを一つの基板に取り付けることによって一つのマスクを用いて多数のパターンを形成することからマスクの数を最小化することができてその分コスト低減の効果がある。

【0065】

第2に、n+層を食刻する時ゲートパッド上側のゲート絶縁膜を同時に食刻するのでゲートパッドコンタクト工程をより容易に進めることができる。

【0066】

第3に、別の保護膜を形成することなくブラックマトリックスパターンの保護膜を用いるので工程を簡素化でき、TAT(Turn Aroud Time)を短縮することができる。

【図面の簡単な説明】

10

20

30

40

50

【 0 0 6 7 】

【 図 1 】 図 1 a ないし 図 1 f は、従来 の 第 1 実 施 形 態 に よ る 液 晶 表 示 装 置 の 下 板 の 製 造 方 法 を 示 す 工 程 断 面 図 で あ る 。

【 図 2 】 図 2 a ないし 図 2 e は、従来 の 第 1 実 施 形 態 に よ る 液 晶 表 示 装 置 の 上 板 の 製 造 方 法 を 示 す 工 程 断 面 図 で あ る 。

【 図 3 】 図 3 は、本 発 明 の 第 1 実 施 形 態 に よ る 液 晶 表 示 装 置 の 下 板 の 構 造 断 面 図 で あ る 。

【 図 4 】 図 4 a ないし 図 4 g は、本 発 明 の 第 1 実 施 形 態 に よ る 液 晶 表 示 装 置 の 下 板 の 製 造 方 法 を 説 明 す る た め の 工 程 断 面 図 で あ る 。

【 図 5 】 図 5 a ないし 図 5 g は、本 発 明 の 第 1 実 施 形 態 に よ る 液 晶 表 示 装 置 の 下 板 の 製 造 方 法 を 説 明 す る た め の 平 面 図 で あ る 。


【 図 6 】 図 6 a ないし 図 6 g は、本 発 明 の 第 2 実 施 形 態 に よ る 液 晶 表 示 装 置 の 下 板 の 製 造 方 法 を 説 明 す る た め の 工 程 断 面 図 で あ る 。

【 図 7 】 図 7 a ないし 図 7 g は、本 発 明 の 第 2 実 施 形 態 に よ る 液 晶 表 示 装 置 の 下 板 の 製 造 方 法 を 説 明 す る た め の 工 程 断 面 図 で あ っ て、図 7 a ないし 図 7 g と 垂 直 交 差 す る 方 向 の 切 断 面 で あ る 。

【 図 8 】 図 8 a ないし 図 8 e は、本 発 明 の 第 3 実 施 形 態 に よ る 液 晶 表 示 装 置 の 下 板 の 製 造 方 法 を 説 明 す る た め の 平 面 図 で あ る 。


【 図 1 a 】

FIG.1A
Related Art




【 図 1 c 】

FIG.1C
Related Art




【 図 1 b 】

FIG.1B
Related Art




【 図 1 d 】

FIG.1D
Related Art




【 図 1 e 】

FIG.1E
Related Art



【 図 1 f 】

FIG.1F
Related Art




【 図 2 a 】

FIG.2A
Related Art




【 図 2 b 】

FIG.2B
Related Art




【 図 2 c 】

FIG.2C
Related Art




【 図 2 e 】

FIG.2E
Related Art




【 図 2 d 】

FIG.2D
Related Art




【 図 3 】

FIG.3




【 図 4 a 】

FIG.4A




【 図 4 b 】

FIG.4B




【 図 4 c 】

FIG.4C




【 図 4 f 】

FIG.4F




【 図 4 g 】

FIG.4G




【 図 4 d 】

FIG.4D




【 図 4 e 】

FIG.4E




【 図 5 a 】

FIG.5A




【 図 5 b 】

FIG.5B




【 図 5 c 】

FIG.5C




【 図 5 d 】

FIG.5D




【 図 5 e 】

FIG.5E




【 図 5 f 】

FIG.5F




【 図 5 g 】

FIG.5G



【 図 6 b 】

FIG.6B




【 図 6 a 】

FIG.6A




【 図 6 c 】

FIG.6C




【 図 6 d 】

FIG.6D




【 図 6 f 】

FIG.6F




【 図 6 e 】

FIG.6E




【 図 6 g 】

FIG.6G




【 図 7 a 】

FIG.7A




【 図 7 b 】

FIG.7B




【 図 7 d 】

FIG.7D




【 図 7 c 】

FIG.7C




【 図 7 e 】


FIG.7E




【 図 7 f 】




【 図 7 g 】




【 図 8 a 】




【 図 8 b 】




【 図 8 c 】



【 図 8 e 】



【 図 8 d 】



フロントページの続き

(72)発明者 ヨー スーン サン

大韓民国 キョンサンブク - ドー , クミ - シ , ヒョンゴク - ドン , シンセゲ タウン 40
1

(72)発明者 カク ドン ユン

大韓民国 テグ - シ , タルソ - グ , ソンギョン2 - ドン , グリーン マニオン 103 - 1
108

(72)発明者 リー ジェー グ

大韓民国 テグ - シ , パク - グ , サンギョク3 - ドン , 1407 - 77

Fターム(参考) 2H091 FA04Y FA35Y FC06 FD04 GA07 GA13 GA16 LA12

2H092 JA26 JB32 JB52 JB56 MA14 MA18 MA37 NA27 PA08 PA09

专利名称(译)	<无法获取翻译>		
公开(公告)号	JP2007219557A5	公开(公告)日	2007-10-11
申请号	JP2007144707	申请日	2007-05-31
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji飞利浦杜迪股份有限公司		
[标]发明人	リンビヨンホ ヨースーンサン カクドンユン リージェーグ		
发明人	リンビヨンホ ヨースーンサン カクドンユン リージェーグ		
IPC分类号	G02F1/1368 G02F1/1335		
CPC分类号	G02F1/1368 G02F1/133516 G02F1/136209 G02F2001/136222 G02F2001/136231		
FI分类号	G02F1/1368 G02F1/1335.505 G02F1/1335.500		
F-TERM分类号	2H091/FA04Y 2H091/FA35Y 2H091/FC06 2H091/FD04 2H091/GA07 2H091/GA13 2H091/GA16 2H091/LA12 2H092/JA26 2H092/JB32 2H092/JB52 2H092/JB56 2H092/MA14 2H092/MA18 2H092/MA37 2H092/NA27 2H092/PA08 2H092/PA09 2H092/JA42 2H191/FA06Y 2H191/FA14Y 2H191/FC06 2H191/FD04 2H191/GA10 2H191/GA19 2H191/GA22 2H191/LA13 2H192/AA24 2H192/CB05 2H192/CC42 2H192/EA17 2H192/EA42 2H192/HA26 2H192/HA47 2H291/FA06Y 2H291/FA14Y 2H291/FC06 2H291/FD04 2H291/GA10 2H291/GA19 2H291/GA22 2H291/LA13		
优先权	1020000028396 2000-05-25 KR 1020000028397 2000-05-25 KR 1020000035105 2000-06-24 KR		
其他公开文献	JP4799481B2 JP2007219557A		

摘要(译)

本发明的目的是通过减少在液晶显示装置的制造中使用的掩模的数量并且能够在不驱动薄膜晶体管的情况下电沉积彩色颜料来防止薄膜晶体管的特性变化。该方法包括以下步骤：形成薄膜晶体管和用于将其漏电极连接到液晶显示装置的基板上的数据线的连接图案；以及形成连接到漏电极的像素电极。这使得可以从数据线直接向像素电极施加电压。[选择图]图8c。