

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開2001 - 282201

(P2001 - 282201A)

(43)公開日 平成13年10月12日(2001.10.12)

(51)Int.Cl. ⁷	識別記号	F I	テ-マコード [*] (参考)
G 0 9 G 3/36		G 0 9 G 3/36	2 H 0 9 3
G 0 2 F 1/133	505	G 0 2 F 1/133	5 C 0 0 6
G 0 9 G 3/20	622	G 0 9 G 3/20	5 C 0 8 0
	623		623 U
	624		624 B

審査請求 未請求 請求項の数 17 O L (全 11数) 最終頁に続く

(21)出願番号 特願2000 - 99100(P2000 - 99100)

(22)出願日 平成12年3月31日(2000.3.31)

(71)出願人 390009531

インターナショナル・ビジネス・マシー
ズ・コーポレーション

I N T E R N A T I O N A L B U S I
N E S S M A S C H I N E S C O R
P O R A T I O N

アメリカ合衆国10504、ニューヨーク州 ア
ーモンク (番地なし)

(72)発明者 辻村 隆俊

神奈川県大和市下鶴間1623番地14 日本ア
イ・ビー・エム株式会社 大和事業所内

(74)復代理人 100104880

弁理士 古部 次郎 (外 3 名)


最終頁に続く

(54)【発明の名称】 表示装置、液晶表示パネル、液晶表示装置および液晶表示装置の駆動方法

(57)【要約】

【課題】 画素への電圧の書き込み不足を抑制した液晶表示装置を提供する。

【解決手段】 図中 $n - 1$ で示されるゲート線 40 を介して走査信号が供給された薄膜トランジスタ 10b がオン状態となる。そうすると、 $m - 1$ で示される信号線 30 に供給された表示信号が選択されて画素 P_n の表示電極 20 に電圧が印加、つまり書き込まれる。次に、 n で示されるゲート線 40 を介して走査信号が供給された薄膜トランジスタ 10a がオン状態となる。そうすると、 m で示される信号線 30 に供給された表示信号が選択されて画素 P_n の表示電極 20 に電圧が印加、つまり書き込まれる。つまり、画素 P_n の表示電極 20 には、はじめに薄膜トランジスタ 10b を介して電圧が書き込まれ、ついで薄膜トランジスタ 10a を介して電圧が書き込まれる構造となっている。



【特許請求の範囲】

【請求項 1】 表示用光学素子に駆動電圧を印加するための表示電極と、
前記表示電極への駆動電圧を制御するための第 1 のスイッチング素子と、
前記表示電極への駆動電圧を制御するための第 2 のスイッチング素子と、
前記第 1 のスイッチング素子へ走査信号を送る第 1 のゲート線と、
前記第 2 のスイッチング素子へ走査信号を送る第 2 のゲート線と、
前記第 1 のゲート線および第 2 のゲート線へ走査信号を供給する走査信号供給部と、
前記第 1 のスイッチング素子へ表示信号を送る第 1 の信号線と、
前記第 2 のスイッチング素子へ表示信号を送る第 2 の信号線と、
前記第 1 の信号線および前記第 2 の信号線への表示信号を同一の回路によって供給する表示信号供給部と、
を備えたことを特徴とする表示装置。

【請求項 2】 同一フレーム期間内において、前記第 2 のスイッチング素子により前記表示電極へ電圧書き込みを行い、次いで前記第 1 のスイッチング素子により追加の電圧書き込みを行うことを特徴とする請求項 1 に記載の表示装置。

【請求項 3】 前記第 1 のスイッチング素子と前記第 2 のスイッチング素子とは、前記表示電極に同相の電圧を書き込むことを特徴とする請求項 2 に記載の表示装置。

【請求項 4】 走査信号を供給するゲート線と表示信号を供給する信号線とをマトリックス状に配列した表示部を有する液晶表示パネルであって、
前記ゲート線と前記信号線とが交差する交差部と、
前記交差部の周囲で同一の信号線に接続された 2 つの薄膜トランジスタと、
を備えたことを特徴とする液晶表示パネル。

【請求項 5】 前記 2 つの薄膜トランジスタは、各々異なる画素に属するものであることを特徴とする請求項 4 に記載の液晶表示パネル。

【請求項 6】 前記 2 つの薄膜トランジスタは、同一のゲート線に接続されていることを特徴とする請求項 4 に記載の液晶表示パネル。

【請求項 7】 ドット反転駆動方式による液晶表示装置であって、
前記画素は、
液晶材料に電圧を印加するための表示電極と、
前記表示電極に接続されるとともに、自己のゲート線に供給される走査信号によりオン・オフされる第 1 のスイッチング素子と、
前記表示電極に接続されるとともに、複数の前記画素のうち隣接する画素のスイッチング素子のオン・オフに連

動してオン・オフされる第 2 のスイッチング素子と、
を備えたことを特徴とする液晶表示装置。

【請求項 8】 前記第 2 のスイッチング素子と前記隣接する画素のスイッチング素子とは、同一の信号線に接続されていることを特徴とする請求項 7 に記載の液晶表示装置。

【請求項 9】 前記第 2 のスイッチング素子を介する前記表示電極への電圧書き込みを行った後に、前記第 1 のスイッチング素子を介する前記表示電極への電圧書き込みを行うことを特徴とする請求項 7 に記載の液晶表示装置。

【請求項 10】 複数の画素がマトリックス状に配置された表示部を有する液晶表示装置であって、
表示電極を備えるとともに、前記表示電極に対するスイッチング素子としての第 1 および第 2 の薄膜トランジスタとを備えた第 1 の画素と、
前記第 1 の画素の前記第 2 の薄膜トランジスタが接続されるゲート線と同一のゲート線に接続される第 2 の画素とを備え、

前記第 1 の画素の前記第 2 の薄膜トランジスタは、前記第 2 の画素に供給される走査信号により駆動され、
前記第 2 の画素に供給される表示信号が前記第 2 の薄膜トランジスタを介して前記第 1 の画素の前記表示電極にも供給されることを特徴とする液晶表示装置。

【請求項 11】 前記第 1 の画素に対して表示信号を供給する第 1 の信号線と、前記第 2 の画素に対して表示信号を供給する第 2 の信号線とを備え、
前記第 1 の薄膜トランジスタは前記第 1 の信号線に接続され、前記第 2 の薄膜トランジスタは前記第 2 の信号線に接続されていることを特徴とする請求項 10 に記載の液晶表示装置。

【請求項 12】 ドット反転駆動方式による液晶表示装置であって、
液晶材料に電圧を作用するための表示電極を備えた第 1 の画素と、
前記第 1 の画素へ第 1 の表示信号を供給するための第 1 の信号線と

前記第 1 の画素に隣接し、かつ同極性の電圧が印加される第 2 の画素と、

前記第 2 の画素へ第 2 の表示信号を供給するための第 2 の信号線と、

前記第 2 の表示信号を前記第 1 の画素の前記表示電極へ供給するための供給路と、
を備えたことを特徴とする液晶表示装置。

【請求項 13】 前記供給路は、開閉が可能であることを特徴とする請求項 12 に記載の液晶表示装置。

【請求項 14】 ゲート線と信号線がマトリックス状に配置されたドット反転駆動方式の液晶表示装置の駆動方法であって、
第 1 の画素に駆動電圧を印加するに際し、

前記第 1 の画素と隣接し、かつ同極性の電圧が印加される第 2 の画素の駆動に基づく電圧を前記第 1 の画素に印加する第 1 のステップと、

次いで、前記第 1 の画素自身への駆動電圧を印加する第 2 のステップと、

を備えたことを特徴とする液晶表示装置の駆動方法。

【請求項 15】 前記第 1 のステップは、前記第 2 のステップとは異なるゲート線に供給される走査信号に基づくものであることを特徴とする請求項 14 に記載の液晶表示装置の駆動方法。

【請求項 16】 前記第 1 のステップは、前記第 2 のステップとは異なる信号線から供給される表示信号に基づくものであることを特徴とする請求項 14 に記載の液晶表示装置の駆動方法。

【請求項 17】 単一の走査信号供給部と、単一の表示信号供給部とを備え、前記走査信号供給部から延びている複数のゲート線と、前記表示信号供給部から延びている複数の信号線とがマトリックス状に配列されることにより複数の画素を形成する表示装置であって、

前記画素は、

n 番目の前記ゲート線と m 番目の前記信号線に接続された第 1 のスイッチング素子と、

(n - 1) 番目の前記ゲート線と (m - 1) 番目の前記信号線に接続された第 2 のスイッチング素子と、

前記第 1 および第 2 のスイッチング素子により制御される表示電極と、

を備えたことを特徴とする表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は表示装置、特に液晶表示装置の表示品位を向上する技術に関するものである。

【0002】

【従来の技術】CRT ディスプレイにおいて進歩の遅かったディスプレイの高解像度は、液晶をはじめとする新たな技術の導入とともに飛躍的な進歩を遂げようとしている。つまり、液晶表示装置は微細加工を施すことにより CRT ディスプレイに比べて高解像度化が比較的容易である。液晶表示装置として、薄膜トランジスタ (Thin Film Transister、TFT) を用いたアクティブマトリックス方式の液晶表示装置が知られている。このアクティブマトリックス方式の液晶表示装置は、ゲート線と信号線とをマトリックス状に配置し、その交点に薄膜トランジスタが配置された TFT アレイ基板と、その基板と所定の間隙を隔てて配置される対向基板との間に液晶材料を封入し、この液晶材料に与える電圧を薄膜トランジスタにより制御して、液晶の電気光学的効果を利用して表示を可能としている。薄膜トランジスタの構造としては、従来、トップゲート型 (正スタガ型) と、ボトムゲート型 (逆スタガ型) の構造が知られている。図 9 を用

いてトップゲート型の薄膜トランジスタ構造を説明すると、トップゲート型の薄膜トランジスタは、ガラス基板等の絶縁基板 101 上に遮光膜 102 が備えられ、その上に酸化珪素 SiO_x や窒化珪素 SiN_x 等からなる絶縁膜 103 が設けてある。その上に、ITO (インジウム・スズ酸化物) 膜によるドレイン電極 104 とソース電極 105 がチャンネル間隔を空けて備えられ、その両電極上を覆う、半導体層としてのアモルファスシリコン膜 (a-Si 膜) 106 と、その上に SiO_x や SiN_x 等からなるゲート絶縁膜 107、ゲート電極 108 が積層され、a-Si アイランドと呼ばれる島状の領域が形成されている。

【0003】液晶は直流電圧で駆動すると寿命が短くなることから、交流電圧を印加して駆動している。その場合、液晶材料にかかる電圧の極性は 1 フレーム、つまり 1 画面の 1 回の表示が開始されてから終了するまでの期間毎に反転するが、全画面を単純に、かつ、同時に反転する方式では、クロストークが生じてしまうため、実用的ではない。したがって、このクロストークを避けるために、各画素の極性反転の位相をずらす駆動法が採用されている。その代表的なものとして、1 水平線毎に位相をずらす H ライン反転駆動方式、1 垂直線毎に位相をずらす V ライン反転駆動方式および 1 画素毎に交互に位相をずらすドット反転駆動方式 (または H/V ライン反転駆動方式) が知られている。

【0004】

【発明が解決しようとする課題】液晶表示装置の各画素に十分な電圧を書き込むためには、薄膜トランジスタが十分な駆動能力を有することが要求される。特に液晶表示装置が大型化、高精細化すると、ゲート線の遅延が大きいために書き込み時間が少なくなり、薄膜トランジスタに要求される駆動能力はより大きなものとなる。薄膜トランジスタの書き込み能力は、そのサイズ、より具体的にはチャンネル間隔に比例するため、十分な表示品位を得るためには、画素と比較して大きなサイズの薄膜トランジスタを形成する必要がある。薄膜トランジスタの大型化は、開口率の低下を招くことになるから、望ましい解決策とはならない。薄膜トランジスタによる書き込み電圧不足を抑制する技術として、特開昭 63-287829 号公報には、ゲート線に供給される選択信号を 1 フレーム期間内に複数パルスを供給する駆動方法が開示されている。より具体的には、ゲート線に 1 フレーム期間内に供給するパルスを G および G' の 2 つとする。パルス G および G' は、パルス幅が 1 水平走査時間以下と短いため 1 パルスで画素電圧を表示信号へ漸近させることができないが、先にパルス G' を供給して画素電圧を所定の値まで立ち上げ、その後にパルス G を供給することにより画素電圧が表示信号に到達させようというものである。特開昭 63-287829 号公報においては、パルス G および G' のタイミングは、水平走査時間の 3 倍

だけずれている。これは液晶表示装置が3色(R、G、B)のカラーフィルタを用いている場合に、水平走査時間の3倍の時間毎に表示信号と相関の高い同一色が来ることを利用し、より表示信号の電圧の画素電圧への書き込み効率を増大させるためである。特開昭63-287829号公報に開示された技術は、プリチャージ方式と呼ぶことのできる駆動方式であり、例えば特開平2-168229号公報、同4-180014号公報、同5-100636号公報に開示も同様な技術が開示されている。また、特開平11-101967号公報には、画素

への書き込みを十分に行うことを目的として、1つの画素に対して薄膜トランジスタを2つ配設し、この薄膜トランジスタに対して各々信号線を介して信号線駆動回路を設ける液晶表示装置が提案されている。
【0005】ところが、特開昭63-287829号公報等は、クロストーク防止に有利なドット反転駆動方式への適用を示唆していない。しかも、後述の実施の形態で詳しく述べるように、書き込み特性が厳しい、つまり書き込み時間が短い場合には書き込み不足が生ずる可能性がある。この書き込み不足によって階調ずれが生ずると、特開昭63-287829号公報のパルスGおよびG'のタイミングを水平走査時間の3倍だけずらす方法だと、それが視覚的に知覚されやすいことが確認された。また、特開平11-101967号公報に開示の液晶表示装置は、1つの画素に対して信号線を2本形成する必要があり、これは液晶表示パネルの開口率を低下させる要因となる。したがって、液晶表示装置の大型化、高精細化にとって不利である。したがって本発明は、画素への書き込み不足を抑制することができる表示装置の提供を課題とする。また本発明は、ドット反転駆動方式の液晶表示装置において、画素への書き込み不足を抑制した液晶表示装置およびその駆動方法を提供することを課題とする。さらに本発明は、書き込み特性が厳しい場合に生ずる書き込み不足による階調ずれが視覚的に知覚されにくい表示装置の提供を課題とする。

【0006】

【課題を解決するための手段】本発明者は前記課題を解決するために、1つの画素中にスイッチング素子、具体的には薄膜トランジスタを2つ設けることを前提として検討を行った。2つの薄膜トランジスタのうち、1つはプリチャージに用い、他の1つはプリチャージ後に行うチャージ(以下、本チャージということがある)に用いようというものである。ここで、ドット反転駆動方式は、前述のように画素への書き込み極性が1画素毎に交互に位相をずらしてある(図7参照)。特定の画素(ここでは画素aとする)について本チャージを行う前に、当該フレームにおいて同一極性を有し、しかも隣接する画素(図7でいうと、特定の画素に対して斜め上の画素、画素bとする)が本チャージする際の駆動電圧を画素aのプリチャージに用いることができる。したがっ

て、画素aのプリチャージを行うための薄膜トランジスタを前記画素bのゲート線および信号線に接続すれば、画素bの本チャージ用の薄膜トランジスタがオンされると同時、つまり連動して画素aのプリチャージ用の薄膜トランジスタがオンし、画素aがプリチャージされることになる。

【0007】本発明は以上の知見に基づきなされたものであり、液晶材料等の表示用光学素子に駆動電圧を印加するための表示電極と、前記表示電極への駆動電圧を制御するための第1のスイッチング素子と、前記表示電極への駆動電圧を制御するための第2のスイッチング素子と、前記第1のスイッチング素子へ走査信号を伝送する第1のゲート線と、前記第2のスイッチング素子へ走査信号を伝送する第2のゲート線と、前記第1のゲート線および第2のゲート線へ走査信号を供給する走査信号供給部と、前記第1のスイッチング素子へ表示信号を伝送する第1の信号線と、前記第2のスイッチング素子へ表示信号を伝送する第2の信号線と、前記第1の信号線および前記第2の信号線への表示信号を同一の回路によって供給する表示信号供給部と、を備えたことを特徴とする表示装置である。本発明表示装置によれば、第1のスイッチング素子は第1のゲート線および第1の信号線とに接続され、また、第2のスイッチング素子は第2のゲート線および第2の信号線に接続されている。したがって、第1のスイッチング素子は第1のゲート線へ供給される走査信号によりオン・オフされ、前記表示電極に電圧を書き込む。一方、第2のスイッチング素子は第2のゲート線へ供給される走査信号によりオン・オフされ、前記表示電極に電圧を書き込む。つまり、第2のスイッチング素子によりプリチャージを行い、第1のスイッチング素子により本チャージを行うことができる。このことは第1のスイッチング素子と第2のスイッチング素子とは、表示電極への電圧印加タイミングが異なることを意味している。また、第1のスイッチング素子と前記第2のスイッチング素子とは、前記表示電極に同相の電圧を書き込むことにより、プリチャージを有効に行うことができる。ここで、第2のゲート線および第2の信号線には他のスイッチング素子が接続されるとする。そうすると、第2のゲート線に走査信号が供給されると、当該他のスイッチング素子および第2のスイッチング素子がオン・オフされる。当該他のスイッチング素子が設けられた画素は、第1のスイッチング素子および第2のスイッチング素子が設けられた画素と隣接する。これをドット反転駆動方式の液晶表示装置に照らしてみると、上記2つの画素は図7に示した画素aと画素bの関係を備えることができる。

【0008】また本発明によれば、単一の走査信号供給部と、単一の表示信号供給部とを備え、前記走査信号供給部から延びている複数のゲート線と、前記表示信号供給部から延びている複数の信号線とがマトリックス状に

ジスタとを備えた第１の画素と、前記第１の画素の前記第２の薄膜トランジスタが接続されるゲート線と同一のゲート線に接続される第２の画素とを備え、前記第１の画素の前記第２の薄膜トランジスタは、前記第２の画素に供給される走査信号により駆動され、前記第２の画素に供給される表示信号が前記第２の薄膜トランジスタを介して前記第１の画素の前記表示電極にも供給されることを特徴とする液晶表示装置が提供される。この装置では、前記第２の画素に供給される表示信号が前記第２の薄膜トランジスタを介して前記第１の画素の前記表示電極にも供給されるが、この表示信号がブリチャージの役割を果たすことができる。この液晶表示装置は、前記第１の画素に対して表示信号を供給する第１の信号線と、前記第２の画素に対して表示信号を供給する第２の信号線とを備え、前記第１の薄膜トランジスタは前記第１の信号線に接続され、前記第２の薄膜トランジスタは前記第２の信号線に接続された構造とすることができる。つまり、同一の画素に存在する２つの薄膜トランジスタは各々異なる信号線に接続されている。

【0012】本発明は、ドット反転駆動方式による液晶表示装置であって、液晶材料に電圧を作用するための表示電極を備えた第1の画素と、前記第1の画素へ第1の表示信号を供給するための第1の信号線と、前記第1の画素に隣接し、かつ同極性の電圧が印加される第2の画素と、前記第2の画素へ第2の表示信号を供給するための第2の信号線と、前記第2の表示信号を前記第1の画素の前記表示電極へ供給するための供給路と、を備えたことを特徴とする液晶表示装置を提案する。この液晶表示装置によれば、前記供給路を介して前記第1の表示電極に対して前記第2の表示信号を供給し、その後前記第1の信号線により前記第1の表示信号を供給することができる。そして、前記第2の表示信号の供給がプレチャージを構成し、前記第1の表示信号の供給が追加のチャージを構成する。なお、前記供給路は開閉が可能な構造とすれば、適時に第2の表示信号を前記表示電極に供給することができる。

【0013】以上の本発明液晶表示によれば、ゲート線と信号線がマトリックス状に配置されたドット反転駆動方式の液晶表示装置の駆動方法であって、第1の画素に駆動電圧を印加するに際し、前記第1の画素と隣接し、かつ同極性の電圧が印加される第2の画素の駆動に基づく電圧を前記第1の画素に印加する第1のステップと、次いで、前記第1の画素自身への駆動電圧を印加する第2のステップと、を備えた液晶表示装置の駆動方法を実現することができる。この液晶表示装置の駆動方法において、前記第1のステップは、前記第2のステップとは異なるゲート線に供給される走査信号に基づくものとすることができる。また、前記第1のステップは、前記第2のステップとは異なる信号線から供給される表示信号に基づくものとすることができる。

【0014】

【発明の実施の形態】以下本発明の表示装置を液晶表示装置に関する実施の形態に基づき説明する。図1は本実施の形態にかかる液晶表示装置のアレイ基板Aの主要構成を示す概略図、図2はアレイ基板Aの表示領域S内にマトリックス状に配置される画素の等価回路図、図3は図2の部分拡大図、図4はアレイ基板Aの一部分の平面概略図である。本実施の形態にかかる液晶表示装置は、表示電極20と表示電極20と接続した2つのスイッチング素子としての薄膜トランジスタ10aおよび10bとがマトリックス状に配置されたアレイ基板Aと、共通電極が配設された対向基板（図示せず）との間に表示用光学素子としての液晶材料を挟持した液晶表示パネルを特徴的な要素としている。もちろん、液晶表示装置としては、バックライトユニット等他の要素も備える必要があるが、本発明の特徴部分ではないことからその説明は省略する。本実施の形態にかかる液晶表示装置は、ドット反転駆動制御方式を採用した装置である。ドット反転駆動制御方式は先に説明したように、1画素毎に交互に位相をずらすものである。これを図示したものが図7である。図7において、+または-が記載された1つの枠が単一の画素を示している。そして、図7に示すように、画素への書き込み極性は、奇数フレームにおいて+極性の画素は偶数フレームにおいて-極性を示し、逆に奇数フレームにおいて-極性の画素は偶数フレームにおいて+極性を示す。また、いずれのフレームであっても、対角線方向で隣接する画素同士は、書き込み電圧が同相であることが判る。これを奇数フレーム、偶数フレームで交互に繰り返す。したがって、本実施の形態では、図示しない極性反転回路も備えている。なお、ここでいうフレームとは、全てのゲート線40を順次上から下へ走査していき、1画面の表示が1回終了するまでの期間をいう。

【0015】図1～4に示すように、アレイ基板Aは、信号線30を介して表示電極20に表示信号を供給、つまり電圧を印加するための信号線駆動回路SDと、ゲート線40を介して薄膜トランジスタ10aおよび10bのオン・オフを制御する走査信号を供給するゲート線駆動回路GDを備えている。本実施の形態における信号線駆動回路SDは、単一の回路からなる表示信号供給部を構成する。また、ゲート線駆動回路GDも、単一の回路からなる走査信号供給部を構成する。図2～図4に示すように、信号線30とゲート線40とがマトリックス状に配置され、信号線30とゲート線40とで囲まれた領域が単一の画素を形成する。単一の画素の構成を、図2の右中央の画素Pnに基づき説明する。単一の画素Pnは、表示電極20と、これに接続した2つの薄膜トランジスタ10aおよび10bを備えている。普及している薄膜トランジスタを用いた液晶表示装置における画素を示す等価回路図を図10に示すが、従来の液晶表示装置

では薄膜トランジスタ10aを1つのみ備えている。つまり、本実施の形態による液晶表示装置は従来の液晶表示装置に対して、薄膜トランジスタ10bを付加した形態を有しているといえることができる。図3において、薄膜トランジスタ10aは、信号線30に接続されるドレイン電極10a1、ゲート線40に接続されるゲート電極10a2および表示電極20に接続されるソース電極10a3を備えている。また、薄膜トランジスタ10bは、信号線30に接続されるドレイン電極10b1、ゲート線40に接続されるゲート電極10b2および表示電極20に接続されるソース電極10b3を備えている。一般に、アレイ基板Aは無アルカリガラスや石英などの絶縁材料を基板としている。また、表示電極20は、透明導電膜であるインジウム・スズ酸化物(ITO)から構成され、また信号線30およびゲート線40は純Mo、Mo-W合金等の合金膜で構成されている。これら、アレイ基板Aを構成する材料は、ここに記載したものに限らず、その他の材料で構成されていてもよい。

【0016】本実施の形態に用いる薄膜トランジスタ10a、10bとしては従来公知の構成を採用すればよい。本実施の形態では、薄膜トランジスタ10aとしてトップゲート型(スタガ型)、薄膜トランジスタ10bとしてボトムゲート型(逆スタガ型)の薄膜トランジスタを採用している。トップゲート型の薄膜トランジスタの構造はすでに図9に基づき説明したとおりである。したがって、ここでは薄膜トランジスタ10bの断面構造を図8に基づき簡単に説明する。図8に示すように、薄膜トランジスタ10bは、絶縁基板101上に形成されたゲート線40と、ゲート線40上に形成されたゲート絶縁膜107と、ゲート絶縁膜107上に形成された半導体層としてのa-Si膜106と、a-Si膜106上に形成された信号線30およびソース電極10b3とから構成される。ここで、ゲート線40がゲート電極10b2として機能し、信号線30がドレイン電極10b1として機能する。

【0017】図2および図3において、画素Pnの薄膜トランジスタ10aおよび10bのオン・オフは、ゲート線駆動回路GDからゲート線40に供給される走査信号により制御される。薄膜トランジスタ10aおよび10b各々における駆動制御は以下のとおりである。はじめに、ゲート線駆動回路GDから図中n-1で示されるゲート線40を介して走査信号が供給された薄膜トランジスタ10bがオン状態となる。そうすると、図2中、m-1で示される信号線30に供給された表示信号が選択されて画素Pnの表示電極20に電圧が印加、つまり書き込まれる。次に、ゲート線駆動回路GDから図中nで示されるゲート線40を介して走査信号が供給された薄膜トランジスタ10aがオン状態となる。そうすると、図中mで示される信号線30に供給された表示信号

が選択されて画素 P_n の表示電極 20 に電圧が印加、つまり書き込まれる。つまり、画素 P_n の表示電極 20 には、はじめに薄膜トランジスタ 10 b を介して電圧が書き込まれ、次いで薄膜トランジスタ 10 a を介して電圧が書き込まれる構造となっている。

【0018】ところで、画素 P_n の薄膜トランジスタ 10 b への走査信号は、薄膜トランジスタ 10 b をオンするためだけに供給されるものではない。つまり、図中 n - 1 で示されるゲート線 40 を介して供給される走査信号は、画素 P_n - 1 の薄膜トランジスタ 10 a にも供給され、この走査信号により画素 P_n - 1 の薄膜トランジスタ 10 a はオンされる。よって、画素 P_n の薄膜トランジスタ 10 b は、画素 P_n - 1 の薄膜トランジスタ 10 a への走査信号により、画素 P_n - 1 の薄膜トランジスタ 10 a と連動してオンされ、またはオフされるということが出来る。ここで、本発明では、画素 P_n - 1 について、n - 1 で示されるゲート線 40 が自己のゲート線、m - 1 で示される信号線 30 が自己の信号線という。また同様に、画素 P_n について、n で示されるゲート線 40 が自己のゲート線、m で示される信号線 30 が自己の信号線という。前述のように本実施の形態による液晶表示装置はドット反転駆動方式によるものである。したがって、画素 P_n と画素 P_n - 1 とは書き込み極性が同相である。よって、画素 P_n の薄膜トランジスタ 10 b は、書き込み極性が同相でかつ隣接する画素 P_n - 1 の薄膜トランジスタ 10 a とオン・オフが同時に制御される薄膜トランジスタということもできる。さらに、画素 P_n についていえば、書き込み極性が同相でかつ隣接する画素 P_n - 1 からの書き込み電圧を予め受けるプリチャージが行われる。そしてその後自己のゲート線である n で示されるゲート線 40 に供給される走査信号に基づき薄膜トランジスタ 10 a がオンされ、書き込み電圧を加えることになる。この薄膜トランジスタ 10 b を介した電圧の書き込みと、薄膜トランジスタ 10 b を介した電圧の書き込みは、同一フレーム期間内に行われる。ここでは、画素 P_n と画素 P_n - 1 との関係で説明したが、書き込み極性が同相でかつ隣接する他の画素間でも同様に書き込み電圧のプリチャージが実行される。

【0019】画素 P_n の薄膜トランジスタ 10 b と、画素 P_n - 1 の薄膜トランジスタ 10 a とは、n - 1 で示されるゲート線 40 と m - 1 で示される信号線 30 との交差部の周囲、より具体的には前記考查部を中心にして対称の位置に配置されている。そして薄膜トランジスタ 10 b および薄膜トランジスタ 10 a は、各々異なる画素 P_n、画素 P_n - 1 に属しているものの、n - 1 で示される同一のゲート線 40 および m - 1 で示される同一の信号線 30 とに接続されている。このような構造を採用しているために、画素 P_n の薄膜トランジスタ 10 b は、書き込み極性が同相でかつ隣接する画素 P_n - 1 の薄膜トランジスタ 10 a とオン・オフが同時に制御され

る。また、画素 P_n の薄膜トランジスタ 10 b は、m - 1 で示される信号線 30 に供給される表示信号を、画素 P_n - 1 の表示電極 20 のみならず、画素 P_n の表示電極 20 へ供給する供給路として機能する。

【0020】図 5 は本実施の形態にかかる液晶表示装置の駆動波形を示すグラフ、図 6 は従来の液晶表示装置の駆動波形を示すグラフである。なお、従来の液晶表示装置とは、図 10 に示すように本実施の形態において薄膜トランジスタ 10 b が存在せず、したがって薄膜トランジスタ 10 a からの書き込み電圧のみ機能する形態である。まず、図 10 を参照しつつ図 6 について説明する。図 6 はゲート線 40 を介して薄膜トランジスタ 10 a に印加される電圧 (V_g)、および表示電極 20 における書き込み電圧 (V_p) のタイミングチャートである。従来の液晶表示装置の場合、表示電極 20 の電圧 (V_p) は理想的な電圧 (図中、一点鎖線で示す) まで到達しない。これは、書き込み時間 (パルス V_g の幅) に対して、表示電極 20 の書き込み電圧の立ち上がりが遅いためである。これに対して図 5 に示す本実施の形態の場合は、前記画素 P_n (図 3) を例にすると以下のとおりである。n - 1 で示されるゲート線 40 への走査信号により画素 P_n の薄膜トランジスタ 10 b にパルス電圧 V_g n - 1 が印加される。すると、画素 P_n の薄膜トランジスタ 10 b はオン状態となり、m - 1 で示される信号線 30 の表示信号が薄膜トランジスタ 10 b を介して画素 P_n の表示電極 20 に供給され、したがって、当該表示電極 20 の書き込み電圧は図 5 に示すように立ち上がる。これがプリチャージである。ただし、まだ書き込み不足の状態である。続いて、走査信号は n で示されるゲート線 40 に供給され、薄膜トランジスタ 10 a にはゲート電圧 V_g n が印加され、オン状態となる。すると、m で示される信号線 30 の表示信号が薄膜トランジスタ 10 a を介して画素 P_n の表示電極 20 に供給され、書き込み電圧は理想的な電圧まで達することができる。

【0021】本実施の形態では以上のようにプリチャージを行うために画素への書き込み電圧を向上することができる。ただし、書き込み時間が極めて短時間の場合やプリチャージの電圧が低い場合には、やはり書き込み不足が生ずることは否定できない。この書き込み不足は、前述した特開昭 63-287829 号公報に開示されたプリチャージでも同様である。この場合階調のずれが生ずる。しかし、本実施の形態によるプリチャージの方が従来技術に比べて階調ずれの範囲を少なく、つまり視覚的に知覚されにくいという利点がある。以下、このことを説明する。表示色が白から黒に変わる境界部について考えてみる。本実施の形態は、ゲート線 40 の位置でいうと、n 本目のゲート線 40 に対してプリチャージの対象となるのは n - 1 本目のゲート線 40 である。つまり、ゲート線 40 の数でいうと、1 本前にプリチャージ

を行うことになる。ここで、 $n-1$ 本目の表示色が白、 n 本目以降の表示色が黒とし、書き込み不足が生じたとすると、 n 本目は灰色となる。これは、 $n-1$ 本目の表示色が白であることにより、プリチャージしたとしても書き込み電圧が十分に立ち上がらないことに起因する。 $n+1$ 本目はプリチャージの対象が n 本目であり、 n 本目の本来の表示色は黒である。したがって、 $n+1$ 本目に対するプリチャージによる電圧の立ち上がりは、 n 本目に対するプリチャージによる電圧の立ち上がりよりも大きい。つまり、プリチャージの効果が大きい。したがって、 $n+1$ 本目は黒を表示することができる。これは階調ずれが、 n 本目の1本分のみであることを意味している。これを図示すると、図11に示すとおりである。

【0022】特開昭63-287829号公報は、前述のように、プリチャージと本来のチャージとは水平走査時間の3倍だけずれている。つまり、 n 本目に対するプリチャージの対象は $n-3$ 本目である。ここで、上記と同様に、 $n-1$ 本目までの表示色が白、 n 本目以降の表示色が黒とする。そうすると、 n 本目のプリチャージの対象が表示色が白の $n-3$ であることから、 n 本目は灰色が表示される。次に、 $n+1$ 本目のプリチャージの対象である $n-2$ 本目も表示色が白であるために、 $n-1$ 本目も灰色となる。 $n+2$ 本目についても同様である。 $n+3$ 本目は、プリチャージの対象が表示色が黒である n 本目であることから、黒を表示することができる。これは、階調ずれが、 n 本目、 $n+1$ 本目、 $n+2$ 本目の3本分あることを意味している。これを図示すると、図12に示すとおりである。図11および図12を比較すれば判るように、階調ずれを生じたとしても、本実施の形態の方がそれは視覚的に知覚されにくい画像となっている。

【0023】図13、本実施の形態において、プリチャージに次ぐ本チャージのタイミング、つまりオンタイミングを変えたときの差異を説明するための図面である。図13(a)がプリチャージと本チャージとのオンタイミングが重ならない場合、図13(b)がプリチャージと本チャージとのオンタイミングが重なる場合を示している。図13(a)において、プリチャージにより画素電圧は立ち上がるが、補助容量とのカップリングにより電圧は降下する。この電圧の降下は、図13(a)に示すように、目標となる電圧レベルを下回る。したがって、本チャージはその目的を達成するためには不利な位置から開始される。つまり、プリチャージの機能を十分に達成することができない。それに対して図13(b)に示すように、プリチャージと本チャージとのオンタイミングが重なる場合には、補助容量とのカップリングによる電圧降下がなされる前に本チャージが開始される。この本チャージ開始時の画素の電圧は目標電圧に近いため、プリチャージはその目的を十分達成することができる。プリチャージと本チャージとのオンタイミングが重

*なるとは、別の観点からいうと、書き込み時間を長くできることを意味する。したがって、本発明においては、プリチャージの効果を十分に引き出すことに加えて、書き込み時間を実質的に長くすることを目的として、プリチャージと本チャージとのオンタイミングとを重なるように制御することが望ましい。

【0024】以上説明したように、本実施の形態によれば、書き込み不足を抑制するとともに、仮に書き込み不足が生じたとしても階調ずれを最小限に抑えることができる。しかも、書き込み時間を実質的に長くすることもできる。なお、本発明は以上の実施形態に限らず、本発明の趣旨の範囲内で種々の変更を行うことができる。

【0025】

【発明の効果】以上説明したように、本発明によれば、画素への書き込み不足を抑制することができる表示装置が提供される。また本発明によれば、ドット反転駆動方式の液晶表示装置において、画素への書き込み不足を抑制した液晶表示装置およびその駆動方法が提供された。さらに本発明によれば、書き込み特性が厳しい場合に生ずる書き込み不足による階調ずれが視覚的に知覚されにくい表示装置が提供される。

【図面の簡単な説明】

【図1】 本実施の形態にかかる液晶表示装置の主要構成を示す概略図である。

【図2】 本実施の形態にかかる液晶表示装置のアレイ基板Aの等価回路を示す図である。

【図3】 図2の部分拡大図である。

【図4】 アレイ基板Aの一部分の平面概略図ある。

【図5】 本実施の形態にかかる液晶表示装置の駆動波形を示すグラフである。

【図6】 従来の液晶表示装置の駆動波形を示すグラフである。

【図7】 本実施の形態で採用するドット反転駆動方式を説明するための図である。

【図8】 ボトムゲート型の薄膜トランジスタ構造を説明するための図である。

【図9】 トップゲート型の薄膜トランジスタ構造を説明するための図である。

【図10】 従来の液晶表示装置の画素の等価回路を示す図である。

【図11】 本実施の形態による階調ずれを示す図である。

【図12】 従来技術による階調ずれを示す図である。

【図13】 プリチャージに次ぐ本チャージのオンタイミングを変えたときの差異を説明するための図である。


【符号の説明】

A...アレイ基板、GD...ゲート線駆動回路、SD...信号線駆動回路、10a...薄膜トランジスタ、10a1...ドレイン電極、10a2...ゲート電極、10a3...ソース電極、10b...薄膜トランジスタ、10b1...ドレイン


電極、１０ｂ２...ゲート電極、１０ｂ３...ソース電極、
１０１...絶縁基板、１０２...遮光膜、１０３...絶縁膜、
１０４...ドレイン電極、１０５...ソース電極、１０６...*

* a - Si 膜、107...ゲート絶縁膜、108...ゲート電極


【圖 1】




【圖 1 1】




【图 1 2】




【圖 2】




【図 3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図13】



フロントページの続き

(51)Int.Cl.⁷

G 0 9 G 3/20

識別記号

6 4 2

F I

G 0 9 G 3/20

テームコード^{*} (参考)

6 4 2 A

(72)発明者 三和 宏一

神奈川県大和市下鶴間1623番地14 日本ア
イ・ピー・エム株式会社 大和事業所内

(72)発明者 鈴木 浩

神奈川県大和市下鶴間1623番地14 日本ア
イ・ピー・エム株式会社 大和事業所内

F ターム(参考) 2H093 NA16 NA31 NA43 NC10 NC12

NC34 NC35 NC40 ND06 ND22

5C006 AA16 AC11 AC24 AF42 BB16

BC03 BC06 FA22

5C080 AA10 BB05 DD05 EE29 FF11

JJ01 JJ02 JJ03 JJ04 JJ06

专利名称(译)	显示装置，液晶显示面板，液晶显示装置和液晶显示装置的驱动方法		
公开(公告)号	JP2001282201A	公开(公告)日	2001-10-12
申请号	JP2000099100	申请日	2000-03-31
[标]申请(专利权)人(译)	国际商业机器公司		
申请(专利权)人(译)	国际商业机器公司		
[标]发明人	辻村隆俊 三和宏一 鈴木浩		
发明人	辻村 隆俊 三和 宏一 鈴木 浩		
IPC分类号	G02F1/133 G09G3/20 G09G3/36		
CPC分类号	G09G3/3648 G09G3/3614 G09G2300/0809 G09G2300/0823 G09G2310/0251		
FI分类号	G09G3/36 G02F1/133.505 G09G3/20.622.Q G09G3/20.623.U G09G3/20.624.B G09G3/20.642.A		
F-TERM分类号	2H093/NA16 2H093/NA31 2H093/NA43 2H093/NC10 2H093/NC12 2H093/NC34 2H093/NC35 2H093/NC40 2H093/ND06 2H093/ND22 5C006/AA16 5C006/AC11 5C006/AC24 5C006/AF42 5C006/BB16 5C006/BC03 5C006/BC06 5C006/FA22 5C080/AA10 5C080/BB05 5C080/DD05 5C080/EE29 5C080/FF11 5C080/JJ01 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 2H193/ZA04 2H193/ZA19 2H193/ZC13 2H193/ZF22 2H193/ZF36		
外部链接	Espacenet		

摘要(译)

解决的问题：提供一种液晶显示装置，其中可以抑制向像素的电压写入不足。经由图中由n-1表示的栅极线40向其提供扫描信号的薄膜晶体管10b导通。然后，选择提供给以m-1表示的信号线30的显示信号，并且施加电压，即，将其写入像素P_n的显示电极20。接着，通过由n表示的栅极线40提供扫描信号的薄膜晶体管10a导通。然后，选择提供给由m表示的信号线30的显示信号，并且施加电压，即，将其写入像素P_n的显示电极20。即，像素P_n的显示电极20具有这样的结构，其中，首先经由薄膜晶体管10b写入电压，然后经由薄膜晶体管10a写入电压。

