

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4804918号
(P4804918)

(45) 発行日 平成23年11月2日(2011.11.2)

(24) 登録日 平成23年8月19日(2011.8.19)

(51) Int.Cl.	F 1
G02F 1/1339 (2006.01)	GO2F 1/1339 500
G02B 5/20 (2006.01)	GO2B 5/20 101
G02F 1/13 (2006.01)	GO2F 1/13 101
G02F 1/1333 (2006.01)	GO2F 1/1333
G02F 1/1335 (2006.01)	GO2F 1/1335 505

請求項の数 2 (全 14 頁)

(21) 出願番号	特願2005-379418 (P2005-379418)
(22) 出願日	平成17年12月28日 (2005.12.28)
(65) 公開番号	特開2007-11272 (P2007-11272A)
(43) 公開日	平成19年1月18日 (2007.1.18)
審査請求日	平成17年12月28日 (2005.12.28)
審判番号	不服2010-11738 (P2010-11738/J1)
審判請求日	平成22年6月1日 (2010.6.1)
(31) 優先権主張番号	10-2005-0058005
(32) 優先日	平成17年6月30日 (2005.6.30)
(33) 優先権主張国	韓国 (KR)

(73) 特許権者	501426046 エルジー ディスプレイ カンパニー リ ミテッド 大韓民国 ソウル, ヨンドゥンポーク, ヨ イドードン 20
(74) 代理人	100110423 弁理士 曾我 道治
(74) 代理人	100084010 弁理士 古川 秀利
(74) 代理人	100094695 弁理士 鈴木 憲七
(74) 代理人	100111648 弁理士 梶並 順
(74) 代理人	100147566 弁理士 上田 俊一

最終頁に続く

(54) 【発明の名称】 液晶表示パネル及びその製造方法

(57) 【特許請求の範囲】

【請求項 1】

上部基板上にセル領域を区画するためのブラックマトリックスと、前記ブラックマトリックスにより区画されたセル領域に形成されるカラーフィルタと、前記カラーフィルタを貫通して前記ブラックマトリックスを露出させる第1ホールと、前記第1ホール内に部分的に挿入されてなる第1カラムスペーサ及び前記カラーフィルタ上に形成された第2カラムスペーサと、前記第1カラムスペーサ及び前記第2カラムスペーサを含む上部基板全面に形成された上部配向膜とを含むカラーフィルタアレイ基板と、

前記カラーフィルタアレイ基板と対向し、下部基板上でゲート絶縁膜を挟んで互いに交差して形成されるゲートライン及びデータラインと、前記ゲートライン及び前記データラインの交差領域に形成される薄膜トランジスタと、前記ゲートライン、前記データライン及び前記薄膜トランジスタの上部を平坦に覆う有機保護膜と、前記有機保護膜を貫通するコンタクトホールを通じて前記薄膜トランジスタと接続される画素電極と、前記画素電極及び前記有機保護膜上に形成された下部配向膜とを含む薄膜トランジスタアレイ基板とを備え、

前記薄膜トランジスタアレイ基板は、前記画素電極を横切って位置するストレージオンコモン方式のストレージキャパシタをさらに備え、

前記有機保護膜は、前記ストレージキャパシタを露出させる第2ホールをさらに備え、

前記第2カラムスペーサは、前記第2ホールと対応する領域に位置し、

前記有機保護膜上の下部配向膜は、前記第1カラムスペーサの上部に位置した前記上部

配向膜と接触した状態を維持し、外圧が作用する場合にのみ、前記第2カラムスペーサの上部に位置した前記上部配向膜と接触する

ことを特徴とする液晶表示パネル。

【請求項2】

上部基板上にセル領域を区画するためのブラックマトリックスを形成する工程と、前記ブラックマトリックスにより区画されたセル領域にカラーフィルタと前記ブラックマトリックスを露出させる第1ホールを同時に形成する工程と、前記第1ホール内に挿入され第1カラムスペーサを形成すると共に前記カラーフィルタ上に第2カラムスペーサを形成する工程と、前記第1カラムスペーサ及び前記第2カラムスペーサを含む上部基板全面に上部配向膜を形成する工程とを含むカラーフィルタアレイ基板を形成する工程と、

10

前記カラーフィルタアレイ基板と合着され、下部基板上にゲート電極、ゲートラインを備えるゲートパターンを形成する工程と、前記ゲートパターンを覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記ゲートラインと交差するデータライン、前記ゲートライン及び前記データラインの交差領域に位置する薄膜トランジスタを形成する工程と、前記ゲートライン、前記データライン及び前記薄膜トランジスタの上部を平坦に覆う有機保護膜を形成する工程と、前記有機保護膜を貫通するコンタクトホールを通じて前記薄膜トランジスタと接続される画素電極を形成する工程と、前記画素電極及び前記有機保護膜上に下部配向膜を形成する工程とを含む薄膜トランジスタアレイ基板を形成する工程と

を備え、

20

前記薄膜トランジスタアレイ基板を形成する工程は、

前記画素電極を横切って位置するストレージオンコモン方式のストレージキャパシタを形成する工程と、

前記有機保護膜を貫通して前記ストレージキャパシタを露出させる第2ホールを形成する工程と

をさらに含み、

前記有機保護膜上の下部配向膜は、前記第1カラムスペーサの上部に位置した前記上部配向膜と接触した状態を維持し、外圧が作用する場合にのみ、前記第2ホールの底部上の前記下部配向膜は前記第2カラムスペーサの上部に位置した前記上部配向膜と接触する

ことを特徴とする液晶表示パネルの製造方法。

30

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、有機保護膜を有する液晶表示パネルにおいて、デュアルスペーサの構造を採用することによって、セルギャップの維持の信頼性を向上させる液晶表示パネル及びその製造方法に関する。

【背景技術】

【0002】

通常の液晶表示装置は、電界を利用して液晶の光透過率を調節することによって画像を表示する。このために、液晶表示装置は、液晶セルがマトリックス形状に配列された液晶表示パネル、及び液晶表示パネルを駆動するための駆動回路を備える。

40

【0003】

液晶表示パネルは、互いに対向する薄膜トランジスタ（以下、“TFT”という）アレイ基板及びカラーフィルタアレイ基板、それら二基板の間に一定なセルギャップを維持するために位置するスペーサ、及びそのセルギャップに充填された液晶を備える。

【0004】

このような液晶表示パネルは、ここ数年、技術の発展を通じて特定の問題を解決するために多様な形態の構造が提案された。特に、液晶表示パネルにおいて、TFTアレイ基板とカラーフィルタアレイ基板とのセルギャップは、スペーサにより維持されるが、液晶表示パネルが高温の環境に露出されることによる液晶の膨脹によってセルギャップの維持の

50

信頼性が低下するという問題がある。このような問題を解決するために、最近には、デュアルスペーサの構造を採用した液晶表示パネルが提案された。

【0005】

図1は、従来のデュアルスペーサの構造を採用する液晶表示パネルの平面図（便宜上、TFTアレイ基板及びカラムスペーサを中心示す）であり、図2Aは、図1に示したTFTアレイ基板をI-I'線に沿って切り取った断面図であり、図2Bは、図1のII-II'線に沿って切り取った断面図である。

【0006】

図1、図2A及び図2Bに示すように、液晶表示パネルは、上部基板62上に順次、ブラックマトリックス64、カラーフィルタ66、メインカラムスペーサ24、補助カラムスペーサ23、上部配向膜58などが形成されたカラーフィルタアレイ基板60と、下部基板42上に形成されたTFT6、画素電極18及び下部配向膜52などで構成されるTFTアレイ基板70と、カラーフィルタアレイ基板60とTFTアレイ基板70との間の内部空間に注入される液晶（図示せず）とを備える。10

【0007】

カラーフィルタアレイ基板60において、ブラックマトリックス64は、下板のTFT領域とゲートライン領域及びデータライン領域とに対応して上部基板62上に形成され、カラーフィルタ66が形成されるセル領域を設ける。ブラックマトリックス64は、光漏れを防止すると共に外光を吸収してコントラストを高める役割を担う。一方、垂直方向の電界を利用するTN(Twisted Nematic)モードの場合には、共通電極がカラーフィルタ66上に形成され、水平方向の電界を利用するIPS(In Plane Switching)モードの場合には、共通電極がTFTアレイ基板70に形成される。20

【0008】

TFTアレイ基板70は、下部基板42上にゲート絶縁膜44を挟んで交差して形成されたゲートライン2及びデータライン4、その交差部ごとに形成されたTFT6、及びその交差構造で設けられたセル領域に形成された画素電極18を備える。そして、TFTアレイ基板70は、画素電極18と前段のゲートライン2との重畠部に形成されたストレージキャパシタ20（図1では、便宜上、次の画素領域においてのストレージキャパシタを示す）を備える。

【0009】

TFT6は、ゲートライン2に接続されたゲート電極8、データライン4に接続されたソース電極10、画素電極16に接続されたドレイン電極12、及びゲート電極8と重なり、ソース電極10とドレイン電極12との間にチャンネルを形成する活性層14を備える。活性層14は、ストレージ上部電極22、データライン4、ソース電極10及びドレイン電極12と重なって形成され、ソース電極10とドレイン電極12との間のチャンネル部をさらに備える。活性層14上には、ストレージ電極22、データライン4、ソース電極10及びドレイン電極12とオミック接触のためのオミック接触層48がさらに形成される。

【0010】

このようなTFT6は、ゲートライン2に供給されるゲート信号に応答して、データライン4に供給される画素電圧信号が画素電極18に充電されて維持させる。40

【0011】

画素電極18は、保護膜50を貫通するコンタクトホール17を通じてTFT6のドレイン電極12と接続される。画素電極18は、充電された画素電圧により共通電極との電位差を発生させる。この電位差により、TFTアレイ基板とカラーフィルタアレイ基板との間に位置する液晶が誘電異方性により回転し、光源（図示せず）から画素電極18を経由して入射される光を上部基板側に透過させる。

【0012】

ストレージキャパシタ20は、前段ゲートライン2と、前記前段ゲートライン2、ゲート絶縁膜44及び保護膜50を挟んで重なる画素電極18とから構成される。このような50

ストレージキャパシタ 20 は、画素電極 18 に充電された画素電圧が、次の画素電圧が充電されるまで維持されるように働く。

【0013】

メインカラムスペーサ 24 は、ストレージキャパシタ 20 と重なる領域での下部配向膜 52 と接触され、補助カラムスペーサ 23 は、ゲートライン 2 に重なる領域に位置する。また、メインカラムスペーサ 24 及び補助カラムスペーサ 23 は、カラーフィルタアレイ基板 60 のブラックマトリックス 64 と重なるように位置する。

【0014】

メインカラムスペーサ 24 は、補助カラムスペーサ 23 より高い位置に設けられ、1 次的にセルギャップを維持する役割を担う。このために、メインカラムスペーサ 24 の下部に位置するストレージキャパシタ 20 は、ソース／ドレインパターン及び半導体パターンからなる段差形成部 54 を備える。

10

【0015】

補助カラムスペーサ 23 は、平常時には、TFT アレイ基板 70 と離隔されるように位置して液晶の膨脹時に発生する不良を防止する役割を担い、外圧が加えられる場合には、TFT アレイ基板 70 と接触することによってメインカラムスペーサ 24 のセルギャップの維持のための機能を補助する。

【発明の開示】

【発明が解決しようとする課題】

【0016】

20

しかしながら、従来技術には以下のような課題がある。デュアルスペーサの構造を有する液晶表示パネルは、TFT アレイ基板 70 の保護膜 150 がフォトアクリルなどの有機物で形成される場合においては、デュアルスペーサが自身の機能を担えない。これを、図 3 を参照してさらに詳細に説明すれば、次の通りである。

【0017】

図 3 に示した液晶表示パネルは、TFT アレイ基板 70 の保護膜 150 が有機物で形成されている。すなわち、有機物質で保護膜 150 を形成する場合には、TFT アレイ基板 70 内で段差が発生しないことによって、メインカラムスペーサ 24 と補助カラムスペーサ 23 との高さ差が発生しない。また、従来のカラーフィルタアレイ基板 60 は、上部基板 62 上に形成されたブラックマトリックス 64、カラーフィルタ 66 及び共通電極などは、段差を形成する構造を備えていない。

30

【0018】

その結果、有機保護膜 150 を採用した液晶表示パネルでは、デュアルスペーサの構造の長所である液晶マージンを確保して、液晶の膨脹による不良防止及びセルギャップの信頼性確保という長所を有さないという問題が発生する。

【0019】

本発明の目的は、有機保護膜を有する液晶表示パネルにおいて、デュアルスペーサの構造を採用することによって、セルギャップの維持の信頼性を向上させ、液晶の膨脹による不良問題を防止できる液晶表示パネル及びその製造方法を提供するところにある。

【課題を解決するための手段】

40

【0020】

前記の目的を達成するために、本発明による液晶表示パネルは、上部基板上にセル領域を区画するためのブラックマトリックスと、前記ブラックマトリックスにより区画されたセル領域に形成されるカラーフィルタと、前記カラーフィルタを貫通して前記ブラックマトリックスを露出させる第 1 ホールと、前記第 1 ホール内に部分的に挿入されてなる第 1 カラムスペーサ及び前記カラーフィルタ上に形成された第 2 カラムスペーサと、前記第 1 カラムスペーサ及び前記第 2 カラムスペーサを含む上部基板全面に形成された上部配向膜とを含むカラーフィルタアレイ基板と、前記カラーフィルタアレイ基板と対向し、下部基板上でゲート絶縁膜を挟んで互いに交差して形成されるゲートライン及びデータラインと、前記ゲートライン及び前記データラインの交差領域に形成される薄膜トランジスタと、

50

前記ゲートライン、前記データライン及び前記薄膜トランジスタの上部を平坦に覆う有機保護膜と、前記有機保護膜を貫通するコンタクトホールを通じて前記薄膜トランジスタと接続される画素電極と、前記画素電極及び前記有機保護膜上に形成された下部配向膜とを含む薄膜トランジスタアレイ基板とを備え、前記薄膜トランジスタアレイ基板は、前記画素電極を横切って位置するストレージオンコモン方式のストレージキャパシタをさらに備え、前記有機保護膜は、前記ストレージキャパシタを露出させる第2ホールをさらに備え、前記第2カラムスペーサは、前記第2ホールと対応する領域に位置し、前記有機保護膜上の下部配向膜は、前記第1カラムスペーサの上部に位置した前記上部配向膜と接触した状態を維持し、外圧が作用する場合にのみ、前記第2カラムスペーサの上部に位置した前記上部配向膜と接触することを特徴とする。

また、本発明による液晶表示パネルの製造方法は、上部基板上にセル領域を区画するためのブラックマトリックスを形成する工程と、前記ブラックマトリックスにより区画されたセル領域にカラーフィルタと前記ブラックマトリックスを露出させる第1ホールを同時に形成する工程と、前記第1ホール内に挿入され第1カラムスペーサを形成すると共に前記カラーフィルタ上に第2カラムスペーサを形成する工程と、前記第1カラムスペーサ及び前記第2カラムスペーサを含む上部基板全面に上部配向膜を形成する工程とを含むカラーフィルタアレイ基板を形成する工程と、前記カラーフィルタアレイ基板と合着され、下部基板上にゲート電極、ゲートラインを備えるゲートパターンを形成する工程と、前記ゲートパターンを覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記ゲートラインと交差するデータライン、前記ゲートライン及び前記データラインの交差領域に位置する薄膜トランジスタを形成する工程と、前記ゲートライン、前記データライン及び前記薄膜トランジスタの上部を平坦に覆う有機保護膜を形成する工程と、前記有機保護膜を貫通するコンタクトホールを通じて前記薄膜トランジスタと接続される画素電極を形成する工程と、前記画素電極及び前記有機保護膜上に下部配向膜を形成する工程とを含む薄膜トランジスタアレイ基板を形成する工程とを備え、前記薄膜トランジスタアレイ基板を形成する工程は、前記画素電極を横切って位置するストレージオンコモン方式のストレージキャパシタを形成する工程と、前記有機保護膜を貫通して前記ストレージキャパシタを露出させる第2ホールを形成する工程とをさらに含み、前記有機保護膜上の下部配向膜は、前記第1カラムスペーサの上部に位置した前記上部配向膜と接触した状態を維持し、外圧が作用する場合にのみ、前記第2ホールの底部上の前記下部配向膜は前記第2カラムスペーサの上部に位置した前記上部配向膜と接触することを特徴とする。

【発明の効果】

【0035】

本発明による液晶表示パネル及びその製造方法は、有機保護膜が形成された液晶表示パネルにおいてデュアルスペーサの構造を採用するために、カラーフィルタアレイ基板内にホールを形成し、前記ホール内にスペーサを一部挿入させる。これにより、ホール内に挿入されたスペーサとそうでないスペーサとの段差が発生することによって、セルギャップの維持の信頼性が向上し、液晶の膨脹による不良問題を防止できる。

【0036】

さらに、ストレージオンコモン方式の液晶表示パネルでは、有機保護膜を貫通するホールをさらに形成することによって、デュアルスペーサをいずれも所定のホール内に挿入させることによって、TFTアレイ基板と補助カラムスペーサとの間に最適な離隔距離を設計することができる。その結果、セルギャップの維持の信頼性がさらに向上する。

【発明を実施するための最良の形態】

【0037】

以下、添付された図面を参照して、本発明による有機電界発光表示素子について詳細に説明する。

【0038】

以下、本発明の望ましい実施の形態を、図4～図9Bを参照して詳細に説明する。

【0039】

図4は、本発明の実施の形態1による液晶表示パネルを示す断面図である。

【0040】

図4に示した液晶表示パネルは、メインカラムスペーサ124及び補助カラムスペーサ123を挟んで互いに対向して位置するカラーフィルタアレイ基板160及びTFTアレイ基板170を備える。

【0041】

TFTアレイ基板170は、下部基板142上にゲート絶縁パターン144を挟んで交差して形成されたゲートライン102及びデータライン(図示せず)と、その交差部ごとに形成されたTFT106と、その交差構造で設けられたセル領域に形成された画素電極118とを備える。

10

【0042】

TFT106は、ゲートライン102に接続されたゲート電極108、データライン104に接続されたソース電極110、画素電極118に接続されたドレイン電極112、及びゲート電極108と重なり、ソース電極110とドレイン電極112との間にチャンネルを形成する活性層114を備える。活性層114は、データライン104、ソース電極110及びドレイン電極112と重なるように形成され、ソース電極110とドレイン電極112との間のチャンネル部をさらに備える。活性層114上には、データライン104、ソース電極110及びドレイン電極112とオミック接触のためのオミック接触層147がさらに形成される。ここで、活性層114及びオミック接触層147を半導体パターン148ともいう。

20

【0043】

このようなTFT106は、ゲートライン102に供給されるゲート信号に応答して、データライン104に供給される画素電圧信号を画素電極118に充電して維持させる。

【0044】

画素電極118は、保護膜150を貫通する第1コンタクトホール117を通じてTFT106のドレイン電極112と接続される。画素電極118は、充電された画素電圧により共通電極との電位差を発生させる。この電位差により、TFTアレイ基板とカラーフィルタアレイ基板との間に位置する液晶が誘電異方性により回転し、光源(図示せず)から画素電極118を経由して入射される光を上部基板側に透過させる。

30

【0045】

カラーフィルタアレイ基板160は、上部基板162上に形成されるカラーフィルタ166のセル領域を区画するブラックマトリックス164、ブラックマトリックス164により区画されるセル領域に形成されるカラーフィルタ166、カラーフィルタ166及びブラックマトリックス164上に形成されるメインカラムスペーサ124、ブラックマトリックス164上に形成される補助カラムスペーサ123、及び上部基板162の前面に形成される上部配向膜158を備える。

【0046】

ブラックマトリックス164は、下板のTFT106領域とゲートライン及びデータライン領域(図示せず)とに対応して上部基板162上に形成され、カラーフィルタ166が形成されるセル領域を設ける。ブラックマトリックス164は、光漏れを防止すると共に外光を吸収してコントラストを高める役割を担う。カラーフィルタ166は、ブラックマトリックス164により分離されたセル領域に形成される。一方、垂直方向の電界を利用するTNモードの場合には、共通電極がカラーフィルタ上に形成され、水平方向の電界を利用するIPSモードの場合には、共通電極がTFTアレイ基板に形成される。すなわち、TNモードでは、カラーフィルタとカラムスペーサとの間に共通電極がさらに形成される。

40

【0047】

メインカラムスペーサ124は、TFTアレイ基板170と接触することによって1次的にセルギャップを維持する役割を担う。補助カラムスペーサ123は、外圧が加えられる場合には、TFTアレイ基板170と接触することによってメインカラムスペーサ12

50

4のセルギャップの維持機能を補助する。

【0048】

このために、本発明では、カラーフィルタアレイ基板160上に所定の第1ホール172が設けられ、前記第1ホール172上に補助カラムスペーサ123が一部挿入されている。これをさらに具体的に説明すれば、次の通りである。

【0049】

本発明では、カラーフィルタ166、例えば、赤色(R)のカラーフィルタ166を形成する場合、補助カラムスペーサ123が挿入される第1ホール172が形成される。すなわち、図5に示すように、赤色(R)のカラーフィルタが形成される領域を遮断させる遮断部180bと、補助カラムスペーサ123及び赤色(R)のカラーフィルタが形成される領域を除いた領域を透過させる透過部180aとを有するマスク180を利用したフォトリソグラフィ工程が実施される。これにより、赤色(R)のカラーフィルタが形成されると共に、赤色(R)のカラーフィルタと隣接した領域でブラックマトリックス164を露出させるホール172が形成される。次いで、緑色及び青色のカラーフィルタの形成のためのフォトリソグラフィ工程がそれぞれ実施されることによって、図5の下段に示したようにホール172を有するカラーフィルタ166が形成される。

10

【0050】

次いで、TNモードの場合には、共通電極が形成された後に、また、IPSモードの場合には、平坦化層が形成された後に、前記第1ホール172内に挿入される補助カラムスペーサ123が形成されると共に、カラーフィルタ166上に位置することによって、補助カラムスペーサ123より高い位置に設けられるメインカラムスペーサ124が形成される。

20

【0051】

その結果、TFTアレイ基板170に有機保護膜150を採用した場合にも、メインカラムスペーサ124は、カラーフィルタアレイ基板160内で所定の段差を形成してTFTアレイ基板170と接触され、補助カラムスペーサ123は、TFTアレイ基板170と所定間隔だけ離隔されるように位置できる。これにより、有機保護膜150を有する液晶表示パネルにもデュアルスペーサの構造を採用できることとなり、セルギャップの維持の信頼性を向上させ、液晶の膨脹による不良問題を防止できる。

30

【0052】

以下、本発明における液晶表示パネルの製造方法を段階的に説明する。

【0053】

まず、スパッタリングなどの蒸着方法により上部基板162上に不透明物質が形成された後、マスクを利用したフォトリソグラフィ工程及びエッチング工程によりパターニングされることによって、図6Aに示したようにブラックマトリックス164が形成される。ここで、ブラックマトリックス164の物質としてクロム(Cr)、不透明樹脂などが利用され得る。

【0054】

ブラックマトリックス164が形成された上部基板162上に赤色樹脂が蒸着された後、図5に示したように透過部180a及び遮断部180bを有するマスク180が整列される。次いで、フォトリソグラフィ工程が実施されることによって、赤色(R)のカラーフィルタが形成されると共に、赤色(R)のカラーフィルタと隣接した領域でブラックマトリックス164を露出させる第1ホール172が形成される。

40

【0055】

赤色(R)のカラーフィルタ及び第1ホール172が形成された上部基板162上に緑色樹脂が蒸着された後、マスクを利用したフォトリソグラフィ工程及びエッチング工程により緑色樹脂がパターニングされることによって、緑色(G)のカラーフィルタが形成される。

【0056】

50

緑色（G）のカラーフィルタが形成された上部基板162上に青色樹脂が蒸着された後、マスクを利用したフォトリソグラフィ工程及びエッチング工程により青色樹脂がパターニングされることによって、青色（B）のカラーフィルタが形成されることによって、図6Bに示したように赤色、緑色、青色のカラーフィルタ166及び第1ホール172が形成される。

【0057】

赤色、緑色、青色のカラーフィルタ166が形成された上部基板162上に、TNモードの場合には、共通電極が形成され、IPSモードの場合には、平坦化層が形成される。図6Cには、一例として、共通電極163が形成された場合を示している。

【0058】

次いで、スペーサ物質が形成された後、フォトリソグラフィ工程及びエッチング工程が実施されることによって、図6Dに示したように、メインカラムスペーサ124が形成されると共に、カラーフィルタ106を貫通する第1ホール172内に部分的に挿入される補助カラムスペーサ123が形成される。

【0059】

次いで、ポリイミドなどの配向物質が塗布された後、ラビング工程が実施されることによって、図6Eに示したように上部配向膜158が形成される。

【0060】

次いで、別途の工程によりTFTアレイ基板170が形成される。

【0061】

TFTアレイ基板170の形成工程を、図7に示したフローチャートを参照して概略的に説明すれば、次の通りである。

【0062】

まず、下部基板142上に、マスクを利用したフォトリソグラフィ工程及びエッチング工程によりゲート電極108、ゲートラインなどのゲートパターンが形成される（ステップS701）。

【0063】

ゲートパターンが形成された後、ゲート絶縁膜144が形成される。

【0064】

ゲート絶縁膜144が形成された下部基板142上に、マスクを利用したフォトリソグラフィ工程及びエッチング工程により、活性層114及びオミック接觸層147を備える半導体パターン148、半導体パターン148上に形成されるデータライン、ソース電極110及びドレイン電極112などのソース／ドレインパターン、TFT106などが形成される（ステップS702）。

【0065】

TFT106などが形成され、有機物質が全面蒸着された後、フォトリソグラフィ工程及びエッチング工程により、TFT106のドレイン電極112を露出させるコンタクトホール117を有する有機保護膜150が形成される（ステップS703）。

【0066】

コンタクトホール117を通じてドレイン電極112と接触される画素電極118が形成される（ステップS704）。

【0067】

次いで、画素電極118などを覆うように下部配向膜152が形成される（ステップS705）。

【0068】

このように形成されたTFTアレイ基板170と、補助カラムスペーサ123及びメインカラムスペーサ124が形成されたカラーフィルタアレイ基板160とが合着される。ここで、メインカラムスペーサ124は、TFTアレイ基板170と接触するが、補助カラムスペーサ123は接触しない。補助カラムスペーサ123は、外圧などが作用する場合に、TFTアレイ基板170と接触し、セルギャップの維持機能を補助する役割を担う

10

20

30

40

50

。

【 0 0 6 9 】

ここで、補助カラムスペーサ 123 及びメインカラムスペーサ 124 は、TFT アレイ基板 170 の TFT106 と重なる。

【 0 0 7 0 】

図 8 は、本発明の実施の形態 2 によるストレージオンコモン方式の液晶表示パネルの平面図であり、図 9A は、図 8 の I II - I II' 線に沿って切り取った断面図であり、図 9B は、図 8 の I V - I V' 線に沿って切り取った断面図である。

【 0 0 7 1 】

図 8、図 9A 及び図 9B に示したストレージオンコモン方式の液晶表示パネルは、メインカラムスペーサ 124 及び補助カラムスペーサ 123 を挟んでカラーフィルタアレイ基板 160 及び TFT アレイ基板 170 を備える。
10

【 0 0 7 2 】

カラーフィルタアレイ基板 160 は、本発明の実施の形態 1 と類似した構造を有し、TFT アレイ基板 170 は、画像表示のための画素領域の中心を横切って形成されるストレージキャパシタ 120 を備える。

【 0 0 7 3 】

ストレージキャパシタ 120 は、下部基板 142 上に順次積層されたストレージライン 155、ゲート絶縁膜 144、そして半導体パターン及びソース／ドレインパターンからなるストレージ上部電極 154 で構成される。ストレージ上部電極 154 は、有機保護膜 150 を貫通する第 2 ホール 174 により外部に露出されて下部配向膜 152 と接触する。
20

【 0 0 7 4 】

このような本発明の実施の形態 2 による液晶表示パネルは、セルギャップの維持の信頼性及び液晶の膨脹による不良問題をさらに効果的に改善するために、補助カラムスペーサ 123 と TFT アレイ基板 170 との間隔 d3 を狭く形成する。

【 0 0 7 5 】

このために、メインカラムスペーサ 124 は、本発明の実施の形態 1 で提案された方法により、カラーフィルタアレイ基板 160 上に設けられた第 1 ホール 172 内に部分的に挿入して位置し、補助カラムスペーサ 123 は、TFT アレイ基板 170 のストレージキャパシタ 120 に設けられた第 2 ホール 174 と対応して位置する。
30

【 0 0 7 6 】

メインカラムスペーサ 124 は、約 2.0 ~ 2.3 μm 程度の深さ d1 を有する第 1 ホール 172 内に挿入されるように位置する。これと異なり、補助カラムスペーサ 123 は、カラーフィルタ 166 より高い約 2.5 ~ 2.8 μm 程度の深さ d2 を有するストレージキャパシタ 120 の第 2 ホール 174 と重なるように位置する。その結果、メインカラムスペーサ 124 は、TFT アレイ基板 170 と接触し、補助カラムスペーサ 123 は、ストレージキャパシタ 120 の第 2 ホール 174 内の底部とは接触しない。

【 0 0 7 7 】

このような本発明におけるメインカラムスペーサ 124 及び補助カラムスペーサ 123 の形成位置が異なることによって、補助カラムスペーサ 123 と TFT アレイ基板 170 との間隔 d3 が約 0.3 ~ 0.5 μm 程度になる。0.3 ~ 0.5 μm 程度の間隔 d3 は、メインカラムスペーサ 124 と補助カラムスペーサ 123 の機能を担うための最適の条件となる。結果として、d1 ~ d3 は、以下の関係を有することとなる。
40

$$d2 - d1 = d3 \quad (d2 > d1)$$

【 0 0 7 8 】

このように、本発明の実施の形態 2 による液晶表示パネルは、メインカラムスペーサ 124 が、カラーフィルタアレイ基板 160 で部分的に挿入され、補助カラムスペーサ 123 が、TFT アレイ基板 170 上に部分的に挿入される。ここで、挿入される深さの差は、メインカラムスペーサ 124 と補助カラムスペーサ 123 の機能を担うための最適の条
50

件であって、セルギャップの維持機能が向上すると共に、液晶の膨脹による不良問題をさらに効果的に防止できる。

【0079】

本発明の実施の形態2による液晶表示パネルの製造方法は、本発明の実施の形態1と同じ方式によりカラーフィルタアレイ基板160を形成する。

【0080】

また、別途の工程により、ストレージオンコモン方式のTFTアレイ基板170を形成する。

【0081】

ここで、TFTアレイ基板170は、ストレージキャパシタ120のストレージ上部電極154を露出させる第2ホール174を有する有機保護膜150を備える。このようなTFTアレイ基板170とカラーフィルタアレイ基板160とを合着することによって、本発明の実施の形態2による液晶表示パネルが形成される。10

【図面の簡単な説明】

【0082】

【図1】従来のデュアルスペーサの構造を採用した液晶表示パネルの平面図である。

【図2A】図1のI-I'線に沿って切り取った断面図である。

【図2B】図1のII-II'線に沿って切り取った断面図である。

【図3】従来の有機保護膜を有する液晶表示パネルを示す図面である。

【図4】本発明の実施の形態1による液晶表示パネルを示す図面である。20

【図5】図4での赤色のカラーフィルタの形成時に利用されるマスクを示す図面である。

【図6A】本発明の液晶表示パネルのうち、カラーフィルタアレイ基板の製造方法を説明するための図である。

【図6B】本発明の液晶表示パネルのうち、カラーフィルタアレイ基板の製造方法を説明するための図である。

【図6C】本発明の液晶表示パネルのうち、カラーフィルタアレイ基板の製造方法を説明するための図である。

【図6D】本発明の液晶表示パネルのうち、カラーフィルタアレイ基板の製造方法を説明するための図である。30

【図6E】本発明の液晶表示パネルのうち、カラーフィルタアレイ基板の製造方法を説明するための図である。

【図7】本発明の液晶表示パネルのうち、TFTアレイ基板の製造方法を概略的に示すフローチャートである。

【図8】本発明の実施の形態2による液晶表示パネルの平面図である。

【図9A】図8のIII-III'線に沿って切り取った断面図である。


【図9B】図8のIV-IV'線に沿って切り取った断面図である。

【符号の説明】


【0083】

102 ゲートライン、104 データライン、106 TFT、110 ソース電極
、112 ドレイン電極、114 活性層、117 コンタクトホール、118 画素電極、40
120 ストレージキャパシタ、123 補助カラムスペーサ、124 メインカラムスペーサ、144 ゲート絶縁膜、150 保護膜、163 共通電極、164 ブラックマトリックス、166 カラーフィルタ、160 カラーフィルタアレイ基板、170 TFTアレイ基板、172 第1ホール、174 第2ホール。


【 図 1 】




【 図 2 B 】




【図2A】




(义 3)




〔 4 〕




【図5】




【図6 A】




【図6 B】




【図6 C】




【図 6 D】




【図 6 E】




【図 7】




【図 9 A】



【図 8】



【図 9 B】



d2 - d1 ≈ d3 (d2 > d1)

フロントページの続き

(72)発明者 ピョンホン・キム

大韓民国、キョンサンブク - ド、クミ - シ、グピョン - ドン 455、ブヨン・アパートメント・シクスス 601 - 602

(72)発明者 ヨンファン・イ

大韓民国、ソウル、ノウォン - グ、サンゲエ・3 - ドン、デリム・アパートメント 101 - 1101

(72)発明者 ジェウク・キム

大韓民国、クワンジュ、ソ - グ、チピョン - ドン 1168 - 9、ジョンホン・アパートメント 105 - 102

合議体

審判長 吉野 公夫

審判官 江成 克己

審判官 服部 秀男

(56)参考文献 特開2001-091727(JP,A)

特開2001-201750(JP,A)

特開2004-205549(JP,A)

特開平10-186408(JP,A)

(58)調査した分野(Int.Cl., DB名)

G02F 1/1335


G02F 1/1337

专利名称(译)	液晶显示面板及其制造方法		
公开(公告)号	JP4804918B2	公开(公告)日	2011-11-02
申请号	JP2005379418	申请日	2005-12-28
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji飞利浦杜迪股份有限公司		
当前申请(专利权)人(译)	Eruji显示有限公司		
[标]发明人	ピョンホンキム ヨンフンイ ジェウクキム		
发明人	ピョンホン·キム ヨンフン·イ ジェウク·キム		
IPC分类号	G02F1/1339 G02B5/20 G02F1/13 G02F1/1333 G02F1/1335		
CPC分类号	G02F1/13394 G02F1/133512 G02F1/136227 G02F2201/50		
FI分类号	G02F1/1339.500 G02B5/20.101 G02F1/13.101 G02F1/1333 G02F1/1335.505		
F-TERM分类号	2H048/BA02 2H048/BA11 2H048/BA45 2H048/BB01 2H048/BB02 2H048/BB08 2H048/BB37 2H048/BB42 2H088/FA02 2H088/FA20 2H088/MA17 2H088/MA20 2H089/HA15 2H089/LA09 2H089/LA16 2H089/MA04X 2H089/NA14 2H089/PA01 2H089/QA02 2H089/QA14 2H089/QA16 2H089/TA09 2H089/TA12 2H089/TA13 2H091/FA02Y 2H091/FA35Y 2H091/FB02 2H091/FC01 2H091/FC10 2H091/FD04 2H091/FD05 2H091/GA08 2H091/GA13 2H091/LA02 2H091/LA30 2H148/BB02 2H148/BD11 2H148/BD15 2H148/BG02 2H148/BH28 2H189/DA07 2H189/DA32 2H189/DA39 2H189/DA43 2H189/HA14 2H189/JA05 2H189/LA10 2H189/LA14 2H189/LA15 2H191/FA02Y 2H191/FA14Y 2H191/FB02 2H191/FC01 2H191/FC10 2H191/FD04 2H191/GA11 2H191/GA19 2H191/LA02 2H191/LA40 2H291/FA02Y 2H291/FA14Y 2H291/FB02 2H291/FC01 2H291/FC10 2H291/FD04 2H291/FD05 2H291/GA11 2H291/GA19 2H291/LA02 2H291/LA40		
代理人(译)	英年古河 Kajinami秩序 上田俊一		
助理审查员(译)	服部秀雄		
优先权	1020050058005 2005-06-30 KR		
其他公开文献	JP2007011272A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种液晶显示面板，即使对于具有有机保护膜的液晶显示面板，通过采用双间隔结构，也能够提高保持单元间隙的可靠性并防止由液晶膨胀引起的缺陷以及制造它的方法。解决方案：液晶显示面板的特征在于包括：滤色器阵列基板160，其具有第一柱状间隔物123和第二柱状间隔物124，其中任一个部分地插入第一孔172中；薄膜晶体管阵列基板170面对滤色器阵列基板160，与第一柱状衬垫123和第二柱状衬垫124中的任一个接触，并用有机保护膜150保护。

【図 1】



【図 2 A】