

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-83489

(P2008-83489A)

(43) 公開日 平成20年4月10日(2008.4.10)

(51) Int.Cl.	F I	テーマコード (参考)
GO2F 1/1345 (2006.01)	GO2F 1/1345	2H092
GO2F 1/1368 (2006.01)	GO2F 1/1368	

審査請求 有 請求項の数 7 O L (全 14 頁)


(21) 出願番号	特願2006-264485 (P2006-264485)	(71) 出願人	304053854
(22) 出願日	平成18年9月28日 (2006. 9. 28)		エプソンイメージングデバイス株式会社
			長野県安曇野市豊科田沢6925
		(74) 代理人	100095728
			弁理士 上柳 雅誉
		(74) 代理人	100127661
			弁理士 宮坂 一彦
		(72) 発明者	太田 昭雄
			東京都港区浜松町二丁目4番1号 三洋エ
			プソンイメージングデバイス株式会社内
		Fターム(参考)	2H092 GA33 GA61 JA24 JB21 JB79
			NA01 NA14 NA17 NA26 NA29
			PA08

(54) 【発明の名称】 液晶表示パネル

(57) 【要約】

【課題】 静電破壊に対する保護回路を備えたアクティブ・マトリクス方式の液晶表示パネルにおいて、消費電力が少なくかつフリッカの発生も少なく表示画質が良好な液晶表示パネルを提供すること。

【解決手段】 アクティブ・マトリクス方式の液晶表示パネル10Aにおいて、液晶表示パネル10Aの表示領域の周囲を囲むように走査線11及び映像線12よりも太い内側短絡配線20を配置し、各走査線11をそれぞれ第1の静電気保護回路15₁を接続した上で第1の短絡線16₁で束ね、第1の短絡線16₁を少なくとも一つの第2の静電気保護回路18₁を介して前記内側短絡配線20に接続し、前記内側短絡配線20の外周部に内側短絡配線20よりも太い共通電位線17を配置し、内側短絡配線20と前記共通電位線17との間に少なくとも1箇所接続部21を設けて互いに電氣的に接続したことを特徴とす



【特許請求の範囲】**【請求項 1】**

マトリクス状に配列した走査線と映像線とで囲まれる各領域に画素電極及び薄膜トランジスタを配列して各画素を構成したアレイ基板と、対向電極を備えたカラーフィルタ基板とを有する液晶表示パネルにおいて、

前記液晶表示パネルの表示領域の周囲を囲むように前記走査線及び映像線よりも太い内側短絡配線を配置し、

前記各走査線をそれぞれ第 1 の静電気保護回路を接続した上で第 1 の短絡線で束ね、

前記第 1 の短絡線を少なくとも一つの第 2 の静電気保護回路を介して前記内側短絡配線に接続し、

前記内側短絡配線の外周部に前記内側短絡配線よりも太い共通電位線を配置し、

前記内側短絡配線と前記共通電位線との間に少なくとも 1 箇所接続部を設けて互いに電氣的に接続したことを特徴とする液晶表示パネル。

【請求項 2】

前記各映像線をそれぞれ第 3 の静電気保護回路を接続した上で第 2 の短絡線で束ね、前記第 2 の短絡線を第 4 の静電気保護回路を介して前記内側短絡配線に接続したことを特徴とする請求項 1 に記載の液晶表示パネル。

【請求項 3】

前記静電気保護回路は、それぞれ 2 個のダイオードのアノードとカソードを相互に接続した並列接続したダイオード又はゲート・ソース間を短絡した 2 個のトランジスタを互いに逆方向に接続した並列回路からなることを特徴とする請求項 1 又は 2 に記載の液晶表示パネル。

【請求項 4】

マトリクス状に配列した走査線と映像線とで囲まれる各領域に画素電極及び薄膜トランジスタを配列して各画素を構成したアレイ基板と、対向電極を備えたカラーフィルタ基板とを有する液晶表示パネルにおいて、

前記液晶表示パネルの表示領域の周囲を囲むように前記走査線及び映像線よりも太い内側短絡配線を配置し、

前記各走査線を第 1 の静電気保護回路を接続した上で第 1 の短絡線で束ね、

前記第 1 の短絡線を少なくとも一つの第 2 の静電気保護回路を介して前記内側短絡配線に接続し、

前記内側短絡配線の外周部に前記内側短絡配線よりも太い共通電位線を配置し、

前記内側短絡配線上に設けられた絶縁膜に前記共通電位線に平行に複数個のコンタクトホールからなる群を少なくとも 1 箇所設け、

前記共通電位線上に設けられた絶縁膜に前記内側短絡配線に平行に複数個のコンタクトホールからなる群を少なくとも 1 箇所設け、

前記内側短絡配線と共通電位線とを前記コンタクトホール及び絶縁膜上に設けた導電性膜によって互いに電氣的に接続したことを特徴とする液晶表示パネル。

【請求項 5】

前記コンタクトホールのそれぞれは前記内側短絡配線もしくは共通電位線に平行に延びるスリット状であることを特徴とする請求項 4 に記載の液晶表示パネル。

【請求項 6】

前記各映像線にそれぞれ第 3 の静電気保護回路を接続した上で第 2 の短絡線で束ね、前記第 2 の短絡線を第 4 の静電気保護回路を介して前記内側短絡配線に接続したことを特徴とする請求項 4 に記載の液晶表示パネル。

【請求項 7】

前記静電気保護回路は、2 個のダイオードのアノードとカソードを相互に接続した並列接続したダイオード又はゲート・ソース間を短絡した 2 個のトランジスタを互いに逆方向に接続した並列回路からなることを特徴とする請求項 4 ~ 6 のいずれかに記載の液晶表示パネル。

10

20

30

40

50

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、製造工程中における静電気によるアクティブ素子の破壊を防ぐ保護回路付の液晶表示パネルに関し、特に消費電力が少なくかつ表示画質が良好な保護回路付の液晶表示パネルに関する。

【背景技術】

【0002】

液晶表示パネルには、単純マトリクス方式のものと、アクティブ・マトリクス方式のものがあるが、液晶表示パネルの高精細度化によって、単純マトリクス方式のものには、クロストークが生じることによる画像のコントラスト悪化が起きるので、これを防ぐため画素1個ごとに薄膜トランジスタTFT(Thin Film Transistor)か薄膜ダイオード等のスイッチング素子を設けたアクティブ・マトリクス方式の液晶表示パネルが多用されるようになっている。

10

【0003】

このような構成のアクティブ・マトリクス型の液晶表示パネルは、携帯電話機用の小型のものから対角50インチ(約125cm)ないし60インチ(約152cm)サイズ程度の大型のものまで製造されるようになってきている。しかしながら、液晶表示パネルは、製造工程において表示領域内に静電気が浸入したり配線の短絡等が生じると、液晶表示パネルとしてでき上がった段階で表示画面に線欠陥や、点欠陥を生じるおそれがあり、液晶表示パネルの製造歩留まりに大きな影響を及ぼすことになる。

20

【0004】

静電気は、製造工程においても、パネルを搬送する際にも、他のものと接触するだけで発生してしまう。例えば、液晶表示パネルを加工する工程においては、露光ステージ上にTFT等が形成されたアレイ基板を載置し、露光などの所定の加工作業を行うが、その過程でアレイ基板を露光ステージ上で位置合わせする工程等において、ガラス基板からなるアレイ基板と露光ステージとの間で摩擦による静電気の帯電が生じる。また、露光終了後に搬送手段によって露光ステージからアレイ基板を移動する際に剥離帯電が生じる。

【0005】

そして、この帯電した静電気が大きくなってスパークし、基板上に形成されたTFTを破壊したり配線間の短絡を起こしたりする静電破壊が発生する。また、配向膜のラビング時には摩擦により最も静電気が発生しやすい。特に中小型機種等においては、高精細化が進むにつれて今まで以上に静電気不良が発生しやすい。このように、液晶表示パネルの製造技術分野では、静電気による表示欠陥が生じないようにすることは特に急務である。

30

【0006】

このような、アレイ基板の静電破壊の防止策として、従来は液晶表示パネルの配線の外周部に後に各配線と切り離される外ショートリングを設け、各配線を外ショートリングと接続して静電気を各配線に分散させ、走査線と映像線間に生じる電圧を緩和する方法がとられていた。

【0007】

しかし、外ショートリングは基板の切断工程において切り離されるものであり、外ショートリングを切り離した後は液晶表示パネルがアレイ基板の静電破壊の防止策としては何も備えていないため、外ショートリング切断後の静電気対策が問題となった。そこで、図7に示すように、外ショートリング切断後にも静電気対策となるよう、内ショートリングEを設け、走査線X及び映像線Yをそれぞれ保護トランジスタTFT1~TFT4からなる静電気保護回路を介して内ショートリングEに接続する液晶表示パネル50が提案されている(特許文献1参照)。

40

【0008】

また、図8に示すように、走査線X及び映像線Yが、それぞれ別の静電気防止回路61、62を介してそれぞれ別の短絡配線63、64に接続され、さらに走査線Xと映像線Y

50

がそれぞれ別のショートバー 6 5、6 6 に接続され、走査線の短絡配線 6 3 には走査線に印加される電圧の最小値電圧 V_{g1} を、映像線の短絡配線 6 4 には安定な共通電圧 V_{com} を印加する液晶表示パネル 6 0 も提案されている（特許文献 2 参照）。

【0009】

しかしながら、上記特許文献 1 に開示された発明によれば、アース線に接続された各配線は、静電破壊対策のために保護トランジスタ T F T 1 ~ T F T 4 を介して内ショートリング E に接続されたものであり、どうしてもアース線と各走査線 X と映像線 Y との間に電流が流れてしまうので、消費電力が大きくなるという問題点があった。

【0010】

また、特許文献 2 に開示された発明の場合は、走査線 X と映像線 Y の各線が二重に、内側は短絡配線 6 3、6 4 に静電気防止回路 6 1、6 2 を介して接続され、外側はショートバー 6 5、6 6 に接続されているが、外ショートバー 6 5、6 6 を切り離れた後は、漏れ電流によって消費電力が大きいう問題があった。

【0011】

一方、本発明者等は、別途静電破壊対策のために内ショートリングを形成して走査線と映像線とをそれぞれ保護回路を介して接続し、これをアレイ基板のアレイ側に形成された共通電位線に接続したところ、上述従来例の液晶表示パネル 5 0 ないし 6 0 の場合と同様に、消費電力が大きくなるという問題点が生じた。この共通電位線の電位は、カラーフィルタ基板の対向電極に与えられるものと同じであり、基板の四隅の対向電極と接続したものである。

【0012】

この消費電力が大きくなることの原因は、本発明者等の調査によると、以下のとおりであることが分かった。すなわち、対向電極に接続される各配線は、内ショートリングに静電破壊対策のためトランジスタを介して接続されたままとなる。ところが共通電位線に各配線が静電破壊対策のためトランジスタを介して接続されたままであると、これは、図 9 に示した液晶表示パネルの駆動時における電圧波形図から明らかなように、走査線には、走査されないときにも常に電圧 V_{off} が加わっており、走査されたときには電圧 V_{on} が加えられるので、共通電位線と走査線に加わる電圧との電位差が大きいために、特に共通電位線と走査線との間に電流が流れてしまい、消費電力が大きくなるわけである。

【0013】

そこで、本発明者は、上述のような静電気破壊防止回路を備えた液晶表示パネルの消費電力が大きいう問題点を解消すべく種々検討を行った結果、静電破壊対策のためのトランジスタが接続された走査線と映像線をそれぞれ短絡線で束ねた上、各短絡線で束ねられた各配線をトランジスタを介して内ショートリングに接続することにより各配線と内ショートリングとの間に生じる漏れ電流を押さえることができ、これによって消費電力の少ない液晶表示パネルを提供することができることを見出し、既に下記特許文献 3 に開示している。

【0014】

ここで、この特許文献 3 に開示されている液晶表示パネル 1 0 B を図 1 0 を用いて説明する。この液晶表示パネル 1 0 B においては、マトリクス状に配列した走査線 1 1 と映像線 1 2 とで囲まれた各領域がそれぞれ画素領域となり、この画素領域にスイッチング素子として例えば T F T 1 3 や薄膜ダイオードと、画素電極 1 4 が形成されている。図 1 0 において、スイッチング素子である T F T 1 3 のゲート電極は走査線 1 1 に、ドレイン電極は映像線 1 2 に、ソース電極は画素電極 1 4 にそれぞれ接続されている。このような構成において、走査線 1 1 に走査信号が供給されることにより、T F T 1 3 がオン状態とされ、オン状態とされた T F T 1 3 を介して映像線 1 2 からの映像信号が画素電極 1 4 に供給される。

【0015】

この液晶表示パネル 1 0 B においては、各走査線 1 1 及び各映像線 1 2 に静電気保護回路 1 5₁、1 5₂ を接続したうえ走査線 1 1 及び映像線 1 2 同士をそれぞれ短絡線 1 6₁

10

20

30

40

50

、 16_2 で束ね、短絡線 16_1 、 16_2 で束ねられた走査線 11 及び映像線 12 と共通電位線（アースを含む） 17 とを接続してなる。そして、短絡線 16_1 、 16_2 で束ねられた走査線 11 及び映像線 12 と共通電位線 17 との間は別の静電気保護回路 18_1 及び 18_2 を介して接続される。ここにおいて、共通電位線 17 は、液晶表示パネルのアレイ基板に設けた電極であって、アレイ基板の四隅のいずれかでカラーフィルタ基板の対向電極と接続されている。

【0016】

なお、この液晶表示パネル $10B$ においては、第 1 の静電気保護回路 15_1 、 15_2 及び第 2 の静電気保護回路 18_1 、 18_2 は、 2 個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードを使用した例を示したが、ゲート・ソース間を短絡した 2 個のトランジスタを互いに逆方向に接続した並列回路も使用し得る。

10

【0017】

静電気保護回路 15_1 、 15_2 、 18_1 、 18_2 は、正、負の極性が異なる静電気等の高電圧が印加されても、いずれかのダイオード又は正バイアスでオンする保護用のトランジスタ若しくは負バイアスでオンする保護用トランジスタのいずれかがオン状態となって、高電圧は共通電位に導通され、アクティブ素子としてのTFTは保護され、静電破壊を防止できる。

【0018】

なお、通常、アレイ基板のテスト前は外ショートリング（図示せず）で各配線間が短絡されているので、静電気から保護される。アレイ基板のテスト後、液晶表示パネルを外ショートリングから切り離れた後は、短絡線 16_1 、 16_2 と共通電位線 17 に接続された二重の静電気保護回路 15_1 、 15_2 及び 18_1 、 18_2 によって、静電気によるTFT 13 の閾値電圧 V_{th} の変動等の発生が防止されることになる。

20

【0019】

一方、消費電力は、走査線 11 と映像線 12 を、第 1 の静電気保護回路 15_1 、 15_2 を介して各配線を束ねた上で、第 2 の静電気保護回路 18_1 、 18_2 のダイオードやTFTを介して共通電位線 17 に接続することにより、第 2 の静電気保護回路 18_1 、 18_2 のダイオードやTFTを介在させた分だけ各配線の束と共通電位線 17 との間で電流が流れ難くなり、これによって、共通電位線 17 への漏れ電流が抑制され、消費電力の小さい液晶表示パネル $10B$ が得られる。

30

【特許文献1】特開昭63-10558号公報（第2頁-3頁、第1図）

【特許文献2】特開平10-303431号公報（第5頁-6頁、図7）

【特許文献3】特開2005-275004号公報（特許請求の範囲、段落[0010]～[0013]、[0028]～[0040]、図1、図2）

【発明の開示】

【発明が解決しようとする課題】

【0020】

上記特許文献3に開示されている液晶表示パネル $10B$ によれば、上述のように、製造時の静電破壊に強く、しかも消費電力が小さいという非常に優れた効果を奏するものである。しかしながら、近年の携帯電話機に代表される小型の液晶表示パネルにおいては従来のものよりも更に高精細化が要求されているが、このような液晶表示パネルの高精細化には各配線部分を細くして表示開口を大きくすることが必要不可欠である。しかしながら、上記のような静電気保護回路を有する液晶表示パネルの高精細化が進展するに従い、フリッカの発生が見られるようになった。

40

【0021】

本発明者は、上述のような高精細化された静電気保護回路を有する液晶表示パネルのフリッカの発生原因について種々検討を重ねた結果、共通電極の電位 V_{com} が僅かであるが周期的に変動していることに気付き、この V_{com} の周期的変動は静電気保護回路の配線抵抗に依存するものであることを見出した。すなわち、従来は、携帯用の液晶表示パネルにおいても画素数が少なかったために、静電気保護回路の配線部分もある程度の太さを

50

確保することができたために配線抵抗は小さく、V c o mに影響は見られなかった。しかしながら、液晶表示パネルの高精細化に伴って静電気保護回路の配線部分も細くなると配線抵抗が無視できなくなり、この配線部分に流れる電流による電圧がV c o mに影響を与え、フリッカとして観察されるようになったわけである。

【 0 0 2 2 】

すなわち、本発明は、前記の問題点を解決することを課題とし、静電破壊に対する保護回路を備えたアクティブ・マトリクス方式の液晶表示パネルにおいて、消費電力が少なくかつフリッカの発生も少なくて表示画質が良好な液晶表示パネルを提供することを目的とするものである。

【課題を解決するための手段】

10

【 0 0 2 3 】

前記課題を解決するために、本発明の液晶表示パネルは、マトリクス状に配列した走査線と映像線とで囲まれる各領域に画素電極及びT F Tを配列して各画素を構成したアレイ基板と、対向電極を備えたカラーフィルタ基板とを有する液晶表示パネルにおいて、前記液晶表示パネルの表示領域の周囲を囲むように前記走査線及び映像線よりも太い内側短絡配線を配置し、前記各走査線をそれぞれ第1の静電気保護回路を接続した上で第1の短絡線で束ね、前記第1の短絡線を少なくとも一つの第2の静電気保護回路を介して前記内側短絡配線に接続し、前記内側短絡配線の外周部に前記内側短絡配線よりも太い共通電位線を配置し、前記内側短絡配線と前記共通電位線との間に少なくとも1箇所接続部を設けて互いに電氣的に接続したことを特徴とする。

20

【 0 0 2 4 】

また、本発明は、上記液晶表示パネルにおいて、前記各映像線をそれぞれ第3の静電気保護回路を接続した上で第2の短絡線で束ね、前記第2の短絡線を第4の静電気保護回路を介して前記内側短絡配線に接続したことを特徴とする。

【 0 0 2 5 】

また、本発明は、上記液晶表示パネルにおいて、前記静電気保護回路は、それぞれ2個のダイオードのアノードとカソードを相互に接続した並列接続したダイオード又はゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路からなることを特徴とする。

【 0 0 2 6 】

30

更に、本発明の液晶表示パネルは、

マトリクス状に配列した走査線と映像線とで囲まれる各領域に画素電極及びT F Tを配列して各画素を構成したアレイ基板と、対向電極を備えたカラーフィルタ基板とを有する液晶表示パネルにおいて、前記液晶表示パネルの表示領域の周囲を囲むように前記走査線及び映像線よりも太い内側短絡配線を配置し、前記各走査線を第1の静電気保護回路を接続した上で第1の短絡線で束ね、前記第1の短絡線を少なくとも一つの第2の静電気保護回路を介して前記内側短絡配線に接続し、前記内側短絡配線の外周部に前記内側短絡配線よりも太い共通電位線を配置し、前記内側短絡配線上に設けられた絶縁膜に前記共通電位線に平行に複数個のコンタクトホールからなる群を少なくとも1箇所設け、前記共通電位線上に設けられた絶縁膜に前記内側短絡配線に平行に複数個のコンタクトホールからなる群を少なくとも1箇所設け、前記内側短絡配線と共通電位線とを前記コンタクトホール及び絶縁膜上に設けた導電性膜によって互いに電氣的に接続したことを特徴とする。

40

【 0 0 2 7 】

また、本発明は、上記液晶表示パネルにおいて、前記コンタクトホールのそれぞれは前記内側短絡配線もしくは共通電位線に平行に延びるスリット状であることを特徴とする。

【 0 0 2 8 】

また、本発明は、上記液晶表示パネルにおいて、前記各映像線にそれぞれ第3の静電気保護回路を接続した上で第2の短絡線で束ね、前記第2の短絡線を第4の静電気保護回路を介して前記内側短絡配線に接続したことを特徴とする。

【 0 0 2 9 】

50

また、本発明は、上記液晶表示パネルにおいて、前記静電気保護回路は、２個のダイオードのアノードとカソードを相互に接続した並列接続したダイオード又はゲート・ソース間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路からなることを特徴とする。

【発明の効果】

【００３０】

本発明の液晶表示パネルによれば、静電気保護回路が２段となっているので、その分だけ走査線に加わっている電圧変化が大きくても走査線から共通電位線に流れる電流が小さくなるため、消費電力が小さい液晶表示パネルが得られる。加えて、内側短絡配線の太さは走査線及び映像線の太さよりも太く、共通電位線の太さは内側短絡配線の太さよりも太いため、個々の走査線から静電気保護回路を通して内側短絡配線に電流が集中しても内側短絡配線における電圧低下は少なく、同じく内側短絡配線から複数の静電気保護回路を通して共通電位線に電流が集中しても共通電位線における電圧低下が少ないため、共通電位線の電位の周期定変動が少なくなり、フリッカが少なく表示画質が良好な液晶表示パネルが得られる。

10

【００３１】

また、本発明の液晶表示パネルによれば、映像線も走査線の場合と同様に２段の静電気保護回路、内側短絡配線を経て共通電位線に接続したため、より消費電力が小さく、しかもフリッカが少なく表示画質が良好な液晶表示パネルが得られる。

【００３２】

また、本発明の液晶表示パネルによれば、各静電気保護回路に正、負の極性が異なる静電気等の高電圧が印加されても、いずれかのダイオード又はトランジスタがオン状態となって、高電圧は共通電位に導通されるから、簡単な構成で、静電破壊に強く、しかも消費電力の少ない液晶表示パネルの提供ができる。

20

【００３３】

また、本発明の液晶表示パネルによれば、内側短絡配線上に設けられた絶縁膜に共通電位線に平行に複数個のコンタクトホールからなる群を少なくとも１箇所設け、共通電位線上に設けられた絶縁膜に内側短絡配線に平行に複数個のコンタクトホールからなる群を少なくとも１箇所設け、内側短絡配線と共通電位線とをコンタクトホール及び絶縁膜上に設けた導電性膜によって互いに電氣的に接続したため、上記本発明の効果に加えて、内側短絡配線と共通電位線との間の距離を長く取れるとともに、導電性膜と短絡線及び共通電位線との間の接触面積を大きくとることができるので、内側短絡配線と共通電位線との間の電気抵抗を小さくすることができる。したがって、内側短絡配線と共通電位線との間の電気抵抗に起因するフリッカの発生が少なく表示画質が良好となるとともに、静電気によって大電流が流れたとしても内側短絡配線と共通電位線との間に静電破壊が生じ難くなる。

30

【００３４】

また、本発明によれば、コンタクトホールのそれぞれを前記内側短絡配線もしくは共通電位線に平行に延びるスリット状としたため、導電性膜と短絡線及び共通電位線との間の接触面積をより大きくとることができ、上記本発明の効果が顕著に表れる。

【発明を実施するための最良の形態】

40

【００３５】

以下、本発明にかかる液晶表示パネル１０Ａについて、添付の図面を参照して実施例につき詳細に説明する。ただし、ここに示すのは本発明の技術思想を具体化するための例を例示するものであって、本発明をこの実施例に特定することを意図するものではなく、その要旨を逸脱しない範囲において種々変更可能であり、変更例にも等しく適用し得るものである。なお、図１は、実施例に係る液晶表示パネル１０Ａの概略等価回路図であり、以下においては図１０に示した従来例の液晶表示パネル１０Ｂと同一の構成部分には同一の参照符号を付与して説明することとする。

【００３６】

この実施例に係るアクティブ・マトリクス方式の液晶表示パネル１０Ａにおいては、液

50

晶層を介して対向配置されるガラス等からなる２枚の基板のうち、一方の基板の液晶層側の面に、そのＸ方向に延在し、Ｙ方向に並べて設けられる複数の走査線と、この走査線と絶縁されてＹ方向に延在し、Ｘ方向に並べて設けられる複数の映像線とが形成されている。

【００３７】

図１に示すように、液晶表示パネル１０Ａにおいては、これらのマトリクス状に配列した走査線１１と映像線１２とで囲まれた各領域がそれぞれ画素領域となり、この画素領域にスイッチング素子としてのＴＦＴ１３と、画素電極１４が形成されている。図１において、スイッチング素子であるＴＦＴ１３のゲート電極は走査線１１に、ドレイン電極は映像線１２に、ソース電極は画素電極１４にそれぞれ接続されている。このような構成において、走査線１１に走査信号が供給されることにより、ＴＦＴ１３がオン状態とされ、オン状態にされたＴＦＴ１３を介して映像線１２からの映像信号が画素電極１４に供給される。

10

【００３８】

この液晶表示パネル１０Ａにおいては、各走査線１１に第１の静電気保護回路１５_１を接続した上で各走査線同士を第１の短絡線１６_１で束ね、この第１の短絡線１６_１を少なくとも１個（図１においては２個）の第２の静電気保護回路１８_１によって内側短絡配線２０に接続している。同じく、各映像線１２に第３の静電気保護回路１５_２を接続した上で各映像線同士を第２の短絡線１６_２で束ね、この第２の短絡線１６_２を少なくとも１個（図１においては２個）の第４の静電気保護回路１８_２によって内側短絡配線２０に接続している。

20

【００３９】

ここで、内側短絡配線２０の太さは、各走査線１１ないし映像線１２からの電流が集中するため、電気抵抗を小さくするために各走査線及び映像線の太さ（小型の液晶表示パネルの場合は、通常３～８μｍ）よりも太い１０～２０μｍとされる。なお、第１及び第２の短絡線１６_１及び１６_２の太さは電流が流れる距離が短いためにあまり静電気保護特性に影響を与えないが、内側短絡配線２０と同じ太さが好ましい。なお、第２の静電気保護回路１８_１及び第４の静電気保護回路１８_２を少なくとも１個としたのは、それぞれ最低限１個設ければそれなりの静電気保護機能を有するが、それぞれの静電気保護のための応答時間を短くするためには静電気保護回路を複数個分散して設けることにより静電気に起因する電流が流れる距離を短くした方がよいからである。

30

【００４０】

そして、内側短絡配線２０は、複数箇所（図１では２箇所）に設けられた接続部２１において、内側短絡配線２０の外周部に沿って設けられた共通電位線１７と電氣的に接続されている。なお、この接続部２１の形成位置及びその具体的構成については後述する。この共通電位線１７の太さは、内側短絡配線２０よりも太い５０～２００μｍとされている。このように共通電位線１７の太さを内側短絡配線２０よりも太くしたのは、共通電位線１７はカラーフィルタ基板の共通電極にも給電する必要があり、内側短絡配線２０よりも大きな電流が流れるからである。

40

【００４１】

このように、内側短絡配線２０の太さを走査線１１及び映像線１２よりも太くするとともに、共通電位線１７の太さを内側短絡配線２０よりも太くすると、相対的に大きな電流が流れる配線の方が太くなっているため、これらの配線に流れる電流によって共通電位の変動が少なくなるため、フリッカの発生が減少した表示画質が良好な液晶パネルが得られる。

【００４２】

この実施例の液晶表示パネル１０Ａにおける第１～第４の静電気保護回路１５_１、１５_２、１８_１及び１８_２は、図２（ａ）に示したように２個のダイオードのアノードとカソードを相互に接続した並列接続したダイオード又は図２（ｂ）に示したようにゲート・ソース間を短絡した２個のトランジスタを互いに逆方向に接続した並列回路からなるものと

50

することができる。このような素子で形成される第 1 ~ 第 4 の静電気保護回路 15₁、15₂、18₁ 及び 18₂ は、液晶表示パネル 10A のマトリクスアレイの TFT 13 と同じ製造工程で形成できるので、特別の製造方法をとる必要がない。

【0043】

第 1 ~ 第 4 の静電気保護回路 15₁、15₂、18₁ 及び 18₂ は、正、負の極性が異なる静電気等の高電圧が印加されても、いずれかのダイオード又は正バイアスでオンする保護用のトランジスタ若しくは負バイアスでオンする保護用トランジスタのいずれかがオン状態となって、高電圧はアースに導通されるので、アクティブ素子としての TFT 13 は保護され、更には交差している配線間の短絡も防止でき、液晶表示パネル 10A の静電破壊を防止できる。

10

【0044】

また、アレイ基板のテスト前は外ショートリング（図示せず）で各配線間が短絡されているので、静電気から保護される。アレイ基板のテスト後、液晶表示パネルを外ショートリングから切り離れた後は、短絡線 16₁、16₂ と共通電位線 17 に接続された二重の静電気保護回路 15₁、15₂ 及び 18₁、18₂ によって、静電気による TFT 13 の閾値電圧 V_{th} の変動等の発生が防止されることになる。

【0045】

一方、消費電力は走査線 11 と映像線 12 を、各配線を束ねて第 2 の静電気保護回路 18₁、18₂ のダイオードや TFT を介して共通電位線 17 に接続することにより、ダイオードや TFT を介在させた分だけ各配線の束と共通電位線 17 との間で電流が流れ難くなり、これによって、共通電位線 17 への漏れ電流が抑制され、消費電力の小さい液晶表示パネルが得られる。

20

【0046】

なお、走査線 11 と映像線 12 のいずれかのみ第 2 の静電気保護回路 18₁ 又は第 4 の静電気保護回路 18₂ を介して内側短絡配線 20 に接続する場合には、映像線 12 に加わる電圧に比較して走査線 11 に加わる電圧の方が大きいので、走査線 11 から内側短絡配線 20 を介して共通電位線 17 間に流れる電流が大きく、走査線 11 に第 2 の静電気保護回路 18₁ を接続した場合のほうが消費電力を小さくする効果が大きい。従って、本発明においては、少なくとも走査線 11 を第 2 の静電気保護回路 18₁ を介して内側短絡配線 20 に接続することが必要である。なお、以上において、共通電位として説明したのはアースを含む共通電位である。

30

【0047】

次に、本実施例で採用した内側短絡配線 20 と共通電位線 17 との間の接続部 21 について説明する。液晶表示パネル 10A における各種配線は、液晶表示パネル 10A の TFT 13 の形成と同時に進められるため、TFT 13 の走査線やゲート電極と同時に形成される部分（以下、この配線部分を「ゲート配線部分」という。）と、映像線やソース電極と同時に形成される部分（以下、この配線部分を「ソース配線部分」という）が存在する。そして、ゲート配線部分とソース配線部分の間には、通常 TFT 13 のゲート絶縁膜と同じ絶縁膜が存在しており、また、ソース配線部分の表面には保護絶縁膜が存在している。

40

【0048】

そのため、本実施例の液晶表示パネル 10A における内側短絡配線 20 と共通電位線 17 は、図 4 に示したように、共通電位線 17 はゲート配線部分としてアレイ基板を構成する透明基板 24 の表面に形成され、内側短絡配線 20 は共通電位線 17 の表面を覆うゲート絶縁膜 25 上にソース配線部分として形成され、更に内側短絡配線 20 及びゲート絶縁膜 25 の表面は保護絶縁膜 26 で被覆されている。なお、図 4 は本実施例の接続部 21 の平面図である図 3 の A - A 線に沿った断面図であるが、図 3 に示した構成については後述する。

【0049】

そこで、本実施例の液晶表示パネル 10A においては、接続部 21 を、ゲート絶縁膜 25 及び保護絶縁膜 26 にそれぞれコンタクトホール 27 及び 28 を形成し、このコンタク

50

トホール 27 及び 28 内及び保護絶縁膜 26 の表面に導電性膜 29 を形成することによって電氣的導通をとることにより形成している。この導電性膜 29 は、液晶表示パネル 10 A の ITO (Indium Thin Oxide) 等からなる画素電極 14 の形成時に同時に形成することができる。

【0050】

なお、このような絶縁膜に形成したコンタクトホールを経た 2 つの配線部分間の導電接続の構成自体は周知であり、一般には両配線間の接続抵抗を小さくして大きな電流を流すことができるようにするためには、図 5 及び図 6 に示したような構成が採用されている。なお、図 5 は従来のコンタクトホールを介した 2 つの配線間の電氣的接続部の拡大平面図であり、図 6 は図 5 の B 部分の拡大図である。

10

【0051】

ここで、図 5 及び図 6 に示した構成を共通電位線 17 と内側短絡配線 20 との間の導電接続部の構成として採用したものとして説明すると、この導電接続部は共通電位線 17 の内側短絡配線 20 と対向する側にくし歯状部分 17a を設け、同じく内側短絡配線 20 の共通電位線 17 と対向する側にくし歯状部分 20a を設け、これらのくし歯状部分 17a 及び 20a がそれぞれ等距離 (例えば $3\mu\text{m}$) だけ離間するように互いに噛み合わせ、それぞれのくし歯状部分 17a 及び 20a にコンタクトホール 27、28 を形成し、この表面から導電性膜 29 を形成した構成を備えているものとなる。

【0052】

ところが、本発明者等の予備実験としてこのようなくし歯状の構成を採用したところ、静電気破壊試験時にこのくし歯状部分 17a 及び 20a においてスパークが発生して、絶縁膜を貫通した短絡や断線の発生が見られた。この原因としては、元々これらのくし歯状部分 17a 及び 20a の間隔は $3\mu\text{m}$ 程度と狭いために、製造時のマスクずれ等の要因によってこれらのくし歯状部分 17a 及び 20a の間隔がより狭くなった部分が生じ、この間隔が狭くなった部分で静電気破壊試験時に絶縁破壊を起こしたものと推定された。

20

【0053】

そこで、本実施例の液晶表示パネル 10 A においては、共通電位線 17 と内側短絡配線 20 との間の導電接続部の構成として上述のようなくし歯状部分を有する構成を採用せず、図 3 に示した接続部 21 の構成を採用した。なお、図 3 は実施例で採用した接続部 21 部分の拡大平面図である。

30

【0054】

本実施例で採用した接続部 21 は、共通電位線 17 上に設けられた絶縁膜に内側短絡配線 20 に平行に複数個のスリット状のコンタクトホール 27 からなる群を少なくとも 1 箇所設け、同様に、内側短絡配線 20 上に設けられた絶縁膜に前記共通電位線 17 に平行に複数個のスリット状のコンタクトホール 28 からなる群を少なくとも 1 箇所設け、内側短絡配線 20 と共通電位線 17 とをコンタクトホール 27、28 及び絶縁膜上に設けた導電性膜 29 によって互いに電氣的に接続した構成としたものである。

【0055】

接続部 21 の構成をこのような構成とすることにより、共通電位線 17 と内側短絡配線 20 との間の間隔を例えば $5\sim 10\mu\text{m}$ と大きくできるとともに、スリット状のコンタクトホール 27 及び 28 の形状を大きくできるために導電性膜 29 と共通電位線 17 ないし内側短絡配線 20 との間の接触面積を大きくすることができるので、共通電位線 17 ないし内側短絡配線 20 との間の電気抵抗を小さくすることができる。そのため、製造工程時に静電気が発生するようなことがあっても、共通電位線 17 と内側短絡配線 20 との間の導電接続部の構成として図 5 及び図 6 に示したくし歯状部分を有する構成を採用した場合のようにスパークを生じることがなくなり、歩留まりよく液晶パネルを製造することができるようになる。

40

【図面の簡単な説明】

【0056】

【図 1】実施例に係る液晶表示パネル 10 A の概略等価回路図である。

50

【図 2】図 2 (a) 及び図 2 (b) はそれぞれ静電気保護回路の具体例を示す回路図である。

【図 3】実施例の接続部部分の拡大平面図である。

【図 4】図 3 の A - A 線に沿った断面図である。

【図 5】従来のコンタクトホールを介した 2 つの配線間の電氣的接続部の拡大平面図である。

【図 6】図 5 の B 部分の拡大図である。

【図 7】第 1 の従来例の液晶表示パネルの概略等価回路図である。

【図 8】第 2 の従来例の液晶表示パネルの概略等価回路図である。

【図 9】液晶表示パネルの駆動時の各部の電圧波形を示す図である。

10

【図 10】第 3 の従来例の液晶表示パネルの概略等価回路図である。

【符号の説明】

【 0 0 5 7 】

1 0 A、1 0 B 液晶表示パネル

1 1 走査線

1 2 映像線

1 3 T F T

1 4 画素電極

1 5₁、1 5₂、1 8₁、1 8₂ 静電気保護回路

1 6₁、1 6₂ 短絡線

20

1 7 共通電位線

2 0 内側短絡配線

2 1 接続部

2 4 透明基板


2 5 ゲート絶縁膜

2 6 保護絶縁膜


2 7、2 8 コンタクトホール

2 9 導電性膜


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】



【図 9】




【図 8】



【図 10】

10B



フロントページの続き

【要約の続き】

る。

【選択図】図 1

专利名称(译)	液晶显示面板		
公开(公告)号	JP2008083489A	公开(公告)日	2008-04-10
申请号	JP2006264485	申请日	2006-09-28
[标]申请(专利权)人(译)	爱普生映像元器件有限公司		
申请(专利权)人(译)	爱普生影像设备公司		
[标]发明人	太田昭雄		
发明人	太田 昭雄		
IPC分类号	G02F1/1345 G02F1/1368		
CPC分类号	G02F1/136204		
FI分类号	G02F1/1345 G02F1/1368		
F-TERM分类号	2H092/GA33 2H092/GA61 2H092/JA24 2H092/JB21 2H092/JB79 2H092/NA01 2H092/NA14 2H092/NA17 2H092/NA26 2H092/NA29 2H092/PA08 2H192/AA24 2H192/EA43 2H192/FA81 2H192/GA04 2H192/GA15 2H192/GA31		
代理人(译)	宫坂和彦		
其他公开文献	JP4305486B2		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种液晶显示面板，其功耗降低并且几乎不产生闪烁，并且在具有保护电路的有源矩阵系统的液晶显示面板中具有令人满意的显示图像质量来自静态破坏。ŽSOLUTION：在有源矩阵系统的液晶显示面板10A中，设置比扫描线11和视频线12厚的内部短路线20，以包围液晶显示面板10A的显示区域的周边。；在分别连接到第一静电防护电路15 1之后，各个扫描线11通过第一短路线16 1捆扎；第一短路线16 1经由至少一个第二静电防护电路18 1连接到内部短路线20；在内部短路线20的外周部分设置有比内部短路线20厚的公共电位线17，并且内部短路线20和公共电位线17通过彼此电连接。在连接部分21之间提供至少一个部分。Ž

