

(12) 发明专利申请


(10) 申请公布号 CN 102968966 A
(43) 申请公布日 2013. 03. 13

(21) 申请号 201210302838. 7
(22) 申请日 2012. 08. 23
(30) 优先权数据
2011-189928 2011. 08. 31 JP
(71) 申请人 索尼公司
地址 日本东京
(72) 发明人 吉永朋朗
(74) 专利代理机构 北京信慧永光知识产权代理
有限责任公司 11290
代理人 褚海英 武玉琴
(51) Int. Cl.
G09G 3/36 (2006. 01)

权利要求书 2 页 说明书 12 页 附图 16 页

(54) 发明名称
驱动电路、显示器以及显示器的驱动方法

(57) 摘要
一种可抑制液晶无序发生的驱动电路及具有该驱动电路的显示器, 及该显示器的驱动方法。驱动电路包括: 分割部, 其将一帧时长分割成多个子字段, 并且将时长相对长的一个以上多个子字段分割成与时长相对短的子字段的时长相等的时长, 从而生成多个分割子字段; 校正部, 当与彼此相邻的两个像素对应的灰度数据的位阵列彼此不同时, 校正部在保持灰度的同时而校正与两个像素中的第一像素对应的灰度数据的位阵列, 以使得位阵列更接近与两个像素中的第二像素对应的灰度数据的位阵列; 导通截止时长控制部, 其通过使每个像素的液晶单元导通或截止, 从而控制导通时长或截止时长对一帧时长的比例。



1. 一种驱动电路,其用于驱动以矩阵状布置于显示器中的各个像素,每个所述像素设有包含液晶单元的内置存储器,所述驱动电路包括:

分割部,其将一帧时长分割成多个子字段,并且将时长相对长的一个以上所述多个子字段分割成分别与时长相对短的子字段的时长相等的各时长,从而生成多个分割子字段,所述多个子字段中的每个对应于灰度数据的每位,并且具有对应于所述对应位的权重的时长;

校正部,当与彼此相邻的两个像素各自对应的灰度数据的位阵列彼此不同时,所述校正部在保持灰度的同时而校正与所述两个像素中的第一像素对应的灰度数据的位阵列,以使得该位阵列更接近与所述两个像素中的第二像素对应的灰度数据的位阵列;以及

导通截止时长控制部,其用于根据与每个所述子字段和每个所述分割子字段对应的位,通过使每个所述像素的液晶单元导通或截止,从而控制导通时长或截止时长对所述一帧时长的比例。

2. 如权利要求1所述的驱动电路,其中,在保持灰度的同时,即使使得与所述第一像素对应的灰度数据的位阵列更接近与所述第二像素对应的灰度数据的位阵列后,当所述两个像素各自的位阵列仍然不同的情况下,所述校正部校正所述两个像素各自的灰度数据中具有更高灰度的一个灰度数据以使其更高。

3. 如权利要求1或者2所述的驱动电路,其中,所述校正部为每帧而将所有像素共有的校正值相加至与所述所有像素中的每个对应的灰度数据中,并且周期性地变更所述校正值。

4. 如权利要求1或者2所述的驱动电路,其中,所述各分割子字段布置为使得分别被分割成彼此相邻的分割子字段的作为分割源的各子字段彼此相等。

5. 如权利要求1或者2所述的驱动电路,其中,所述各分割子字段放置为使得分别被分割成彼此相邻的分割子字段的作为分割源的各子字段彼此不同。

6. 如权利要求1或者2所述的驱动电路,其中,所述分割子字段的一部分设置为更接近所述一帧时长的起点。

7. 一种显示器,其具有显示区和驱动电路,所述显示区设有以矩阵状布置且分别具有包含液晶单元的内置存储器的像素,并且所述驱动电路用于驱动各个所述像素,所述驱动电路如权利要求1~6之一所述。

8. 一种显示器的驱动方法,所述显示器设有以矩阵状布置且分别具有包含液晶单元的内置存储器的像素,所述方法包括:

将一帧时长分割成多个子字段,并且将时长相对长的一个以上所述多个子字段分割成分别与时长相对短的子字段的时长相等的各时长,从而生成多个分割子字段,所述多个子字段中的每个对应于灰度数据的每位,并且具有对应于所述对应位的权重的时长;

当与彼此相邻的两个像素各自对应的灰度数据的位阵列彼此不同时,在保持灰度的同时而校正与所述两个像素中的第一像素对应的灰度数据的位阵列,以使得该位阵列更接近与所述两个像素中的第二像素对应的灰度数据的位阵列;并且

根据与每个所述子字段和每个所述分割子字段对应的位,通过使每个所述像素的液晶单元导通或截止,从而控制导通时长或截止时长对所述一帧时长的比例。

9. 如权利要求8所述的驱动方法,其中,在保持灰度的同时,即使使得与所述第一像素

对应的灰度数据的位阵列更接近与所述第二像素对应的灰度数据的位阵列后,当所述两个像素各自的位阵列仍然不同的情况下,通过校正所述两个像素各自的灰度数据中具有更高灰度的一个灰度数据以使其更高。

10. 如权利要求 8 或者 9 所述的驱动方法,其中,为每帧而将所有像素共有的校正值相加至与所述所有像素中的每个对应的灰度数据中,并且周期性地变更所述校正值。

驱动电路、显示器以及显示器的驱动方法

[0001] 相关申请的交叉引用

[0002] 本申请包含与 2011 年 8 月 31 日向日本专利局提交的日本专利申请 JP 2011-189928 中公开的相关主题并要求其优先权,将其全部内容通过引用并入此处。

技术领域

[0003] 本发明涉及一种以脉宽调制 (PWM) 进行灰度显示的驱动电路以及一种具备所述驱动电路的显示器。本发明还涉及一种所述显示器的驱动方法。

背景技术

[0004] 在以 PWM 进行灰度显示的数字驱动显示器中,当采用五个位 (32 级灰度) 的情况作为示例时,例如使用根据比较例的如图 22 所示的灰度显示法。具体来说,如图 22 所示,例如,以几毫秒宽的一位数据为单位而准备时长比为 1:2:4:8:16 的五条数据。通过将这五条数据组合以表示 32 级灰度。

[0005] 图 23(A)~图 23(D) 表示在根据比较例的通常的数字驱动中依次扫描的信号数据与对扫描线施加的选择脉冲之间的关系。此处,为便于说明,图示了使用三个扫描线的情况。从图 23(A)~图 23(D) 可见,在通常的数字驱动的显示器中,将一帧时长 (1F) 分割成与灰度数据的各位 (在此情况下为第 1 位~第 5 位) 对应的子字段 SF1~SF5。子字段 SF1~SF5 为各依赖于对应位的权重的时长。根据与各子字段 SF1~SF5 对应的位,通过使像素的电光元件导通或截止,从而阶梯式地控制导通时长或截止时长对 1F 的比例。对各子字段 SF1~SF5 逐行扫描,从而经由扫描线对像素写入数据。注意,例如,在日本未审查专利申请 2006-343609 号公报中描述了关于数字驱动的信息。

[0006] 如比较例的图 22 所示,当使用其中由于微小灰度差而发生黑/白相位反转的灰度显示法时,在彼此相邻的各像素之间可由于横向电场而发生液晶无序。例如,如图 24(A) 和图 24(B) 所示,当显示在垂直方向上具有色阶的图像 (以下简称为“色阶图像”) 时,在分别具有反转的黑相位或白相位的各像素之间发生液晶无序。例如,观察者可将这种液晶无序在视觉上识别为图 24(B) 所示的黑色条纹 L1。这种黑色条纹 L1 非常损害图像质量。

发明内容

[0007] 因此,本发明期望提供一种可抑制液晶无序发生的驱动电路以及具有该驱动电路的显示器。还期望提供一种可抑制液晶无序发生的显示器的驱动方法。

[0008] 根据本发明的实施方式,提供了一种对以矩阵状布置于显示器中的各像素进行驱动的驱动电路,其中,各像素设有包含液晶单元的内置存储器。所述驱动电路包括:分割部,其将一帧时长分割成多个子字段,并且将时长相对长的一个以上所述多个子字段分割成分别与时长相对短的子字段的时长相等的各时长,从而生成多个分割子字段,所述多个子字段中的每个对应于灰度数据的每位,并且具有对应于所述对应位的权重的时长;校正部,当与彼此相邻的两个像素各自对应的灰度数据的位阵列彼此不同时,所述校正部在保持灰度

的同时而校正与所述两个像素中的第一像素对应的灰度数据的位阵列,以使得该位阵列更接近与所述两个像素中的第二像素对应的灰度数据的位阵列;以及导通截止时长控制部,其用于根据与每个所述子字段和每个所述分割子字段对应的位,通过使每个所述像素的液晶单元导通或截止,从而控制导通时长或截止时长对所述一帧时长的比例。

[0009] 根据本发明的实施方式,提供了一种具有显示区和驱动电路的显示器,其中,所述显示区设有以矩阵状布置且各具有包含液晶单元的内置存储器的各像素,并且所述驱动电路用于驱动每个所述各像素。所述驱动电路包括:分割部,其将一帧时长分割成多个子字段,并且将时长相对长的一个以上所述多个子字段分割成分别与时长相对短的子字段的时长相等的各时长,从而生成多个分割子字段,所述多个子字段中的每个对应于灰度数据的每位,并且具有对应于所述对应位的权重的时长;校正部,当与彼此相邻的两个像素各自对应的灰度数据的位阵列彼此不同时,所述校正部在保持灰度的同时而校正与所述两个像素中的第一像素对应的灰度数据的位阵列,以使得该位阵列更接近与所述两个像素中的第二像素对应的灰度数据的位阵列;以及导通截止时长控制部,其用于根据与每个所述子字段和每个所述分割子字段对应的位,通过使每个所述像素的液晶单元导通或截止,从而控制导通时长或截止时长对所述一帧时长的比例。

[0010] 根据本发明的实施方式,提供了一种显示器的驱动方法,其中,所述显示器设有以矩阵状布置且各具有包含液晶单元的内置存储器的各像素。所述方法包括:将一帧时长分割成多个子字段,并且将时长相对长的一个以上所述多个子字段分割成分别与时长相对短的子字段的时长相等的各时长,从而生成多个分割子字段,所述多个子字段中的每个对应于灰度数据的每位,并且具有对应于所述对应位的权重的时长;当与彼此相邻的两个像素各自对应的灰度数据的位阵列彼此不同时,在保持灰度的同时而校正与所述两个像素中的第一像素对应的灰度数据的位阵列,以使得该位阵列更接近与所述两个像素中的第二像素对应的灰度数据的位阵列;并且根据与每个所述子字段和每个所述分割子字段对应的位,通过使每个所述像素的液晶单元导通或截止,从而控制导通时长或截止时长对所述一帧时长的比例。

[0011] 在根据本发明的上述实施方式的驱动电路、显示器和显示器的驱动方法中,具有相对长的时长的所述多个子字段中的一个以上的每个被分割成分别与具有相对短的时长的子字段的时长相等的时长。而且,当与彼此相邻的两个像素各自对应的灰度数据的位阵列不同时,在保持灰度的同时,使得与两个像素中的第一像素对应的灰度数据的位阵列更接近与两个像素中的第二像素对应的灰度数据的位阵列。这可使得与彼此相邻的两个像素各自对应的灰度数据的位阵列不同的部分的比例的下降。

[0012] 根据本发明的上述实施方式的驱动电路、显示器以及显示器的驱动方法,与彼此相邻的两个像素各自对应的灰度数据的位阵列不同的部分的比例下降。于是,不大可能发生液晶无序。因此,可实现高图像质量。

[0013] 应当理解,以上一般性说明和以下详细说明均为示例性的,旨在对要求保护的技术方案作进一步解释。

附图说明

[0014] 将附图包括在内以供进一步理解本发明,将附图并入以构成本申请文件的一部

分。附图图示了各实施方式,且与说明书一起用于说明本发明的原理。

[0015] 图 1 为本发明的实施方式的显示器的示意图。

[0016] 图 2(A) 和图 2(B) 为表示由子字段定义的信号数据的例子的示意图。

[0017] 图 3 为表示灰度数据的例子的示意图。

[0018] 图 4(A) 和图 4(B) 为表示当使用图 3 的灰度显示法时对灰度数据的校正的例子的示意图。

[0019] 图 5(A) 和图 5(B) 为表示由子字段定义的信号数据的另一例的示意图。

[0020] 图 6 为表示灰度数据的另一例的示意图。

[0021] 图 7(A) 和图 7(B) 为表示当使用图 6 的灰度显示法时对灰度数据的校正的例子的示意图。

[0022] 图 8 为表示其中易于进行图 4(A) 和图 4(B) 或图 7(A) 和图 7(B) 中的校正的步骤的例子的流程图。

[0023] 图 9(A)~图 9(C) 为以位的形式表示图 8 中的校正的步骤的例子的图。

[0024] 图 10(A)~图 10(C) 为以黑白的形式表示图 9(A)~图 9(C) 中的位的图。

[0025] 图 11(A)~图 11(C) 为以位的形式表示图 8 中的校正的步骤的另一例的图。

[0026] 图 12(A)~图 12(C) 为以黑白的形式表示图 11(A)~图 11(C) 的位的图。

[0027] 图 13(A) 和图 13(B) 为表示当进行图 8~图 10(C) 中的校正时的灰度数据的变化例子的示意图。

[0028] 图 14(A) 和图 14(B) 为表示当进行图 8、图 11(A)~图 11(C) 以及图 12(A)~图 12(C) 中的校正时的灰度数据的变化例子的示意图。

[0029] 图 15 为图 1 的变换电路的示意图。

[0030] 图 16(A)~图 16(D) 为表示在一帧时长内的信号数据的例子和选择脉冲的例子的示意图。

[0031] 图 17(A)~图 17(D) 为表示在一帧时长内的信号数据的另一例和选择脉冲的其它例的示意图。

[0032] 图 18(A)~图 18(C) 为表示上述校正后的灰度数据的例子以及在上述校正后对灰度数据的校正的例子的示意图。

[0033] 图 19 为表示图 18(C) 中的校正的步骤的例子的流程图。

[0034] 图 20(A)~图 20(C) 为以位的形式表示图 19 中的校正的步骤的例子的图。

[0035] 图 21(A)~图 21(C) 为用于说明上述实施方式或变型例中的另一校正的示意图。

[0036] 图 22 为表示根据比较例的灰度数据的例子的示意图。

[0037] 图 23(A)~图 23(D) 为表示根据比较例的在一帧时长内的信号数据的通常范例和选择脉冲的通常范例的示意图。

[0038] 图 24(A) 和图 24(B) 为表示在色阶图像中生成的条纹的例子的示意图。

具体实施方式

[0039] 下面,参照附图,详述本发明的实施方式。注意,以下列顺序进行说明。

[0040] 1. 实施方式(显示器)

[0041] 2. 变型例(显示器)

[0042] [1. 实施方式]

[0043] [配置]

[0044] 图 1 表示本发明的实施方式的显示器 1 的示意性配置。该显示器 1 包括显示面板 10 和用于驱动显示面板 10 的外围电路 20。

[0045] (显示面板 10)

[0046] 显示面板 10 包括以行方向延伸的多个扫描线 WSL 和以列方向延伸的多个数据线 DTL。显示面板 10 还包括多个像素 11, 所述像素 11 分别对应于各扫描线 WSL 与各数据线 DTL 的交叉点。在显示面板 10 的整个像素区 10A 中, 以行方向和列方向二维地布置有显示面板 10 中的多个像素 11。像素 11 对应于作为显示面板 10 上的屏幕的最小单位的点。当显示面板 10 为彩色显示面板时, 像素 11 例如相当于发射诸如红光、绿光或蓝光的单色光的子像素。当显示面板 10 为单色显示面板时, 像素 11 相当于发射单色光 (例如白光) 的像素。

[0047] 虽然未图示, 但像素 11 为具有包含电光元件的内置存储器的像素。一种电光元件为液晶单元。存储器的类型例如包括 SRAM (静态随机存取存储器) 和 DRAM (动态随机存取存储器)。当选定对应的一个扫描线 WSL 时, 像素 11 响应于被提供给对应的数据线 DTL 的信号数据 (比特) 的写入而进入发光状态或消光状态。即使在随后不再选择该扫描线 WSL 的情况下, 基于该写入的发光状态或消光状态仍继续保持。因此, 外围电路 20 可通过控制像素 11 处于发光状态的时长 (即点亮时长) 或像素 11 处于消光状态的时长 (即熄灭时长) 对一帧时长的比例, 从而实现灰度显示。

[0048] 将称作“子字段”的概念用作像素 11 的点亮时长或熄灭时长的单位。所述“子字段”对应于灰度数据的每位并根据对应位的权重表示时长的单位, 所述灰度数据用于定义像素 11 的灰度。例如, 当通过 5 位灰度数据表示 32 级灰度时, 根据比较例, 如图 22 所示, 例如, 以例如几毫秒宽的一位数据为单位而准备时长比为 1:2:4:8:16 的五条数据。通过将这五条数据组合以表示 32 级灰度。在这种灰度显示法中, 如图 2(A) 所示, 通过与灰度数据的各位 (第 1 位 ~ 第 5 位) 对应的子字段 SF1~SF5 以定义信号数据。子字段 SF1~SF5 各用作依赖于对应位的权重的时长。

[0049] 而且, 在本实施方式中, “分割子字段”适用于作为像素 11 的点亮时长或熄灭时长的单位的具有相对长的时长 (即高灰度侧) 的子字段。“分割子字段”表示片段化的子字段, 该片段化的子字段是通过将具有相对长的时长的子字段分割成分别与具有相对短的时长的子字段的时长相等的时长。例如, 如图 2(B) 所示, 分别与灰度数据的第 4 位和第 5 位对应的子字段 SF4 和子字段 SF5 被分割成各与子字段 SF3 的时长相等的各个时长。子字段 SF3 的时长相对短于子字段 SF4 的时长。因此, 由子字段 SF4 生成分割子字段 SF4-1 和分割子字段 SF4-2, 并由子字段 SF5 生成分割子字段 SF5-1、SF5-2、SF5-3、SF5-4。分割子字段 SF4-1、SF4-2、SF5-1、SF5-2、SF5-3、SF5-4 各自的时长长于低灰度侧的子字段 SF1 和子字段 SF2 各自的时长, 并且为信号数据中的最长时长。

[0050] 此处, 对应于分割子字段的位等于对应于作为生成分割子字段的分割源的字字段的位。例如, 与各分割子字段 SF4-1、SF4-2 对应的位等于与子字段 SF4 对应的位。类似地, 与各分割子字段 SF5-1、SF5-2、SF5-3、SF5-4 对应的位等于与子字段 SF5 对应的位。在本实施方式中, 例如, 当输入由五个位表示的 32 级灰度的灰度数据 (参照图 22) 时, 例如, 如图 3

所示,以例如几毫秒宽的一位数据为单位而准备时长比为 4:4:4:4:1:2:4:4:4 的 9 条数据。通过将这 9 条数据组合以表示 32 级灰度。在此情况下,从头部开始的第二时长和第八时长分别对应于分割子字段 SF4-1 和分割子字段 SF4-2。此外,从头部开始的第一时长、第三时长、第七时长和第九时长分别对应于分割子字段 SF5-1、SF5-2、SF5-3、SF5-4。在这种灰度显示法中,相比于图 22 所示的灰度显示法,由于彼此相邻的两个像素之间的微小灰度差,故黑白间的边界长时间保持的程度下降。

[0051] 在上述灰度显示法中,将分割子字段的至少一部分(一个以上)各自放置于一帧时长内的与分割前的区间不同的区间中。而且,各分割子字段放置为使得分别被分割成彼此相邻的分割子字段的作为分割源的各子字段彼此不同。例如,如图 2(B) 所示,由子字段 SF4 生成的分割子字段 SF4-1 放置为与由子字段 SF5 生成的分割子字段 SF5-1、SF5-2 相邻。而且,由子字段 SF4 生成的分割子字段 SF4-2 放置为与由子字段 SF5 生成的分割子字段 SF5-3、SF5-4 相邻。类似地,由子字段 SF5 生成的分割子字段 SF5-1 放置在信号数据的头部,并且还放置为与由子字段 SF4 生成的分割子字段 SF4-1 相邻。而且,由子字段 SF5 生成的分割子字段 SF5-2 放置为与由子字段 SF4 生成的分割子字段 SF4-1 相邻,并且还与未分割的子字段 SF3 相邻。进而,由子字段 SF5 生成的分割子字段 SF5-3 放置为与由子字段 SF4 生成的分割子字段 SF4-2 相邻,并且还与未分割的子字段 SF2 相邻。由子字段 SF5 生成的分割子字段 SF5-4 置于信号数据的尾部,并且还设置为与由子字段 SF4 生成的分割子字段 SF4-2 相邻。

[0052] 优选地,将分割子字段的一部分设置为更接近一帧时长的起点。例如,如图 2(B) 所示,由子字段 SF5 生成的分割子字段 SF5-1 放置在一帧时长(信号数据)的头部。而且,例如,如图 2(B) 所示,由子字段 SF4 生成的分割子字段 SF4-1 放置在距一帧时长(信号数据)的头部的第二位置。

[0053] 根据预定规则以重新排列 1F 中的子字段和分割子字段。具体来说,当与彼此相邻的两个像素 11 各自对应的灰度数据的位阵列相互间不同时,在保持灰度的同时,将与一个像素 11 对应的灰度数据的位阵列校正为更接近与其它像素 11 对应的灰度数据的位阵列。

[0054] 例如,如图 4(A) 所示,假设从头部开始依次以 SF5-1、SF4-1、SF5-2、SF3、SF1、SF2、SF5-3、SF4-2、SF5-4 的顺序定义信号数据。而且,假设当对应于像素 A 的灰度为 15 且对应于与像素 A 相邻的像素 B 的灰度为 16 时,根据图 3 中的灰度显示法以定义与像素 A 和像素 B 各自对应的灰度数据。此处,分别在子字段 SF4-1、SF3 中,像素 A 的位的相位(黑相位或白相位)与像素 B 不同。具体来说,在子字段 SF4-1 中,像素 A 的位为 0(黑),而像素 B 的位为 1(白)。而且,在子字段 SF3 中,像素 A 的位为 1(白),而像素 B 的位为 0(黑)。

[0055] 以此方式,当与彼此相邻的两个像素 11 之一对应的灰度数据的各个位的相位不同于与所述彼此相邻的两个像素 11 之另一个对应的灰度数据的各个位的相位时,将与像素 A 对应的灰度数据的位阵列校正为更接近与像素 B 对应的灰度数据的位阵列。例如,如图 4(B) 所示,在与像素 A 对应的灰度数据的位阵列中,对应于子字段 SF4-1 的位和对应于子字段 SF3 的位被彼此替换,对应于子字段 SF3 的位与对应于子字段 SF4-1 的位具有相同的时长。于是,分别在子字段 SF4-1、SF3 中,像素 A 的位的相位(黑相位或白相位)和像素 B 的位的相位(黑相位或白相位)变为彼此相等。因此,在保持像素 A 的灰度的同时,可使与像素 A 对应的灰度数据的位阵列变为更接近与像素 B 对应的灰度数据的位阵列。

[0056] 注意,各分割子字段可布置为使得分别被分割成彼此相邻的分割子字段的作为分割源的各子字段彼此相等。例如,如图 5(A) 和图 5(B) 所示,由子字段 SF4 生成的分割子字段 SF4-1 和分割子字段 SF4-2 设置在子字段 SF4 的位置处。而且,例如,如图 5(A) 和图 5(B) 所示,由子字段 SF5 生成的分割子字段 SF5-1、SF5-2、SF5-3、SF5-4 设置在子字段 SF5 的位置处。

[0057] 在此情况下,例如,当输入由五个位表示的 32 级灰度的灰度数据(参照图 22)时,例如,如图 6 所示,通过以例如几毫秒宽的一位数据为单位而准备时长比为 1:2:4:4:4:4:4:4:4 的 9 条数据。通过将这 9 条数据组合以表示 32 级灰度。此处,从头部开始的第四时长和第五时长分别对应于分割子字段 SF4-1 和分割子字段 SF4-2。此外,从头部开始的第六时长、第七时长、第八时长和第九时长分别对应于分割子字段 SF5-1、SF5-2、SF5-3、SF5-4。在这种灰度显示法中,黑白间的边界长时间保持的程度等于图 22 所示的灰度显示法中的程度。然而,在图 6 的灰度显示法中,分割子字段适用于高灰度侧。因此,通过进行下述的重新排列,黑白间的边界长时间保持的程度下降为低于图 22 所示的灰度显示法中的程度。

[0058] 根据预定规则以重新排列 1F 中的子字段和分割子字段。具体来说,当与彼此相邻的两个像素 11 之一对应的灰度数据的各位的相位不同于与所述两个像素 11 之另一个对应的灰度数据的各位的相位时,在保持灰度的同时,将与所述像素 11 之一对应的灰度数据的位阵列校正为更接近与所述像素 11 之另一个对应的灰度数据的位阵列。

[0059] 例如,如图 7(A) 所示,假设从头部开始依次以 SF1、SF2、SF3、SF4-1、SF4-2、SF5-1、SF5-2、SF5-3、SF5-4 的顺序定义信号数据。而且,假设当对应于像素 A 的灰度为 15 且对应于与像素 A 相邻的像素 B 的灰度为 16 时,根据图 6 的灰度显示法以定义与各像素 A 和像素 B 对应的灰度数据。在此情况下,在各子字段 SF3、SF4-1、SF4-2、SF5-1、SF5-2、SF5-3 中,像素 A 的位的相位(黑相位或白相位)与像素 B 的位的相位不同。具体来说,在各子字段 SF3、SF4-1、SF4-2 中,像素 A 的位为 1(白),而像素 B 的位为 0(黑)。而且,在各子字段 SF5-1、SF5-2、SF5-3 中,像素 A 的位为 0(黑),而像素 B 的位为 1(白)。

[0060] 以此方式,当与彼此相邻的两个像素 11 之一对应的灰度数据的各位的相位不同于与彼此相邻的两个像素 11 之另一个对应的灰度数据的各位的相位时,将与像素 A 对应的灰度数据的位阵列校正为更接近与像素 B 对应的灰度数据的位阵列。例如,如图 7(B) 所示,在与像素 A 对应的灰度数据的位阵列中,与各子字段 SF5-1、SF5-2、SF5-3 对应的各位被分别替换为与各子字段 SF3、SF4-1、SF4-2 对应的各位。各子字段 SF5-1、SF5-2、SF5-3 的时长分别与各子字段 SF3、SF4-1、SF4-2 的时长相同。于是,在各子字段 SF3、SF4-1、SF4-2、SF5-1、SF5-2、SF5-3 中,像素 A 的位的相位(黑相位或白相位)和像素 B 的位的相位(黑相位或白相位)变为彼此相等。因此,由于可在保持像素 A 的灰度的同时而实现与像素 A 对应的灰度数据的位阵列更接近与像素 B 对应的灰度数据的位阵列,故降低了液晶无序。

[0061] 接下来,说明对从外部输入的灰度数据的位阵列进行校正以使该位阵列变为图 4(B) 和图 7(B) 所示例的位阵列的简便方法。图 8 为表示对从外部输入的灰度数据的位阵列进行校正以使该位阵列变为期望的位阵列的步骤的流程图。图 9(A)~图 9(C) 表示当输入具有以垂直方向生成的色阶的灰度数据时的校正的例子。图 10(A)~图 10(C) 示意性地表示图 9(A)~图 9(C) 中的灰度数据。

[0062] 首先,当从外部输入灰度数据时,将灰度数据存储于预定的存储器中(S101)。例

如,如图 9(A) 和图 10(A) 所示,当从外部输入由五个位表示的 32 级灰度的灰度数据时,将灰度数据存储在预定的存储器中。接下来,从存储器中读出灰度数据,并且将灰度数据的高位侧的各子字段分割成各分割子字段,每个所述各分割子字段的时长与灰度数据的低位侧的子字段的时长相同(S102)。例如,如图 9(B) 和图 10(B) 所示,将灰度数据中的第 4 位的子字段分割成两个分割子字段,所述两个分割子字段各自的时长与灰度数据中的第三位的子字段的时长相同。而且,将灰度数据中的第 5 位的子字段分割成四个分割子字段,所述四个分割子字段各自的时长与灰度数据中的第三位的子字段的时长相同。

[0063] 接下来,重新排列与具有最长时长的子字段和分割子字段对应的各位,以便分别彼此相邻地放置 1(白)与 1(白)以及 0(黑)与 0(黑)(S103)。例如,参照图 9(B) 和图 9(C) 以及图 10(B) 和图 10(C)。在这些图中,重新排列与 SF3~SF5-4 对应的各位,以使得 1(白)聚集在低位侧且 0(黑)聚集在高位侧,所述 SF3~SF5-4 为在分割后的灰度数据中具有最长时长的子字段和分割子字段。注意,可重新排列与 SF3~SF5-4 对应的各位,以使得 1(白)聚集在高位侧且 0(黑)聚集在低位侧,所述 SF3~SF5-4 为在分割后的灰度数据中具有最长时长的子字段和分割子字段。例如,这种情况图示于图 11(B) 和图 11(C) 以及图 12(B) 和图 12(C) 中。

[0064] 因此,例如,如图 13(A) 和图 13(B) 所示,使得与属于行 17 的像素 B 对应的灰度数据的位阵列更接近与属于行 16 且相邻于像素 B 的像素 A 对应的灰度数据的位阵列。或者,例如,如图 14(A) 和图 14(B) 所示,使得与属于行 16 的像素 A 对应的灰度数据的位阵列更接近与属于行 17 且相邻于像素 A 的像素 B 对应的灰度数据的位阵列。

[0065] (外围电路 20)

[0066] 接下来,说明外围电路 20 的配置。如图 1 所示,外围电路 20 例如包括变换电路 30、控制器 40、垂直驱动电路 50 以及水平驱动电路 60。

[0067] 控制器 40 基于由未图示的主机单元提供的同步信号 20B 以生成控制信号 40A、40B、40C,控制信号 40A、40B、40C 控制变换电路 30、垂直驱动电路 50 和水平驱动电路 60 的操作时序。同步信号 20B 的例子包括垂直同步信号、水平同步信号以及点时钟信号。控制信号 40A、40B、40C 的例子包括时钟信号、锁存信号、帧起始信号以及子字段起始信号。

[0068] 如图 15 所示,变换电路 30 例如包括帧存储器 31、写入电路 32、读出电路 33 以及解码器 34。帧存储器 31 为用于图像显示的存储器,并且帧存储器 31 的存储容量至少大于显示区 10A 的分辨率。帧存储器 31 例如能够存储行地址、列地址以及与该行地址和该列地址相关的各像素 11 的灰度数据。写入电路 32 通过使用同步信号 20B 以生成图像信号 20A 的写入地址 Wad,并将所生成的写入地址 Wad 与同步信号 20B 同步地输出给帧存储器 31。写入地址 Wad 例如包括行地址和列地址。读出电路 33 基于控制信号 40A 以生成读出地址 Rad,并且将所生成的读出地址 Rad 输出给帧存储器 31。解码器 34 将从帧存储器 31 输出的灰度数据作为信号数据 30A 而输出。

[0069] 垂直驱动电路 50 输出用于逐行选择各像素 11 的扫描脉冲。基于从水平驱动电路 60 输入的控制信号 60A(后述)以及由控制信号 40C 识别出的地址数据而将扫描脉冲输出给扫描线 WSL。例如,如图 16(A)~图 16(D) 所示,垂直驱动电路 50 将选择脉冲与 SF5-1、SF4-1、SF5-2、SF3、SF1、SF2、SF5-3、SF4-2、SF5-4 的顺序位置和时长依次对应地输出给各扫描线 WSL。注意,例如,如图 17(A)~图 17(D) 所示的垂直驱动电路 50 可将选择脉冲与 SF1、

SF2、SF3、SF4-1、SF4-2、SF5-1、SF5-2、SF5-3、SF5-4 的顺序位置和时长依次对应地输出给各扫描线 WSL。

[0070] 水平驱动电路 60 基于控制信号 40B 和信号数据 30A、通过使像素 11 的电光元件导通或截止而阶梯式地控制导通时长或截止时长对 1F 的比例。

[0071] 水平驱动电路 60 将信号数据 30A 的高位侧的子字段分割成各分割子字段，每个所述分割子字段的时长与信号数据 30A 的低位侧的子字段的时长相同（图 8 的 S102）。当输入由五个位表示的 32 级灰度的灰度数据（参照图 2(A)）以作为信号数据 30A 时，水平驱动电路 60 将分别与灰度数据的第 4 位和第 5 位对应的各个子字段 SF4 和子字段 SF5 进行分割。此处，例如，如图 2(B) 所示，将各个子字段 SF4 和子字段 SF5 分割成各与子字段 SF3 的时长相等的时长。子字段 SF3 的时长相对地短于子字段 SF4 的时长。因此，由子字段 SF4 生成分割子字段 SF4-1 和分割子字段 SF4-2，并且由子字段 SF5 生成四个分割子字段 SF5-1、SF5-2、SF5-3、SF5-4。

[0072] 接下来，水平驱动电路 60 将分割子字段的至少一部分（一个以上中的每个）置于一帧时长内的与分割前的区间不同的区间中。而且，水平驱动电路 60 放置每个分割子字段，使得分别被分割成彼此相邻的各分割子字段的作为分割源的各子字段彼此不同。具体来说，例如，如图 2(B) 所示，水平驱动电路 60 以 SF5-1、SF4-1、SF5-2、SF3、SF1、SF2、SF5-3、SF4-2、SF5-4 的顺序放置子字段 SF1、SF2、SF3 以及分割子字段 SF4-1、SF4-2、SF5-1、SF5-2、SF5-3、SF5-4。

[0073] 此时，优选地，水平驱动电路 60 将分割子字段的一部分放置在更接近一帧时长的起点的位置处。例如，如图 2(B) 所示，水平驱动电路 60 将分割子字段 SF5-1 放置在一帧时长（信号数据）的头部。而且，例如，如图 2(B) 所示，水平驱动电路 60 将分割子字段 SF4-1 放置在距一帧时长（信号数据）的头部的第二位置。

[0074] 水平驱动电路 60 根据预定规则重新排列 1F 中的子字段和分割子字段（图 8 中的 S103）。具体来说，当各与彼此相邻的两个像素 11 对应的灰度数据的位阵列相互间不同时，水平驱动电路 60 进行以下校正。即，在保持灰度的同时，水平驱动电路 60 校正与两个像素 11 之一对应的灰度数据的位阵列，以使得该位阵列更接近与两个像素 11 之另一个对应的灰度数据的位阵列。

[0075] 例如，如图 4(A) 和图 4(B) 所示，水平驱动电路 60 校正与像素 A 对应的灰度数据的位阵列，以使得该位阵列更接近与像素 B 对应的灰度数据的位阵列。例如，如图 4(A) 和图 4(B) 所示，在与像素 A 对应的灰度数据的位阵列中，水平驱动电路 60 将对应于子字段 SF4-1 的位和对应于子字段 SF3 的位彼此替换。对应于子字段 SF3 的位的时长与对应于子字段 SF4-1 的位的时长相同。于是，在各个子字段 SF4-1 和子字段 SF3 中，像素 A 和像素 B 在位的相位（黑相位或白相位）方面变得彼此相等。因此，在保持像素 A 的灰度的同时，可使与像素 A 对应的灰度数据的位阵列更接近与像素 B 对应的灰度数据的位阵列。

[0076] 例如，如图 7(A) 和图 7(B) 所示，水平驱动电路 60 可校正与像素 A 对应的灰度数据的位阵列，以使得该位阵列更接近与像素 B 对应的灰度数据的位阵列。例如，如图 7(A) 和图 7(B) 所示，在与像素 A 对应的灰度数据的位阵列中，水平驱动电路 60 可将与各个子字段 SF3、SF4-1、SF4-2 对应的各位分别替换为与子字段 SF5-1、SF5-2、SF5-3 对应的各位。子字段 SF5-1、SF5-2、SF5-3 各自的时长分别与子字段 SF3、SF4-1、SF4-2 各自的时长相同。于

是,在各个子字段 SF3、SF4-1、SF4-2、SF5-1、SF5-2、SF5-3 中,像素 A 和像素 B 在位的相位(黑相位或白相位)方面变得彼此相等。因此,在保持像素 A 的灰度的同时,可使与像素 A 对应的灰度数据的位阵列更接近与像素 B 对应的灰度数据的位阵列。

[0077] 注意,水平驱动电路 60 可以下列方法校正信号数据 30A 的位阵列,以使得该位阵列更接近图 4(B) 和图 7(B) 所示例的位阵列。具体来说,当从外部输入信号数据 30A 时,水平驱动电路 60 将信号数据 30A 存储在预定存储器中(图 8 中的 S101)。例如,如图 9(A) 和图 10(A) 所示,当从外部输入由五个位表示的 32 级灰度的灰度数据以作为信号数据 30A 时,水平驱动电路 60 将信号数据 30A 存储在预定存储器中。接下来,在预定时刻,水平驱动电路 60 从存储器中读出信号数据 30A。随后,水平驱动电路 60 将信号数据 30A 的高位侧的子字段分割成各分割子字段,每个所述分割子字段的时长与信号数据 30A 的低位侧的子字段的时长相同(图 8 中的 S102)。例如,如图 9(B) 和图 10(B) 所示,水平驱动电路 60 将信号数据 30A 中的第 4 位的子字段分割成两个分割子字段,所述两个分割子字段各自的时长与信号数据 30A 中的第三位的子字段相同。而且,水平驱动电路 60 将信号数据 30A 中的第 5 位的子字段分割成四个分割子字段,所述四个分割子字段各自的时长与信号数据 30A 中的第三位的子字段相同。

[0078] 接下来,水平驱动电路 60 重新排列与具有最长时长的子字段和分割子字段对应的各位,以便分别彼此相邻地设置 1(白)与 1(白)以及 0(黑)与 0(黑)(图 8 中的 S103)。例如,如图 9(B) 和图 9(C) 以及图 10(B) 和图 10(C) 所示,水平驱动电路 60 重新排列分割后的信号数据 30A 中的与作为具有最长时长的子字段和分割子字段的 SF3~SF5-4 对应的各位。于是,1(白)聚集在低位侧,而 0(黑)聚集在高位侧。注意,如图 11(B) 和图 11(C) 以及图 12(B) 和图 12(C) 所示,水平驱动电路 60 可重新排列分割后的信号数据 30A 中的与作为具有最长时长的子字段和分割子字段的 SF3~SF5-4 对应的各位。于是,1(白)聚集在高位侧,而在 0(黑)聚集在低位侧。

[0079] 因此,例如,如图 13(A) 和图 13(B) 所示,使得与属于行 17 的像素 B 对应的信号数据 30A 的位阵列更接近与属于行 16 且相邻于像素 B 的像素 A 对应的信号数据 30A 的位阵列。或者,例如,如图 14(A) 和图 14(B) 所示,使得与属于行 16 的像素 A 对应的信号数据 30A 的位阵列更接近与属于行 17 且相邻于像素 A 的像素 B 对应的信号数据 30A 的位阵列。

[0080] 水平驱动电路 60 可对应于校正后的信号数据 30A 的子字段和分割子字段的顺序位置和时长,将校正后的信号数据 30A 输出给各数据线 DTL。例如,如图 16(A) 所示,水平驱动电路 60 可对应于 SF5-1、SF4-1、SF5-2、SF3、SF1、SF2、SF5-3、SF4-2、SF5-4 的顺序位置和时长,将校正后的信号数据 30A 输出给各数据线 DTL。注意,例如,如图 17(A) 所示,水平驱动电路 60 可对应于 SF1、SF2、SF3、SF4-1、SF4-2、SF5-1、SF5-2、SF5-3、SF5-4 的顺序位置和时长,将校正后的信号数据 30A 输出给各数据线 DTL。

[0081] 而且,水平驱动电路 60 可对应于校正后的信号数据 30A 的子字段和分割子字段的顺序位置和时长,将控制信号 60A 输出给垂直驱动电路 50。

[0082] [效果]

[0083] 下面,通过与比较例的数字驱动进行对比,说明本实施方式的显示器 1 的效果。

[0084] 在 PWM 数字驱动中,例如,当采用五个位(32 级灰度)的情况作为示例时,可使用与比较例的图 22 所示的灰度显示法类似的灰度显示法。具体来说,如图 22 所示,例如,以

例如几毫秒宽的一位数据为单位而准备时长比为 1:2:4:8:16 的五条数据,并且通过将这五条数据组合而表示 32 级灰度。

[0085] 图 23(A)~图 23(D) 表示在根据比较例的通常的数字驱动中的依次扫描的信号数据与对扫描线施加的选择脉冲之间的关系。此处,为便于说明,图示了使用三个扫描线的情况。由图 23(A)~图 23(D) 可见,在通常的数字驱动的显示器中,将一帧时长(1F)分割成与灰度数据的各位(在此情况下为第 1 位~第 5 位)对应的子字段 SF1~SF5。子字段 SF1~SF5 为各依赖于对应位的权重的时长。根据与各子字段 SF1~SF5 对应的位、通过使像素的电光元件导通或截止,从而阶梯式地控制导通时长或截止时长对 1F 的比例。而且,对各子字段 SF1~SF5 逐行扫描,从而经由扫描线对像素写入数据。

[0086] 同时,如比较例的图 22 所示,当使用其中由于微小灰度差而发生黑/白相位反转的灰度显示法时,在彼此相邻的各像素之间可由于横向电场而发生液晶无序。例如,如图 24(A) 和图 24(B) 所示,当显示在垂直方向上具有色阶的图像(以下简称为“色阶图像”)时,在各具有反转的黑相位或白相位的各像素之间发生液晶无序。例如,观察者可将这种液晶无序在视觉上识别为图 24(B) 所示的黑色条纹 L1。这种黑色条纹 L1 非常损害图像质量。

[0087] 相比之下,在本实施方式中,“分割子字段”适用于作为像素 11 的点亮时长或熄灭时长的单位的具有相对长的时长(即高灰度侧)的子字段。换言之,将分别具有相对长的时长的一个以上子字段分别分割成各自与时长相对短的子字段的时长相等的各个时长。而且,当与彼此相邻的两个像素 11 对应的灰度数据的位阵列不同时,在保持灰度的同时,对与两个像素 11 之一对应的灰度数据的位阵列进行校正,以更接近与两个像素 11 之另一个对应的灰度数据的位阵列。这使得在与彼此相邻的两个像素 11 对应的灰度数据的位阵列彼此不同情况下的位置的比例的降低,从而降低发生液晶无序的可能性。因此,可实现高图像质量。

[0088] [2. 变型例]

[0089] [变型例 1]

[0090] 同时,在某些情况下,即使在保持上述灰度的同时而对与两个像素 11 之一对应的灰度数据的位阵列进行校正以更接近与两个像素 11 之另一个对应的灰度数据的位阵列之后,还剩余相位仍然不同的部分。图 18(A) 相当于图 4(B),并以虚线图示了围绕上述在校正后剩余的相位仍然不同的部分。图 18(B) 相当于图 7(B),并以虚线图示了围绕上述在校正后剩余的相位仍然不同的部分。在某些情况下,分别如图 18(A) 和图 18(B) 所示,当剩余相位不同的部分时,可根据剩余量而发生能在视觉上识别出的程度的液晶无序。在此情况下,若必要,则校正灰度较高的灰度数据以具有更高灰度。例如,在图 18(C) 所示的例子中,像素 B 的灰度高于像素 A 的灰度,因此,校正与像素 B 对应的灰度数据以具有更高灰度。这降低了液晶无序,从而可实现高图像质量。

[0091] 接下来,说明前述的附加校正的具体例。图 19 为表示其中在上述实施方式中经校正后的信号数据 30A(以下简称为“信号数据 30A”)的位阵列被进一步校正以实现期望的位阵列的步骤的流程图。图 20(A)~图 20(C) 表示当信号数据 30A 为在垂直方向上生成色阶的灰度数据时的附加校正的例子。

[0092] 首先,水平驱动电路 60 为信号数据 30A 中的彼此相邻的两个像素所共有的每个子字段和分割子字段而检测所述两个像素之间的灰度数据是否存在相位差(S201)。此处,相

位差是指位的差异或黑白差异。当检测到不存在相位差时,水平驱动电路 60 在不进行附加校正的情况下终止操作。另一方面,例如,如图 20 (A) 所示,当检测到存在相位差时,水平驱动电路 60 为灰度较高的灰度数据创建校正值 (S202)。例如,如图 20 (B) 所示,水平驱动电路 60 创建灰度级为 1 的灰度数据以作为校正值。注意,校正值不是必须为灰度级为 1 的灰度数据。随后,水平驱动电路 60 校正灰度较高的灰度数据的灰度 (S203)。例如,如图 20 (C) 所示,水平驱动电路 60 将灰度级为 1 的灰度数据相加至灰度较高的灰度数据中。因此,对灰度较高的灰度数据进行校正以实现更高灰度。这降低了液晶无序或者提高了灰度较高的像素的灰度,从而抵消了液晶无序的亮度的下降,使得液晶无序不易被识别出。因此,可实现高图像质量。

[0093] [变型例 2]

[0094] 在上述实施方式或变型例 1 中,水平驱动电路 60 可为每帧而将所有像素共有的校正值相加至与所有像素对应的信号数据 30A 中,并且周期性地变更校正值。例如,如图 21 (A)~图 21 (C) 所示,水平驱动电路 60 可为每帧而使下列值依次重复并相加至与所有像素对应的信号数据 30A 中。

[0095] +100000000 (将灰度级加 +1 的灰度数据)

[0096] +100000000 (将灰度级加 +1 的灰度数据)

[0097] -010000000 (将灰度级减 -3 的灰度数据)

[0098] +100000000 (将灰度级加 +1 的灰度数据)

[0099] 在此情况下,如图 21 (C) 所示,通过液晶无序生成的条纹 L1 在图像显示面内随时间以预定的振幅振荡,使观察者难以在视觉上识别出条纹 L1。这可实现高图像质量。

[0100] 以上,采用示例性实施方式和变型例说明了本发明,但本发明不限于此,而可作出各种变型。

[0101] 例如,在示例性实施方式和变型例中,通过控制器 40 以控制对变换电路 30、垂直驱动电路 50 和水平驱动电路 60 的驱动。然而,可通过其它电路控制这种驱动。此外,可以硬件 (电路) 或软件 (程序) 实施对变换电路 30、垂直驱动电路 50 和水平驱动电路 60 的控制。

[0102] 因此,可从本发明的上述示例性实施方式和变型例中至少实现以下配置。

[0103] (1) 一种驱动电路,其用于驱动以矩阵状布置于显示器中的各个像素,每个所述像素设有包含液晶单元的内置存储器,所述驱动电路包括:

[0104] 分割部,其将一帧时长分割成多个子字段,并且将时长相对长的一个以上所述多个子字段分割成分别与时长相对短的子字段的时长相等的各时长,从而生成多个分割子字段,所述多个子字段中的每个对应于灰度数据的每位,并且具有对应于所述对应位的权重的时长;

[0105] 校正部,当与彼此相邻的两个像素各自对应的灰度数据的位阵列彼此不同时,所述校正部在保持灰度的同时而校正与所述两个像素中的第一像素对应的灰度数据的位阵列,以使得该位阵列更接近与所述两个像素中的第二像素对应的灰度数据的位阵列;以及

[0106] 导通截止时长控制部,其用于根据与每个所述子字段和每个所述分割子字段对应的位,通过使每个所述像素的液晶单元导通或截止,从而控制导通时长或截止时长对所述一帧时长的比例。

[0107] (2)如(1)所述的驱动电路,其中,在保持灰度的同时,即使使得与所述第一像素对应的灰度数据的位阵列更接近与所述第二像素对应的灰度数据的位阵列后,当所述两个像素各自的位阵列仍然不同的情况下,所述校正部校正所述两个像素各自的灰度数据中具有更高灰度的一个灰度数据以使其更高。

[0108] (3)如(1)或(2)所述的驱动电路,其中,所述校正部为每帧而将所有像素共有的校正值相加至与所述所有像素中的每个对应的灰度数据中,并且周期性地变更所述校正值。

[0109] (4)如(1)或者(2)所述的驱动电路,其中,所述各分割子字段布置为使得分别被分割成彼此相邻的分割子字段的作为分割源的各子字段彼此相等。

[0110] (5)如(1)或者(2)所述的驱动电路,其中,所述各分割子字段放置为使得分别被分割成彼此相邻的分割子字段的作为分割源的各子字段彼此不同。

[0111] (6)如(1)或者(2)所述的驱动电路,其中,所述分割子字段的一部分设置为更接近所述一帧时长的起点。

[0112] (7)一种显示器,其具有显示区和驱动电路,所述显示区设有以矩阵状布置且分别具有包含液晶单元的内置存储器的像素,并且所述驱动电路用于驱动各个所述像素,所述驱动电路如(1)至(6)之一所述。

[0113] (8)一种显示器的驱动方法,所述显示器设有以矩阵状布置且分别具有包含液晶单元的内置存储器的像素,所述方法包括:

[0114] 将一帧时长分割成多个子字段,并且将时长相对长的一个以上所述多个子字段分割成分别与时长相对短的子字段的时长相等的各时长,从而生成多个分割子字段,所述多个子字段中的每个对应于灰度数据的每位,并且具有对应于所述对应位的权重的时长;

[0115] 当与彼此相邻的两个像素各自对应的灰度数据的位阵列彼此不同时,在保持灰度的同时而校正与所述两个像素中的第一像素对应的灰度数据的位阵列,以使得该位阵列更接近与所述两个像素中的第二像素对应的灰度数据的位阵列;并且

[0116] 根据与每个所述子字段和每个所述分割子字段对应的位,通过使每个所述像素的液晶单元导通或截止,从而控制导通时长或截止时长对所述一帧时长的比例。

[0117] (9)如(8)所述的驱动方法,其中,在保持灰度的同时,即使使得与所述第一像素对应的灰度数据的位阵列更接近与所述第二像素对应的灰度数据的位阵列后,当所述两个像素各自的位阵列仍然不同的情况下,通过校正所述两个像素各自的灰度数据中具有更高灰度的一个灰度数据以使其更高。

[0118] (10)如(8)或者(9)所述的驱动方法,其中,为每帧而将所有像素共有的校正值相加至与所述所有像素中的每个对应的灰度数据中,并且周期性地变更所述校正值。

[0119] 本领域的技术人员应当明白,在不脱离所附权利要求及其等同物的范围内,取决于设计需要和其它因素可出现各种变化、组合、子组合和替代。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19




图 20




图 21




图 22




图 23




图 24

专利名称(译)	驱动电路、显示器以及显示器的驱动方法		
公开(公告)号	CN102968966A	公开(公告)日	2013-03-13
申请号	CN201210302838.7	申请日	2012-08-23
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
当前申请(专利权)人(译)	索尼公司		
[标]发明人	吉永朋朗		
发明人	吉永朋朗		
IPC分类号	G09G3/36		
CPC分类号	G09G3/36 G09G3/2033 G09G2310/027 G09G2320/0209 G09G2320/0266		
代理人(译)	武玉琴		
优先权	2011189928 2011-08-31 JP		
外部链接	Espacenet SIPO		

摘要(译)

一种可抑制液晶无序发生的驱动电路及具有该驱动电路的显示器，及该显示器的驱动方法。驱动电路包括：分割部，其将一帧时长分割成多个子字段，并且将时长相对长的一个以上多个子字段分割成与时长相对短的子字段的时长相等的时长，从而生成多个分割子字段；校正部，当与彼此相邻的两个像素对应的灰度数据的位阵列彼此不同时，校正部在保持灰度的同时而校正与两个像素中的第一像素对应的灰度数据的位阵列，以使得位阵列更接近与两个像素中的第二像素对应的灰度数据的位阵列；导通截止时长控制部，其通过使每个像素的液晶单元导通或截止，从而控制导通时长或截止时长对一帧时长的比例。

