



(12)发明专利

(10)授权公告号 CN 105304039 B

(45)授权公告日 2017. 10. 03

(21)申请号 201510732155.9

(22)申请日 2015.11.02

(65)同一申请的已公布的文献号

申请公布号 CN 105304039 A

(43)申请公布日 2016.02.03

(30)优先权数据

104128666 2015.08.31 TW

(73)专利权人 友达光电股份有限公司

地址 中国台湾新竹科学工业园区新竹市力行二路1号

(72)发明人 林志隆 陈福星 洪嘉泽 廖宜扬

(74)专利代理机构 北京律诚同业知识产权代理有限公司 11006

代理人 梁挥 田景宜

(51)Int.Cl.

G09G 3/36(2006.01)

(56)对比文件

CN 100437720 C, 2008.11.26,

US 2009/0212200 A1, 2009.08.27,

CN 102750921 A, 2012.10.24,

US 2008/0170022 A1, 2008.07.17,

审查员 王雪梅


权利要求书3页 说明书9页 附图19页

(54)发明名称

像素驱动电路及其驱动方法

(57)摘要

本发明公开了一种像素驱动电路及其驱动方法,该像素驱动电路包含第一电容、数据输入电路、液晶电容、充电电路以及第一反相电路。第一电容具有第一端用以接收第一参考电压、以及第二端。数据输入电路电性耦接第一电容,数据输入电路根据扫描信号将数据信号输入至第一电容的第二端。液晶电容具有第一端与第二端。充电电路电性耦接液晶电容的第一端,充电电路用以根据第一电容的第二端的电位控制液晶电容的第一端的电位。第一反相电路具有输入端以及输出端,第一反相电路的输入端电性耦接液晶电容的第一端或第一电容的第一端,第一反相电路的输出端电性耦接液晶电容的第二端。



1. 一种像素驱动电路,其特征在于,包含:

一液晶电容,具有一第一端与一第二端;

一第一晶体管,具有一第一端用以接收一第一参考电压、一第二端电性耦接该液晶电容的该第一端、以及一控制端;

一第二晶体管,具有一第一端用以接收一第二参考电压、一第二端电性耦接该液晶电容的该第一端、以及一控制端用以接收该第二参考电压;

一第三晶体管,具有一第一端用以接收该第一参考电压、一第二端电性耦接该液晶电容的该第二端、以及一控制端电性耦接该液晶电容的该第一端;

一第四晶体管,具有一第一端用以接收该第二参考电压、一第二端电性耦接该液晶电容的该第二端、以及一控制端用以接收该第二参考电压;

一第五晶体管,具有一第一端用以接收一数据信号、一第二端电性耦接该第一晶体管的该控制端、以及一控制端用以接收一扫描信号;以及

一第一电容,具有一第一端用以接收该第一参考电压、以及一第二端电性耦接该第一晶体管的该控制端。

2. 一种像素驱动电路,其特征在于,包含:

一液晶电容,具有一第一端与一第二端;

一第一晶体管,具有一第一端用以接收一第一参考电压、一第二端电性耦接该液晶电容的该第一端、以及一控制端;

一第二晶体管,具有一第一端用以接收一第二参考电压、一第二端电性耦接该液晶电容的该第一端、以及一控制端电性耦接该第一晶体管的该控制端;

一第三晶体管,具有一第一端用以接收该第一参考电压、一第二端电性耦接该液晶电容的该第二端、以及一控制端电性耦接该液晶电容的该第一端;

一第四晶体管,具有一第一端用以接收该第二参考电压、一第二端电性耦接该液晶电容的该第二端、以及一控制端电性耦接该液晶电容的该第一端;

一第五晶体管,具有一第一端用以接收一数据信号、一第二端电性耦接该第一晶体管的该控制端、以及一控制端用以接收一扫描信号;以及

一第一电容,具有一第一端用以接收该第一参考电压、以及一第二端电性耦接该第一晶体管的该控制端,

其中该第一晶体管与该第二晶体管的其中之一为正型晶体管,另一为负型晶体管,该第三晶体管与该第四晶体管其中之一为正型晶体管,另一为负型晶体管。

3. 一种像素驱动电路,其特征在于,包含:

一第一电容,具有一第一端用以接收一第一参考电压、以及一第二端;

一数据输入电路,电性耦接该第一电容,该数据输入电路根据一扫描信号将一数据信号输入至该第一电容的该第二端;

一液晶电容,具有一第一端与一第二端;

一充电电路,电性耦接该液晶电容的该第一端,该充电电路用以根据该第一电容的该第二端的电位控制该液晶电容的该第一端的电位;以及

一第一反相电路,具有一输入端以及一输出端,该第一反相电路的该输入端电性耦接该液晶电容的该第一端或该第一电容的该第二端,该第一反相电路的该输出端电性耦接该

液晶电容的该第二端。

4. 如权利要求3所述的像素驱动电路,其特征在于,该第一反相电路的该输入端电性耦接该液晶电容的该第一端,该充电电路包含:

一第二反相电路,具有一输入端电性耦接该数据输入电路以及该第一电容的该第二端、以及一输出端电性耦接该液晶电容的该第一端。

5. 如权利要求4所述的像素驱动电路,其特征在于,当该扫描信号致能该数据输入电路时,该第二反相电路用以根据该数据信号提供该液晶电容的该第一端一第一准位;

该第一反相电路用以转换该第一准位形成一第二准位并提供该第二准位给该液晶电容的该第二端;

其中,当该数据信号等于一转态电压时,该第一准位经该第一反相电路转换后形成的第二准位等于该第一准位,当该数据信号大于该转态电压时,该第一准位小于该第二准位,当该数据信号小于该转态电压时,该第一准位大于该第二准位。

6. 如权利要求3所述的像素驱动电路,其特征在于,该第一反相电路的该输入端电性耦接该第一电容的该第一端,该充电电路包含:

一电压缓冲电路,具有一输入端电性耦接该数据输入电路以及该第一电容的该第二端、以及一输出端电性耦接该液晶电容的该第一端。

7. 如权利要求6所述的像素驱动电路,其特征在于,当该扫描信号致能该数据输入电路时,该电压缓冲电路用以根据该数据信号提供该液晶电容的该第一端一第一准位;

该第一反相电路用以转换该第一准位形成一第二准位并提供该第二准位给该液晶电容的该第二端;

当该数据信号等于一转态电压时,该第一准位经该第一反相电路转换后形成的第二准位等于该第一准位,当该数据信号大于该转态电压时,该第一准位大于该第二准位,当该数据信号小于该转态电压时,该第一准位小于该第二准位。

8. 如权利要求3至7中任一所述的像素驱动电路,其特征在于,当该扫描信号禁能该数据输入电路时,该第一电容的该第二端用以保持该数据信号的电位,该充电电路持续提供该液晶电容的该第一端该第一准位。

9. 如权利要求3至7中任一所述的像素驱动电路,其特征在于,该数据输入电路包含一第五晶体管,该第五晶体管具有一第一端用以接收该数据信号、一第二端电性耦接该第一电容的该第二端与该充电电路、以及一控制端用以接收该扫描信号。

10. 如权利要求3所述的像素驱动电路,其特征在于,该第一反相电路的该输入端电性耦接该液晶电容的该第一端,该充电电路包含:

一第一晶体管,该第一晶体管具有一第一端用以接收该第一参考电压、一第二端电性耦接该液晶电容的该第一端、以及一控制端电性耦接该数据输入电路以及该第一电容的该第二端;

一第二晶体管,该第二晶体管具有一第一端用以接收一第二参考电压、一第二端电性耦接该液晶电容的该第一端、以及一控制端用以接收该第二参考电压,其中

该第一反相电路包含:

一第三晶体管,该第三晶体管具有一第一端用以接收该第一参考电压、一第二端电性耦接该液晶电容的该第二端、以及一控制端电性耦接该液晶电容的该第一端;以及

一第四晶体管,该第四晶体管具有一第一端用以接收该第二参考电压、一第二端电性耦接该液晶电容的该第二端、以及一控制端用以接收该第二参考电压。

11.如权利要求3所述的像素驱动电路,其特征在于,该第一反相电路的该输入端电性耦接该液晶电容的该第一端,该充电电路包含:

一第一晶体管,该第一晶体管具有一第一端用以接收该第一参考电压、一第二端电性耦接该液晶电容的该第一端、以及一控制端电性耦接该数据输入电路以及该第一电容的该第二端;

一第二晶体管,该第二晶体管具有一第一端用以接收一第二参考电压、一第二端电性耦接该液晶电容的该第一端、以及一控制端电性耦接该第一晶体管的该控制端,其中,

该第一反相电路包含:

一第三晶体管,该第三晶体管具有一第一端用以接收该第一参考电压、一第二端电性耦接该液晶电容的该第二端、以及一控制端电性耦接该液晶电容的该第一端;以及

一第四晶体管,该第四晶体管具有一第一端用以接收该第二参考电压、一第二端电性耦接该液晶电容的该第二端、以及一控制端电性耦接该液晶电容的该第一端,其中该第一晶体管与该第二晶体管的其中之一为正型晶体管,另一为负型晶体管,该第三晶体管与该第四晶体管其中之一为正型晶体管,另一为负型晶体管。

12.一种驱动方法,用以驱动一像素驱动电路,该像素驱动电路包含一液晶电容以及一数据输入电路,该液晶电容具有一第一端与一第二端,其特征在于,该驱动方法包含:

导通该数据输入电路以提供一数据信号;

根据该数据信号提供该液晶电容的该第一端一第一准位;以及

透过一反相电路,转换该第一准位形成一第二准位,并且提供该第二准位给该液晶电容的该第二端;

其中当该数据信号等于一转态电压时,该第一准位经该反相电路转换后形成的该第二准位等于该第一准位;

当该数据信号大于该转态电压时,该第一准位小于该第二准位;

当该数据信号小于该转态电压时,该第一准位大于该第二准位。

13.如权利要求12所述的驱动方法,其特征在于,还包含:

当一扫描信号禁能该数据输入电路时,持续提供该液晶电容的该第一端该第一准位。

像素驱动电路及其驱动方法

技术领域

[0001] 本发明是关于一种像素驱动电路及其驱动方法,且特别是有关于一种不受高频效应影响的像素驱动电路及其驱动方法。

背景技术

[0002] 随着平面电视、平板电脑的普及,液晶显示技术亦迅速地发展。一般来说,液晶显示装置透过数据信号控制液晶分子的偏转程度来达成不同灰阶效果。

[0003] 然而随着解析度及图框频率提高,电路操作的扫描信号以及数据信号频率也随之提高,使得液晶的介电系数受到操作频率的影响而改变,亦即频率越高则介电系数越低。在介电系数降低的情况下,液晶电容值亦随之降低,此现象将进一步影响液晶分子的偏转程度及液晶显示装置的灰阶效果。

发明内容

[0004] 本发明的一态样是在于提供一种像素驱动电路。像素驱动电路包含液晶电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第一电容。液晶电容,具有第一端与第二端。第一晶体管,具有第一端用以接收第一参考电压、第二端电性耦接液晶电容的第一端、以及控制端。第二晶体管,具有第一端用以接收第二参考电压、第二端电性耦接液晶电容的第一端、以及控制端用以接收第二参考电压。第三晶体管,具有第一端用以接收第一参考电压、第二端电性耦接液晶电容的第二端、以及控制端电性耦接液晶电容的第一端。第四晶体管,具有第一端用以接收第二参考电压、第二端电性耦接液晶电容的第二端、以及控制端用以接收第二参考电压。第五晶体管,具有第一端用以接收数据信号、第二端电性耦接第一晶体管的控制端、以及控制端用以接收扫描信号。第一电容,具有第一端用以接收第一参考电压、以及第二端电性耦接第一晶体管的控制端。

[0005] 本发明的另一态样是在于提供一种像素驱动电路。像素驱动电路包含液晶电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第一电容。液晶电容,具有第一端与第二端。第一晶体管,具有第一端用以接收第一参考电压、第二端电性耦接液晶电容的第一端、以及控制端。第二晶体管,具有第一端用以接收第二参考电压、第二端电性耦接液晶电容的第一端、以及控制端电性耦接第一晶体管的控制端。第三晶体管,具有第一端用以接收第一参考电压、第二端电性耦接液晶电容的第二端、以及控制端电性耦接液晶电容的第一端。第四晶体管,具有第一端用以接收第二参考电压、第二端电性耦接液晶电容的第二端、以及控制端电性耦接液晶电容的第一端。第五晶体管,具有第一端用以接收数据信号、第二端电性耦接第一晶体管的控制端、以及控制端用以接收扫描信号。第一电容,具有第一端用以接收第一参考电压、以及第二端电性耦接第一晶体管之控制端,其中第一晶体管与第二晶体管的其中之一为正型晶体管,另一为负型晶体管,第三晶体管与第四晶体管其中之一为正型晶体管,另一为负型晶体管。

[0006] 本发明的又一态样是在于提供一种像素驱动电路。像素驱动电路包含第一电容、

数据输入电路、液晶电容、充电电路以及第一反相电路。第一电容具有第一端用以接收第一参考电压、以及第二端。数据输入电路电性耦接第一电容，数据输入电路根据扫描信号将数据信号输入至第一电容的第二端。液晶电容具有第一端与第二端。充电电路电性耦接液晶电容的第一端，充电电路用以根据第一电容的第二端的电位控制液晶电容的第一端的电位。第一反相电路具有输入端以及输出端，第一反相电路的输入端电性耦接液晶电容的第一端或第一电容的第一端，第一反相电路的输出端电性耦接液晶电容的第二端。

[0007] 本发明的再一态样是在于提供一种驱动方法，用以驱动像素驱动电路。像素驱动电路包含液晶电容以及数据输入电路。液晶电容具有第一端与第二端，驱动方法包含：导通数据输入电路以提供数据信号；根据数据信号提供液晶电容的第一端第一准位；以及透过反相电路转换第一准位形成第二准位，并且提供第二准位给液晶电容的第二端，其中当数据信号等于转态电压时，第一准位经反相电路转换后形成的第二准位等于第一准位，当数据信号大于转态电压时，第一准位小于第二准位，当数据信号小于转态电压时，第一准位大于第二准位。

[0008] 综上所述，透过充电电路以及反相电路的设置，使得像素驱动电路在扫描信号禁能数据输入电路时，充电电路以及反相电路能够持续对液晶电容充电，藉此让像素驱动电路不受扫描信号以及数据信号的高频效应影响。

附图说明

[0009] 为了让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图说明如下：

[0010] 图1A绘示根据本发明内容的一实施例中一种像素驱动电路的示意图；

[0011] 图1B绘示图1A中像素驱动电路的操作波形的示意图；

[0012] 图2绘示图1A中数据信号以及液晶电容的两端电压的示意图；

[0013] 图3A绘示根据本发明内容的一实施例中一种像素驱动电路的示意图；

[0014] 图3B绘示图3A中像素驱动电路的操作波形的示意图；

[0015] 图4绘示图3A中数据信号以及液晶电容的两端电压的示意图；

[0016] 图5A绘示根据本发明内容的一实施例中一种像素驱动电路的示意图；

[0017] 图5B绘示图5A中像素驱动电路的操作波形的示意图；

[0018] 图6A绘示图5A中像素驱动电路操作于数据信号大于转态电压的示意图；

[0019] 图6B绘示图6A中数据信号以及液晶电容的两端电压的示意图；

[0020] 图6C绘示图5A中像素驱动电路操作于数据信号小于转态电压的示意图；

[0021] 图6D绘示图6C中数据信号以及液晶电容的两端电压的示意图；

[0022] 图7A绘示根据本发明内容的一实施例中一种像素驱动电路的示意图；

[0023] 图7B绘示图7A中像素驱动电路的操作波形的示意图；

[0024] 图8A绘示图7A中像素驱动电路操作于数据信号大于转态电压的示意图；

[0025] 图8B绘示图8A中数据信号以及液晶电容的两端电压的示意图；

[0026] 图8C绘示图7A中像素驱动电路操作于数据信号小于转态电压的示意图；

[0027] 图8D绘示图8C中数据信号以及液晶电容的两端电压的示意图；以及

[0028] 图9绘示根据本发明内容的一实施例中一种驱动方法的示意图。

- [0029] 其中,附图标记:
- [0030] 100,300,500,700:像素驱动电路
- [0031] 110:数据输入电路
- [0032] 120,320,520,720:充电电路
- [0033] 125,130,530,730:反相电路
- [0034] 325:电压缓冲电路
- [0035] A,B,C:端点
- [0036] C1:电容
- [0037] C_{LC}:液晶电容
- [0038] M1~M5,M2',M4':晶体管
- [0039] F1:第一画面
- [0040] F2:第二画面
- [0041] T11,T12,T21,T22:期间
- [0042] S1:扫描信号
- [0043] V_{DATA}:数据信号
- [0044] V_s:转态电压
- [0045] V_{SS}:参考电压
- [0046] 900:方法
- [0047] S910~S930:步骤

具体实施方式

[0048] 以下内容提供许多不同实施例或例证用以实施本发明的不同特征。特殊例证中的元件及配置在以下讨论中被用来简化本发明。所讨论的任何例证只用来作解说的用途,并不会以任何方式限制本发明或其例证的范围和意义。此外,本发明在不同例证中可能重复引用数字符号且/或字母,这些重复皆为了简化及阐述,其本身并未指定以下讨论中不同实施例且/或配置之间的关系。

[0049] 在全篇说明书与申请专利范围所使用的用词(terms),除有特别注明外,通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论,以提供本领域技术人员在有关本发明的描述上额外的引导。

[0050] 关于本文中所使用的“耦接”或“连接”,均可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,而“耦接”或“连接”还可指二或多个元件相互操作或动作。在本文中,使用第一、第二与第三等等的词汇,是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此,在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块,而不脱离本发明的本意。如本文所用,词汇“与/或”包含了列出的关联项目中的一个或多个的任何组合。

[0051] 请参阅图1A以及图1B,图1A绘示根据本发明内容的一实施例中一种像素驱动电路

100的示意图,图1B绘示图1A中像素驱动电路100的操作波形的示意图。实际应用中,本实施例的像素驱动电路100可用于液晶显示装置(Liquid Crystal Display,LCD)中,液晶显示装置可以是电视屏幕、电脑屏幕、手机屏幕、触控式手持装置的屏幕以及其他具显示功能的显示装置,本发明并不以此为限。液晶显示装置中可包含多个如图1A所示的像素驱动电路100,用以组成完整的显示画面。

[0052] 如图1A所示,像素驱动电路100包含电容C1、数据输入电路110、液晶电容 C_{LC} 、充电电路120以及反相电路130。

[0053] 电容C1具有第一端用以接收参考电压 V_{SS} 、以及第二端A。

[0054] 数据输入电路110电性耦接电容C1,数据输入电路110根据扫描信号S1将数据信号 V_{DATA} 输入至电容C1的第二端A。在此实施例中,数据输入电路110包含晶体管M5,晶体管M5具有第一端用以接收数据信号 V_{DATA} 、第二端电性耦接电容C1的第二端A与充电电路120、以及控制端用以接收扫描信号S1。如图1A所示,晶体管M5以正型晶体管作为举例,亦即其控制端由正电压准位致能。实际应用中晶体管M5可为P型金氧半场效晶体管(pMOSFET)、N型金氧半场效晶体管(nMOSFET)、P型双极性接面晶体管、N型双极性接面晶体管或其他等效的晶体管,本发明并不以此为限。

[0055] 液晶电容 C_{LC} 具有第一端B与第二端C,液晶电容 C_{LC} 之间夹有液晶分子,液晶电容 C_{LC} 可以根据其第一端B与第二端C之间的电压控制液晶分子的正向偏转或反向偏转,例如当液晶电容 C_{LC} 第一端B与第二端C之间的电压为正电压则控制液晶分子正向偏转,当液晶电容 C_{LC} 第一端B与第二端C之间的电压为负电压则控制液晶分子负向偏转。在其他例中,亦可以是当液晶电容 C_{LC} 第一端B与第二端C之间的电压为正电压则控制液晶分子负向偏转,当液晶电容 C_{LC} 第一端B与第二端C之间的电压为负电压则控制液晶分子正向偏转,本发明并不以此为限。

[0056] 充电电路120电性耦接液晶电容 C_{LC} 的第一端B,充电电路120用以根据电容C1的第二端A的电位控制液晶电容 C_{LC} 的第一端B的电位。在此实施例中,充电电路120包含反相电路125,反相电路125具有输入端电性耦接数据输入电路110以及电容C1的第二端A、以及输出端电性耦接液晶电容 C_{LC} 的第一端B。

[0057] 反相电路130具有输入端以及输出端,反相电路130的输入端电性耦接液晶电容 C_{LC} 的第一端B,反相电路130的输出端电性耦接液晶电容 C_{LC} 的第二端C。实际应用中反相电路125、130可以是NMOS反相器、PMOS反相器、CMOS反相器或其他等效的反相器,本发明并不以此为限。

[0058] 进一步来说,请一并参阅图1A、图1B以及图2,图2绘示图1A中数据信号 V_{DATA} 以及液晶电容 C_{LC} 的两端B、C电压的示意图。在此实施例中可以看到的是,液晶电容 C_{LC} 的第一端B的电压随着数据信号 V_{DATA} 的电压增加而降低,另一方面,液晶电容 C_{LC} 的第二端C的电压随着数据信号 V_{DATA} 的电压增加而增加,上述两端的电压跟与数据信号 V_{DATA} 之间的变化关系可以由图看出,单位数据信号 V_{DATA} 的变化率造成两端的电压的电压变化($|\Delta V_{C,B}|/\Delta V_{DATA}$)由小变大而后又变小。当扫描信号S1致能数据输入电路110时,反相电路125根据数据信号 V_{DATA} 提供液晶电容 C_{LC} 的第一端B第一准位,反相电路130转换第一准位形成第二准位并提供第二准位给液晶电容 C_{LC} 的第二端C,当数据信号 V_{DATA} 等于转态电压 V_s 时,第一准位经反相电路130转换后形成的第二准位等于第一准位,当数据信号 V_{DATA} 大于转态电压 V_s 时,第一准位小于第

二准位,当数据信号 V_{DATA} 小于转态电压 V_s 时,第一准位大于第二准位。

[0059] 以下以特定的数值进行说明,但所列举的数值仅用以举例说明,并非用以限制或建议必须使用该数值。如图2所示,转态电压 V_s 约为8V,当扫描信号S1致能数据输入电路110时(例如在第一画面F1第一期间T11内或是第二画面F2第一期间T21内,图1B仅绘示两画面时间,实际应用中可以有三个画面以上,本发明并不以此为限),反相电路125根据数据信号 V_{DATA} (8V) 提供液晶电容 C_{LC} 的第一端B第一准位(约12.5V),接着反相电路130转换第一准位(约12.5V)形成第二准位(约12.5V)并提供第二准位给液晶电容 C_{LC} 的第二端C。可以看到,在此情况下,数据信号 V_{DATA} (8V) 等于转态电压 V_s (8V),液晶电容 C_{LC} 的第一端B与液晶电容 C_{LC} 的第二端C之间几乎没有电压差,亦即第一准位等于第二准位。

[0060] 又在另一例中,当扫描信号S1致能数据输入电路110时(例如在第一画面F1第一期间T11内或是第二画面F2第一期间T21内),反相电路125根据数据信号 V_{DATA} (15V) 提供液晶电容 C_{LC} 的第一端B第一准位(约2.5V),接着反相电路130转换第一准位(约2.5V)形成第二准位(约42.5V)并提供第二准位给液晶电容 C_{LC} 的第二端C。可以看到,在此情况下,数据信号 V_{DATA} (15V) 大于转态电压 V_s (8V),液晶电容 C_{LC} 的第一端B与液晶电容 C_{LC} 的第二端C之间的电压差为负电压(约-40V),亦即第一准位小于第二准位。

[0061] 又在另一例中,当扫描信号S1致能数据输入电路110时(例如在第一画面F1第一期间T11内或是第二画面F2第一期间T21内),反相电路125根据数据信号 V_{DATA} (0V) 提供液晶电容 C_{LC} 的第一端B第一准位(约45V),接着反相电路130转换第一准位(约45V)形成第二准位(约2.5V)并提供第二准位给液晶电容 C_{LC} 的第二端C。可以注意到,在此情况下,数据信号 V_{DATA} (0V) 小于转态电压 V_s (8V),液晶电容 C_{LC} 的第一端B与液晶电容 C_{LC} 的第二端C之间的电压差为正电压(约42.5V),亦即第一准位大于第二准位。

[0062] 此外,当扫描信号S1禁能数据输入电路110时(例如在第一画面F1第一期间T11内或是第二画面F2第一期间T21内),电容C1的第二端A仍然保持数据信号 V_{DATA} 的电位,因此充电电路120可以持续提供液晶电容 C_{LC} 的第一端B第一准位。也就是说,尽管在扫描信号S1以及数据信号 V_{DATA} 频率很高的情况下,亦即扫描信号S1致能的时间很短(第一画面F1第一期间T11、第二画面F2第一期间T21很短)的情况下,在扫描信号S1禁能数据输入电路110时,充电电路120以及反相电路130仍然能够持续对液晶电容 C_{LC} 充电,藉此让像素驱动电路100不受扫描信号S1以及数据信号 V_{DATA} 的高频效应影响。

[0063] 请一并参阅图1A、图1B、图3A以及图3B,图3A绘示根据本发明内容的一实施例中的一种像素驱动电路300的示意图。图3B绘示图3A中像素驱动电路300的操作波形的示意图。可以看到像素驱动电路100与像素驱动电路300差异在于像素驱动电路300中的反相电路130的输入端电性耦接至电容C1的第一端A,且像素驱动电路300中的充电电路320包含电压缓冲电路325,电压缓冲电路325具有输入端电性耦接数据输入电路110以及电容C1的第二端A、以及输出端电性耦接液晶电容 C_{LC} 的第一端。在此实施例中,同样地当扫描信号S1致能数据输入电路110时,充电电路320中的电压缓冲电路325根据数据信号 V_{DATA} 提供液晶电容 C_{LC} 的第一端B第一准位,反相电路130转换第一准位形成第二准位并提供第二准位给液晶电容 C_{LC} 的第二端C,且当数据信号 V_{DATA} 等于转态电压 V_s 时,第一准位经反相电路130转换后形成的第二准位等于第一准位。不同在于,当数据信号 V_{DATA} 大于转态电压 V_s 时,第一准位大于第二准位,当数据信号 V_{DATA} 小于转态电压 V_s 时,第一准位小于该第二准位。

[0064] 举例来说,请一并参阅图3A、图3B以及图4,图4绘示图3A中数据信号 V_{DATA} 以及液晶电容 C_{LC} 的两端B、C电压的示意图。在此实施例中可以看到的是,液晶电容 C_{LC} 的第一端B的电压随着数据信号 V_{DATA} 的电压增加而增加,另一方面,液晶电容 C_{LC} 的第二端C的电压随着数据信号 V_{DATA} 的电压增加而降低,上述两端的电压跟与数据信号 V_{DATA} 间的变化关系可以由图看出,单位数据信号 V_{DATA} 的变化率造成两端的电压的电压变化($|\Delta V_{C,B}|/\Delta V_{DATA}$)由小变大而后又变小。转态电压 V_s 约为8V,当扫描信号S1致能数据输入电路110时(例如在第一画面F1第一期间T11内或是第二画面F2第一期间T21内),电压缓冲电路325根据数据信号 V_{DATA} (15V)提供液晶电容 C_{LC} 的第一端B第一准位(约42.5V),接着反相电路130转换第一准位(约42.5V)形成第二准位(约2.5V)并提供第二准位给液晶电容 C_{LC} 的第二端C。可以注意到,在此情况下,数据信号 V_{DATA} (15V)大于转态电压 V_s (8V),液晶电容 C_{LC} 的第一端B与液晶电容 C_{LC} 的第二端C之间的电压差为正电压(约40V),亦即第一准位大于第二准位。

[0065] 又在另一例中,当扫描信号S1致能数据输入电路110时(例如在第一画面F1第一期间T11内或是第二画面F2第一期间T21内),电压缓冲电路325根据数据信号 V_{DATA} (0V)提供液晶电容 C_{LC} 的第一端B第一准位(约2.5V),接着反相电路130转换第一准位(约2.5V)形成第二准位(约45V)并提供第二准位给液晶电容 C_{LC} 的第二端C。可以注意到,在此情况下,数据信号 V_{DATA} (0V)小于转态电压 V_s (8V),液晶电容 C_{LC} 的第一端B与液晶电容 C_{LC} 的第二端C之间的电压差为负电压(约-42.5V),亦即第一准位小于第二准位。此外,同样地当扫描信号S1禁能数据输入电路110时,电容C1的第二端A仍然保持数据信号 V_{DATA} 的电位,因此充电电路320可以持续提供液晶电容 C_{LC} 的第一端B第一准位。

[0066] 请一并参阅图5A以及图5B,图5A绘示根据本发明内容的一实施例中一种像素驱动电路500的示意图。图5B绘示图5A中像素驱动电路500的操作波形的示意图。像素驱动电路500包含电容C1、数据输入电路110、液晶电容 C_{LC} 、充电电路520以及反相电路530。电容C1、数据输入电路110以及液晶电容 C_{LC} 与图1A相同,在此不另赘述。充电电路520包含晶体管M1以及晶体管M2。晶体管M1具有第一端用以接收参考电压 V_{SS} 、第二端电性耦接液晶电容 C_{LC} 的第一端B、以及控制端电性耦接数据输入电路110以及电容C1的第二端A。晶体管M2具有第一端用以接收参考电压 V_{DD} 、第二端电性耦接液晶电容 C_{LC} 的第一端B、以及控制端用以接收参考电压 V_{DD} 。反相电路530包含晶体管M3以及晶体管M4。晶体管M3具有第一端用以接收参考电压 V_{SS} 、第二端电性耦接液晶电容 C_{LC} 的第二端C、以及控制端电性耦接液晶电容 C_{LC} 的第一端B。晶体管M4具有第一端用以接收参考电压 V_{DD} 、第二端电性耦接液晶电容 C_{LC} 的第二端C、以及控制端用以接收参考电压 V_{DD} 。于图5A的实施例中,晶体管M1~M5以正型晶体管作为举例,亦即其控制端由正电压准位致能。实际应用中晶体管M1~M5可全部替换为P型金氧半场效晶体管(pMOSFET)、N型金氧半场效晶体管(nMOSFET)、P型双极性接面晶体管、N型双极性接面晶体管或其他等效的晶体管,本发明并不以此为限。

[0067] 在此实施例中,像素驱动电路500同样地当扫描信号S1致能数据输入电路110时,充电电路520根据数据信号 V_{DATA} 提供液晶电容 C_{LC} 的第一端B第一准位,反相电路530转换第一准位形成第二准位并提供第二准位给液晶电容 C_{LC} 的第二端C。在此实施例中,晶体管M1、M3具有临界电压 V_{th} ,亦即晶体管M1、M3在控制端电压准位大于临界电压 V_{th} 时致能,在此说明的是,此处晶体管M1、M3的临界电压 V_{th} 可不同于先前所述的转态电压 V_s ,在此实施例中晶体管M1、M3的临界电压 V_{th} 小于转态电压 V_s 。当数据信号 V_{DATA} 等于转态电压 V_s 时,第一准位经

反相电路530转换后形成的第二准位等于第一准位,当数据信号 V_{DATA} 大于转态电压 V_s 时,第一准位小于第二准位,当数据信号 V_{DATA} 小于转态电压 V_s 时,第一准位大于第二准位。

[0068] 进一步来说,请一并参阅图6A以及图6B,图6A绘示图5A中像素驱动电路500操作于数据信号 V_{DATA} 大于转态电压 V_s 的示意图。图6B绘示图6A中数据信号 V_{DATA} 以及液晶电容 C_{LC} 的两端B、C电压的示意图。如图6A所示,由于晶体管M2、M4的控制端皆与其第一端电性耦接至参考电压 V_{DD} ,在此实施例中晶体管M2、M4不受扫描信号S1、数据信号 V_{DATA} 影响,持续保持导通状态。晶体管M1、M3的临界电压 V_{th} 例如是4V,转态电压 V_s 例如是8V,当扫描信号S1致能数据输入电路110时(例如在第一画面F1第一期间T11内或是第二画面F2第一期间T21内),且当数据信号 V_{DATA} (15V)大于转态电压 V_s (8V)时,此时数据信号 V_{DATA} 亦大于晶体管M1的临界电压 V_{th} (4V),晶体管M1导通程度较大或完全导通,充电电路520透过晶体管M1、M2提供液晶电容 C_{LC} 的第一端B第一准位(约2.5V)。需注意的是,数据信号 V_{DATA} 影响晶体管M1的导通程度,因此晶体管M1、M2根据数据信号 V_{DATA} 的电压准位来提供上述第一准位,例如数据信号 V_{DATA} 约为15V时晶体管M1、M2提供2.5V的第一准位,数据信号 V_{DATA} 约为10V时晶体管M1、M2提供5V的第一准位。接着,由于晶体管M3接收到的第一准位(约2.5V)小于转态电压 V_s (8V),且第一准位亦同时小于晶体管M3的临界电压 V_{th} (4V),因此晶体管M3导通程度较小更甚至是不导通,反相电路530透过晶体管M4提供第二准位(约42.5V)给液晶电容 C_{LC} 的第二端C液晶电容 C_{LC} 。需注意的是,第一准位影响晶体管M3的导通程度,因此晶体管M4根据液晶电容 C_{LC} 的第一端B的第一准位来提供上述第二准位,例如第一准位约为2.5V时晶体管M4提供42.5V的第二准位,第一准位约为5V时晶体管M4提供32.5V的第二准位。可以看到,当数据信号 V_{DATA} (15V)大于转态电压 V_s (8V),液晶电容 C_{LC} 的第一端B与液晶电容 C_{LC} 的第二端C之间的电压差为负电压(约-40V),亦即第一准位小于第二准位。

[0069] 请一并参阅图6C以及图6D,图6C绘示图5A中像素驱动电路500操作于数据信号 V_{DATA} 小于转态电压 V_s 的示意图。图6D绘示图6C中数据信号 V_{DATA} 以及液晶电容 C_{LC} 的两端B、C电压的示意图。如图6C所示,当扫描信号S1致能数据输入电路110时(例如在第一画面F1第一期间T11内或是第二画面F2第一期间T21内),且当数据信号 V_{DATA} (0V)小于转态电压 V_s (8V)时,数据信号 V_{DATA} 亦同时小于晶体管M1的临界电压 V_{th} (4V),此时晶体管M1导通程度较小更甚至是不导通,充电电路520透过晶体管M2提供液晶电容 C_{LC} 的第一端B第一准位(约45V)。需注意的是,数据信号 V_{DATA} 影响晶体管M1的导通程度,因此晶体管M2根据数据信号 V_{DATA} 的电压准位来提供上述第一准位,例如数据信号 V_{DATA} 约为0V时晶体管M2提供45V的第一准位,数据信号 V_{DATA} 约为5V时晶体管M2提供25V的第一准位。接着,由于晶体管M3接收到的第一准位(约45V)大于转态电压 V_s (8V),此时第一准位亦大于晶体管M3的临界电压 V_{th} (4V),因此晶体管M3导通程度较大或完全导通,反相电路530透过晶体管M3、M4提供第二准位(约2.5V)给液晶电容 C_{LC} 的第二端C液晶电容 C_{LC} 。需注意的是,第一准位影响晶体管M3的导通程度,因此晶体管M3、M4根据液晶电容 C_{LC} 的第一端B的第一准位来提供上述第二准位,例如第一准位约为45V时晶体管M3、M4提供2.5V的第二准位,第一准位约为25V时晶体管M3、M4提供5V的第二准位。可以看到,当数据信号 V_{DATA} (0V)小于转态电压 V_s (8V),液晶电容 C_{LC} 的第一端B与液晶电容 C_{LC} 的第二端C之间的电压差为正电压(约42.5V),亦即第一准位大于第二准位。

[0070] 请一并参阅图7A以及图7B,图7A绘示根据本发明内容的一实施例中一种像素驱动电路700的示意图。图7B绘示图7A中像素驱动电路700的操作波形的示意图。像素驱动电路

700包含电容C1、数据输入电路110、液晶电容 C_{LC} 、充电电路720以及反相电路730。电容C1、数据输入电路110以及液晶电容 C_{LC} 与图1A相同,在此不另赘述。充电电路720包含晶体管M1以及晶体管M2'。晶体管M1具有第一端用以接收参考电压 V_{SS} 、第二端电性耦接液晶电容 C_{LC} 的第一端B、以及控制端电性耦接数据输入电路110以及电容C1的第二端A。晶体管M2'具有第一端用以接收参考电压 V_{DD} 、第二端电性耦接液晶电容 C_{LC} 的第一端B、以及控制端电性耦接晶体管M1的控制端。反相电路730包含晶体管M3以及晶体管M4'。晶体管M3具有第一端用以接收参考电压 V_{SS} 、第二端电性耦接液晶电容 C_{LC} 的第二端C、以及控制端电性耦接液晶电容 C_{LC} 的第一端B。晶体管M4'具有第一端用以接收参考电压 V_{DD} 、第二端电性耦接液晶电容 C_{LC} 的第二端C、以及控制端电性耦接液晶电容 C_{LC} 的第一端B。如图7A所示,晶体管M1、M3为正型晶体管,晶体管M2'、M4'为负型晶体管。晶体管M1、M3在控制端电压准位大于临界电压 V_{th} 时致能,晶体管M2'、M4'在控制端电压准位小于临界电压 V_{th} 时致能。在一些实施例中,可将晶体管M1、M3换为负型晶体管,同时将晶体管M2'、M4'换为负型晶体管。

[0071] 在此实施例中,像素驱动电路700中的晶体管M2'、M4'与像素驱动电路500中的晶体管M2、M4的耦接方式不同,因此像素驱动电路700中的晶体管M2'、M4'并非如同晶体管M2、M4持续保持导通状态。

[0072] 进一步来说,请一并参阅图8A以及图8B,图8A绘示图7A中像素驱动电路700操作于数据信号 V_{DATA} 大于转态电压 V_s 的示意图。图8B绘示图8A中数据信号 V_{DATA} 以及液晶电容 C_{LC} 的两端B、C电压的示意图。晶体管M1~M4的临界电压 V_{th} 例如是4V,转态电压 V_s 例如是8V,当扫描信号S1致能数据输入电路110时(例如在第一画面F1第一期间T11内或是第二画面F2第一期间T21内),且当数据信号 V_{DATA} (15V)大于转态电压 V_s (8V)时,数据信号 V_{DATA} 亦同时大于晶体管M1、M2'的临界电压 V_{th} (4V),此时晶体管M1导通程度较大或完全导通,晶体管M2'导通程度较小更甚至是不导通,充电电路520透过晶体管M1提供液晶电容 C_{LC} 的第一端B第一准位(约2.5V)。接着,由于晶体管M3、M4'接收到的第一准位(约2.5V)小于转态电压 V_s (8V),且第一准位亦同时小于晶体管M3、M4'的临界电压 V_{th} (4V),因此晶体管M3导通程度较小更甚至是不导通,晶体管M4'导通程度较大或完全导通,反相电路530透过晶体管M4'提供第二准位(约42.5V)给液晶电容 C_{LC} 的第二端C液晶电容 C_{LC} 。关于提供第一准位、第二准位的详细方式如同像素驱动电路500,在此不再赘述。

[0073] 请一并参阅图8C以及图8D,图8C绘示图7A中像素驱动电路700操作于数据信号 V_{DATA} 小于转态电压 V_s 的示意图。图8D绘示图8C中数据信号 V_{DATA} 以及液晶电容 C_{LC} 的两端B、C电压的示意图。如图8C所示,当扫描信号S1致能数据输入电路110时(例如在第一画面F1第一期间T11内或是第二画面F2第一期间T21内),且当数据信号 V_{DATA} (0V)小于转态电压 V_s (8V)时,数据信号 V_{DATA} 亦同时小于晶体管M1、M2'的临界电压 V_{th} (4V),此时晶体管M1导通程度较小更甚至是不导通,晶体管M2'导通程度较大或完全导通,充电电路520透过晶体管M2'提供液晶电容 C_{LC} 的第一端B第一准位(约45V)。接着,由于晶体管M3接收到的第一准位(约45V)大于转态电压 V_s (8V),且第一准位亦同时大于晶体管M3、M4'的临界电压 V_{th} (4V),因此晶体管M3导通程度较大或完全导通,晶体管M4'导通程度较小更甚至是不导通,反相电路530透过晶体管M3提供第二准位(约2.5V)给液晶电容 C_{LC} 的第二端C液晶电容 C_{LC} 。关于提供第一准位、第二准位的详细方式如同像素驱动电路500,在此不再赘述。

[0074] 请参阅图9,图9绘示根据本发明内容的一实施例中一种驱动方法900的示意图。于

此实施例中的驱动方法900可配合用于先前实施例中的像素驱动电路100、300、500、700上，但不仅以此为限，亦可用于具相等性的像素驱动电路上。

[0075] 如图9所示，此实施例中的驱动方法900首先执行步骤S910，导通数据输入电路以提供数据信号。

[0076] 接着，执行步骤S920，根据数据信号提供液晶电容的第一端第一准位。

[0077] 接着，执行步骤S930，透过反相电路转换第一准位形成第二准位，并且提供第二准位给液晶电容的第二端，其中当数据信号等于转态电压时，第一准位经反相电路转换后形成的第二准位等于第一准位，当数据信号大于转态电压时，第一准位小于第二准位，当数据信号小于转态电压时，第一准位大于第二准位。

[0078] 综上所述，透过充电电路以及反相电路的设置，使得像素驱动电路在扫描信号禁能数据输入电路时，充电电路以及反相电路能够持续对液晶电容充电，藉此让像素驱动电路不受扫描信号以及数据信号的高频效应影响。此外，上述所称反相器并非限定必须操作在一般用于逻辑电路时的常用的逻辑高准位以及逻辑低准位电压，而可以进一步操作于反相器的转换曲线的中间电压变化状态。

[0079] 虽然本发明已以实施方式公开如上，但其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改，因此本发明的保护范围当视后附的权利要求保护范围所界定者为准。




图1A




图1B




图2




图3A




图3B




图4




图5A




图5B




图6A




图6B




图6C




图6D




图7A




图7B




图8A




图8B




图8C




图8D


900

图9

专利名称(译)	像素驱动电路及其驱动方法		
公开(公告)号	CN105304039B	公开(公告)日	2017-10-03
申请号	CN201510732155.9	申请日	2015-11-02
[标]申请(专利权)人(译)	友达光电股份有限公司		
申请(专利权)人(译)	友达光电股份有限公司		
当前申请(专利权)人(译)	友达光电股份有限公司		
[标]发明人	林志隆 陈福星 洪嘉泽 廖宜扬		
发明人	林志隆 陈福星 洪嘉泽 廖宜扬		
IPC分类号	G09G3/36		
审查员(译)	王雪梅		
优先权	104128666 2015-08-31 TW		
其他公开文献	CN105304039A		
外部链接	Espacenet SIPO		

摘要(译)

本发明公开了一种像素驱动电路及其驱动方法，该像素驱动电路包含第一电容、数据输入电路、液晶电容、充电电路以及第一反相电路。第一电容具有第一端用以接收第一参考电压、以及第二端。数据输入电路电性耦接第一电容，数据输入电路根据扫描信号将数据信号输入至第一电容的第二端。液晶电容具有第一端与第二端。充电电路电性耦接液晶电容的第一端，充电电路用以根据第一电容的第二端的电位控制液晶电容的第一端的电位。第一反相电路具有输入端以及输出端，第一反相电路的输入端电性耦接液晶电容的第一端或第一电容的第一端，第一反相电路的输出端电性耦接液晶电容的第二端。

