



(12) 发明专利申请

(10) 申请公布号 CN 102682729 A

(43) 申请公布日 2012. 09. 19

(21) 申请号 201210130112. X

(22) 申请日 2012. 04. 27

(71) 申请人 杭州电子科技大学

地址 310018 浙江省杭州市下沙高教园区 2
号大街

(72) 发明人 黄继业 高明煜 黄健 徐英杰
陈建忠

(74) 专利代理机构 杭州求是专利事务有限公
司 33200

代理人 杜军

(51) Int. Cl.

G09G 3/36 (2006. 01)


权利要求书 2 页 说明书 4 页 附图 2 页

(54) 发明名称

一种基于 CPLD 的液晶显示控制器快速矩形
绘制的方法

(57) 摘要

本发明涉及一种基于 CPLD 的液晶显示控制器快速矩形绘制的方法。目前的液晶显示控制器要绘制矩形,需要传送矩形内每一个点的颜色内容,CPU 占用率很高,传送的数据量大。本发明的硬件包括时钟输入、CPLD、SRAM、外部数据输入、LCD 显示屏。具体方法是:根据外部数据输入的控制命令,分别填写 X1、Y1、X2、Y2、X3、Y3、ADR_BASE、COLOR 的数值,根据这八个数据自行填充 SRAM,并将 SRAM 的数据显示在 LCD 显示屏上。本发明减少与液晶显示控制器相连的微控制器传输的数据量,降低微控制器的 CPU 占用率。



1. 一种基于 CPLD 的液晶显示控制器快速矩形绘制的方法,其特征在于该方法包括以下步骤:

步骤 1 :CPLD 读取外部数据输入端口上的 3 位控制命令数据,当控制命令数据为 001 时,则执行步骤 2,当控制命令数据为 010 时,则执行步骤 3,当控制命令数据为 011 时,则执行步骤 4,当控制命令数据为 100 时,则执行步骤 5,当控制命令数据为 101 时,则执行步骤 6,当控制命令数据为 110 时,则执行步骤 7,当控制命令数据为 111 时,则执行步骤 8,当控制命令数据为 000 时,则执行 步骤 9 ;

步骤 2 :CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 X1,继续执行步骤 1 ;

步骤 3 :CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 Y1,继续执行步骤 1 ;

步骤 4 :CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 X2,继续执行步骤 1 ;

步骤 5 :CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 Y2,继续执行步骤 1 ;

步骤 6 :CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 X3,继续执行步骤 1 ;

步骤 7 :CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 Y3,并将 CPLD 内建的寄存器 SET 置为 0,执行步骤 10 ;

步骤 8 :CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 COLOR,并将 CPLD 内建的寄存器 SET 置为 1,执行步骤 10 ;

步骤 9 :如果 CPLD 的外部数据输入端口上的数据全为 1,则将 CPLD 内建寄存器 ADR_BASE 置 1,如果全为 0,则将 ADR_BASE 置 0,继续执行步骤 1 ;

步骤 10 :CPLD 将状态输出位置为 1,表明 CPLD 不接受控制总线上的数据,并设定数值 M=0,执行步骤 11 ;

步骤 11 :定义数值 L1 是寄存器 Y1 中保存的数值,数值 L2 是寄存器 Y2 中保存的数值,数值 L3 是寄存器 Y3 中保存的数值,数值 W1 是寄存器 X1 中保存的数值,数值 W2 是寄存器 X2 中保存的数值,数值 W3 是寄存器 X3 中保存的数值,如果 M 小于等于 $|L1-L2|$ 成立,则执行步骤 12,否则执行步骤 19 ;

步骤 12 :设定数值 N=0,并执行步骤 13 ;

步骤 13 :如果 N 小于等于 $|W1-W2|$ 成立,则执行步骤 14,否则执行步骤 18 ;

步骤 14 :如果 SET 中保存的数值为 0,则执行步骤 15,否则执行步骤 16 ;

步骤 15 :将 L3+M 作为 SRAM 地址的高位, W3+N 作为 SRAM 地址的低位,在时钟输入的第一个节拍时,取出 SRAM 对应地址中的数据,并将数据保存至寄存器 COLOR 中,继续执行步骤 16 ;

步骤 16 :将 L1+M 作为 SRAM 地址的高位, W1+N 作为 SRAM 地址的低位,在时钟输入的第二个节拍时,向 SRAM 对应地址中填充寄存器 COLOR 中的数值,继续执行步骤 17 ;

步骤 17 :设定数值 N 等于 N+1,并继续执行步骤 13 ;

步骤 18 :设定数值 M 等于 M+1,并继续执行步骤 11 ;

步骤 19 :CPLD 将状态输出位置为 0,表明 CPLD 可以接受控制总线上的数据,继续执行步骤 20 ;

步骤 20 :定义数值 P、Q,P 为液晶显示器的显示像素的列数,Q 为液晶显示器的行数,液晶显示器的实际分辨率为 $P*Q$,CPLD 将 SRAM 中的数据按照液晶显示器的要求输送到液晶显示器中,得到一个长度为 $|L1-L2|+1$, 宽度为 $|W1-W2|+1$ 的矩形,当 L1 等于 L2 时,所绘制的为一条水平的线段 ;当 W1 等于 W2 时,所绘制的为一条垂直的线段,并继续执行步骤 1。

2. 根据权利要求 1 所述的一种基于 CPLD 的液晶显示控制器快速矩形绘制的方法,其特征在于 :所述的外部数据输入端口上的数据是要保存至寄存器 Y1、Y2、Y3 时,则这些数据的最大数值可以是 $2*Q-1$ 。

3. 根据权利要求 1 所述的一种基于 CPLD 的液晶显示控制器快速矩形绘制的方法,其特征在于 :定义 SRAM 中高位地址大于 0 小于 Q 的位置中的数据内容为帧缓冲 0,大于等于 Q 且小于 $2*Q$ 的位置中的数据内容为帧缓冲 1,当 ADR_BASE 中保存的数值等于 0 时,将帧缓冲 0 的数据按照液晶显示器的要求输送到液晶显示器中,否则将帧缓冲 1 的数据按照液晶显示器的要求输送到液晶显示器中。

一种基于 CPLD 的液晶显示控制器快速矩形绘制的方法

技术领域

[0001] 本发明涉及的是液晶显示控制器领域,尤其是一种基于 CPLD 的液晶显示控制器快速矩形绘制的方法。

背景技术

[0002] 液晶显示控制器作为液晶驱动电路的核心部件通常由集成电路组成,通过为液晶显示系统提供时序信号和显示数据来实现液晶显示。当前的液晶显示控制器需要输入的数据量大,给液晶显示控制器提供数据的微控制器 CPU 占用率高。

发明内容

[0003] 本发明针对传统的基于 CPLD 的微控制器外扩液晶显示控制器,提出一种新的方法,旨在减少与液晶显示控制器相连的微控制器传输的数据量,降低微控制器的 CPU 占用率。

[0004] 一种基于 CPLD 的液晶显示控制器快速矩形绘制的方法依赖于以下硬件装置:时钟输入、CPLD、SRAM、外部数据输入、LCD 显示屏,状态输出位;时钟输入作为输入信号与 CPLD 相连接,外部数据输入端口作为输入信号与 CPLD 相连接,CPLD 与 SRAM 连接并进行双向数据交换,CPLD 将处理之后的数据输出到 LCD 显示屏上,CPLD 输出信号给状态输出位。

[0005] 一种基于 CPLD 的液晶显示控制器快速矩形绘制的方法包括以下步骤:

步骤 1:CPLD 读取外部数据输入端口上的 3 位控制命令数据,当控制命令数据为 001 时,则执行步骤 2,当控制命令数据为 010 时,则执行步骤 3,当控制命令数据为 011 时,则执行步骤 4,当控制命令数据为 100 时,则执行步骤 5,当控制命令数据为 101 时,则执行步骤 6,当控制命令数据为 110 时,则执行步骤 7,当控制命令数据为 111 时,则执行步骤 8,当控制命令数据为 000 时,则执行步骤 9;

步骤 2:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 X1,继续执行步骤 1;

步骤 3:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 Y1,继续执行步骤 1;

步骤 4:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 X2,继续执行步骤 1;

步骤 5:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 Y2,继续执行步骤 1;

步骤 6:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 X3,继续执行步骤 1;

步骤 7:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 Y3,并将 CPLD 内建的寄存器 SET 置为 0,执行步骤 10;

步骤 8:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 COLOR,并将

CPLD 内建的寄存器 SET 置为 1, 执行步骤 10 ;

步骤 9 : 如果 CPLD 的外部数据输入端口上的数据全为 1, 则将 CPLD 内建寄存器 ADDR_BASE 置 1, 如果全为 0, 则将 ADDR_BASE 置 0, 继续执行步骤 1 ;

步骤 10 : CPLD 将状态输出位置为 1, 表明 CPLD 不接受控制总线上的数据, 并设定数值 $M=0$, 执行步骤 11 ;

步骤 11 : 定义数值 L1 是寄存器 Y1 中保存的数值, 数值 L2 是寄存器 Y2 中保存的数值, 数值 L3 是寄存器 Y3 中保存的数值, 数值 W1 是寄存器 X1 中保存的数值, 数值 W2 是寄存器 X2 中保存的数值, 数值 W3 是寄存器 X3 中保存的数值, 如果 M 小于等于 $|L1-L2|$ 成立, 则执行步骤 12, 否则执行步骤 19 ;

步骤 12 : 设定数值 $N=0$, 并执行步骤 13 ;

步骤 13 : 如果 N 小于等于 $|W1-W2|$ 成立, 则执行步骤 14, 否则执行步骤 18 ;

步骤 14 : 如果 SET 中保存的数值为 0, 则执行步骤 15, 否则执行步骤 16 ;

步骤 15 : 将 $L3+M$ 作为 SRAM 地址的高位, $W3+N$ 作为 SRAM 地址的低位, 在时钟输入的第一个节拍时, 取出 SRAM 对应地址中的数据, 并将数据保存至寄存器 COLOR 中, 继续执行步骤 16 ;

步骤 16 : 将 $L1+M$ 作为 SRAM 地址的高位, $W1+N$ 作为 SRAM 地址的低位, 在时钟输入的第二个节拍时, 向 SRAM 对应地址中填充寄存器 COLOR 中的数值, 继续执行步骤 17 ;

步骤 17 : 设定数值 N 等于 $N+1$, 并继续执行步骤 13 ;

步骤 18 : 设定数值 M 等于 $M+1$, 并继续执行步骤 11 ;

步骤 19 : CPLD 将状态输出位置为 0, 表明 CPLD 可以接受控制总线上的数据, 继续执行步骤 20 ;

步骤 20 : 定义数值 P、Q, P 为液晶显示器的显示像素的列数, Q 为液晶显示器的行数, 液晶显示器的实际分辨率为 $P*Q$, CPLD 将 SRAM 中的数据按照液晶显示器的要求输送到液晶显示器中, 得到一个长度为 $|L1-L2|+1$, 宽度为 $|W1-W2|+1$ 的矩形, 当 $L1$ 等于 $L2$ 时, 所绘制的为一条水平的线段 ; 当 $W1$ 等于 $W2$ 时, 所绘制的为一条垂直的线段, 并继续执行步骤 1 ;

外部数据输入端口上的数据是要保存至寄存器 Y1、Y2、Y3, 则这些数据的最大数值可以是 $2*Q-1$;

定义 SRAM 中高位地址大于 0 小于 Q 的位置中的数据内容为帧缓冲 0, 大于等于 Q 且小于 $2*Q$ 的位置中的数据内容为帧缓冲 1, 当 ADDR_BASE 中保存的数值等于 0 时, 将帧缓冲 0 的数据按照液晶显示器的要求输送到液晶显示器中, 否则将帧缓冲 1 的数据按照液晶显示器的要求输送到液晶显示器中。

[0006] 本发明的有益效果是 : 减少与液晶显示控制器相连的微控制器传输的数据量, 降低微控制器的 CPU 占用率。

附图说明

[0007] 图 1 是本发明的硬件框图 ;

图 2 是本发明的方法实现框图。

具体实施方式

[0008] 如图 1 所示,本发明硬件电路包括时钟输入、CPLD、SRAM、外部数据输入、LCD 显示屏,状态输出位;时钟输入作为输入信号与 CPLD 相连接,外部数据输入端口作为输入信号与 CPLD 相连接,CPLD 与 SRAM 连接并进行双向数据交换,CPLD 将处理之后的数据输出到 LCD 显示屏上,CPLD 输出信号给状态输出位;

如图 2 所示,一种基于 CPLD 的液晶显示控制器快速矩形绘制的方法包括以下步骤:

步骤 1:CPLD 读取外部数据输入端口上的 3 位控制命令数据,当控制命令数据为 001 时,则执行步骤 2,当控制命令数据为 010 时,则执行步骤 3,当控制命令数据为 011 时,则执行步骤 4,当控制命令数据为 100 时,则执行步骤 5,当控制命令数据为 101 时,则执行步骤 6,当控制命令数据为 110 时,则执行步骤 7,当控制命令数据为 111 时,则执行步骤 8,当控制命令数据为 000 时,则执行 步骤 9;

步骤 2:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 X1,继续执行步骤 1;

步骤 3:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 Y1,继续执行步骤 1;

步骤 4:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 X2,继续执行步骤 1;

步骤 5:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 Y2,继续执行步骤 1;

步骤 6:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 X3,继续执行步骤 1;

步骤 7:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 Y3,并将 CPLD 内建的寄存器 SET 置为 0,执行步骤 10;

步骤 8:CPLD 将外部数据输入端口上的数据保存到 CPLD 内建的寄存器 COLOR,并将 CPLD 内建的寄存器 SET 置为 1,执行步骤 10;

步骤 9:如果 CPLD 的外部数据输入端口上的数据全为 1,则将 CPLD 内建寄存器 ADR_BASE 置 1,如果全为 0,则将 ADR_BASE 置 0,继续执行步骤 1;

步骤 10:CPLD 将状态输出位置为 1,表明 CPLD 不接受控制总线上的数据,并设定数值 M=0,执行步骤 11;

步骤 11:定义数值 L1 是寄存器 Y1 中保存的数值,数值 L2 是寄存器 Y2 中保存的数值,数值 L3 是寄存器 Y3 中保存的数值,数值 W1 是寄存器 X1 中保存的数值,数值 W2 是寄存器 X2 中保存的数值,数值 W3 是寄存器 X3 中保存的数值,如果 M 小于等于 $|L1-L2|$ 成立,则执行步骤 12,否则执行步骤 19;

步骤 12:设定数值 N=0,并执行步骤 13;

步骤 13:如果 N 小于等于 $|W1-W2|$ 成立,则执行步骤 14,否则执行步骤 18;

步骤 14:如果 SET 中保存的数值为 0,则执行步骤 15,否则执行步骤 16;

步骤 15:将 L3+M 作为 SRAM 地址的高位, W3+N 作为 SRAM 地址的低位,在时钟输入的第一个节拍时,取出 SRAM 对应地址中的数据,并将数据保存至寄存器 COLOR 中,继续执行步骤 16;

步骤 16:将 L1+M 作为 SRAM 地址的高位, W1+N 作为 SRAM 地址的低位,在时钟输入的第

二个节拍时,向 SRAM 对应地址中填充寄存器 COLOR 中的数值,继续执行步骤 17;

步骤 17:设定数值 N 等于 N+1,并继续执行步骤 13;

步骤 18:设定数值 M 等于 M+1,并继续执行步骤 11;

步骤 19:CPLD 将状态输出位置为 0,表明 CPLD 可以接受控制总线上的数据,继续执行步骤 20;

步骤 20:定义数值 P、Q,P 为液晶显示器的显示像素的列数,Q 为液晶显示器的行数,液晶显示器的实际分辨率为 $P*Q$,CPLD 将 SRAM 中的数据按照液晶显示器的要求输送到液晶显示器中,得到一个长度为 $|L1-L2|+1$,宽度为 $|W1-W2|+1$ 的矩形,当 L1 等于 L2 时,所绘制的为一条水平的线段;当 W1 等于 W2 时,所绘制的为一条垂直的线段,并继续执行步骤 1;

外部数据输入端口上的数据是要保存至寄存器 Y1、Y2、Y3,则这些数据的最大数值可以是 $2*Q-1$;

定义 SRAM 中高位地址大于 0 小于 Q 的位置中的数据内容为帧缓冲 0,大于等于 Q 且小于 $2*Q$ 的位置中的数据内容为帧缓冲 1,当 ADR_BASE 中保存的数值等于 0 时,将帧缓冲 0 的数据按照液晶显示器的要求输送到液晶显示器中,否则将帧缓冲 1 的数据按照液晶显示器的要求输送到液晶显示器中。




图 1




图 2

本发明涉及一种基于CPLD的液晶显示控制器快速矩形绘制的方法。目前的液晶显示控制器要绘制矩形，需要传送矩形内每一个点的颜色内容，CPU占用率很高，传送的数据量大。本发明的硬件包括时钟输入、CPLD、SRAM、外部数据输入、LCD显示屏。具体方法是：根据外部数据输入的控制命令，分别填写X1、Y1、X2、Y2、X3、Y3、ADR_BASE、COLOR的数值，根据这八个数据自行填充SRAM，并将SRAM的数据显示在LCD显示屏上。本发明减少与液晶显示控制器相连的微控制器传输的数据量，降低微控制器的CPU占用率。

