



(12) 发明专利

(10) 授权公告号 CN 104078015 B

(45) 授权公告日 2016. 04. 06

(21) 申请号 201410274166. 2

TW 201214376 A, 2012. 04. 01,

(22) 申请日 2014. 06. 18

审查员 韩慧龙

(73) 专利权人 京东方科技集团股份有限公司

地址 100015 北京市朝阳区酒仙桥路 10 号

专利权人 成都京东方光电科技有限公司

(72) 发明人 季斌

(74) 专利代理机构 北京路浩知识产权代理有限公司

公司 11002

代理人 李迪

(51) Int. Cl.

G09G 3/36(2006. 01)

(56) 对比文件

CN 201984789 U, 2011. 09. 21,

US 2007109250 A1, 2007. 05. 17,

US 2006256066 A1, 2006. 11. 16,

CN 101393718 A, 2009. 03. 25,

CN 203982752 U, 2014. 12. 03,


权利要求书2页 说明书9页 附图9页

(54) 发明名称

栅极驱动电路、阵列基板、显示装置及驱动方法

(57) 摘要

本发明涉及液晶显示器制造领域，具体提供了一种栅极驱动电路、阵列基板、显示装置及驱动方法。针对现有技术中每帧的 TSP 信号采集都在固定时刻扫描，从而在人眼看来可能出现暗线的问题，本发明通过在至少两个不同位置设置延时位移模块，并由开关控制模块来控制其是否工作，从而达到错开相邻帧面板暂停工作预定时间的效果。本发明可以将相邻的奇偶帧内触摸屏面板暂停工作预定时间错开，从而解决了人眼看起来有暗线的问题。



1. 一种栅极驱动电路,包括级联的多个移位寄存器单元,其特征在于,所述栅极驱动电路还包括:

至少两个延时位移模块和分别与所述延时位移模块连接的开关控制模块,所述延时位移模块位于相邻的移位寄存器单元之间,且所述延时位移模块之间还有至少一个级联的移位寄存器单元;

所述开关控制模块用于在相邻帧之间控制不同的两个延时位移模块接入到相邻的移位寄存器单元之间,并在每一帧内使栅线驱动信号的传递跳过其他没有接入的延时位移模块;

所述延时位移模块用于在接入相邻的移位寄存器单元时将与所述延时位移模块连接的时钟信号暂停预定时间,并在所述时钟信号暂停的预定时间内存储来自相邻前一级移位寄存器单元的所述栅线驱动信号,并在时钟信号恢复后将所述栅线驱动信号传递给相邻后一级的移位寄存器单元。

2. 根据权利要求1所述的栅极驱动电路,其特征在于,所述开关控制模块包括对应于每个所述延时位移模块的一组开关元件,每组开关元件用于向与其对应的延时位移模块输出开关控制信号,控制该延时位移模块接入到相邻的移位寄存器单元之间,或者使栅线驱动信号的传递跳过该延时位移模块。

3. 根据权利要求2所述的栅极驱动电路,其特征在于,每组开关元件包括第一开关元件和第二开关元件,在对应的延时位移模块位于第N-1级和第N级移位寄存器单元之间的其中一组开关元件中,第一开关元件、第二开关元件的第一端都与所述第N-1级移位寄存器单元的输出端相连;且第一开关元件的第二端与该延时位移模块的输入端相连;该延时位移模块的输出端与所述第N级移位寄存器单元的输入端相连;第二开关元件的第二端与所述第N级移位寄存器单元的输出端相连;第一开关元件的控制端与第一控制信号线连接,第二开关元件的控制端与第二控制信号线连接。

4. 根据权利要求2或3所述的栅极驱动电路,其特征在于,所述开关元件为薄膜场效应管。

5. 根据权利要求3所述的栅极驱动电路,其特征在于,所述延时位移模块包括级联的第一移位寄存器单元和第二移位寄存器单元,两个移位寄存器单元级联于第N-1级和第N级移位寄存器单元之间,第一移位寄存器单元的输入端作为该延时位移模块的输入端,第二移位寄存器单元的输出端作为该延时位移模块的输出端,第一移位寄存器单元的输入端通过第一开关元件与第N-1级移位寄存器单元的输出端连接,且第一移位寄存器单元的输出端、第二移位寄存器单元的复位端与所述第N级移位寄存器单元的输出端、第N-1级移位寄存器单元的复位端连于一点,所述N为不小于2的整数。

6. 一种阵列基板,其特征在于,该阵列基板包括如权利要求1至5中任意一项所述的栅极驱动电路。

7. 一种显示装置,其特征在于,该显示装置包括如权利要求6所述的阵列基板。

8. 一种应用于如权利要求1所述的栅极驱动电路的驱动方法,其特征在于,该方法包括:

在相邻帧之间,通过开关控制模块控制不同的两个延时位移模块接入到相邻的移位寄存器单元之间;

在每一帧内,通过所述开关控制模块使栅线驱动信号的传递跳过其他没有接入的延时位移模块。

9.根据权利要求8所述的驱动方法,其特征在于,当所述延时位移模块接入到相邻的移位寄存器单元时,通过将所述延时位移模块连接的时钟信号暂停预定时间,在时钟信号暂停的预定时间内进入触控扫描阶段。

10.根据权利要求8所述的驱动方法,其特征在于,所述开关控制模块包括对应于每个所述延时位移模块的一组开关元件,每组开关元件包括第一开关元件和第二开关元件,在对应的延时位移模块位于第N-1级和第N级移位寄存器单元之间的其中一组开关元件中,第一开关元件、第二开关元件的第一端都与所述第N-1级移位寄存器单元的输出端相连;且第一开关元件的第二端与该延时位移模块的栅线驱动信号输入端相连;该延时位移模块的栅线驱动信号输出端与所述第N级移位寄存器单元的输入端相连;第二开关元件的第二端与所述第N级移位寄存器单元的输出端相连;第一开关元件的控制端与第一控制信号线连接,第二开关元件的控制端与第二控制信号线连接;

所述在相邻帧之间,通过开关控制模块控制不同的两个延时位移模块接入到相邻的移位寄存器单元之间具体包括:

一帧内,在所述时钟信号暂停预定时间的开始时刻,通过第一开关元件控制第N-1级移位寄存器单元的输出端与延时位移模块的输入端导通,延时位移模块接入到相邻的移位寄存器之间,其他延时位移模块通过第二开关元件控制第N-1级移位寄存器的输出端与第N级移位寄存器的输入端导通。

11.根据权利要求10所述的驱动方法,其特征在于,当延时位移模块接入相邻的移位寄存器单元之间时,所述第一控制信号线在所述时钟信号暂停输出一时钟周期前控制第一开关元件导通,在所述时钟信号恢复输出一时钟周期后控制第一开关元件导通。

栅极驱动电路、阵列基板、显示装置及驱动方法

技术领域

[0001] 本发明涉及液晶显示器制造领域,具体涉及一种栅极驱动电路、阵列基板、显示装置及驱动方法。

背景技术

[0002] 近些年来液晶显示器的发展呈现出了高集成度,低成本的发展趋势。其中一项非常重要的技术就是GOA(Gate Driver on Array,阵列基板行驱动)的技术量产化的实现。利用GOA技术将栅极开关电路集成在液晶显示面板的阵列基板上,从而可以节省栅极驱动集成电路部分,从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA栅极驱动电路。

[0003] 在应用于触摸屏面板(Touch Screen Panel,TSP)中的栅极驱动电路中,为在扫描TSP信号时将停止传递的移位寄存器单元间栅线驱动信号(也称为GATE信号)存储起来,在相邻两级移位寄存器单元间会加入一个延时位移模块,用于将传递到该处的栅线驱动信号暂时存储,并在扫描TSP信号结束后继续向后传递。

[0004] 但是,由于该栅极驱动电路中延时位移模块的位置是固定的,如图1(b)所示,延时位移模块包括第一移位寄存器DUMMY1和第二移位寄存器DUMMY2,第一移位寄存器DUMMY1和第二移位寄存器DUMMY2的输出端空接,不会输出到栅线,所以在每一帧内栅线驱动信号传递过程中,移位寄存器单元都会在同一个预定时间暂停工作。从而对应于该栅极驱动电路的一行像素,就会周期性地暂停发光。这样一来,就会存在从人眼看起来有暗线的问题,使面板不能正常地显示。

发明内容

[0005] (一)解决的技术问题

[0006] 针对现有技术的不足,本发明提供一种栅极驱动电路、阵列基板、显示装置及驱动方法,可以将相邻帧内触摸屏面板暂停工作的时刻错开,从而解决了人眼看起来有暗线的问题。

[0007] (二)技术方案

[0008] 为实现以上目的,本发明通过以下技术方案予以实现:

[0009] 一种栅极驱动电路,包括级联的多个移位寄存器单元,其特征在于,所述栅极驱动电路还包括:

[0010] 至少两个延时位移模块和分别与所述延时位移模块连接的开关控制模块,所述延时位移模块位于相邻的移位寄存器单元之间,且所述延时位移模块之间还有至少一个级联的移位寄存器单元;

[0011] 所述开关控制模块用于在相邻帧之间控制不同的两个延时位移模块接入到相邻的移位寄存器单元之间,并在每一帧内使栅线驱动信号的传递跳过其他没有接入的延时位移模块;

[0012] 所述延时位移模块用于在接入相邻的移位寄存器单元时将与所述延时位移模块连接的时钟信号暂停预定时间,并在所述时钟信号暂停的预定时间内存储来自相邻前一级移位寄存器单元的所述栅线驱动信号,并在时钟信号恢复后将所述栅线驱动信号传递给相邻后一级的移位寄存器单元。

[0013] 优选地,所述开关控制模块包括对应于每个所述延时位移模块的一组开关元件,每组开关元件用于向与其对应的延时位移模块输出开关控制信号,控制该延时位移模块接入到相邻的移位寄存器单元之间,或者使栅线驱动信号的传递跳过该延时位移模块。

[0014] 优选地,每组开关元件包括第一开关元件和第二开关元件,在对应的延时位移模块位于第N-1级和第N级移位寄存器单元之间的其中一组开关元件中,第一开关元件、第二开关元件的第一端都与所述第N-1级移位寄存器单元的输出端相连;且第一开关元件的第二端与该延时位移模块的输入端相连;该延时位移模块的输出端与所述第N级移位寄存器单元的输入端相连;第二开关元件的第二端与所述第N级移位寄存器单元的输出端相连;第一开关元件的控制端与第一控制信号线连接,第二开关元件的控制端与第二控制信号线连接。

[0015] 优选地,所述开关元件为薄膜场效应管。

[0016] 优选地,所述延时位移模块包括级联的第一移位寄存器单元和第二移位寄存器单元,两个移位寄存器单元级联于第N-1级和第N级移位寄存器单元之间,第一移位寄存器单元的输入端作为该延时位移模块的输入端,第二移位寄存器单元的输出端作为该延时位移模块的输出端,第一移位寄存器单元的输入端通过第一开关元件与第N-1级移位寄存器单元的输出端连接,且第一移位寄存器单元的输出端、第二移位寄存器单元的复位端与所述第N级移位寄存器单元的输出端、第N-1级移位寄存器单元的复位端连于一点,所述N为不小于2的整数。

[0017] 一种阵列基板,其特征在于,该阵列基板包括上述任意一种栅极驱动电路。

[0018] 一种显示装置,其特征在于,该显示装置包括上述任意一种阵列基板。

[0019] 一种应用于上述栅极驱动电路的驱动方法,其特征在于,该方法包括:在相邻帧之间,通过开关控制模块控制不同的两个延时位移模块接入到相邻的移位寄存器单元之间;在每一帧内,通过所述开关控制模块使栅线驱动信号的传递跳过其他没有接入的延时位移模块。

[0020] 优选地,当所述延时位移模块接入到相邻的移位寄存器单元时,通过将所述延时位移模块连接的时钟信号暂停预定时间,在时钟信号暂停的预定时间内进入触控扫描阶段。

[0021] 优选地,所述开关控制模块包括对应于每个所述延时位移模块的一组开关元件,每组开关元件包括第一开关元件和第二开关元件,在对应的延时位移模块位于第N-1级和第N级移位寄存器单元之间的其中一组开关元件中,第一开关元件、第二开关元件的第一端都与所述第N-1级移位寄存器单元的输出端相连;且第一开关元件的第二端与该延时位移模块的栅线驱动信号输入端相连;该延时位移模块的栅线驱动信号输出端与所述第N级移位寄存器单元的输入端相连;第二开关元件的第二端与所述第N级移位寄存器单元的输出端相连;第一开关元件的控制端与第一控制信号线连接,第二开关元件的控制端与第二控制信号线连接;

[0022] 所述在相邻帧之间,通过开关控制模块控制不同的两个延时位移模块接入到相邻的移位寄存器单元之间具体包括:

[0023] 一帧内,在所述时钟信号暂停预定时间的开始时刻,通过第一开关元件控制第N-1级移位寄存器单元的输出端与延时位移模块的输入端导通,延时位移模块接入到相邻的移位寄存器之间,其他延时位移模块通过第二开关元件控制第N-1级移位寄存器的输出端与第N级移位寄存器的输入端导通。

[0024] 优选地,当延时位移模块接入相邻的移位寄存器单元之间时,所述第一控制信号线在所述时钟信号暂停输出一时钟周期前控制第一开关元件导通,在所述时钟信号恢复输出一时钟周期后控制第一开关元件导通。

[0025] (三)有益效果

[0026] 本发明至少具有如下的有益效果:

[0027] 本发明主要通过至少在两个不同位置设置延时位移模块,并由对应的开关控制模块来控制其是否工作,从而达到错开相邻帧面板暂停工作预定时间的效果。

[0028] 具体来说,每组有两个开关元件的电路下,其中一个处于导通状态时,栅线驱动信号就会直接跳过对应的延时位移模块向后传递;而在另一个开关元件处于导通状态时,栅线驱动信号就会进入延时位移模块,也就代表了其进入正常工作状态。这样一来,只要以控制信号控制每组开关元件的导通与截止,就可以灵活切换其工作状态。在这里,为使相邻帧内延时位移模块的位置错开,就可以在奇数帧时只使其中一个延时位移模块工作,而使栅线驱动信号直接跳过其他延时位移模块;相对应地,在偶数帧时只使另外一个延时位移模块工作,而使栅线驱动信号直接跳过除此延时位移模块之外的其他延时位移模块。这样做就使得相邻的奇偶帧内触摸屏面板暂停工作预定时间错开,从而解决了人眼看起来有暗线的问题。

[0029] 当然,实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

[0030] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

[0031] 图1(a)、图1(b)和图1(c)分别是现有技术中栅极驱动电路的部分移位寄存器单元级联图;

[0032] 图2是本发明一个实施例中的栅极驱动电路的电路结构图;

[0033] 图3(a)是本发明一个实施例中的栅极驱动电路的第一延时位移模块部分的电路结构图;

[0034] 图3(b)是本发明一个实施例中的栅极驱动电路的第二延时位移模块部分的电路结构图;

[0035] 图4(a)图4(b)是本发明一个实施例中的优选栅极驱动电路的部分电路图;

[0036] 图5是本发明一个实施例中的优选栅极驱动电路的工作时序图。

- [0037] 其中：
- [0038] CK、CKB——时钟信号，或移位寄存器单元的时钟信号端；
- [0039] STV——栅线驱动信号，或移位寄存器单元的输入端；
- [0040] Output——移位寄存器单元的输出端；
- [0041] RST——移位寄存器单元的复位端；
- [0042] G1、G2、…、GN、…、GM、…——第一级、第二级、…、第N级、…、第M级、…的移位寄存器单元编号，或其输出信号；
- [0043] GOA unit——移位寄存器单元；
- [0044] Q1——第一开关元件；Q2——第二开关元件；
- [0045] Q3——第三开关元件；Q4——第四开关元件；
- [0046] DUMMY1——第一延时位移模块的第一移位寄存器单元，或其输出信号；DUMMY2——第一延时位移模块的第二移位寄存器单元，或其输出信号；DUMMY3——第二延时位移模块的第三移位寄存器单元，或其输出信号；DUMMY4——第二延时位移模块的第四移位寄存器单元，或其输出信号；
- [0047] CTL_A——第一控制信号(线)；
- [0048] CTL_B——第二控制信号(线)。

具体实施方式

[0049] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0050] 实施例1

[0051] 本发明实施例提出一种栅极驱动电路，该栅极驱动电路包括：

[0052] 级联的多个移位寄存器单元，参见图1(a)、图1(b)和图1(c)，图1(a)、图1(b)和图1(c)构成一个完整的栅极驱动电路，每个移位寄存器单元的时钟信号端都有对应的时钟信号输入；上一级的输入端与下一级的输出端依次相连，代表栅线驱动信号在时钟信号控制下依次按级传递；且下一级的输出端还会与上一级的复位端相连，代表在下一级完成传递后会使上一级中的信号复位，以准备好下一次的信号传递。需要说明的是，“级联”一词在栅极驱动电路中具体指的就是包括如上述连接方式及类似连接方式的连接关系，是在现有技术的移位寄存器和栅极驱动电路中具有明确含义的技术用语。

[0053] 参见图2，该栅极驱动电路还包括：

[0054] 至少两个延时位移模块和分别与所述延时位移模块连接的开关控制模块，所述延时位移模块位于相邻的移位寄存器单元之间，且所述延时位移模块之间还有至少一个级联的移位寄存器单元；

[0055] 所述开关控制模块用于在相邻帧之间控制不同的两个延时位移模块接入到相邻的移位寄存器单元之间，并在每一帧内使栅线驱动信号的传递跳过其他没有接入的延时位移模块；

[0056] 所述延时位移模块用于在接入相邻的移位寄存器单元时将与所述延时位移模块

连接的时钟信号暂停预定时间,并在所述时钟信号暂停的预定时间内存储来自相邻前一级移位寄存器单元的所述栅线驱动信号,并在时钟信号恢复后将所述栅线驱动信号传递给相邻后一级的移位寄存器单元。

[0057] 其中,所述开关控制模块通过与每一所述延时位移模块对应连接的一组开关元件实现,图2以栅极驱动电路包括三个延时位移模块和分别与延时位移模块对应连接一组开关元件为例。

[0058] 可见,该栅极驱动电路通过在至少两个不同位置设置延时位移模块,并由对应的开关控制模块来控制其是否工作,从而达到错开相邻帧面板暂停工作预定时间的效果。

[0059] 实施例2

[0060] 本发明实施例提出一种只有两个延时位移模块的栅极驱动电路,对应开关控制模块包括两组开关元件(每组两个开关元件),参见图3(a)和图3(b),图3(a)和图3(b)为一个完整的栅极驱动电路,该栅极驱动电路除多个级联的移位寄存器单元之外,还包括:

[0061] 第一延时位移模块201,其输入端与第一开关元件Q1的第一端相连,其输出端与第N级移位寄存器单元的输入端相连;

[0062] 第一开关元件Q1,其第二端与第N-1级移位寄存器单元的输出端相连;

[0063] 第二开关元件Q2,其第一端与第N-1级移位寄存器单元的输出端相连,其第二端与第N+1级移位寄存器单元的输入端STV、第N级移位寄存器单元的输出端连接;

[0064] 第二延时位移模块202,其输入端与第三开关元件Q3的第一端相连,其输出端与第M级移位寄存器单元的输入端相连;

[0065] 第三开关元件Q3,其第二端与第M-1级移位寄存器单元的输出端相连;

[0066] 第四开关元件Q4,其第一端与第M-1级移位寄存器单元的输出端相连,其第二端与第M+1级移位寄存器单元的输入端STV、第M级移位寄存器单元的输出端连接;

[0067] 其中,M、N为大于1的正整数,且M大于N。

[0068] 本发明实施例提供的栅极驱动电路可以将相邻的奇偶帧内触摸屏面板暂停工作预定时间错开,从而解决人眼看起来有暗线的问题。

[0069] 下面介绍更为具体的优选栅极驱动电路,参见图4(a)和图4(b),图4(a)和图4(b)为一个完整的栅极驱动电路,在上述栅极驱动电路基础之上:

[0070] 所述第一延时位移模块包括顺序级联的第一移位寄存器单元DUMMY1和第二移位寄存器单元DUMMY2,所述第一移位寄存器单元的输入端STV作为第一延时位移模块的输入端,第二移位寄存器单元的输入端Output作为第一延时位移模块的输出端,第一移位寄存器单元DUMMY1和第二移位寄存器单元DUMMY2的输出端空接,没有连接对应的栅线。

[0071] 所述第二延时位移模块包括顺序级联的第三移位寄存器单元DUMMY3和第四移位寄存器单元DUMMY4,所述第三移位寄存器单元的输入端STV作为第二延时位移模块的输入端,第二移位寄存器单元的输入端Output作为第二延时位移模块的输出端,第三移位寄存器单元DUMMY3和第四移位寄存器单元DUMMY4的输出端空接,没有连接对应的栅线。

[0072] 对于第一延时位移模块,其第一移位寄存器单元的输入端Output、第二移位寄存器单元的复位端RST、第N级移位寄存器单元的输入端Output、和第N-1级移位寄存器单元的复位端RST相连于一点;对于第二延时位移模块,其第三移位寄存器单元DUMMY3的输入端Output、第四移位寄存器单元DUMMY4的复位端RST、第M级移位寄存器单元的输入端Output、

和第M-1级移位寄存器单元的复位端RST相连于一点。

[0073] 所述栅极驱动电路还包括：第一控制信号线CTL_A，其连接于第一开关元件Q1和第三开关元件Q3的控制端；第二控制信号线CTL_B，其连接于第二开关元件Q2和第四开关元件Q4的控制端。

[0074] 优选条件下，所述开关元件为场效应管。此时，优选所述开关元件的第一端为场效应管的漏极，所述开关元件的第二端为场效应管的源极，所述开关元件的控制端为场效应管的栅极。更优选地，所述场效应管为薄膜场效应晶体管TFT(Thin Film Transistor)。

[0075] 对于这种延时位移模块，当TSP信号采集过程开始后，时钟信号CK和CKB都会停止工作(变为恒定低电平)，对应的栅线驱动信号会被保持在其第一移位寄存器单元DUMMY1中。待采集过程结束后，时钟信号CK、CKB继续工作，在其驱动下栅线驱动信号会继续向下一级移位寄存器单元传递。因为TSP信号采集开始所处的时钟位置是不确定的，所以在时钟停止或复位过程中可能会出现非正常的栅线驱动信号传递(遇上升、下降沿而栅线驱动信号向后传递)，故这里的两个移位寄存器单元就起到了缓冲的作用，使TSP信号采集前后栅线驱动信号传递位置都与时钟信号对应。

[0076] 该优选栅极驱动电路的工作原理如下：

[0077] 图4(a)和图4(b)的电路结构结合图5的时序进行说明，其中“Odd Frame”代表奇数帧，“Even Frame”代表偶数帧，“TSP work time”代表TSP信号采集时间段。可见，最开始自STV处输入栅线启动信号，在时钟信号CK和CKB的作用下，移位寄存器单元依次传递栅线驱动信号。

[0078] 在奇数帧的时候：

[0079] 当第N-1级移位寄存器单元的输出信号GN-1为高电平时，CTL_A输出高电平，CTL_B输出低电平，Q1管导通，Q2管截止，此时第N-1级移位寄存器单元输出的GN-1高电平信号传输到第一移位寄存器单元DUMMY1的输入端STV，但此时CK、CKB停止工作，移位寄存器单元停止栅线驱动信号的传递，TSP信号开始采集。

[0080] 当TSP信号采集结束，CK、CKB恢复工作，CTL_A此时仍输出高电平，第一移位寄存器单元DUMMY1的输入端STV接收第N-1级移位寄存器单元的高电平输出信号GN-1，并在时钟信号为高电平的时刻输出高电平信号，传输给第二移位寄存器单元DUMMY2的输入端STV，然后CTL_A恢复低电平。因为电路设计了复位端的连接，所以每级输出高电平信号后会自动将上一级移位寄存器单元中的信号复位，由于第一移位寄存器单元的输出端Output、第二移位寄存器单元的复位端RST、第N级移位寄存器单元的输出端Output、和第N-1级移位寄存器单元的复位端RST相连于一点，当第N级移位寄存器单元的输出端GN输出高电平时会将第N-1级移位寄存器单元和第一移位寄存器单元DUMMY1和第二移位寄存器单元DUMMY2复位。

[0081] 移位寄存器单元往下继续工作至GM-1时，CTL_A输出低电平，CTL_B输出高电平，Q3管截止，Q4管导通。这时CK、CKB继续工作，栅线驱动信号跳过DUMMY3、DUMMY4至GM输入端继续向下传递。在GM输出高电平后，CTL_B恢复低电平。

[0082] 相对应地，在偶数帧时：

[0083] 当第N-1级移位寄存器单元的的输出信号GN-1为高电平时，CTL_A输出低电平，CTL_B输出高电平，Q1管截止，Q2管导通。这时CK、CKB继续工作，栅线驱动信号跳过DUMMY1、DUMMY2至GN输入端继续向下传递。在GN输出高电平后，CTL_B恢复低电平。

[0084] 当第M-1级移位寄存器单元的输出信号GM-1为高电平时,CTL_A输出高电平,CTL_B输出低电平,Q3管导通,Q4管截止。此时第M-1级移位寄存器单元输出的GM-1高电平信号传输到第三移位寄存器单元DUMMY3的输入端STV,但此时CK,CKB信号停止工作,移位寄存器单元停止栅线驱动信号的传递,TSP部分信号开始采集。

[0085] 当TSP信号采集结束,CK、CKB恢复工作,CTL_A此时仍输出高电平,第三移位寄存器单元DUMMY3的输入端STV接收第M-1级移位寄存器单元的高电平输出信号GM-1,并在时钟信号为高电平的时刻输出高电平信号,传输给第四移位寄存器单元DUMMY4的输入端STV,然后CTL_A恢复低电平。因为电路设计了复位端的连接,所以每级输出高电平信号后会自动将上一级移位寄存器单元中的信号复位,由于第三移位寄存器单元的输出端Output、第四移位寄存器单元的复位端RST、第M级移位寄存器单元的输出端Output、和第M-1级移位寄存器单元的复位端RST相连于一点,当第M级移位寄存器单元的输出端GN输出高电平时会将第M-1级移位寄存器单元和第三移位寄存器单元DUMMY3和第四移位寄存器单元DUMMY4复位。

[0086] 经历了这样的一系列过程,就使得该栅极驱动电路在奇数帧的时候,第一延时位移模块停止工作,采集TSP信号。而在偶数帧的时候,第二延时位移模块停止工作,采集TSP信号。也就是说,在相邻的奇偶帧内面板暂停工作的预定时间被错开了,从而在人眼看来每帧周期内有暗线的时刻被错开了,从而可以解决可能出现暗线的问题。

[0087] 当然,本发明实施例中只用了两个不同位置的延时位移模块,本领域技术人员可以在同一构思下设置多个不同位置的延时位移模块以进一步改善可能出现暗线的问题,或者也可以选用其他结构的延时位移模块或开关控制模块来实现同样功能,其并不脱离本发明技术方案的精神和范围。

[0088] 实施例3

[0089] 本发明实施例提出了一种阵列基板,其包括GOA(Gate On Array,栅阵列)区域和显示区域,上述GOA区域中设置有实施例1或2中所述的任意一种栅极驱动电路。

[0090] 由于本发明实施例提供的阵列基板与实施例1或2所提供的栅极驱动电路具有相同的技术特征,所以也能解决同样的技术问题,产生相同的技术效果。

[0091] 实施例4

[0092] 基于相同的发明构思,本发明实施例提出了一种显示装置,该显示装置包括实施例3所述的任意一种阵列基板,该显示装置可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

[0093] 由于本发明实施例提供的阵列基板与实施例1或2所提供的栅极驱动电路具有相同的技术特征,所以也能解决同样的技术问题,产生相同的技术效果。

[0094] 实施例5

[0095] 对应于上述栅极驱动电路,本发明实施例提出了一种应用于如实施例1或实施例2中任意一种栅极驱动电路的驱动方法,其特征在于,该方法包括:

[0096] 在相邻帧之间,通过所述开关控制模块控制不同的两个延时位移模块接入到相邻的移位寄存器单元之间;

[0097] 在每一帧内,通过所述开关控制模块使栅线驱动信号的传递跳过其他没有接入的延时位移模块。

[0098] 也就是说,在实施例1或实施例2中任意一种栅极驱动电路的基础上,通过开关控

制模块实现下述控制：

[0099] 第一，每一帧内都只接入一个延时位移模块；第二，相邻帧之间接入不同的两个延时位移模块；第三，在接入延时位移模块时，延时位移模块位于相邻的两个移位寄存器之间；第四，在每一帧内，使栅线驱动信号的传递跳过其他没有接入的延时位移模块。

[0100] 从而，相邻帧内接入的延时位移模块均在不同位置上，可以将相邻帧内暂停工作的预定时间的错开；同时由于每一帧只接入一个延时位移模块，每一帧的总体时间不发生变化。所以，该设计可以解决应用在显示装置时屏幕在人眼看起来有暗线的问题。

[0101] 优选地，当所述延时位移模块接入到相邻的移位寄存器单元时，通过将与所述延时位移模块连接的时钟信号暂停预定时间，在时钟信号暂停的预定时间内进入触控扫描阶段。

[0102] 其中，所述时钟信号CK暂停预定时间在时序图中的位置示意参见图5，可见，延时位移模块相对于多个级联的移位寄存器单元的位置对应于每一帧内时钟信号暂停的预定时间开始时刻相对于整个过程中时钟信号的位置。也就是说，为了要在时钟信号暂停的预定时间使栅线驱动信号到达对应的延时位移模块，使其实现其功能，就要对应地设计时钟信号暂停的时间以及延时位移模块所处的位置。

[0103] 优选地，所述开关控制模块包括对应于每个所述延时位移模块的一组开关元件，每组开关元件包括第一开关元件和第二开关元件，在对应的延时位移模块位于第N-1级和第N级移位寄存器单元之间的其中一组开关元件中，第一开关元件、第二开关元件的第一端都与所述第N-1级移位寄存器单元的输出端相连；且第一开关元件的第二端与该延时位移模块的栅线驱动信号输入端相连；该延时位移模块的栅线驱动信号输出端与所述第N级移位寄存器单元的输入端相连；第二开关元件的第二端与所述第N级移位寄存器单元的输出端相连；第一开关元件的控制端与第一控制信号线连接，第二开关元件的控制端与第二控制信号线连接；

[0104] 所述在相邻帧之间，通过开关控制模块控制不同的两个延时位移模块接入到相邻的移位寄存器单元之间具体包括：

[0105] 一帧内，在所述时钟信号暂停预定时间的开始时刻，通过第一开关元件控制第N-1级移位寄存器单元的输出端与延时位移模块的输入端导通，延时位移模块接入到相邻的移位寄存器之间，其他延时位移模块通过第二开关元件控制第N-1级移位寄存器的输出端与第N级移位寄存器的输入端导通。

[0106] 优选地，当延时位移模块接入相邻的移位寄存器单元之间时，所述第一控制信号线CTL_A在所述时钟信号暂停输出一时钟周期前控制第一开关元件导通，即如图5所示，以第一控制信号线CTL_A的信号为例，时钟信号CK在GN-1为高电平信号时CTL_A开始变为高电平，在所述时钟信号恢复输出一时钟周期后控制第一开关元件导通，即时钟信号CKB在DUMMY1输出高电平信号之后CTL_A恢复为低电平。第一控制信号线CTL_A这样设置可以保证信号的有效传递。

[0107] 也就是说，第一开关控制信号线可以控制开关控制模块中所有第一开关元件的开启（第一端与第二端相连）或关闭（第一端与第二端断开）；第二开关控制信号线可以控制开关控制模块中所有第二开关元件的开启（第一端与第二端相连）或关闭（第一端与第二端断开）。因此，在接入延时位移模块时就开启第一开关元件（关闭第二开关元件），在不接入延

时位移模块时就开启第二开关元件(关闭第一开关元件)。这种方式可以仅以两条开关控制信号线来实现开关控制模块的功能,有利于栅极驱动电路布局的简化和整体尺寸的减小。

[0108] 所述栅极驱动电路的每一帧包括显示阶段与触控扫描阶段,所述触控扫描阶段包含于所述时钟信号暂停的预定时间内。也就是说,这里具体将栅极驱动电路应用于触控显示装置中,并把其触控扫描阶段(对应于上面所说的TSP信号采集过程)设计在所述时钟信号暂停的预定时间内,实现其在相邻的奇偶帧内触摸屏面板暂停工作预定时间的错开,从而解决了人眼看起来有暗线的问题。

[0109] 综上所述,本发明通过在至少两个不同位置(如第N-1级与第N级之间、和第M-1级和第M级之间)设置延时位移模块,并由开关控制模块来控制其是否工作,从而达到错开相邻帧面板暂停工作预定时间的效果。本发明可以将相邻的奇偶帧内触摸屏面板暂停工作预定时间的位置错开,从而解决了人眼看起来有暗线的问题。

[0110] 需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

[0111] 以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。




图1(a)




图1(b)




图1(c)




图2




图3(a)




图3(b)




图4(a)




图4(b)




图5

专利名称(译)	栅极驱动电路、阵列基板、显示装置及驱动方法		
公开(公告)号	CN104078015B	公开(公告)日	2016-04-06
申请号	CN201410274166.2	申请日	2014-06-18
[标]申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
当前申请(专利权)人(译)	京东方科技集团股份有限公司 成都京东方光电科技有限公司		
[标]发明人	季斌		
发明人	季斌		
IPC分类号	G09G3/36		
CPC分类号	G06F3/0412 G06F3/04166 G09G3/3674 G09G3/3677 G09G2300/0413 G09G2310/0286 G09G2310/08 G11C19/287 G06F3/0416		
代理人(译)	李迪		
其他公开文献	CN104078015A		
外部链接	Espacenet SIPO		

摘要(译)

本发明涉及液晶显示器制造领域，具体提供了一种栅极驱动电路、阵列基板、显示装置及驱动方法。针对现有技术中每帧的TSP信号采集都在固定时刻扫描，从而在人眼看来可能出现暗线的问题，本发明通过在至少两个不同位置设置延时位移模块，并由开关控制模块来控制其是否工作，从而达到错开相邻帧面板暂停工作预定时间的效果。本发明可以将相邻的奇偶帧内触摸屏面板暂停工作预定时间错开，从而解决了人眼看起来有暗线的问题。

