



(12)发明专利申请

(10)申请公布号 CN 107167974 A

(43)申请公布日 2017.09.15

(21)申请号 201710552751.8

H01L 21/77(2017.01)

(22)申请日 2017.07.07

(71)申请人 惠科股份有限公司

地址 518000 广东省深圳市宝安区石岩街
道水田村民营工业园惠科工业园厂房
1、2、3栋,九州阳光1号厂房5、7楼

申请人 重庆惠科金渝光电科技有限公司

(72)发明人 陈猷仁

(74)专利代理机构 北京汇泽知识产权代理有限
公司 11228

代理人 元赢

(51)Int.Cl.

G02F 1/1362(2006.01)

G02F 1/1343(2006.01)

H01L 27/12(2006.01)


权利要求书1页 说明书6页 附图8页

(54)发明名称

阵列基板及其制造方法与应用的显示面板

(57)摘要

本发明提供一种阵列基板及其制造方法与应用的显示面板,所述阵列基板包括:一第一基底;一第一导电层,形成于所述第一基底上;一导电覆盖层,形成于所述第一基底上,覆盖所述第一导电层;一第二导电层,形成于所述导电覆盖层上;一第一钝化层,形成于所述导电覆盖层上,覆盖所述第二导电层,所述第一钝化层形成一凹部;一共同电极,形成于所述第一钝化层上,其中,部分所述共同电极形成于所述凹部内部;一第二钝化层,形成于所述共同电极上;一画素电极,形成于所述第二钝化层上,且位于所述凹部内部。其可以提升液晶效率,还可以提高画素穿透率,以提高面板显示品质。



1. 一种阵列基板,其特征在于,包括:
 - 第一基底;
 - 第一导电层,形成于所述第一基底上;
 - 导电覆盖层,形成于所述第一基底上,覆盖所述第一导电层;
 - 第二导电层,形成于所述导电覆盖层上;
 - 第一钝化层,形成于所述导电覆盖层上,覆盖所述第二导电层,所述第一钝化层形成一凹部;
 - 共同电极,形成于所述第一钝化层上,其中,部分所述共同电极形成于所述凹部内部;
 - 第二钝化层,形成于所述共同电极上;
 - 画素电极,形成于所述第二钝化层上,且位于所述凹部内部。
2. 如权利要求1所述的阵列基板,其特征在于,所述共同电极为铟锡氧化物及所述画素电极为铟锡氧化物。
3. 如权利要求1所述的阵列基板,其特征在于,所述第一钝化层使用光掩模版及所述第二钝化层使用光掩模版。
4. 如权利要求1所述的阵列基板,其特征在于,所述阵列基板的横截面形状为一凹部形状或一圆弧形。
5. 一种阵列基板的制造方法,其特征在于,包括:
 - 提供一第一基底;
 - 将第一导电层形成于所述第一基底上;
 - 将一导电覆盖层形成于所述第一基底上,并覆盖所述第一导电层;
 - 将第二导电层形成于所述导电覆盖层上;
 - 将一第一钝化层形成于所述导电覆盖层上,覆盖所述第二导电层,所述第一钝化层形成一凹部;
 - 将一共同电极形成于所述第一钝化层上,其中,部分所述共同电极形成于所述凹部内部;
 - 将一第二钝化层形成于所述共同电极上;以及
 - 将一画素电极形成于所述第二钝化层上,且位于所述凹部内部。
6. 如权利要求5所述的阵列基板的制造方法,其特征在于,所述第一钝化层及所述第二钝化层具有阶梯状的剖面,所述第一钝化层及所述第二钝化层是通过光阻涂布、曝光、显影及光罩过程而同时形成,且所述光罩为灰阶光罩或半色调光罩。
7. 如权利要求5所述的阵列基板的制造方法,其特征在于,通过光阻涂布、曝光、显影、光罩及蚀刻过程而同时将第二导电层形成于所述导电覆盖层上。
8. 如权利要求5所述的阵列基板的制造方法,其特征在于,所述第一钝化层与所述导电覆盖层使用干刻清除,且在边缘区的锥度小于90度。
9. 一种显示面板,其特征在于,包括如权利要求1~4任一项所述的阵列基板。

阵列基板及其制造方法与应用的显示面板

技术领域

[0001] 本发明涉及一种制造方式,特别是涉及一种阵列基板及其制造方法与应用的显示面板。

背景技术

[0002] 随着科技进步,具有省电、无辐射、体积小、低耗电量、平面直角、高分辨率、画质稳定等多项优势的液晶显示器,尤其是现今各式信息产品如:手机、笔记本电脑、数字相机、PDA、液晶屏幕等产品越来越普及,亦使得液晶显示器(LCD)的需求量大大提升。而液晶显示面板的通常是由一彩膜基板(Color Filter,CF)、一薄膜晶体管阵列基板(Thin Film Transistor Array Substrate,TFT Array Substrate)以及一配置于两基板间的液晶层(Liquid Crystal Layer,LCD)所构成,其工作原理是通过在两片玻璃基板上施加驱动电压来控制液晶层的液晶分子的旋转,将背光模块的光线折射出来产生画面。按照液晶的取向方式不同,目前主流市场上的液晶显示面板可以分为以下几种类型:垂直配向(Vertical Alignment,VA)型、扭曲向列(Twisted Nematic,TN)或超扭曲向列(Super Twisted Nematic,STN)型、平面转换(In-Plane Switching,IPS)型及边缘场开关(Fringe Field Switching,FFS)型。因此如何满足日益要求高分辨率的画素设计,且具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,TFT-LCD)已逐渐成为市场的主流。其中,阵列基板为组立液晶显示器的重要构件之一。

[0003] 而阵列基板有分为具有红绿蓝光阻层在对向基板中(RGB on CF)、在平面转换型的显示面板中具有红绿蓝光阻层在阵列基板(RGB on Array/In-Plane Switching,IPS Mode)及在垂直配向型的显示面板中具有红绿蓝光阻层在阵列基板(RGB on Array/Vertical Alignment,VA Mode)。如此一来,如何提高分辨率的画素设计,其中有关阵列基板的画素结构设计将扮演一个关键设计。而边缘场开关(Fringe Field Switching,FFS)型是利用边缘电场力去推动液晶,具有高液晶效率以及广视角的优势。一般设计会有两层铟锡氧化物电极,且中间夹着一层厚约0.6um的保护层。在大画素的设计中,阵列的膜穿透率并无显著的影响。但在高分辨率或画素小于100um的设计上,提高透光区的膜层穿透率也是一项非常有用的因素。

发明内容

[0004] 为了解决上述技术问题,本发明的目的在于,提供一种阵列基板及其制造方法与应用的显示面板,不仅可以提升液晶效率,还可以提高画素穿透率,以提高面板显示品质。

[0005] 本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种阵列基板,包括:一第一基底;一第一导电层,形成于所述第一基底上;一导电覆盖层,形成于所述第一基底上,覆盖所述第一导电层;一第二导电层,形成于所述导电覆盖层上;一第一钝化层,形成于所述导电覆盖层上,覆盖所述第二导电层,所述第一钝化层形成

一凹部；一共同电极，形成于所述第一钝化层上，其中，部分所述共同电极形成于所述凹部内部；一第二钝化层，形成于所述共同电极上；一画素电极，形成于所述第二钝化层上，且位于所述凹部内部。

[0006] 本发明的另一目的一种阵列基板的制造方法，包括：提供一第一基底；将第一导电层形成于所述第一基底上；将一导电覆盖层形成于所述第一基底上，并覆盖所述第一导电层；将第二导电层形成于所述导电覆盖层上；将一第一钝化层形成于所述导电覆盖层上，覆盖所述第二导电层，所述第一钝化层形成一凹部；将一共同电极形成于所述第一钝化层上，其中，部分所述共同电极形成于所述凹部内部；将一第二钝化层形成于所述共同电极上；以及将一画素电极形成于所述第二钝化层上，且位于所述凹部内部。

[0007] 本发明的又一目的一种显示面板，包括如上所述的阵列基板。

[0008] 本发明解决其技术问题还可采用以下技术措施进一步实现。

[0009] 在本发明的一实施例中，所述共同电极为铟锡氧化物及所述画素电极为铟锡氧化物。

[0010] 在本发明的一实施例中，所述第一钝化层使用光掩模版及所述第二钝化层使用光掩模版。

[0011] 在本发明的一实施例中，所述阵列基板的横截面形状为一凹部形状或一圆弧形状。

[0012] 在本发明的一实施例中，所述第一钝化层与这些共同电极相对应的透光区及所述导电覆盖层与这些共同电极相对应的透光区中被移除区域的边缘铟锡氧化物电极做电极能力的优化工序。

[0013] 在本发明的一实施例中，所述制造方法，所述第一及第二钝化层具有阶梯状的剖面，所述第一及第二钝化层是通过光阻涂布、曝光、显影及光罩过程而同时形成，且所述光罩为灰阶光罩或半色调光罩。

[0014] 在本发明的一实施例中，所述制造方法，通过光阻涂布、曝光、显影、光罩及蚀刻过程而同时将第二导电层形成于所述导电覆盖层上。

[0015] 在本发明的一实施例中，所述制造方法，所述第一钝化层与所述导电覆盖层使用干刻清除，且在边缘区的锥度小于90度。

[0016] 本发明通过阵列基板的结构设计，不仅可以提升液晶效率，还可以提高画素穿透率，以提高面板显示品质。

附图说明

[0017] 图1a是范例性的边缘场开关画素示意图。

[0018] 图1b是范例性的边缘场开关在阵列基板中横截面示意图。

[0019] 图2a是具有第一钝化层与导电覆盖层移除的边缘场开关画素示意图。

[0020] 图2b是依据本发明的方法，应用于边缘场开关在阵列基板中横截面示意图。

[0021] 图3a是显示依据本发明的制造方法，应用于边缘场开关在阵列基板中横截面示意图。

[0022] 图3b是另一显示依据本发明的制造方法，应用于边缘场开关在阵列基板中横截面示意图。

[0023] 图3c是再一显示依据本发明的制造方法,应用于边缘场开关在阵列基板中横截面示意图。

[0024] 图3d是又一显示依据本发明的制造方法,应用于边缘场开关在阵列基板中横截面示意图。

[0025] 图4是依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面分解图。

[0026] 图5是另一依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图。

[0027] 图6是又一依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图。

[0028] 图7是再一依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图。

[0029] 图8是又一再一依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图。

[0030] 图9是又一再二依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图。

[0031] 图10是又一再三依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图。

[0032] 图11是依据本发明的方法,应用于边缘场开关在阵列基板中横截面示意图。

具体实施方式

[0033] 以下各实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。

[0034] 附图和说明被认为在本质上是示出性的,而不是限制性的。在图中,结构相似的单元是以相同标号表示。另外,为了理解和便于描述,附图中示出的每个组件的尺寸和厚度是任意示出的,但是本发明不限于此。

[0035] 在附图中,为了清晰起见,夸大了层、膜、面板、区域等的厚度。在附图中,为了理解和便于描述,夸大了一些层和区域的厚度。将理解的是,当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时,所述组件可以直接在所述另一组件上,或者也可以存在中间组件。

[0036] 另外,在说明书中,除非明确地描述为相反的,否则词语“包括”将被理解为意指包括所述组件,但是不排除任何其它组件。此外,在说明书中,“在……上”意指位于目标组件上方或者下方,而不意指必须位于基于重力方向的顶部上。

[0037] 为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的一种阵列基板及其制造方法与应用的显示面板,其具体实施方式、结构、特征及其功效,详细说明如后。

[0038] 本发明的显示面板可包括薄膜晶体管(Thin Film Transistor,TFT)基板、彩色滤光层(Color Filter,CF)基板与形成于两基板之间的液晶层。

[0039] 在一实施例中,本发明的显示面板可为曲面型显示面板。

[0040] 在一实施例中,本发明的薄膜晶体管(TFT)及彩色滤光层(CF)可形成于同一基板上。

[0041] 图1a为范例性的边缘场开关画素示意图及图1b为范例性的边缘场开关在阵列基板中横截面示意图。请参照图1a及图1b,一种阵列基板10,包括:一第一基底110;第一导电层112,形成于所述第一基底110上;一导电覆盖层114,形成于所述第一基底110上,并覆盖第一导电层112;第二导电层116,形成于所述导电覆盖层114上,其中第二导电层116与第一导电层112定义出多个画素区;一第一钝化层118,形成于所述导电覆盖层114上,并覆盖第二导电层116;多条共同电极120,形成于所述第一钝化层118上;一第二钝化层122,形成于该些共同电极120上;以及一画素电极124,形成于所述第二钝化层122上。

[0042] 请参照图1a,在一实施例中,范例性的边缘场开关画素结构100具有两层铟锡氧化物电极,且中间夹着一层厚约0.6 μ m的保护层105。

[0043] 图2a为具有第一钝化层与导电覆盖层移除的边缘场开关画素示意图及图2b为依据本发明的方法,应用于边缘场开关在阵列基板中横截面示意图。请参照图2a及图2b,一种阵列基板11,包括:一第一基底110;一第一导电层112,形成于所述第一基底110上;一导电覆盖层114,形成于所述第一基底110上,覆盖所述第一导电层112;一第二导电层116,形成于所述导电覆盖层114上;一第一钝化层118,形成于所述导电覆盖层114上,覆盖所述第二导电层116,所述第一钝化层118形成一凹部;一共同电极120,形成于所述第一钝化层118上,其中,部分所述共同电极120形成于所述凹部内部;一第二钝化层122,形成于所述共同电极120上;一画素电极124,形成于所述第二钝化层122上,且位于所述凹部内部。

[0044] 请参照图2a,在一实施例中,具有第一钝化层118与导电覆盖层114移除区域102的边缘场开关画素结构101。

[0045] 在一实施例中,所述共同电极120为铟锡氧化物。

[0046] 在一实施例中,所述画素电极124为铟锡氧化物。

[0047] 在一实施例中,所述第一钝化层118使用光掩模版。

[0048] 在一实施例中,所述第二钝化层122使用光掩模版。

[0049] 在一实施例中,所述第一钝化层118与该些共同电极120相对应的透光区及所述导电覆盖层114与该些共同电极120相对应的透光区中被移除区域的边缘铟锡氧化物电极做电极能力的优化工序。

[0050] 图3a为显示依据本发明的制造方法,应用于边缘场开关在阵列基板中横截面示意图、图3b为另一显示依据本发明的制造方法,应用于边缘场开关在阵列基板中横截面示意图、图3c为再一显示依据本发明的制造方法,应用于边缘场开关在阵列基板中横截面示意图及图3d为又一显示依据本发明的制造方法,应用于边缘场开关在阵列基板中横截面示意图。请参照图3a、图3b、图3c及图3d,一种阵列基板13的制造方法,包括:提供一第一基底110;将第一导电层112形成于所述第一基底110上;将一导电覆盖层114形成于所述第一基底110上,并覆盖第一导电层112;将第二导电层116形成于所述导电覆盖层114上;将一第一钝化层118形成于所述导电覆盖层114上,覆盖所述第二导电层116,所述第一钝化层118形成一凹部;将一共同电极120形成于所述第一钝化层118上,其中,部分所述共同电极120形成于所述凹部内部;将一第二钝化层122形成于所述共同电极120上;以及将一画素电极124

形成于所述第二钝化层122上,且位于所述凹部内部。

[0051] 在一实施例中,所述制造方法,所述第一钝化层118及所述第二钝化层122具有阶梯状的剖面,所述第一钝化层118及所述第二钝化层122是通过光阻涂布、曝光、显影及光罩过程而同时形成,且所述光罩为灰阶光罩或半色调光罩。

[0052] 在一实施例中,所述制造方法,通过光阻涂布、曝光、显影、光罩及蚀刻过程而同时将第二导电层116形成于所述导电覆盖层114上。

[0053] 在一实施例中,所述制造方法,所述第一钝化层118与所述导电覆盖层114使用干刻清除,且在边缘区的锥度小于90度。

[0054] 请参照图2b,在本发明一实施例中,一种显示面板,包括:一种阵列基板11,包括:一第一基底110;一第一导电层112,形成于所述第一基底上110;一导电覆盖层114,形成于所述第一基底110上,覆盖所述第一导电层112;一第二导电层116,形成于所述导电覆盖层114上;一第一钝化层118,形成于所述导电覆盖层114上,覆盖所述第二导电层116,所述第一钝化层118形成一凹部;一共同电极120,形成于所述第一钝化层118上,其中,部分所述共同电极120形成于所述凹部内部;一第二钝化层122,形成于所述共同电极120上;一画素电极124,形成于所述第二钝化层122上,且位于所述凹部内部;一彩色滤光层基板(图未示),其与所述阵列基板11相对设置;以及一液晶层(图未示),形成于所述阵列基板11与所述彩色滤光层基板之间。其中,显示面板可以为TN、OCB、VA型、曲面型液晶显示面板,但并不限于此。

[0055] 多灰阶光罩,可分为灰阶光罩(Gray-tone Mask)和半色调光罩(Half Tone Mask)2种。灰阶光罩是制作出曝光机分辨率以下的微缝,再藉由此微缝部位遮住一部份的光源,以达成半曝光的效果。另一方面,半色调光罩是利用「半透过」的膜,来进行半曝光。因为以上两种方式皆是在1次的曝光过程后即可呈现出「曝光部分」「半曝光部分」及「未曝光部分」的3种的曝光层次,故在显影后能够形成2种厚度的光阻(藉由利用这样的光阻厚度差异、便可以较一般少的片数下将图形转写至面板基板上,并达成面板生产效率的提升)。若为半色调光罩则光罩成本会略高于一般光罩。

[0056] 图4为依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面分解图。请参照图4,本发明一实施例,一种阵列基板11,其中形成凹部步骤中包括:由一导电覆盖层114,形成于所述第一基底110上,覆盖所述第一导电层112,所述导电覆盖层114形成一凹部边缘;一第一钝化层118,形成于所述导电覆盖层114上,覆盖所述第二导电层116,所述第一钝化层118形成一凹部边缘;一共同电极120,形成于所述第一钝化层118上,其中,部分所述共同电极120形成一凹部,覆盖部分所述第一钝化层118、部分所述导电覆盖层114及部分所述第一基底110;一第二钝化层122,形成于所述共同电极120上,部分所述第二钝化层122形成一凹部;一画素电极124,形成于所述第二钝化层122上,且位于所述凹部内部上。

[0057] 图5为另一依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图、图6为又一依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图、图7是再一依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图、图8是又一再一依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图、图9是又一再二依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图、图10是又一再三依据本发明的方法,应用于边缘场开关在阵列基板中凹部横截面示意图及图11为依据本

发明的方法,应用于边缘场开关在阵列基板中横截面示意图。请参照图5,本发明一实施例,一种阵列基板12,其中形成凹部步骤中包括:由一第一钝化层118,形成于所述导电覆盖层114上,覆盖所述第二导电层116,所述第一钝化层118形成一凹部,所述凹部暴露出所述导电覆盖层114。

[0058] 请参照图6,本发明一实施例,一种阵列基板14,其中形成凹部步骤中包括:由一导电覆盖层114,形成于所述第一基底110上,覆盖所述第一导电层112,所述导电覆盖层114形成一凹部;一第一钝化层118,形成于所述导电覆盖层114上,覆盖所述第二导电层116,所述第一钝化层118形成一凹部边缘,且暴露出所述导电覆盖层114及其形成的凹部。

[0059] 请参照图7,本发明一实施例,一种阵列基板15,其中形成凹部步骤中包括:由一导电覆盖层114,形成于所述第一基底110上,覆盖所述第一导电层112,所述导电覆盖层114形成一凹部。

[0060] 请参照图8,本发明一实施例,一种阵列基板16,其中形成凹部步骤中包括:由一第一钝化层118,形成于所述导电覆盖层114上,覆盖所述第二导电层116,所述第一钝化层118形成一凹部,所述凹部暴露出所述导电覆盖层114;一导电覆盖层114,形成于所述第一基底110上,覆盖所述第一导电层112。

[0061] 请参照图9,本发明一实施例,一种阵列基板17,其中形成凹部步骤中包括:由一第一钝化层118,形成于所述导电覆盖层114上,覆盖所述第二导电层116,所述第一钝化层118形成一凹部;一导电覆盖层114,形成于所述第一基底110上,覆盖所述第一导电层112。

[0062] 请参照图10,本发明一实施例,一种阵列基板18,其中形成凹部步骤中包括:由一第二钝化层122,形成于所述共同电极120上,部分所述第二钝化层122形成一凹部;一第一钝化层118,形成于所述导电覆盖层114上,覆盖所述第二导电层116;一导电覆盖层114,形成于所述第一基底110上,覆盖所述第一导电层112。

[0063] 请参照图11,本发明一实施例,一种阵列基板19,其中形成横截面形状步骤中包括:由一导电覆盖层114,形成于所述第一基底110上,覆盖所述第一导电层112,所述导电覆盖层114形成一边缘形状;一第一钝化层118,形成于所述导电覆盖层114上,覆盖所述第二导电层116,所述第一钝化层118形成一边缘形状;其中横截面形状为一凹部形状或一圆弧形形状,但并不限于此。

[0064] 本发明通过阵列基板的结构设计,不仅可以提升液晶效率,还可以提高画素穿透率,以提高显示面板显示品质。

[0065] “在一些实施例中”及“在各种实施例中”等用语被重复地使用。所述用语通常不是指相同的实施例;但它亦可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词,除非其前后文意显示出其它意思。

[0066] 以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。




图1a




图1b




图2a




图2b




图3a




图3b




图4




图5




图6




图7




图8




图9




图10




图11

专利名称(译)	阵列基板及其制造方法与应用的显示面板		
公开(公告)号	CN107167974A	公开(公告)日	2017-09-15
申请号	CN201710552751.8	申请日	2017-07-07
[标]申请(专利权)人(译)	惠科股份有限公司 重庆惠科金渝光电科技有限公司		
申请(专利权)人(译)	惠科股份有限公司 重庆惠科金渝光电科技有限公司		
当前申请(专利权)人(译)	惠科股份有限公司 重庆惠科金渝光电科技有限公司		
[标]发明人	陈猷仁		
发明人	陈猷仁		
IPC分类号	G02F1/1362 G02F1/1343 H01L27/12 H01L21/77		
CPC分类号	G02F1/13439 G02F1/1362 G02F2001/136295 H01L27/1214 H01L27/1259		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供一种阵列基板及其制造方法与应用的显示面板，所述阵列基板包括：一第一基底；一第一导电层，形成于所述第一基底上；一导电覆盖层，形成于所述第一基底上，覆盖所述第一导电层；一第二导电层，形成于所述导电覆盖层上；一第一钝化层，形成于所述导电覆盖层上，覆盖所述第二导电层，所述第一钝化层形成一凹部；一共同电极，形成于所述第一钝化层上，其中，部分所述共同电极形成于所述凹部内部；一第二钝化层，形成于所述共同电极上；一画素电极，形成于所述第二钝化层上，且位于所述凹部内部。其可以提升液晶效率，还可以提高画素穿透率，以提高面板显示品质。

