



(12) 发明专利申请

(10) 申请公布号 CN 103852944 A

(43) 申请公布日 2014.06.11

(21) 申请号 201310138485.6

(22) 申请日 2013.04.19

(30) 优先权数据

10-2012-0138187 2012.11.30 KR

(71) 申请人 乐金显示有限公司

地址 韩国首尔

(72) 发明人 李敏职 李世应 李秉炫

(74) 专利代理机构 北京律诚同业知识产权代理有限公司 11006

代理人 徐金国

(51) Int. Cl.

G02F 1/1362 (2006.01)

G02F 1/133 (2006.01)

G02F 1/1333 (2006.01)


权利要求书3页 说明书12页 附图12页

(54) 发明名称

液晶显示器及其制造方法

(57) 摘要

本发明涉及一种能够减小边框的液晶显示器及其制造方法。所述液晶显示器包括包含垂直线、水平线和像素的显示面板，以及经由所述垂直线而将数据电压和栅极脉冲提供到所述像素的驱动器集成电路(IC)。所述垂直线包括被提供有数据电压的垂直数据线，被提供有栅极脉冲的垂直栅线，和被提供有公共电压的垂直公共电压线。所述水平线包括水平栅线，所述水平栅线与所述垂直栅线连接，并经由所述垂直栅线接收所述栅极脉冲。



1. 一种液晶显示器,包括:
包括垂直线、水平线和像素的显示面板;和
驱动器集成电路,配置为经由所述垂直线,将数据电压和栅极脉冲提供到所述像素,
其中,所述垂直线包括被提供有数据电压的垂直数据线,被提供有栅极脉冲的垂直栅线,和被提供有公共电压的垂直公共电压线,
其中,所述水平线包括水平栅线,所述水平栅线与所述垂直栅线连接,并经由所述垂直栅线接收栅极脉冲。
2. 如权利要求 1 所述的液晶显示器,其中在所述显示面板的水平相邻的像素之间设置一条垂直线。
3. 如权利要求 2 所述的液晶显示器,其中当位于所述显示面板的一条线上的像素的数目是 'm',其中 m 是等于或者大于 2 的正整数时,则所述垂直线的数目是 'm',
其中当所述显示面板中的垂直线的数目和水平线的数目分别是 'm' 和 'n',其中 n 是等于或者大于 2 的正整数时,则所述显示面板的像素阵列的分辨率是 'm*n/2'。
4. 如权利要求 2 所述的液晶显示器,其中所述驱动器集成电路包括:
源极驱动器集成电路,用于输出所述数据电压;以及
栅极驱动器集成电路,用于输出所述栅极脉冲,
其中,所述源极驱动器集成电路和所述栅极驱动器集成电路都安装在膜上芯片上。
5. 如权利要求 4 所述的液晶显示器,其中在一个帧周期期间,所述源极驱动器 IC 将具有第一极性的数据电压提供到奇数垂直数据线,将具有第二极性的数据电压提供到偶数垂直数据线,
其中,在一个帧周期期间,提供到每一垂直数据线的的数据电压保持为一种极性。
6. 如权利要求 2 所述的液晶显示器,其中在所述垂直栅线和所述水平栅线之间的连接部被设置为,在所述连接部远离所述驱动器 IC 的同时,所述连接部向所述显示面板的中间靠近。
7. 如权利要求 6 所述的液晶显示器,其中在所述显示面板中,在所述垂直栅线和所述水平栅线之间的所述连接部具有 V 形。
8. 如权利要求 2 所述的液晶显示器,其中使用在所述显示面板的基板上形成的栅极金属图案,形成所述水平线,
其中,位于所述栅极金属图案上的半导体图案和源极-漏极金属图案层叠,以形成所述垂直线,
其中,在所述垂直线和所述水平线之间形成栅绝缘层。
9. 如权利要求 8 所述的液晶显示器,其中在所述垂直线和所述栅绝缘层上层叠第一钝化层和有机保护层,
其中,在所述有机保护层上形成由透明导电材料形成的像素的公共电极和链接图案,
其中,在所述公共电极和所述链接图案上形成第二钝化层,
其中,在所述第二钝化层上形成所述像素的像素电极,
其中,所述链接图案经由穿过所述有机保护层和所述第一钝化层、并暴露所述垂直栅线的接触孔,以及穿过所述有机保护层、所述第一钝化层和所述栅绝缘层、并暴露所述水平栅线的接触孔,将所述垂直栅线连接到所述水平栅线。

10. 如权利要求 2 所述的液晶显示器,其中在所述显示面板中,在包括所述像素的像素阵列的形成区域外部的边框区域中,形成有被提供有公共电压的公共电压线,和被提供有地电平电压的接地线。

11. 如权利要求 10 所述的液晶显示器,其中所述显示面板中的所述边框区域的宽度等于或者小于大约 1.0 毫米。

12. 一种制造液晶显示器的方法,包括:

在基板上形成垂直线和与所述垂直线交叉的水平线,并在所述基板上形成多个像素,以制造显示面板;以及

将驱动器集成电路连接到所述显示面板,所述驱动器集成电路经由所述垂直线而将数据电压和栅极脉冲提供到所述像素,

其中,所述垂直线包括被提供有所述数据电压的垂直数据线,被提供有所述栅极脉冲的垂直栅线,和被提供有公共电压的垂直公共电压线,

其中,所述水平线包括水平栅线,所述水平栅线与所述垂直栅线连接,并经由所述垂直栅线接收所述栅极脉冲。

13. 如权利要求 12 所述的方法,其中在所述显示面板的水平相邻的像素之间设置一条垂直线。

14. 如权利要求 13 所述的方法,其中制造所述显示面板还包括在包括所述像素的像素阵列的形成区域外部的边框区域中,形成被提供有所述公共电压的公共电压线,和被提供有地电平电压的接地线。

15. 如权利要求 14 所述的方法,其中所述显示面板中的所述边框区域的宽度等于或者小于大约 1.0 毫米。

16. 一种制造液晶显示器的方法,所述液晶显示器包括具有垂直线、水平线和像素的显示面板,以及经由所述垂直线将数据电压和栅极脉冲提供到所述像素的驱动器集成电路),该方法包括:

使用在所述显示面板的基板上形成的栅极金属图案,形成所述水平线;

在所述基板上形成栅绝缘层,以覆盖所述水平线;

在所述栅绝缘层上层叠半导体图案和源极-漏极金属图案,以形成所述垂直线;

在所述垂直线和所述栅绝缘层上层叠第一钝化层和有机保护层;

在所述有机保护层上形成由透明导电材料形成的所述像素的公共电极和链接图案;

其中,在所述公共电极和所述链接图案上形成第二钝化层,

在所述第二钝化层上形成所述像素的像素电极,

其中,所述垂直线包括被提供有所述数据电压的垂直数据线、被提供有所述栅极脉冲的垂直栅线、和被提供有公共电压的垂直公共电压线,

其中,所述水平线包括水平栅线,所述水平栅线与所述垂直栅线连接,并经由所述垂直栅线接收栅极脉冲。

17. 如权利要求 16 所述的方法,其中在所述显示面板的水平相邻的像素之间设置一条垂直线。

18. 如权利要求 17 所述的方法,其中,所述链接图案经由穿过所述有机保护层和所述第一钝化层、并暴露所述垂直栅线的接触孔,以及穿过所述有机保护层、所述第一钝化层和

所述栅绝缘层、并暴露所述水平栅线的接触孔,将所述垂直栅线连接到所述水平栅线。

19. 如权利要求 17 所述的方法,其中当位于所述显示面板的一条线上的像素的数目是‘m’,其中 m 是等于或者大于 2 的正整数时,则垂直线的数目是‘m’,

其中当所述显示面板中的垂直线的数目和水平线的数目分别是‘m’和‘n’,其中 n 是等于或者大于 2 的正整数时,则所述显示面板的像素阵列的分辨率是‘ $m*n/2$ ’。

20. 如权利要求 17 所述的方法,其中将在所述垂直栅线和水平栅线之间的连接部设置为所述连接部接近显示面板的中间,同时远离所述驱动器 IC。

液晶显示器及其制造方法

技术领域

[0001] 本发明涉及能够减小边框尺寸的液晶显示器及其制造方法。

背景技术

[0002] 显示设备领域已迅速从大尺寸的阴极射线管(CRT)变为平板显示器(FPD),平板显示器具有外型薄且重量轻的有益特性,并能够实现大尺寸的屏幕。平板显示器的例子包括液晶显示器(LCD)、等离子显示面板(PDP)、有机发光二极管(OLED)显示器和电泳显示器(EPD)。在平板显示器之中,液晶显示器根据数据电压来控制施加到液晶分子的电场,以显示图像。有源矩阵液晶显示器由于加工技术和驱动技术的发展而成本降低,并且性能也得到改善。因此,有源矩阵液晶显示器已经广泛应用于从小尺寸移动设备到大尺寸电视机的几乎所有种类的显示设备。

[0003] 液晶显示器的制造商们做出了各种尝试,以实现窄边框设计。窄边框技术使位于显示面板边缘处的不显示图像的边框尺寸最小化,从而相对地增加显示图像的像素区域的尺寸。在窄边框技术中,由于精细加工的局限性,边框尺寸的减小是有限的。

发明内容

[0004] 本发明的实施例提供了一种能够减小边框尺寸的液晶显示器及其制造方法。

[0005] 在一个方面,一种液晶显示器,包括包含垂直线、水平线和像素的显示面板,以及经由所述垂直线而将数据电压和栅极脉冲提供到所述像素的驱动器集成电路(IC)。

[0006] 所述垂直线包括被提供有数据电压的垂直数据线,被提供有栅极脉冲的垂直栅线,和被提供有公共电压的垂直公共电压线。所述水平线包括水平栅线,所述水平栅线与所述垂直栅线连接,并经由所述垂直栅线接收所述栅极脉冲。

[0007] 在另一方面,一种用于制造液晶显示器的方法,包括在基板上形成垂直线和与所述垂直线交叉的水平线,并在所述基板上形成多个像素以制造显示面板,并将驱动器集成电路(IC)连接到所述显示面板,所述驱动器集成电路(IC)经由所述垂直线而将数据电压和栅极脉冲提供到所述像素。

[0008] 在又一方面,一种制造液晶显示器的方法,所述液晶显示器包括包含垂直线、水平线和像素的显示面板,以及经由所述垂直线而将数据电压和栅极脉冲提供到所述像素的驱动器集成电路(IC),所述方法包括:使用在所述显示面板的基板上形成的栅极金属图案来形成所述水平线,在所述基板上形成栅绝缘层以覆盖所述水平线,在所述栅绝缘层上层叠半导体图案和源极-漏极金属图案以形成所述垂直线,在所述垂直线和所述栅绝缘层上层叠第一钝化层和有机保护层,在所述有机保护层上形成由透明导电材料形成的像素的公共电极和链接图案,其中,在所述公共电极和所述链接图案上形成第二钝化层,以及在所述第二钝化层上形成所述像素的像素电极。

附图说明

[0009] 附图提供对本发明的进一步理解并且并入说明书而组成说明书的一部分。所述附图示出本发明的示范性的实施方式,并且与说明书文字一起用于解释本发明的原理。在附图中:

[0010] 图 1 和图 2 示出根据本发明的范例实施例的液晶显示器;

[0011] 图 3 是图 2 中所示的柔膜上芯片(COF)的放大视图;

[0012] 图 4 局部地示出根据本发明的范例实施例的像素阵列;

[0013] 图 5 示出垂直栅线和水平栅线之间的连接范例。

[0014] 图 6 示出施加到图 4 中所示的像素阵列的数据电压和栅极脉冲的范例;

[0015] 图 7 是根据本发明范例实施例的液晶显示器中的边缘场切换(FFS)模式的薄膜晶体管(TFT)阵列结构的范例的平面视图;

[0016] 图 8 是沿图 7 的线 I-I、II-II 和 III-III 获得的剖视图;

[0017] 图 9A-9G 是顺序示出在根据本发明范例实施例的用于制造液晶显示器的 TFT 阵列的方法中的每一阶段的剖面图;

[0018] 图 10 示出当垂直数据线和垂直栅线彼此相邻设置时,使黑矩阵的线宽度变宽的范例;以及

[0019] 图 11 示出形成在根据本发明范例实施例的液晶显示器中的边框中的线的范例。

具体实施方式

[0020] 现在将详细参考本发明的实施例,附图中示出了这些实施例的范例。尽可能在整个附图中使用相同的附图标记表示相同或者类似的部件。应注意的是,如果确定已知技术可能会误导本发明的实施例,将省略对已知技术的详细说明。

[0021] 下文说明中使用的组件名称是考虑到简化说明书而选择的,因而可能与在实际产品中使用的组件名称不同。

[0022] 如图 1 至图 3 所示,根据本发明范例实施例的液晶显示器包括显示面板 PNL,驱动器集成电路(IC) DIC (或者 10),时序控制器 TCON (或者 12) 等等。

[0023] 根据本发明实施例的液晶显示器可以按照所有已知的液晶模式来实现,所述液晶模式包括扭曲向列(TN)模式、垂直取向(VA)模式,共面切换(IPS)模式,边缘场切换(FFS)模式等等。此外,根据本发明实施例的液晶显示器可以作为任何类型的液晶显示器来实现,包括透射型液晶显示器、透反型液晶显示器和反射型液晶显示器。

[0024] 显示面板 PNL 包括位于液晶单元 C1c 的两相对侧上的上基板和下基板。像素阵列区域包括以矩阵形式布置的像素,该显示面板 PNL 的视频数据在该像素阵列区域中显示。所述像素阵列包括在显示面板 PNL 的下基板上形成的薄膜晶体管(TFT)阵列,和在显示面板 PNL 的上基板上形成的滤色器阵列。TFT 阵列包括垂直线和水平线。垂直线是沿着显示面板 PNL 的垂直方向(即,图 1 的 y 轴方向)形成。水平线是沿着显示面板 PNL 的水平方向(即,图 1 的 x 轴方向)形成,并以直角与所述垂直线交叉。垂直线包括垂直数据线 DL、垂直公共电压线 COML 和垂直栅线 VGL。垂直公共电压线 COML 从电源电路(未示出)接收公共电压 V_{com} 。水平线包括经由垂直栅线 VGL 接收栅极脉冲的水平栅线 GL。水平栅线 GL 分别连接到各垂直栅线 VGL,并经由各垂直栅线 VGL 来接收栅极脉冲。

[0025] 薄膜晶体管(TFT)是在 TFT 阵列的垂直数据线 DL 和水平栅线 GL 之间的每一交叉

处形成。TFT 响应于来自水平栅线 GL 的栅极脉冲,将数据电压从垂直数据线 DL 提供到液晶单元 Clc 的像素电极 1。每一个液晶单元 Clc 是由经由 TFT 而充入数据电压的像素电极 1 与施加有公共电压 Vcom 的公共电极 2 之间的电压差来驱动的。经由指定成一些垂直线的垂直公共电压线 COML,将公共电压 Vcom 施加到所有像素的公共电极(通过图 8 和图 9 中的‘COM’表示)。存储电容器 Cst 与每一液晶单元 Clc 连接,并在一个帧周期期间均匀地保持液晶单元 Clc 的电压。滤色器阵列包括滤色器和黑矩阵。偏振板分别附装到显示面板 PNL 的上基板和下基板。分别在显示面板 PNL 的上基板和下基板上形成用于设置液晶的预倾角的取向层。

[0026] 驱动器 IC10 包括多个源极驱动器 IC SIC 和多个栅极驱动器 IC GIC。如图 3 中所示,在例如膜上芯片(COF)的柔性印刷电路板(FPCB)上安装源极驱动器 IC SIC 和栅极驱动器 IC GIC。源极驱动器 IC SIC 和栅极驱动器 IC GIC 两者都安装在一个 COF 上。将 COF 的输入端子接合至印刷电路板(PCB),将 COF 的输出端子接合至显示面板 PNL 的下基板。COF 包括在连接到源极驱动器 IC SIC 的线(由图 3 中的虚线表示)和连接到栅极驱动器 IC GIC 的线(由图 3 中的实线表示)之间的绝缘层,由此使源极驱动器 IC 的线与栅极驱动器 IC GIC 的线彼此电气隔离。

[0027] 每一源极驱动器 IC SIC 在时序控制器 12 的控制下,对输入图像的数字视频数据进行采样,随后锁存数字视频数据,从而将数字视频数据转换为并行数据。源极驱动器 IC SIC 在时序控制器 12 的控制下,使用模拟-数字转换器(ADC)将数字视频数据转换为模拟伽马补偿电压,以生成数据电压。源极驱动器 IC SIC 随后将数据电压提供至垂直数据线 DL。每一栅极驱动器 IC GIC 在时序控制器 12 的控制下,将与数据电压同步的栅极脉冲(或者扫描脉冲)顺序提供到垂直栅线 VGL。

[0028] 所有驱动器 IC 都是形成在与显示面板 PNL 的上侧连接的 COF 上,并且栅极脉冲经由垂直栅线 VGL 而被施加到水平栅线 GL。因而,栅极驱动器 IC GIC 不必接合到、或者嵌入显示面板 PNL 的左边缘和右边缘。而且,在显示面板 PNL 的左边缘和右边缘不形成用于连接水平栅线 GL 和栅极驱动器 IC GIC 的布线线路。结果,可使显示面板 PNL 的左边缘和右边缘的边框 BZ 的厚度以及显示面板 PNL 的下边缘的边框 BZ 的厚度最小化。

[0029] 时序控制器 12 将从主机系统 14 (或者 SYSTEM) 接收的输入图像的数字视频数据传输到源极驱动器 IC SIC。时序控制器 12 从主机系统 14 接收时序信号,比如垂直同步信号 Vsync、水平同步信号 Hsync、数据使能信号 DE 和主时钟 CLK。时序信号与输入图像的数字视频数据同步。时序控制器 12 使用时序信号 Vsync、Hsync、DE 和 CLK,生成用于控制源极驱动器 IC SIC 的操作时序的源极时序控制信号,和用于控制栅极驱动器 IC GIC 的操作时序的栅极时序控制信号。

[0030] 主机系统 14 可以作为电视系统、机顶盒、导航系统、DVD 播放器、蓝光播放器、个人计算机(PC)、家庭影院系统和电话系统之一来实现。主机系统 14 将输入图像的数字视频数据转换为适合于显示面板 PNL 的格式。主机系统 14 将输入图像的数字视频数据以及时序信号 Vsync、Hsync、DE 和 CLK 传输至时序控制器 12。

[0031] 当按如图 4 中所示配置像素阵列时,可以仅仅通过 m 条垂直线,将数据电压、公共电压和栅极脉冲提供至在显示面板 PNL 的一条线上布置的 m 个像素,其中 m 是等于或者大于 2 的正整数。因而,本发明的实施例可以在形成 m 条垂直线和 n 条水平线时,实现具有图

4 中所示结构的像素阵列的分辨率 ‘ m (水平像素的数目) * $n/2$ (垂直像素的数目)’, 其中 n 是等于或者大于 2 的正整数。

[0032] 图 4 部分地示出根据本发明实施例的像素阵列。图 5 示出垂直栅线和水平栅线之间的连接范例。图 6 是施加到图 4 中所示像素阵列的数据电压和栅极脉冲的范例的波形图。在图 4-6 中, “D1 至 D5” 表示垂直数据线, “VG1 至 VGn” 表示垂直栅线, “COML” 表示垂直公共电压线, “G1 至 Gn” 表示水平栅线, “T1 至 T16” 表示 TFT, “PIX1 至 PIX16” 表示像素电极。

[0033] 如图 4-6 所示, 在水平方向上彼此相邻设置的像素之间, 仅仅存在一条垂直线。例如, 在水平相邻的第一像素电极 PIX1 和第二像素电极 PIX2 之间, 仅仅设置第一垂直栅线 VG1。而且, 在水平相邻的第二像素电极 PIX2 和第三像素电极 PIX3 之间, 仅仅设置第二垂直数据线 D2, 在水平相邻的第三像素电极 PIX3 和第四像素电极 PIX4 之间, 仅仅设置第三垂直栅线 VG3。这种布置垂直线的方法可以减少在水平方向上彼此相邻设置的像素之间所形成的黑矩阵的宽度。而另一方面, 如图 10 中所示, 提供一种用于在水平方向上彼此相邻设置的像素之间的边界处, 设置垂直数据线和垂直栅线的方法。然而, 该方法增加了黑矩阵的宽度 W , 由此降低了像素的孔径比。

[0034] 本发明的实施例使用具有图 4 所示结构的像素阵列, 在一个帧周期期间, 将具有相同极性的数据电压输出到垂直数据线, 由此降低了源极驱动器 IC SIC 的功耗和发热量并实现了像素阵列中的点反转。因此, 根据本发明实施例的液晶显示器的图像质量得到了改善。本发明的实施例通过使用具有图 4 所示结构的像素阵列, 在不增加垂直线的数目的情况下, 可以减少垂直数据线的数目, 并且还额外包括垂直栅线和垂直公共电压线。因而, 本发明的实施例可以仅仅通过 m 条垂直线, 将数据电压、公共电压和栅极脉冲提供到在显示面板 PNL 的一条水平线上布置的 m 个像素。本发明的实施例可以实现具有图 4 中所示结构的像素阵列的分辨率 ‘ m (水平像素的数目) * $n/2$ (垂直像素的数目)’。

[0035] 例如, 当像素阵列的分辨率是 ‘ 5760×1080 ’ 的时候, 当使用具有图 4 中所示结构的像素阵列时, 垂直数据线的数目是 2880, 垂直栅线的数目和水平栅线的数目的总和是 2160 ($=1080 \times 2$), 垂直公共电压线的数目是 720。在相同水平线上布置的像素中, 每 8 个像素设置一条垂直公共电压线。因而, 当像素阵列的分辨率是 ‘ 5760×1080 ’ 的时候, 垂直数据线的数目、垂直栅线的数目和垂直公共电压线的数目的总和 (即垂直线的总数目) 是 5760。在具有一般结构的像素阵列中, 当所述一般像素阵列的分辨率是 ‘ 5760×1080 ’ 的时候, 需要的垂直数据线是 5700。

[0036] 如图 4 和图 5 中所示, 在第 N 帧周期期间, 将正数据电压提供至显示面板 PNL 的奇数垂直数据线 D1、D3 和 D5, 其中 N 是正整数。位于显示面板 PNL 的左端的第一垂直数据线 D1 和位于显示面板 PNL 的右端的垂直数据线 D_m 通过源极驱动器 IC SIC 的相同输出通道来接收数据电压, 并通过与其他垂直数据线 D2 至 D_{m-1} 一样的方式在每一个水平周期中接收数据电压。例如, 位于左端的第一垂直数据线 D1 和位于右端的垂直数据线 D_m 彼此连接, 并可连接到第一源极驱动器 IC SIC 的第一输出通道。通过第一源极驱动器 IC SIC 的第一输出通道, 将对位于显示面板 PNL 的奇数水平线左端的红色像素 R 和绿色像素 G 进行充电的红色和绿色数据电压提供到位于左端的垂直数据线。随后, 在下一水平周期期间, 通过第一源极驱动器 IC SIC 的第一输出通道, 将对位于显示面板 PNL 的奇数水平线右端的绿色像素

G 和蓝色像素 B 进行充电的绿色和蓝色数据电压提供到位于右端的垂直数据线。

[0037] 在第 N 帧周期期间,将负数据电压提供给显示面板 PNL 的偶数垂直数据线 D2 和 D4。施加到垂直数据线 D1 至 D5 的数据电压的极性在第 N 帧周期期间保持相同极性,随后在第(N+1)帧周期中反转。因而,因为施加到垂直数据线 D1 至 D5 的数据电压在一帧周期期间保持相同极性,所以降低了源极驱动器 IC SIC 的电流。因此,极大地降低了源极驱动器 IC SIC 的功耗和发热量。

[0038] 在显示面板 PNL 的第一水平线上,在第一垂直栅线 VG1 的两相对侧上彼此水平相邻的第一像素和第二像素被依次充入经由第一垂直数据线 D1 提供的具有第一极性的数据电压。更具体地说,经由第一 TFT T1,第一像素被充入具有第一极性的数据电压,随后经由第二 TFT T2,第二像素被充入具有第一极性的数据电压。

[0039] 第一 TFT T1 是在第一垂直数据线 D1 和第一水平栅线 G1 的交叉处形成,并与第一像素电极 PIX1 连接。第一 TFT T1 的栅电极与第一水平栅线 G1 连接,第一 TFT T1 的漏电极与第一垂直数据线 D1 连接。第一 TFT T1 的源电极与第一像素电极 PIX1 连接。响应于经由第一垂直栅线 VG1 和第一水平栅线 G1 而施加到第一 TFT T1 的栅电极的第一栅极脉冲,第一 TFT T1 导通。当第一 TFT T1 导通时,通过第一 TFT T1,将经由第一垂直数据线 D1 提供的具有第一极性的数据电压提供到第一像素电极 PIX1。第二 TFT T2 是在第一垂直数据线 D1 和第二水平栅线 G2 的交叉处形成,并与第二像素电极 PIX2 连接。第二 TFT T2 的栅电极与第二水平栅线 G2 连接,第二 TFT T2 的漏电极与第一垂直数据线 D1 连接。第二 TFT T2 的源电极跨越第一垂直栅线 VG1,与第二像素电极 PIX2 连接。响应于经由第二垂直栅线 VG2 和第二水平栅线 G2 而施加到第二 TFT T2 的栅电极的第二栅极脉冲,第二 TFT T2 导通。当第二 TFT T2 导通时,通过第二 TFT T2,将经由第一垂直数据线 D1 提供的具有第一极性的数据电压提供到第二像素电极 PIX2。

[0040] 在显示面板 PNL 的第一水平线上,在第三垂直栅线 VG3 的两相对侧上彼此水平相邻的第三像素和第四像素被依次充入经由第二垂直数据线 D2 提供的具有第二极性的数据电压。更具体地说,经由第四 TFT T4,第四像素被充入具有第二极性的数据电压,随后经由第三 TFT T3,第三像素被充入具有第二极性的数据电压。

[0041] 第三 TFT T3 是在第二垂直数据线 D2 和第二水平栅线 G2 的交叉处形成,并与第三像素电极 PIX3 连接。第三 TFT T3 的栅电极与第二水平栅线 G2 连接,第三 TFT T3 的漏电极与第二垂直数据线 D2 连接。第三 TFT T3 的源电极与第三像素电极 PIX3 连接。响应于经由第二垂直栅线 VG2 和第二水平栅线 G2 而施加到第三 TFT T3 的栅电极的第二栅极脉冲,第三 TFT T3 导通。当第三 TFT T3 导通的时候,通过第三 TFT T3,将经由第二垂直数据线 D2 提供的具有第二极性的数据电压提供到第三像素电极 PIX3。第四 TFT T4 是在第二垂直数据线 D2 和第一水平栅线 G1 的交叉处形成,并与第四像素电极 PIX4 连接。第四 TFT T4 的栅电极与第一水平栅线 G1 连接,第四 TFT T4 的漏电极与第二垂直数据线 D2 连接。第四 TFT T4 的源电极跨越第三垂直栅线 VG3,与第四像素电极 PIX4 连接。响应于经由第一垂直栅线 VG1 和第一水平栅线 G1 而施加到第四 TFT T4 的栅电极的第一栅极脉冲,第四 TFT T4 导通。当第四 TFT T4 导通的时候,通过第四 TFT T4,将经由第二垂直数据线 D2 提供的具有第二极性的数据电压提供到第四像素电极 PIX4。

[0042] 在显示面板 PNL 的第一水平线上,在第五垂直栅线 VG5 的相对侧上彼此水平相邻

的第五像素和第六像素被依次充入经由第三垂直数据线 D3 提供的具有第一极性的数据电压。更具体地说,经由第六 TFT T6,第六像素被充入具有第一极性的数据电压,随后经由第五 TFT T5,第五像素被充入具有第一极性的数据电压。

[0043] 第五 TFT T5 是在第三垂直数据线 D3 和第二水平栅线 G2 的交叉处形成,并与第五像素电极 PIX5 连接。第五 TFT T5 的栅电极与第二水平栅线 G2 连接,第五 TFT T5 的漏电极与第三垂直数据线 D3 连接。第五 TFT T5 的源电极与第五像素电极 PIX5 连接。响应于经由第二垂直栅线 VG2 和第二水平栅线 G2 而施加到第五 TFT T5 的栅电极的第二栅极脉冲,第五 TFT T5 导通。当第五 TFT T5 导通的时候,通过第五 TFT T5,将经由第三垂直数据线 D3 提供的具有第一极性的数据电压提供到第五像素电极 PIX5。第六 TFT T6 是在第三垂直数据线 D3 和第一水平栅线 G1 的交叉处形成,并与第六像素电极 PIX6 连接。第六 TFT T6 的栅电极与第一水平栅线 G1 连接,第六 TFT T6 的漏电极与第三垂直数据线 D3 连接。第六 TFT T6 的源电极跨越第五垂直栅线 VG5,与第六像素电极 PIX6 连接。响应于经由第一垂直栅线 VG1 和第一水平栅线 G1 而施加到第六 TFT T6 的栅电极的第一栅极脉冲,第六 TFT T6 导通。当第六 TFT T6 导通的时候,通过第六 TFT T6,将经由第三垂直数据线 D3 提供的具有第一极性的数据电压提供到第六像素电极 PIX6。

[0044] 在显示面板 PNL 的第一水平线上,在第一垂直公共电压线 COML1 的相对侧上彼此水平相邻的第七像素和第八像素被依次充入经由第四垂直数据线 D4 提供的具有第二极性的数据电压。更具体地说,经由第七 TFT T7,第七像素被充入具有第二极性的数据电压,随后经由第八 TFT T8,第八像素被充入具有第二极性的数据电压。

[0045] 第七 TFT T7 是在第四垂直数据线 D4 和第一水平栅线 G1 的交叉处形成,并与第七像素电极 PIX7 连接。第七 TFT T7 的栅电极与第一水平栅线 G1 连接,第七 TFT T7 的漏电极与第四垂直数据线 D4 连接。第七 TFT T7 的源电极与第七像素电极 PIX7 连接。响应于经由第一垂直栅线 VG1 和第一水平栅线 G1 而施加到第七 TFT T7 的栅电极的第一栅极脉冲,第七 TFT T7 导通。当第七 TFT T7 导通的时候,通过第七 TFT T7,将经由第四垂直数据线 D4 提供的具有第二极性的数据电压提供到第七像素电极 PIX7。第八 TFT T8 是在第四垂直数据线 D4 和第二水平栅线 G2 的交叉处形成,并与第八像素电极 PIX8 连接。第八 TFT T8 的栅电极与第二水平栅线 G2 连接,第八 TFT T8 的漏电极与第四垂直数据线 D4 连接。第八 TFT T8 的源电极跨越第一垂直公共电压线 COML1,与第八像素电极 PIX8 连接。响应于经由第二垂直栅线 VG2 和第二水平栅线 G2 而施加到第八 TFT T8 的栅电极的第二栅极脉冲,第八 TFT T8 导通。当第八 TFT T8 导通的时候,通过第八 TFT T8,将经由第四垂直数据线 D4 提供的具有第二极性的数据电压提供到第八像素电极 PIX8。

[0046] 在显示面板 PNL 的第二水平线上,在第一垂直栅线 VG1 的相对侧上彼此水平相邻的第九像素和第十像素被依次充入经由第二垂直数据线 D2 提供的具有第二极性的数据电压。更具体地说,经由第九 TFT T9,第九像素被充入具有第二极性的数据电压,随后经由第十 TFT T10,第十像素被充入具有第二极性的数据电压。

[0047] 第九 TFT T9 是在第二垂直数据线 D2 和第二水平栅线 G3 的交叉处形成,并与第九像素电极 PIX9 连接。第九 TFT T9 的栅电极与第三水平栅线 G3 连接,第九 TFT T9 的漏电极与第二垂直数据线 D2 连接。第九 TFT T9 的源电极跨越第一垂直栅线 VG1,与第九像素电极 PIX9 连接。响应于经由第三垂直栅线 VG3 和第三水平栅线 G3 而施加到第九 TFT T9 的栅

电极的第三栅极脉冲,第九 TFT T9 导通。当第九 TFT T9 导通时,通过第九 TFT T9,将经由第二垂直数据线 D2 提供的具有第二极性的数据电压提供到第九像素电极 PIX9。第十 TFT T10 是在第二垂直数据线 D2 和第四水平栅线 G4 的交叉处形成,并与第十像素电极 PIX10 连接。第十 TFT T10 的栅电极与第四水平栅线 G4 连接,第十 TFT T10 的漏电极与第二垂直数据线 D2 连接。第十 TFT T10 的源电极与第十像素电极 PIX10 连接。响应于经由第四垂直栅线 VG4 和第四水平栅线 G4 而施加到第十 TFT T10 的栅电极的第四栅极脉冲,第十 TFT T10 导通。当第十 TFT T10 导通时,通过第十 TFT T10,将经由第二垂直数据线 D2 提供的具有第二极性的数据电压提供到第十像素电极 PIX10。

[0048] 在显示面板 PNL 的第二水平线上,在第三垂直栅线 VG3 的相对侧上彼此水平相邻的第十一像素和第十二像素被依次充入经由第三垂直数据线 D3 提供的具有第一极性的数据电压。更具体地说,经由第十二 TFT T12,第十二像素被充入具有第一极性的数据电压,随后经由第十一 TFT T11,第十一像素被充入具有第一极性的数据电压。

[0049] 第十一 TFT T11 是在第三垂直数据线 D3 和第四水平栅线 G4 的交叉处形成,并与第十一像素电极 PIX11 连接。第十一 TFT T11 的栅电极与第四水平栅线 G4 连接,第十一 TFT T11 的漏电极与第三垂直数据线 D3 连接。第十一 TFT T11 的源电极跨越第三垂直栅线 VG3,与第十一像素电极 PIX11 连接。响应于经由第四垂直栅线 VG4 和第四水平栅线 G4 而施加到第十一 TFT T11 的栅电极的第四栅极脉冲,第十一 TFT T11 导通。当第十一 TFT T11 导通时,通过第十一 TFT T11,将经由第三垂直数据线 D3 提供的具有第一极性的数据电压提供到第十一像素电极 PIX11。第十二 TFT T12 是在第三垂直数据线 D3 和第三水平栅线 G3 的交叉处形成,并与第十二像素电极 PIX12 连接。第十二 TFT T12 的栅电极与第三水平栅线 G3 连接,第十二 TFT T12 的漏电极与第三垂直数据线 D3 连接。第十二 TFT T12 的源电极与第十二像素电极 PIX12 连接。响应于经由第三垂直栅线 VG3 和第三水平栅线 G3 而施加到第十二 TFT T12 的栅电极的第三栅极脉冲,第十二 TFT T12 导通。当第十二 TFT T12 导通时,通过第十二 TFT T12,将经由第三垂直数据线 D3 提供的具有第一极性的数据电压提供到第十二像素电极 PIX12。

[0050] 在显示面板 PNL 的第二水平线上,在第五垂直栅线 VG5 的相对侧上彼此水平相邻的第十三像素和第十四像素被依次充入经由第四垂直数据线 D4 提供的具有第二极性的数据电压。更具体地说,经由第十四 TFT T14,第十四像素被充入具有第二极性的数据电压,随后经由第十三 TFT T13,第十三像素被充入具有第二极性的数据电压。

[0051] 第十三 TFT T13 是在第四垂直数据线 D4 和第四水平栅线 G4 的交叉处形成,并与第十三像素电极 PIX13 连接。第十三 TFT T13 的栅电极与第四水平栅线 G4 连接,第十三 TFT T13 的漏电极与第四垂直数据线 D4 连接。第十三 TFT T13 的源电极跨越第五垂直栅线 VG5,与第十三像素电极 PIX13 连接。响应于经由第四垂直栅线 VG4 和第四水平栅线 G4 而施加到第十三 TFT T13 的栅电极的第四栅极脉冲,第十三 TFT T13 导通。当第十三 TFT T13 导通的时候,通过第十三 TFT T13,将经由第四垂直数据线 D4 提供的具有第二极性的数据电压提供到第十三像素电极 PIX13。第十四 TFT T14 是在第四垂直数据线 D4 和第三水平栅线 G3 的交叉处形成,并与第十四像素电极 PIX14 连接。第十四 TFT T14 的栅电极与第三水平栅线 G3 连接,第十四 TFT T14 的漏电极与第四垂直数据线 D4 连接。第十四 TFT T14 的源电极与第十四像素电极 PIX14 连接。响应于经由第三垂直栅线 VG3 和第三水平栅线 G3 而

施加到第十四 TFT T14 的栅电极的第三栅极脉冲,第十四 TFT T14 导通。当第十四 TFT T14 导通的时候,通过第十四 TFT T14,将经由第四垂直数据线 D4 提供的具有第二极性的数据电压提供到第十四像素电极 PIX14。

[0052] 在显示面板 PNL 的第二水平线上,在第一垂直公共电压线 COML1 的相对侧上彼此水平相邻的第十五像素和第十六像素被依次充入经由第五垂直数据线 D5 提供的具有第一极性的数据电压。更具体地说,经由第十五 TFT T15,第十五像素被充入具有第一极性的数据电压,随后经由第十六 TFT T16,第十六像素被充入具有第一极性的数据电压。

[0053] 第十五 TFT T15 是在第五垂直数据线 D5 和第三水平栅线 G3 的交叉处形成,并与第十五像素电极 PIX15 连接。第十五 TFT T15 的栅电极与第三水平栅线 G3 连接,第十五 TFT T15 的漏电极与第五垂直数据线 D5 连接。第十五 TFT T15 的源电极跨越第一垂直公共电压线 COML1,与第十五像素电极 PIX15 连接。响应于经由第三垂直栅线 VG3 和第三水平栅线 G3 而施加到第十五 TFT T15 的栅电极的第三栅极脉冲,第十五 TFT T15 导通。当第十五 TFT T15 导通的时候,通过第十五 TFT T15,经由第五垂直数据线 D5 提供的具有第一极性的数据电压提供到第十五像素电极 PIX15。第十六 TFT T16 是在第五垂直数据线 D5 和第四水平栅线 G4 的交叉处形成,并与第十六像素电极 PIX16 连接。第十六 TFT T16 的栅电极与第四水平栅线 G4 连接,第十六 TFT T16 的漏电极与第五垂直数据线 D5 连接。第十六 TFT T16 的源电极与第十六像素电极 PIX16 连接。响应于经由第四垂直栅线 VG4 和第四水平栅线 G4 而施加到第十六 TFT T16 的栅电极的第四栅极脉冲,第十六 TFT T16 导通。当第十六 TFT T16 导通的时候,通过第十六 TFT T16,将经由第五垂直数据线 D5 提供的具有第一极性的数据电压提供到第十六像素电极 PIX16。

[0054] 与一般像素结构相比,在图 4 中所示的像素结构中,进一步降低了数据电压的充电时间,而且进一步增加了垂直栅线的电阻长度和水平栅线的电阻长度的总和。因此,图 4 中所示的像素结构的 RC 可以增加,其中 R 是电阻,C 是电容。如图 5 和图 6 中所示,垂直栅线和水平栅线之间的连接位置根据显示面板 PNL 的位置而变化,从而降低了 RC 延迟,并在考虑到 RC 增加的情况下,对数据电压的充电量的损失进行补偿。在图 5 和图 6 中,垂直栅线和水平栅线之间的交叉处的点部分,是经由接触孔而在垂直栅线和水平栅线之间进行连接的连接部。在显示面板 PNL 的左半部分,垂直栅线 VG1、VG3、... 和 VG_{n-1} 与奇数水平栅线 G1、G3、... 和 G_{n-1} 连接。在显示面板 PNL 的右半部分,垂直栅线 VG2、VG4、... 和 VG_n 与偶数水平栅线 G2、G4、... 和 G_n 连接。垂直栅线 VG1、VG2、... 和 VG_n 与水平栅线 G1、G2... 和 G_n 之间的连接部被设置为,在所述连接部远离驱动器 IC DIC 的同时,所述连接部向显示面板 PNL 的中间靠近。因而,如图 6 中所示,当将垂直栅线 VG1、VG2、... 和 VG_n,与水平栅线 G1、G2、... 和 G_n 之间的所述连接部彼此连接起来时,所述连接部具有 V 形。按照图 6 中所示的垂直栅线的施加顺序,栅极驱动器 IC GIC 开始将栅极脉冲施加到分别位于显示面板 PNL 的左端和右端的第一垂直栅线 VG1 和第二垂直栅线 VG2,并将栅极脉冲移动到位于显示面板 PNL 的中间的第 n 垂直栅线 VG_n。

[0055] 如果位于显示面板 PNL 的左下端的像素经由在显示面板 PNL 的右下端形成的连接部来接收栅极脉冲,则栅极脉冲的 RC 延迟可能会增加,这是因为穿过所述连接部的线具有最大长度。因此,像素的充电量会降低。而另一方面,在本发明的实施例中,位于显示面板 PNL 的左下端的像素经由在显示面板 PNL 的下部中间位置形成的连接部来接收栅极脉冲,

因而穿过所述连接部的线长度减少。因此,栅极脉冲的 RC 延迟相对减少,像素的充电量增加。

[0056] IPS 模式和 FFS 模式具有能够实现视角的优点。在 IPS 模式中,因为像素电极和公共电极是在相同水平面上彼此分离开,所以在像素电极和公共电极之间形成水平电场。而且,在 IPS 模式中,因为在像素电极和公共电极所占据的空间中没有形成水平电场,因此存在液晶的非驱动区域。因此,在孔径比、亮度、对比度等方面存在损失。而另一方面,在 FFS 模式中,公共电极 COM 和像素电极 PXL 都是在显示面板 PNL 的下基板上形成的。在这一情况下,公共电极 COM 和像素电极 PXL 在彼此重叠的同时,形成阶梯状外形。因而,在 FFS 模式中,公共电极 COM 和像素电极 PXL 使用边缘场,极大地增加了在像素区域中的水平电场的形成区域。因此,与 IPS 模式中的孔径比、亮度和对比度相比,FFS 模式中的孔径比、亮度和对比度可以得到进一步改善。

[0057] 图 7 是示出根据本发明实施例的液晶显示器中的 FFS 模式的 TFT 阵列的平面图。图 8 是沿图 7 的线 I-I、II-II 和 III-III 获得的剖视图。图 7 和图 8 示出了 FFS 模式的 TFT 阵列来作为例子。然而,根据本发明实施例的液晶显示器可以以任何液晶模式来实现,而不局限于 FFS 模式。

[0058] 如图 7 和图 8 中所示,在基板 SUBS 上形成栅极金属图案。栅极金属图案包括水平栅线 G1 至 Gn,栅极焊盘 GPAD (参看图 9A 至 9G),和数据焊盘 DPAD (参看图 9A 至 9G)。栅极焊盘 GPAD 经由接触孔而分别连接到垂直栅线 VG1 至 VGn,并且分别连接到栅极驱动器 IC GIC 的输出端子。从栅极驱动器 IC GIC 输出的栅极脉冲,经由栅极焊盘 GPAD 而被施加到垂直栅线 VG1 至 VGn 和水平栅线 G1 至 Gn。数据焊盘 DPAD 经由接触孔而分别连接到垂直数据线 D1 至 Dm,并且分别连接到源极驱动器 IC SIC 的输出端子。从源极驱动器 IC SIC 输出的数据电压,经由数据焊盘 DPAD 而被施加到垂直数据线 D1 至 Dm。

[0059] 在栅极金属图案上形成栅绝缘层 GI,在栅绝缘层 GI 上形成半导体有源图案。在半导体有源图案上形成源极-漏极金属图案。所述半导体有源图案和源极-漏极金属图案是同时构图的,并以相同形状层叠。所述源极-漏极金属图案包括垂直数据线 D3 和 D4 (参看图 8),垂直栅线 VG5 (参看图 8),和垂直公共电压线 COML (参看图 8)。

[0060] 在栅绝缘层 GI 上形成第一钝化层 PAS1,以使该第一钝化层 PAS1 覆盖所述源极-漏极金属图案,并在第一钝化层 PAS1 上形成厚有机保护层 PAC。有机保护层 PAC 可以由光丙烯酸类形成。如果所述源极-漏极金属图案移位,则像素的栅极-源极电容 Cgs 会产生偏差。因而,会在垂直公共电压线 COML 的左像素和右像素的栅极-源极电容 Cgs 之间、以及在垂直栅线的左像素和右像素的栅极-源极电容 Cgs 之间存在差异。在这种情况下,因为水平相邻像素的回弹电压 ΔV_p (kick back voltage) 彼此不同,因此,即使将相同数据电压施加到水平相邻像素,所述水平相邻像素的亮度仍然可能会存在差异。因为有机保护层 PAC 具有低介电常数,并且很厚,因此,如果在栅极金属图案和像素电极之间形成有机保护层 PAC,则可以降低像素的栅极-源极电容 Cgs 之间的偏差。通过薄薄地形成由例如硅的氮化物 (SiN_x) 制成的无机绝缘层,形成第一钝化层 PAS1。因为当有机保护层 PAC 和半导体有源图案彼此直接接触时产生漏电流,因此,在有机保护层 PAC 和半导体有源图案之间形成第一钝化层 PAS1,由此来阻挡所述漏电流。

[0061] 在有机保护层 PAC 上形成透明电极图案。所述透明电极图案由诸如氧化铟锡

(ITO)之类的透明导电材料形成,并包括公共电极 COM (ITO)和链接图案 LINK (ITO)。经由垂直公共电压线 COML,将公共电压 V_{com} 提供到公共电极 COM (ITO)。公共电极 COM (ITO)穿过有机保护层 PAC 和第一钝化层 PAS1,并经由暴露垂直公共电压线 COML 的接触孔而与垂直公共电压线 COML 连接。公共电极 COM (ITO)与像素电极 PIX (ITO)一起形成边缘场。链接图案 LINK (ITO)与公共电极 COM (ITO)同时形成,但是与公共电极 COM (ITO)分离。链接图案 LINK (ITO)经由穿过有机保护层 PAC 和第一钝化层 PAS1、并暴露垂直栅线 VG3 (参看图 8)的接触孔,以及穿过有机保护层 PAC、第一钝化层 PAS1 和栅绝缘层 GI、并暴露水平栅线 G3 (参看图 8)的接触孔,将垂直栅线连接至水平栅线。

[0062] 在透明电极图案上形成第二钝化层 PAS2,并在第二钝化层 PAS2 上使用透明电极图案形成像素电极 PIX (ITO)。通过薄薄地形成由例如硅的氮化物(SiN_x)制成的无机绝缘层,形成第二钝化层 PAS2。

[0063] 可以使用在图 9A-9G 中示出的 7-掩模工序来形成图 7 和图 8 中所示的 FFS 模式的 TFT 阵列。图 9A-9G 是顺序示出在根据本发明实施例的用于制造液晶显示器的 TFT 阵列的方法中的每一阶段的剖面图。

[0064] 如图 9A 中所示,第一掩模工序包括在基板 SUBS 上沉积栅极金属层 GM,在栅极金属层 GM 上执行光刻工艺,以及在栅极金属上执行湿蚀刻工艺以对栅极金属层 GM 构图。所述栅极金属可以是铜(Cu)、铝(Al)、铝钨(AlNd)以及钼(Mo)中的一种金属,或者 Cu/MoTi 的双金属。所述光刻工艺包括在栅极金属层 GM 上涂覆光致抗蚀剂,在所述光致抗蚀剂上对准第一光掩模,以及对所述光致抗蚀剂进行曝光和显影。蚀刻栅极金属层 GM,并且随后使用剥离工艺去除剩余的光致抗蚀剂图案。由栅极金属层 GM 制成的栅极金属图案包括水平栅线 G1 至 Gn、栅极焊盘 GPAD 以及数据焊盘 DPAD。通过在所述栅极金属图案和基板 SUBS 上沉积硅的氮化物(SiN_x),形成栅绝缘层 GI。

[0065] 如图 9B 中所示,第二掩模工序包括在栅绝缘层 GI 上依次沉积非晶硅(a-Si)和源极-漏极金属层 SDM,并执行光刻工艺。源极-漏极金属可以由钼(Mo)、铝钨(AlNd)、铬(Cr)和铜(Cu)之一构成。所述光刻工艺包括在源极-漏极金属层 SDM 上涂覆光致抗蚀剂,在所述光致抗蚀剂上对准第二光掩模,即半色调掩模,并对所述光致抗蚀剂进行曝光和显影。在所述光刻工艺中,由于所述半色调掩模,所以光致抗蚀剂的曝光量是局部不均匀的,并因此形成阶梯状光致抗蚀剂图案。使用通过所述光刻工艺形成的所述阶梯状光致抗蚀剂图案作为掩模,对源极-漏极金属进行湿蚀刻,对非晶硅(a-Si)进行干蚀刻,以形成在半导体有源图案 ACT 上层叠的源极-漏极金属图案。所述源极-漏极金属图案包括垂直数据线、垂直栅线和垂直公共电压线。随后,对所述光致抗蚀剂图案执行灰化工艺,以暴露出 TFT 的半导体沟道区域,然后对所述光致抗蚀剂图案进行干蚀刻。因此,去除在 TFT 的半导体沟道区域中暴露出的欧姆接触层。

[0066] 如图 9C 中所示,第三掩模工序包括沉积硅的氮化物(SiN_x),施用光丙烯酸,和执行光刻工艺。所述光刻工艺包括在光丙烯酸上对准第三光掩模,并对光丙烯酸进行曝光和显影。作为第三掩模工序的结果,形成第一钝化层 PAS1 和有机保护层 PAC。有机保护层 PAC 具有用于暴露出第一钝化层 PAS1 的接触孔。

[0067] 如图 9D 中所示,第四掩模工序包括在第四光掩模在光丙烯酸上对准的状态下,对第一钝化层 PAS1 进行蚀刻,并通过剥离工艺去除蚀刻的第一钝化材料。作为第四掩模工序

的结果,形成穿过有机保护层 PAC 和第一钝化层 PAS1、并暴露垂直公共电压线 COML 的接触孔。

[0068] 如图 9E 中所示,第五掩模工序包括在有机保护层 PAC 上沉积诸如氧化铟锡(ITO)之类的透明导电材料,并执行光刻工艺。所述光刻工艺包括在氧化铟锡上涂覆光致抗蚀剂,在所述光致抗蚀剂上对准第五光掩模,以及对所述光致抗蚀剂进行曝光和显影。第五掩模工序还包括使用通过所述光刻工艺形成的光致抗蚀剂图案来湿蚀刻氧化铟锡,并对氧化铟锡执行剥离工艺。结果,形成诸如公共电极 COM (ITO)和链接图案 LINK (ITO)之类的透明电极图案。公共电极 COM (ITO)经由穿过有机保护层 PAC 和第一钝化层 PAS1 的接触孔,而与垂直公共电压线 COML 连接。

[0069] 如图 9F 中所示,第六掩模工序包括在透明电极图案和有机保护层 PAC 上沉积硅的氮化物(SiNx),以形成第二钝化层 PAS2,并执行光刻工艺。所述光刻工艺包括在第二钝化层 PAS2 上涂覆光致抗蚀剂,在所述光致抗蚀剂上对准第六光掩模,以及对所述光致抗蚀剂进行曝光和显影。第六掩模工序还包括使用通过所述光刻工艺形成的光致抗蚀剂图案来干蚀刻第二钝化层 PAS2,并对第二钝化层 PAS2 执行剥离工艺。结果,去除第二钝化层 PAS2 的一部分,从而形成栅极焊盘 GPAD、数据焊盘 DPAD 和暴露出 TFT 的源电极的接触孔。

[0070] 如图 9G 中所示,第七掩模工序包括在第二钝化层 PAS2 上沉积诸如氧化铟锡(ITO)之类的透明导电材料,并执行光刻工艺。所述光刻工艺包括在氧化铟锡上涂覆光致抗蚀剂,在所述光致抗蚀剂上对准第七光掩模,以及对所述光致抗蚀剂进行曝光和显影。第七掩模工序还包括使用通过光刻工艺形成的光致抗蚀剂图案来湿蚀刻氧化铟锡,并对氧化铟锡执行剥离工艺。结果,形成包括像素电极 PIX (ITO)、焊盘上电极等等的透明电极图案。像素电极 PIX (ITO)经由穿过第二钝化层 PAS2 和有机保护层 PAC 的接触孔,与 TFT 的源电极连接。所述焊盘上电极经由穿过第二钝化层 PAS2、有机保护层 PAC、第一钝化层 PAS1 和栅绝缘层 GI 的接触孔,与栅极焊盘 GPAD 和数据焊盘 DPAD 的栅极金属图案连接。

[0071] 图 9A-9G 示出 7-掩模工序。然而,根据本发明实施例的用于制造液晶显示器的方法不限于此。

[0072] 如上所述,本发明的实施例经由包括垂直数据线、垂直栅线和垂直公共电压线的垂直线,提供驱动显示面板所需要的所有信号。结果,本发明的实施例可以将显示面板的左侧、右侧和下侧的边框宽度降至大约 1.0 毫米或者更小。如图 11 中所示,可以在边框 BZ 内形成一条公共电压线 COML2 和一条接地线 GNDL。可以使用栅极金属图案和源极-漏极金属图案形成公共电压线 COML2 和接地线 GNDL。不在边框 BZ 内形成除了公共电压线 COML2 和接地线 GNDL 之外的线。在图 11 中,将公共电压 V_{com} 提供到公共电压线 COML2,并且可以将地电平电压,比如零伏,施加到接地线 GNDL。公共电压线 COML2 和接地线 GNDL 经由静电电路(未示出)而与垂直数据线的一端和另一端连接,并被安装用于防止静电。当在显示面板 PNL 的像素阵列中产生静电时,静电穿过所述静电电路,并通过在边框 BZ 中形成的公共电压线 COML2 和接地线 GNDL 而放电。在边框 BZ 中形成的公共电压线 COML2 与像素阵列内的垂直公共电压线 COML 连接,并将公共电压 V_{com} 提供给位于像素阵列下侧的像素的公共电极 2,由此向像素提供均匀的公共电压 V_{com} 。

[0073] 如上所述,本发明的实施例通过包括垂直数据线、垂直栅线和垂直公共电压线的垂直线,提供驱动显示面板所需要的所有要求,由此将显示面板的左侧、右侧和下侧的每一

侧的边框宽度降至大约 1.0 毫米或者更小。

[0074] 本发明的实施例通过一条垂直数据线,以时分方式将数据电压提供给相邻像素,由此使垂直线的数目最小化。而且,由于从源极驱动器 IC 输出的数据电压的极性在一个帧周期期间保持为相同极性,因此可以使源极驱动器 IC 的功耗和发热量最小化。

[0075] 此外,根据本发明实施例的液晶显示器将垂直栅线和水平栅线之间的连接部设置为,在所述连接部远离源极驱动器 IC 的同时,所述连接部向显示面板的中间靠近,由此降低了像素的充电量的偏差。

[0076] 尽管已经参考多个例证性的实施例描述了实施方式,但是应当被理解的是:可以由本领域技术人员构思出属于本公开内容的原理范围内的大量其他修改方案和实施方案。尤其是,可以对属于本公开内容、附图和所附权利要求内的主题组合方案的组成部件和/或结构作出各种变化和修改。除了组成部件和/或结构的变化和修改之外,替代使用对于本领域技术人员而言也是清楚明白的。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8

第一掩模




图 9A

第二掩模




图 9B

第三掩模




图 9C

第四掩模




图 9D

第五掩模




图 9E




图 9F




图 9G




图 10




图 11

| | | | |
|----------------|---|---------|------------|
| 专利名称(译) | 液晶显示器及其制造方法 | | |
| 公开(公告)号 | CN103852944A | 公开(公告)日 | 2014-06-11 |
| 申请号 | CN201310138485.6 | 申请日 | 2013-04-19 |
| [标]申请(专利权)人(译) | 乐金显示有限公司 | | |
| 申请(专利权)人(译) | 乐金显示有限公司 | | |
| 当前申请(专利权)人(译) | 乐金显示有限公司 | | |
| [标]发明人 | 李敏职 李世应 李秉炫 | | |
| 发明人 | 李敏职 李世应 李秉炫 | | |
| IPC分类号 | G02F1/1362 G02F1/133 G02F1/1333 | | |
| CPC分类号 | G02F1/133308 G09G3/3648 G02F1/13454 G02F1/136204 G02F1/136286 G02F2001/13456 G09G3/3614 G09G2300/0426 G09G2310/0278 G09G2310/0281 | | |
| 代理人(译) | 徐金国 | | |
| 优先权 | 1020120138187 2012-11-30 KR | | |
| 其他公开文献 | CN103852944B | | |
| 外部链接 | Espacenet SIPO | | |

摘要(译)

本发明涉及一种能够减小边框的液晶显示器及其制造方法。所述液晶显示器包括包含垂直线、水平线和像素的显示面板，以及经由所述垂直线而将数据电压和栅极脉冲提供到所述像素的驱动器集成电路（IC）。所述垂直线包括被提供有数据电压的垂直数据线，被提供有栅极脉冲的垂直栅线，和被提供有公共电压的垂直公共电压线。所述水平线包括水平栅线，所述水平栅线与所述垂直栅线连接，并经由所述垂直栅线接收所述栅极脉冲。

