



(12) 发明专利

(10) 授权公告号 CN 102593050 B

(45) 授权公告日 2014.08.20

(21) 申请号 201110453765.7

(22) 申请日 2012.03.09

(73) 专利权人 深超光电(深圳)有限公司

地址 518109 广东省深圳市宝安区龙华街道
办民清路深超光电科技园 A 栋

(72) 发明人 许民庆 杨妮 庄塗城 余鸿志

(74) 专利代理机构 深圳市鼎言知识产权代理有
限公司 44311

代理人 徐丽昕

(51) Int. Cl.

G02F 1/136(2006.01)

(56) 对比文件

KR 100577781 B1, 2006.05.10,
CN 1452002 A, 2003.10.29,
CN 1828914 A, 2006.09.06,
US 2011/0149186 A1, 2011.06.23,
CN 1928677 A, 2007.03.14,
CN 1740887 A, 2006.03.01,
K. S. Son et. al., "The interfacial

reaction between ITO and silicon nitride
deposited by PECVD in fringe field
switching device. 《Current Applied
Physics》.2002, 第2卷(第3期), 第229-232
页.

审查员 赵吉鹤


权利要求书1页 说明书4页 附图4页

(54) 发明名称

一种液晶显示面板阵列基板的制作方法

(57) 摘要

一种提升液晶显示面板阵列基板穿透率的制作方法,包括如下步骤,首先提供一基板,依次形成栅极、栅极绝缘层、半导体层、第一透明电极、源极和漏极于该基板上,再形成第一钝化层覆盖该源极、漏极、半导体层和该栅极绝缘层,接着再形成第二钝化层覆盖第一钝化层,最后再形成第二透明电极于该第二钝化层上,其中第一钝化层的沉积功率小于 5500 瓦,第二钝化层的沉积功率大于 5000 瓦。



1. 一种液晶显示面板阵列基板的制作方法,包括如下步骤:
提供一基板;
依次形成栅极、栅极绝缘层、半导体层、第一透明电极、源极和漏极于该基板上;
再形成第一钝化层覆盖该源极、漏极、半导体层和该栅极绝缘层,其中该第一钝化层的沉积功率小于 5500 瓦;
接着再形成一第二钝化层覆盖该第一钝化层,其中该第二钝化层的沉积功率大于 5000 瓦;
然后再形成第二透明电极于该钝化层上。
2. 如权利要求 1 所述的一种液晶显示面板阵列基板的制作方法,该第一钝化层的沉积反应气体为硅烷和氨气。
3. 如权利要求 2 所述的一种液晶显示面板阵列基板的制作方法,该反应气体的流量小于 6500 标准毫升每分钟。
4. 如权利要求 1 所述的一种液晶显示面板阵列基板的制作方法,该第一钝化层沉积的厚度为 50 ~ 250 埃。
5. 如权利要求 1 所述的一种液晶显示面板阵列基板的制作方法,该第二钝化层为多层结构。
6. 如权利要求 1 所述的一种液晶显示面板阵列基板的制作方法,该第二钝化层为两层结构。
7. 如权利要求 1 所述的一种液晶显示面板阵列基板的制作方法,该第二钝化层的沉积压力大于等于 1500 兆帕。
8. 如权利要求 1 所述的一种液晶显示面板阵列基板的制作方法,该第二钝化层的沉积反应气体硅烷和氨气。
9. 如权利要求 1 所述的一种液晶显示面板阵列基板的制作方法,该第一透明电极层为画素电极。
10. 如权利要求 9 所述的一种液晶显示面板阵列基板的制作方法,该画素电极的材质为氧化铟锡。
11. 如权利要求 1 所述的一种液晶显示面板阵列基板的制作方法,该第二透明电极层为共通电极。

一种液晶显示面板阵列基板的制作方法

技术领域

[0001] 本发明是关于一种液晶显示面板阵列基板的制作方法,特别地,涉及一种提升液晶显示面板阵列基板的穿透率的制作方法。

背景技术

[0002] 近年来,液晶显示器(LCD)因其优越特性,已经得到了广泛的应用和普遍的认同。LCD是一种通过对同时具有液体流动性和光学特性的液晶施加电场来改变其光穿透率的显示器,作为一种能够替代阴极射线管(CRT)显示器的新型显示器,因其外形薄、重量轻、功耗小、辐射低而备受推崇。

[0003] LCD器件根据其液晶及图案结构的属性而具有多种类型。更具体地,LCD器件分为:扭转向列(TN)型,通过施加电压来控制液晶扭转;多域型,通过将一个像素分为多个域来获得宽视角;光补偿双折射(OCB)型,通过在基板的外表面上形成补偿膜,来根据光的行进方向对光的相位变化进行补偿;面内切换(IPS)型,通过在任一基板上形成两个电极来形成平行的横向电场;以及垂直配向(VA)型,通过使用负型液晶和垂直配向层,使液晶分子的纵轴垂直于配向层的平面。

[0004] 在这些类型中,IPS型LCD器件包括:彩色滤光片(CF)基板、阵列(Array)基板和液晶层。其中,彩色滤光片基板和阵列基板彼此相对,并且在这两个基板之间形成有液晶层。彩色滤光片基板包括:用于防止光泄漏的黑色矩阵(black matrix)层,和用于实现各种颜色的R、G和B滤光层。另外,阵列基板包括:多数条扫描线和多数条数据线纵横交错,多数个画素位于该些扫描和数据线交错间,每个画素内包含有画素电极和共通电极。对于光穿透的影响,彩色滤光片(CF)基板的影响相对比较稳定,在膜层的材质和结构确定后,制程参数对其穿透率的影响上,彩色滤光片基板要比阵列基板小的多,因此,通常在提升穿透率问题上,会聚焦在如何改善阵列基板各膜层上。如图一所示,在画素区域内包含薄膜晶体管(Thin film transistor)区域和显示区域,其中该薄膜晶体管区域为不透光的区域,而显示区域则是光穿透的区域,但是在IPS型液晶显示面板的阵列基板中该显示区域包含有多层膜的重叠结构,如在基板100上有栅极绝缘层201、画素电极501、钝化层701以及共通电极801,而在整个阵列基板的制程当中,画素电极501的单层穿透率对整个阵列基板的非常关键,这主要是因为形成覆盖在画素电极层501上面的钝化层701时,会对画素电极501造成伤害,特别是沉积钝化层701时会降低画素电极中的氧含量,而画素电极的材料通常是氧化铟锡,氧的含量降低会导致了其穿透率下降。而IPS型液晶显示面板基于其画素电极和钝化层的层叠关系及制程影响关系,造成了IPS型液晶显示面板的阵列基板穿透率比较低。

[0005] 为了解决上述问题,现有技术中也提出了较多的解决方案,比如说通过改变画素电极或共通电极的宽度,或者通过改变绝缘层的材质等方式,但是都没有达到理想的效果。因此提升IPS型LCD的穿透率成为了亟待解决的一个问题。

发明内容

[0006] 本发明提供一种 IPS 显示技术面板阵列基板的制作方法,通过改变钝化层的形成方式,提升 IPS 型液晶显示面板阵列基板的穿透率。

[0007] 本发明提供了一种 IPS 型液晶显示面板阵列基板制作方法,首先提供一基板,依次形成栅极、栅极绝缘层、半导体层、第一透明电极、源极和漏极于该基板上,再形成第一钝化层覆盖该源极、漏极、半导体层和该栅极绝缘层,接着再形成第二钝化层覆盖第一钝化层,最后再形成第二透明电极于该第二钝化层上,其中第一钝化层的沉积功率小于 5500 瓦,第二钝化层的沉积功率大于 5000 瓦。

[0008] 在本发明的一个实施例中,上述的液晶显示面板阵列基板的制作方法,其中第一钝化层的沉积反应气体为硅烷和氨气。

[0009] 在本发明的一个实施例中,上述的第一钝化层使用的沉积反应气体是硅烷和氨气。

[0010] 在本发明的一个实施例中,上述的沉积反应气体的气体流量小于 6500 标准毫升每分钟。

[0011] 在本发明的一个实施例中,上述形成的第一钝化层沉积的厚度为 50 ~ 250 埃。

[0012] 在本发明的一个实施例中,上述第二钝化层是单层结构,也可以为多层结构。

[0013] 在本发明的一个实施例中,上述的第二钝化层可以是两层,也可以是三层或者更多层,但不限于此。并且第二钝化层的沉积压力大于等于 1500 兆帕。形成这第二钝化层的沉积反应的气体是硅烷和氨气。

[0014] 其中如上述的液晶显示面板阵列基板的制作方法,该第一透明电极层为画素电极,该第二透明电极层为共通电极。其中画素电极的材质为氧化铟锡。

附图说明

[0015] 图 1 是现有技术 IPS 型阵列基板截面示意图。

[0016] 图 2A-2G 为本发明阵列基板制作流程图。

[0017] 图 3 为本发明另一实施例示意图。

[0018] 图 4 为沉积第一层钝化层功率和穿透率影响关系图。

[0019] 图 5 为沉积第二层钝化层功率和穿透率影响关系图。

[0020] 图 6 为沉积第一钝化层之前对画素电极热处理的功率和穿透的关系图。

具体实施方式

[0021] 为让本发明更明显易懂,下文特举较佳实施例详细介绍。本发明之较佳实施例均配以对应的图示标号。

[0022] 实施例一,请参照图 2A 至图 2G,图 2A 至图 2G 为本发明制作 IPS 型显示面板阵列基板的制作流程,如图 2A 所示,首先提供一基板 100,基板可为玻璃基板,塑料基板,其他合适材质的基板。然后通过溅镀的方式形成一层金属薄膜,金属薄膜的材质可为铝、钼、钨或者及其合金,溅镀的厚度为 2100 埃到 3300 埃,最好是 2500 埃到 3000 埃。接着通过湿蚀刻或者干蚀刻方式进行显影蚀刻制程形成图案化的栅极 10 和栅极线(图中未绘示)。

[0023] 如图 2B 所示,在基板 100 和栅极 10 上通过化学气相沉积形成栅极绝缘层 20,该栅

极绝缘层的厚度为 3300 埃到 4000 埃,并且该栅极绝缘层可以是氧化硅,氮化硅或者氮氧化硅,但不限于此。

[0024] 接着,如图 2C 所示,沉积半导体层,其中半导体的厚度为 1600 埃到 2000 埃,其中该半导体层可分为底层的通道层 30 和上层的掺杂层 40,其中通道层 30 的材质为非晶硅,而掺杂层的则是通过在非晶硅中进行磷离子的掺杂形成。为了形成更好电性的薄膜电晶体,通道层 30 可以通过两种不同的沉积速度形成,其中通道层 30 的底层以低速沉积的方式沉积,而通道层 30 的上层则通过高速沉积。同样通过显影蚀刻方式进行蚀刻制程,形成岛状的半导体。

[0025] 接下来,如图 2D 所示,通过溅镀的方式,形成一层第一电极,其中第一电极的厚度为 300 埃到 500 埃,该第一电极为画素电极 50,画素电极的材质可以是氧化铟硒或者氧化铟锌,经过显影蚀刻制程形成预定的图案。

[0026] 形成画素电极 50 之后,如图 2E 所示,接下来将要形成的是源漏电极,首先通过溅镀或者其他方式形成一层金属层,然后通过显影蚀刻方式将金属层蚀刻成预定的形状源极 61、漏极 62 以及数据线(图中未绘示),在蚀刻源漏电极时需要注意的是,必须将源漏极中间裸露的掺杂层 40 彻底蚀刻干净,进行过蚀刻直到露出通道层 40。

[0027] 紧接着将进行钝化层的形成,如图 2F 所示,首先,形成第一钝化层 71,第一钝化层 71 的厚度为 50 埃到 250 埃,沉积反应气体为硅烷和氨气,其中反应气体的气体流量小于 6500 标准,沉积的功率小于 5000 瓦。紧接着,形成第二层钝化层 72,同样沉积反应气体为硅烷和氨气,为保持沉积速率,沉积第二钝化层的沉积压力大于等于 1500 兆帕,为了保持优良的绝缘和保护特性,整个钝化层包含第一和第二钝化层的厚度总为 2000 埃到 6500 埃。其中特别注意的是,沉积第一钝化层时的沉积功率要小于 5500 瓦,请参考图 4,图 4 为沉积功率和穿透率的关系示意图,其中横轴表示的沉积的功率,纵轴表示的是阵列基板穿透率,在沉积功率超过 5500 瓦时,因为沉积过程中对画素电极 50 的伤害,穿透率将出现明显下降的趋势,而在 5500 瓦左右,穿透率保持在一个最高的水平,因此,在沉积第一钝化层 71 时沉积功率要小于 5500 瓦。同样值得特别注意的是为了保持钝化层本身的穿透率,沉积第二钝化层沉积功率应当大于 5000 瓦,请参考图 5,图 5 为第二层钝化层的沉积功率和穿透率的关系示意图,其中横轴表示的沉积的功率,纵轴表示的是阵列基板的穿透率,当沉积功率超过 5000 瓦时,穿透率会明显的上升,因此在沉积第二钝化层需要沉积功率大于 5000 瓦。钝化层的形成对穿透率的影响至关重要,这主要是因为沉积钝化层时极易造成对下面画素电极 50 的伤害,比如说画素电极中氧的析出,或者过多的氢离子进入画素电极,都会造成画素电极的穿透率下降,从而降低了整个阵列基板的穿透率。因此本发明提出了一种制造方法,将钝化层以多层常的层叠结构形成,从而避免在形成钝化层时对画素电极的伤害,降低穿透率。

[0028] 为了进一步降低钝化层的沉积制程对画素电极 50 的影响,在沉积第一层钝化层之前,可以对画素电极进行一个气体的热处理制程。采用的热处理气体的氮气,其中热处理的功率小于 1000 瓦,请参考图 6,当热处理的功率超过 1000 瓦时整个阵列基板穿透率会随着功率的增加而降低,因此,热处理的功率必须小于 1000 瓦。

[0029] 最后进行共同电极的制作,如图 2G 所示,在第二钝化层 72 上通过溅镀的方式形成一层透明的电极层,厚度为 300 埃到 500 埃,然后通过显影蚀刻制程将透明电极层形成第二

电极层 80,第二电极层为一梳状的电极层,第二电极即为共同电极层,材质选自氧化铟锌和氧化铟锡。形成完共同电极层后,阵列基板的制程基本上就完成了,然后进行配向膜涂布,液晶滴注和贴合等制程形成最后的液晶显示面板。

[0030] 本发明的第二实施例,请参考图 3,本发明中的钝化层可为多层的叠层结构,首先提供一基板 100,基板可为玻璃基板,塑料基板,其他合适材质的基板。然后通过溅镀的方式形成和光显影蚀刻制程形成图案化的栅极 10 和栅极线(图中未绘示)。然后在基板 100 和栅极 10 上通过化学气相沉积形成栅极绝缘层 20,该栅极绝缘层可以是氧化硅,氮化硅或者氮氧化硅,但不限于此。接着,沉积半导体层,其中该半导体层可分为底层的通道层 30 和上层的掺杂层 40,通道层 30 可以通过两种不同的沉积速度形成,其中通道层 30 的底层以低速沉积的方式沉积,而通道层 30 的上层则通过高速沉积。同样通过显影蚀刻方式进行蚀刻制程,形成岛状的半导体。接下来,通过溅镀的方式,形成一层第一电极,第一电极即为画素电极 50,画素电极的材质可以是氧化铟锡或者氧化铟锌,经过显影蚀刻制程形成预定的图案。形成画素电极 50 之后,接下来将要形成的是源漏电极。紧接着将进行钝化层的形成,钝化层的形成对穿透率的影响至关重要,这主要是因为沉积钝化层时极易造成对下面画素电极 50 的伤害,比如说画素电极中氧的析出,或者过多的氢离子进入画素电极,都会造成画素电极的穿透率下降,从而降低了整个阵列基板的穿透率。因此本发明提出了一种制造方法,将钝化层以多层叠的层叠结构形成,从而避免在形成钝化层时对画素电极的伤害,降低穿透率。同样,为了进一步减少后续制程对画素电极的伤害,从而降低穿透率,在沉积第一钝化层之前,对画素电极进行热处理的制程,同时,在热处理过程中,热处理的功率要小于 1000 瓦。其中热处理的气体采用氮气,接下来则进行钝化层的制作。首先,形成第一钝化层 71,第一钝化层 71 的厚度为 50 埃到 250 埃,沉积反应气体为硅烷和氨气,其中反应气体的气体流量小于 6500 标准,其中特别注意的是,沉积第一钝化层时的沉积功率要小于 5500 瓦。紧接着,形成第二层钝化层 72,同样沉积反应气体为硅烷和氨气,为保持沉积速率,沉积第二钝化层的沉积压力大于等于 1500 兆帕,为了保持优良的绝缘和保护特性,整个钝化层包含第一和第二钝化层的厚度总为 2000 埃到 6500 埃,第二钝化层包含两层,第二钝化层底层 72 和第二钝化层上层 73。最后进行共同电极的制作,在第二钝化层 72 上通过溅镀的方式形成一层透明的电极层,厚度为 300 埃到 500 埃,然后通过显影蚀刻制程将透明电极层形成第二电极层 80,第二电极层为一梳状的电极层,第二电极即为共同电极层,材质选自氧化铟锌和氧化铟锡。形成完共同电极层后,阵列基板的制程基本上就完成了,然后进行配向膜涂布,液晶滴注和贴合等制程形成最后的液晶显示面板。

[0031] 本领域的普通技术人员应当理解,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。




图 1




图 2A



图 2B



图 2C




图 2D




图 2E




图 2F




图 2G




图 3




图 4




图 5




图 6

专利名称(译)	一种液晶显示面板阵列基板的制作方法		
公开(公告)号	CN102593050B	公开(公告)日	2014-08-20
申请号	CN201110453765.7	申请日	2012-03-09
[标]申请(专利权)人(译)	深超光电(深圳)有限公司		
申请(专利权)人(译)	深超光电(深圳)有限公司		
当前申请(专利权)人(译)	深超光电(深圳)有限公司		
[标]发明人	许民庆 杨妮 庄塗城 余鸿志		
发明人	许民庆 杨妮 庄塗城 余鸿志		
IPC分类号	G02F1/136		
代理人(译)	徐丽昕		
其他公开文献	CN102593050A		
外部链接	Espacenet SIPO		

摘要(译)

一种提升液晶显示面板阵列基板穿透率的制作方法，包括如下步骤，首先提供一基板，依次形成栅极、栅极绝缘层、半导体层、第一透明电极、源极和漏极于该基板上，再形成第一钝化层覆盖该源极、漏极、半导体层和该栅极绝缘层，接着再形成第二钝化层覆盖第一钝化层，最后再形成第二透明电极于该第二钝化层上，其中第一钝化层的沉积功率小于5500瓦，第二钝化层的沉积功率大于5000瓦。

