

(12) 发明专利申请

(10) 申请公布号 CN 103165095 A

(43) 申请公布日 2013. 06. 19

(21) 申请号 201310109279. 2

(22) 申请日 2013. 03. 29

(71) 申请人 深圳市华星光电技术有限公司

地址 518000 广东省深圳市光明新区塘明大道 9-2 号

(72) 发明人 朱江 郭东胜

(74) 专利代理机构 深圳市百瑞专利商标事务所
(普通合伙) 44240

代理人 邢涛

(51) Int. Cl.

G09G 3/36 (2006. 01)


权利要求书2页 说明书5页 附图7页

(54) 发明名称

一种液晶面板的驱动电路、液晶面板和一种驱动方法

(57) 摘要

本发明公开一种液晶面板的驱动电路、液晶面板和一种驱动方法。液晶面板包括多条数据线，与数据线连接的引线，驱动电路包括监控模块和数据驱动模块，数据驱动模块包括与液晶面板的引线耦合的数据锁存单元；监控模块输出时序信号控制数据锁存单元输出显示信号到数据线，液晶显示的驱动电路还包括与数据线对应的延迟单元，时序信号通过延迟单元耦合到数据锁存单元；延迟单元到达预定的延迟触发时间后，控制数据锁存单元输出显示信号到相应的数据线；较长的引线耦合的延迟单元的延迟触发时间小于较短的引线耦合的延迟单元的延迟触发时间。本发明可以改善显示信号延迟，提高显示品质，并适用于多输出通道数据驱动模块。



1. 一种液晶面板的驱动电路,所述液晶面板包括多条数据线,与数据线连接的引线,所述驱动电路包括监控模块和数据驱动模块,其特征在于,所述数据驱动模块包括与液晶面板的引线耦合的数据锁存单元;所述监控模块输出时序信号控制所述数据锁存单元输出显示信号到数据线,所述液晶显示的驱动电路还包括与数据线对应的延迟单元,所述时序信号通过所述延迟单元耦合到所述数据锁存单元;所述延迟单元到达预定的延迟触发时间后,控制数据锁存单元输出显示信号到相应的数据线;所述较长的引线耦合的延迟单元的延迟触发时间小于较短的引线耦合的延迟单元的延迟触发时间。

2. 如权利要求1所述的液晶面板的驱动电路,其特征在于,所述液晶面板的数据线耦合有像素,所述延迟单元控制每个数据锁存单元输出的显示信号抵达同一行像素的时间相等。

3. 如权利要求1所述的液晶面板的驱动电路,其特征在于,所述延迟单元包括多个级联的D触发器,每个D触发器的输出端耦合到一个数据锁存单元,并耦合到下一级D触发器的输入端;所述延迟单元还包括与所述D触发器对应的计数器;所述D触发器的触发端通过所述计数器耦合到统一的时钟脉冲信号。

4. 如权利要求1所述的液晶面板的驱动电路,其特征在于,所述数据锁存单元包括数据暂存器,与数据暂存器耦合的数模转换模块,所述数模转换模块将所述显示信号转化成模拟信号后输出到相应的数据线。

5. 如权利要求4所述的液晶面板的驱动电路,其特征在于,所述时序信号为高电平时,所述显示信号从所述数据暂存器传送到所述数模转换模块;所述时序信号为低电平时,所述数模转换模将转换后的显示信号输出到相应的数据线。

6. 如权利要求1所述的液晶面板的驱动电路,其特征在于,所述液晶面板的数据线耦合有像素,所述延迟单元控制数据锁存单元输出的显示信号抵达同一行像素的时间相等;所述延迟单元包括多个级联的D触发器,每个D触发器的输出端耦合到一个数据锁存单元,并耦合到下一级D触发器的输出端;所述延迟单元还包括与所述D触发器对应的计数器;所述D触发器的触发端通过所述计数器耦合到统一的时钟脉冲信号;所述数据锁存单元包括数据暂存器,与数据暂存器耦合的数模转换模块,所述数模转换模块将所述显示信号转化成模拟信号后输出到相应的数据线;所述时序信号为高电平时,所述显示信号从所述数据暂存器传送到所述数模转换模块;所述时序信号为低电平时,所述数模转换模将转换后的显示信号输出到相应的数据线。

7. 一种液晶显示装置,包括如权利要求1~6任一所述的液晶面板的驱动电路。

8. 一种液晶面板驱动电路的驱动方法,所述液晶面板包括多条数据线,与数据线耦合的数据驱动模块,与数据驱动模块耦合的监控模块;所述数据驱动模块包括与数据线对应的数据锁存单元和延迟单元;所述驱动方法包括步骤:

A:监控模块的时序信号通过延迟单元耦合到数据锁存单元;

B:所述较长的引线耦合的延迟单元的延迟触发时间小于较短的引线耦合的延迟单元的延迟触发时间;所述延迟单元到达预定的延迟触发时间后,将时序信号转换成低电平状态并发送到数据锁存单元,控制数据锁存单元输出显示信号到相应的数据线。

9. 如权利要求8所述的液晶面板驱动电路的驱动方法,其特征在于,所述步骤B中包括:控制延迟单元的延迟触发时间,使得每个数据锁存单元输出的显示信号抵达同一行液

晶面板的像素的时间相等。

10. 如权利要求 8 所述的液晶面板驱动电路的驱动方法,其特征在于,所述步骤 B 中包括:采用 D 触发器控制延迟时间。

一种液晶面板的驱动电路、液晶面板和一种驱动方法

技术领域

[0001] 本发明涉及液晶显示领域,更具体的说,涉及一种液晶面板的驱动电路、液晶面板和一种驱动方法。

背景技术

[0002] 在液晶面板中,从数据芯片输出的信号在到达数据线前有一段走线,随着数据芯片输出通道数的增加,两端的走线与中间走线的长度差异越来越大,进而阻抗差异也越来越大,阻抗差异会影响着数据信号的失真程度。通常,为了使得达到每一个像素时走线的阻抗基本一致,会采用再用一段蛇形走线来实现,如图一,COF (chip on flim)封装的数据驱动模块的金手指会压合到玻璃的引线上,然后经过一段绕线再连接到液晶面板的像素。但是目前液晶面板正朝着窄边框方向发展,故绕线空间逐渐缩小。而且随着数据驱动模块的芯片输出通道数越来越多,这样的补偿是没法减少距离差异导致的阻抗差异,这样就造成了数据芯片两端的输出通道的信号到达液晶面板的数据线时比数据芯片中间的输出通道的显示信号到达液晶面板数据线时还是有延迟。因此,寻求别的方式来解决补偿问题已迫在眉睫。

发明内容

[0003] 本发明所要解决的技术问题是提供一种新的可改善显示信号延迟,特别适用于多输出通道数据驱动模块的液晶面板的驱动电路、液晶面板和一种驱动方法。

[0004] 本发明的目的是通过以下技术方案来实现的:

[0005] 一种液晶面板的驱动电路,所述液晶面板包括多条数据线,与数据线连接的引线,所述驱动电路包括监控模块和数据驱动模块,所述数据驱动模块包括与液晶面板的引线耦合的数据锁存单元;所述监控模块输出时序信号控制所述数据锁存单元输出显示信号到数据线,所述液晶显示的驱动电路还包括与数据线对应的延迟单元,所述时序信号通过所述延迟单元耦合到所述数据锁存单元;

[0006] 所述延迟单元到达预定的延迟触发时间后,控制数据锁存单元输出显示信号到相应的数据线;所述较长的引线耦合的延迟单元的延迟触发时间小于较短的引线耦合的延迟单元的延迟触发时间。

[0007] 进一步的,所述液晶面板的数据线耦合有像素,所述延迟单元控制每个数据锁存单元输出的显示信号抵达同一行像素的时间相等。这样可以彻底解决显示信号延迟的问题,达到最佳的显示效果。

[0008] 进一步的,所述延迟单元包括多个级联的D触发器,每个D触发器的输出端耦合到一个数据锁存单元,并耦合到下一级D触发器的输入端;所述延迟单元还包括与所述D触发器一一对应的计数器;所述D触发器的触发端通过所述计数器耦合到统一的时钟脉冲信号。当时序信号为高电平时,D触发器会随着时钟信号的频率逐级产生时序信号。其中D触发器触发端的脉冲信号可以用时钟信号通过计数器产生,因此,通过改变计数器就可以产

生不同的脉冲信号,进而产生不同延迟的时序信号。D 触发器能实现信号延迟输出,并有很好的跟随特性,且成本低廉,有利于降成本;通过计数器可以灵活设置 D 触发器的延迟输出时间。

[0009] 进一步的,所述数据锁存单元包括数据暂存器,与数据暂存器耦合的数模转换模块,所述数模转换模块将所述显示信号转化成模拟信号后输出到相应的数据线。此为一种具体的数据锁存单元结构。

[0010] 进一步的,所述时序信号为高电平时,所述显示信号从所述数据暂存器传送到所述数模转换模块;所述时序信号为低电平时,所述数模转换模将转换后的显示信号输出到相应的数据线。此为一种采用低电平触发控制的技术方案。

[0011] 进一步的,所述液晶面板的数据线耦合有像素,所述延迟单元控制数据锁存单元输出的显示信号抵达同一行像素的时间相等;所述延迟单元包括多个级联的 D 触发器,每个 D 触发器的输出端耦合到一个数据锁存单元,并耦合到下一级 D 触发器的输出端;所述延迟单元还包括与所述 D 触发器一一对应的计数器;所述 D 触发器的触发端通过所述计数器耦合到统一的时钟脉冲信号;所述数据锁存单元包括数据暂存器,与数据暂存器耦合的数模转换模块,所述数模转换模块将所述显示信号转化成模拟信号后输出到相应的数据线;所述时序信号为高电平时,所述显示信号从所述数据暂存器传送到所述数模转换模块;所述时序信号为低电平时,所述数模转换模将转换后的显示信号输出到相应的数据线。此为一种具体的液晶面板驱动电路结构。

[0012] 一种液晶显示装置,包括本发明所述的液晶面板的驱动电路。

[0013] 一种液晶面板驱动电路的驱动方法,所述液晶面板包括多条数据线,与数据线耦合的数据驱动模块,与数据驱动模块耦合的监控模块;所述数据驱动模块包括与数据线对应的数据锁存单元和延迟单元;所述驱动方法包括步骤:

[0014] A:监控模块的时序信号通过延迟单元耦合到数据锁存单元;

[0015] B:所述较长的引线耦合的延迟单元的延迟触发时间小于较短的引线耦合的延迟单元的延迟触发时间;所述延迟单元到达预定的延迟触发时间后,将时序信号转换成低电平状态并发送到数据锁存单元,控制数据锁存单元输出显示信号到相应的数据线。

[0016] 进一步的,所述步骤 B 中包括:控制延迟单元的延迟触发时间,使得每个数据锁存单元输出的显示信号抵达同一行液晶面板的像素的时间相等。这样可以彻底解决显示信号延迟的问题,达到最佳的显示效果。

[0017] 进一步的,所述步骤 B 中包括:采用 D 触发器控制延迟时间。此为一种具体延迟单元电路结构,D 触发器能实现信号延迟输出,并有很好的跟随特性,且成本低廉,有利于降成本。

[0018] 发明人研究发现,一般的数据驱动模块各通道的数据是同时输出的,即每个数据锁存单元的显示信号是同时加载到数据线中。随着引线长度的增长,其信号到达面板数据线时的延迟程度也逐渐增大,面板对应的数据列的充电时间也逐渐减少。现有的数据驱动模块一般通过时序信号来控制,其动作逻辑是:时序信号在其上升沿时会将显示信号锁存至数据锁存单元,在其下降沿时再将显示信号推入液晶面板。考虑到时序信号的这种特性,本发明采用延迟单元来控制时序信号下降沿抵达每个数据锁存单元的时间,当延迟单元到达预定的延迟触发时间后,将时序信号转换成低电平状态并发送到数据锁存单元,控制数

据锁存单元输出显示信号到相应的引线,进而抵达与该引线连接的数据线;较长的引线耦合的延迟单元的延迟触发时间小于较短的引线耦合的延迟单元的延迟触发时间,这样显示信号抵达同一行像素的时间差异就能减小,达到改善显示信号延迟,提高显示品质;另外,本发明跟距离没有关系,只要控制好不同延迟单元的延迟时间,都能达到改善显示信号延迟的问题,适用于多输出通道数据驱动模块。

附图说明

- [0019] 图 1 是现有的一种液晶面板驱动电路示意图;
- [0020] 图 2 是现有的数据驱动模块输出的波形示意图;
- [0021] 图 3 是本发明原理示意图;
- [0022] 图 4 是本发明实施例一的原理示意图;
- [0023] 图 5 是本发明实施例一中时序信号延迟示意图;
- [0024] 图 6 是本发明实施例一中时序信号和子时序信号的波形示意图;
- [0025] 图 7 是本发明实施例一的数据驱动模块输出的波形示意图;
- [0026] 图 8 是本发明实施例一的延迟单元电路示意图;
- [0027] 图 9 是本发明实施例二的方法流程示意图。
- [0028] 其中:10、监控模块;20、数据驱动模块;21、数据锁存单元;22、数据暂存器;23、数模转换模块;24、延迟单元;25、D 触发器;26、计数器;30、液晶面板;31、数据线;32、像素;33、引线。

具体实施方式

- [0029] 如图 3 所示,本发明公开一种液晶面板的驱动电路,液晶面板包括多条数据线 31,与数据线连接的引线 33,驱动电路包括监控模块 10 和数据驱动模块 20,数据驱动模块 20 包括与液晶面板 30 的引线 33 对应的数据锁存单元 21;监控模块 10 输出时序信号控制数据锁存单元 21 输出显示信号到数据线,液晶显示的驱动电路还包括与数据线对应的延迟单元 24,时序信号通过延迟单元 24 耦合到数据锁存单元 21;延迟单元 24 到达预定的延迟触发时间后,控制数据锁存单元 21 输出显示信号到相应的数据线 31;较长的引线 33 耦合的延迟单元 24 的延迟触发时间小于较短的引线 33 耦合的延迟单元 24 的延迟触发时间。
- [0030] 发明人研究发现,一般的数据驱动模块各通道的数据是同时输出的,即每个数据锁存单元的显示信号是同时加载到数据线上,如图 2 所示。假设数据驱动模块有 $2n$ 个输出通道, n 为离数据列最近的通道,因此其到数据列的引线的阻抗最小,左右通道的阻抗呈对称分布,逐次增大,其信号到达面板数据线时的延迟程度也逐渐增大,面板对应的数据列的充电时间也逐渐减少。现有的数据驱动模块一般通过时序信号来控制,其动作逻辑是:时序信号在其上升沿时会将显示信号锁存至数据锁存单元,在其下降沿时再将显示信号推入液晶面板。考虑到时序信号的这种特性,本发明采用延迟单元来控制时序信号下降沿抵达每个数据锁存单元的时间,当延迟单元到达预定的延迟触发时间后,将时序信号转换成低电平状态并发送到数据锁存单元,控制数据锁存单元输出显示信号到相应的引线,进而抵达与该引线连接的数据线;较长的引线耦合的延迟单元的延迟触发时间小于较短的引线耦合的延迟单元的延迟触发时间,这样显示信号抵达同一行像素的时间差异就能减小,达到改

善显示信号延迟,提高显示品质;另外,本发明跟距离没有关系,只要控制好不同延迟单元的延迟时间,都能达到改善显示信号延迟的问题,适用于多输出通道数据驱动模块。

[0031] 下面结合附图和较佳的实施例对本发明作进一步说明。

[0032] 实施例一

[0033] 如图 4 所示,本发明的液晶显示装置包括液晶面板 30 的驱动电路。液晶面板 30 包括多条数据线 31,与数据线 31 耦合的数据驱动模块 20,与数据驱动模块 20 耦合的监控模块 10;数据驱动模块 20 包括与引线 33 耦合的数据锁存单元 21 和延迟单元 24;监控模块 10 输出时序信号控制数据锁存单元 21 输出显示信号到数据线 31,时序信号通过延迟单元 24 耦合到数据锁存单元 21;延迟单元 24 到达预定的延迟触发时间后,控制数据锁存单元 21 输出显示信号到相应的数据线 31;较长的引线 33 耦合的延迟单元 24 的延迟触发时间小于较短的引线 33 耦合的延迟单元 24 的延迟触发时间。数据锁存单元 21 包括数据暂存器 22,与数据暂存器 22 耦合的数模转换模块 23,数模转换模块 23 将显示信号转化成模拟信号后输出到相应的数据线 31;时序信号为高电平时,显示信号从数据暂存器 22 传送到数模转换模块 23;时序信号为低电平时,数模转换模块 23 将转换后的显示信号输出到相应的数据线 31。

[0034] 液晶面板 30 的数据线 31 耦合有像素 32,延迟单元 24 控制数据锁存单元 21 输出的显示信号抵达同一行像素 32 的时间相等;这样可以彻底解决显示信号延迟的问题,达到最佳的显示效果。

[0035] 一般的数据驱动模块各通道的数据是同时输出的,即每个数据锁存单元的显示信号是同时加载到数据线中,如图 2 所示。假设数据驱动模块有 $2n$ 个输出通道, n 为离数据列最近的通道,因此其到数据列的引线的阻抗最小,左右通道的阻抗呈对称分布,逐次增大,其信号到达面板数据线时的延迟程度也逐渐增大,面板对应的数据列的充电时间也逐渐减少。本发明将数据芯片输出通道单独控制。

[0036] 如图 5、6 所示,数据驱动模块根据监控模块传输过来的时序信号 TP,产生跟每个输出通道对应的子时序信号 TP1 ~ N,时序信号 TP 的下降沿从两边至中间依次延迟,即延迟单元的延迟触发时间递增。相应区域的显示信号的输出也相应得到延迟(如图 7)。最后就可以通过调节相应子时序信号下降沿的延迟就可以使液晶面板各区域的像素的充电时间趋于一致,解决了因阻抗不一致而引起的信号延迟不一致的问题。

[0037] 如图 8 所示,延迟单元包括多个级联的 D 触发器 25,每个 D 触发器 25 的输出端耦合到一个数据锁存单元,并耦合到下一级 D 触发器 25 的输出端;延迟单元还包括与 D 触发器 25 对应的计数器 26;D 触发器 25 的触发端通过计数器 26 耦合到统一的时钟脉冲信号 clk;当时序信号为高电平时,D 触发器会随着时钟脉冲信号 clk 的频率逐级产生时序信号。其中 D 触发器触发端的脉冲信号 CK1 ~ N 可以用时钟脉冲信号 clk 通过计数器 1 ~ N 产生,因此,通过改变计数器 26 就可以产生不同的脉冲信号 CKN,进而产生不同延迟的时序信号 TP1 ~ TPN。D 触发器能实现信号延迟输出,并有很好的跟随特性,且成本低廉,有利于降低成本;通过计数器可以灵活设置 D 触发器的延迟输出时间。

[0038] 实施例二

[0039] 本发明还公开一种本发明液晶面板驱动电路的驱动方法,包括步骤:

[0040] A:监控模块的时序信号通过延迟单元耦合到数据锁存单元;

[0041] B:所述较长的引线耦合的延迟单元的延迟触发时间小于较短的引线耦合的延迟单元的延迟触发时间;所述延迟单元到达预定的延迟触发时间后,将时序信号转换成低电平状态并发送到数据锁存单元,控制数据锁存单元输出显示信号到相应的数据线。

[0042] 为了彻底解决显示信号延迟的问题,达到最佳的显示效果,步骤B中包括:控制延迟单元的延迟触发时间,使得每个数据锁存单元输出的显示信号抵达同一行液晶面板的像素的时间相等。

[0043] 本实施例的延迟单元可以选用D触发器,具体控制电路和方法参见实施例一。

[0044] 以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9

专利名称(译)	一种液晶面板的驱动电路、液晶面板和一种驱动方法		
公开(公告)号	CN103165095A	公开(公告)日	2013-06-19
申请号	CN201310109279.2	申请日	2013-03-29
[标]申请(专利权)人(译)	深圳市华星光电技术有限公司		
申请(专利权)人(译)	深圳市华星光电技术有限公司		
当前申请(专利权)人(译)	深圳市华星光电技术有限公司		
[标]发明人	朱江 郭东胜		
发明人	朱江 郭东胜		
IPC分类号	G09G3/36		
CPC分类号	G09G3/3685 G09G2310/0283 G09G2320/0223 G09G2330/12		
代理人(译)	邢涛		
其他公开文献	CN103165095B		
外部链接	Espacenet SIPO		

摘要(译)

本发明公开一种液晶面板的驱动电路、液晶面板和一种驱动方法。液晶面板包括多条数据线，与数据线连接的引线，驱动电路包括监控模块和数据驱动模块，数据驱动模块包括与液晶面板的引线耦合的数据锁存单元；监控模块输出时序信号控制数据锁存单元输出显示信号到数据线，液晶显示的驱动电路还包括与数据线对应的延迟单元，时序信号通过延迟单元耦合到数据锁存单元；延迟单元到达预定的延迟触发时间后，控制数据锁存单元输出显示信号到相应的数据线；较长的引线耦合的延迟单元的延迟触发时间小于较短的引线耦合的延迟单元的延迟触发时间。本发明可以改善显示信号延迟，提高显示品质，并适用于多输出通道数据驱动模块。

