



(12) 发明专利申请

(10) 申请公布号 CN 104122701 A

(43) 申请公布日 2014. 10. 29

(21) 申请号 201410363522. 8

(22) 申请日 2014. 07. 28

(71) 申请人 深圳市华星光电技术有限公司

地址 518000 广东省深圳市光明新区公明办
事处塘家社区观光路汇业科技园综合
楼 1 第一层 B 区

(72) 发明人 郝思坤 邱钟毅

(74) 专利代理机构 深圳市威世博知识产权代理
事务所 (普通合伙) 44280

代理人 何青瓦

(51) Int. Cl.

G02F 1/1333 (2006. 01)

G02F 1/1343 (2006. 01)


权利要求书1页 说明书6页 附图7页

(54) 发明名称

液晶显示面板及其制造方法、阵列基板

(57) 摘要

本发明提供了一种液晶显示面板及其制造方法、阵列基板。该液晶显示面板的像素单元包括：夹持于第一基板和第二基板之间的液晶层，以及设置于第一基板朝向液晶层一侧的第一电极层、第二电极层和绝缘层，第一电极层与第一基板相邻设置，绝缘层夹持于第一电极层和第二电极层之间，第二电极层上设置有电极图案，绝缘层的对应第二电极层未设置电极图案的区域设置有凹槽。通过上述方式，本发明能够在确保显示画质的前提下降低液晶显示面板的驱动电压，节省功耗，从而提升使用该液晶显示面板的显示终端的工作时间。



1. 一种液晶显示面板,具有相对间隔设置的第一基板和第二基板以及多个像素单元,其特征在于,每一所述像素单元包括:

夹持于所述第一基板和所述第二基板之间的液晶层,以及设置于所述第一基板朝向所述液晶层一侧的第一电极层、第二电极层和绝缘层,所述第一电极层与所述第一基板相邻设置,所述绝缘层夹持于所述第一电极层和所述第二电极层之间;

其中,所述第二电极层上设置有电极图案,所述绝缘层的对应所述第二电极层未设置所述电极图案的区域设置有凹槽。

2. 根据权利要求1所述的液晶显示面板,其特征在于,所述电极图案为多个间隔设置的条状结构,所述绝缘层对应相邻两个所述条状结构之间的区域设置有所述凹槽。

3. 根据权利要求2所述的液晶显示面板,其特征在于,所述凹槽的深度为0~6000埃。

4. 根据权利要求1所述的液晶显示面板,其特征在于,所述第一电极层包括公共电极,所述第二电极层包括像素电极,所述电极图案包括像素电极图案。

5. 一种液晶显示面板的制造方法,其特征在于,所述制造方法包括:

在依次沉积有第一电极层、绝缘层以及第二电极层的基体上涂布一光阻层;

对未被所述光阻层遮盖的所述第二电极层进行第一次蚀刻,以在所述第二电极层上形成电极图案,并且使所述绝缘层的对应未被所述光阻层遮盖的区域的表面曝露;

对所述绝缘层的表面曝露的区域进行第二次蚀刻,以使所述绝缘层的对应所述第二电极层未设置所述电极图案的区域形成凹槽;

移除所述光阻层。

6. 根据权利要求5所述的制造方法,其特征在于,所述第一次蚀刻为湿法刻蚀,所述第二次蚀刻为干法刻蚀。

7. 根据权利要求5所述的制造方法,其特征在于,形成的所述电极图案为多个间隔设置的条状结构,所述绝缘层对应相邻两个所述条状结构之间的区域设置所述凹槽。

8. 根据权利要求7所述的制造方法,其特征在于,形成的所述凹槽的深度为0~6000埃。

9. 一种阵列基板,用于具有液晶层以及多个像素单元的液晶显示面板,其特征在于,所述阵列基板包括:

基体以及设置于所述基体朝向所述液晶层一侧的第一电极层、第二电极层和绝缘层,所述第一电极层与所述基体相邻设置,所述绝缘层夹持于所述第一电极层和所述第二电极层之间;

其中,所述第二电极层上设置有电极图案,所述绝缘层的对应所述第二电极层未设置所述电极图案的区域设置有凹槽。

10. 根据权利要求9所述的阵列基板,其特征在于,所述电极图案为多个间隔设置的条状结构,所述绝缘层对应相邻两个所述条状结构之间的区域设置有所述凹槽,所述凹槽的深度为0~6000埃。

液晶显示面板及其制造方法、阵列基板

技术领域

[0001] 本发明涉及液晶显示技术领域,具体而言涉及基于横向电场模式的液晶显示技术领域,特别是涉及一种液晶显示面板及其阵列基板,以及该液晶显示面板的制造方法。

背景技术

[0002] 与基于 TN(Twisted Nematic,扭曲向外型)以及 MVA(Multi-domain Vertical Alignment,多象限垂直配向型)等纵向电场模式的液晶显示面板不同,采用 IPS(In-plane switching,平面转换型)等横向电场模式的液晶显示面板,仅在一个基板或衬底上设置有电极。

[0003] 例如,作为 IPS 模式衍生出来的 FFS(Fringe Field Switching,边缘电场切换型)模式的液晶显示面板,其像素电极的下方间隔设置一层电极。施加驱动电压时产生的边界电场使得液晶分子在电极表层内部发生偏转,从而提高背光的穿透,实现大视角显示。然而,施加驱动电压时像素电极与其下方间隔设置的层电极之间必然会形成寄生电容,如果寄生电容过大则会影响液晶显示面板的像素单元的充电率,进而极大地影响液晶显示面板的显示效果与画质。

[0004] 当前,业界普遍通过增加位于像素电极与该下层电极之间的绝缘层的厚度,减小寄生电容。但是,绝缘层厚度的增加必然导致驱动电压的增大,而驱动电压的增大则必然会增加驱动电路的功耗,从而降低使用该液晶显示面板的显示终端的工作时间。

发明内容

[0005] 有鉴于此,本发明实施例所要解决的技术问题是提供一种液晶显示面板及其制造方法、阵列基板,能够降低驱动电压,节省功耗,提升使用该液晶显示面板的显示终端的工作时间。

[0006] 为解决上述技术问题,本发明采用的一个技术方案是:提供一种液晶显示面板,具有相对间隔设置的第一基板和第二基板以及多个像素单元,每一像素单元包括:夹持于第一基板和第二基板之间的液晶层,以及设置于第一基板朝向液晶层一侧的第一电极层、第二电极层和绝缘层,第一电极层与第一基板相邻设置,绝缘层夹持于第一电极层和第二电极层之间;其中,第二电极层上设置有电极图案,绝缘层的对应第二电极层未设置电极图案的区域设置有凹槽。

[0007] 其中,电极图案为多个间隔设置的条状结构,绝缘层对应相邻两个条状结构之间的区域设置有凹槽。

[0008] 其中,凹槽的深度为 0 ~ 6000 埃。

[0009] 其中,第一电极层包括公共电极,第二电极层包括像素电极,电极图案包括像素电极图案。

[0010] 为解决上述技术问题,本发明采用的另一个技术方案是:提供一种液晶显示面板的制造方法,包括:在依次沉积有第一电极层、绝缘层以及第二电极层的基体上涂布一光阻

层 ;对未被光阻层遮盖的第二电极层进行第一次蚀刻,以在第二电极层上形成电极图案,并且使绝缘层的对应未被光阻层遮盖的区域的表面曝露 ;对绝缘层的表面曝露的区域进行第二次蚀刻,以使绝缘层的对应第二电极层未设置电极图案的区域形成凹槽 ;移除光阻层。

[0011] 其中,第一次蚀刻为湿法刻蚀,第二次蚀刻为干法刻蚀。

[0012] 其中,形成的电极图案为多个间隔设置的条状结构,绝缘层对应相邻两个条状结构之间的区域设置凹槽。

[0013] 其中,形成的凹槽的深度为 0 ~ 6000 埃。

[0014] 为解决上述技术问题,本发明采用的又一个技术方案是 :提供一种阵列基板,用于具有液晶层以及多个像素单元的液晶显示面板,阵列基板包括 :基体以及设置于基体朝向液晶层一侧的第一电极层、第二电极层和绝缘层,第一电极层与基体相邻设置,绝缘层夹持于第一电极层和第二电极层之间 ;其中,第二电极层上设置有电极图案,绝缘层的对应第二电极层未设置电极图案的区域设置有凹槽。

[0015] 其中,电极图案为多个间隔设置的条状结构,绝缘层对应相邻两个条状结构之间的区域设置有凹槽,凹槽的深度为 0 ~ 6000 埃。

[0016] 通过上述技术方案,本发明实施例产生的有益效果是 :本发明实施例通过在夹持于第一电极层和第二电极层之间的绝缘层上设置凹槽,且凹槽对应于第二电极层未设置电极图案的区域,不仅能够减小第一电极层和第二电极层在施加驱动电压时形成的寄生电容,而且没有增加绝缘层的厚度,相比较于现有技术能够降低驱动电压,节省功耗,从而提升使用该液晶显示面板的显示终端的工作时间。

附图说明

[0017] 图 1 是本发明优选实施例的液晶显示面板的结构剖视图 ;

[0018] 图 2 是本发明优选实施例的像素单元的结构剖视图 ;

[0019] 图 3 是现有技术中未设置凹槽的像素单元在施加一驱动电压时对应的穿透率的示意图 ;

[0020] 图 4 是本发明优选实施例的像素单元在施加一驱动电压时对应的穿透率的示意图 ;

[0021] 图 5 是现有技术中未设置凹槽的像素单元在施加另一驱动电压时对应的穿透率的示意图 ;

[0022] 图 6 是本发明优选实施例的像素单元在施加另一驱动电压时对应的穿透率的示意图 ;

[0023] 图 7 是图 5 和图 6 所示像素单元在施加相同的驱动电压时方位角与竖曲线测试的对应关系的示意图 ;

[0024] 图 8 是本发明优选实施例的像素单元在设置不同深度的凹槽时施加的驱动电压与透射系数的对应关系的示意图 ;

[0025] 图 9 是本发明优选实施例的液晶显示面板的制造方法的流程图 ;

[0026] 图 10 是本发明液晶显示面板的制造方法的实施例中在基体上沉积第一电极层、绝缘层以及第二电极层的示意图 ;

[0027] 图 11 是本发明液晶显示面板的制造方法的实施例中在第二电极层涂布光阻层的

示意图；

[0028] 图 12 是本发明液晶显示面板的制造方法的实施例中光阻层进行曝光的示意图；

[0029] 图 13 是本发明液晶显示面板的制造方法的实施例中第二电极层进行第一次刻蚀的示意图；

[0030] 图 14 是本发明液晶显示面板的制造方法的实施例中绝缘层进行第二次刻蚀的示意图；

[0031] 图 15 是本发明液晶显示面板的制造方法的实施例中去除光阻层的示意图。

具体实施方式

[0032] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，本发明以下所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

[0033] 图 1 是本发明优选实施例的液晶显示面板的结构剖视图。请参阅图 1 所示，本实施例的液晶显示面板 10 包括第一基板 11、第二基板 12、液晶层 13 以及多个像素单元（未图示）。

[0034] 第一基板 11 和第二基板 12 相对间隔设置，其中第一基板 11 为 TFT (Thin Film Transistor, 薄膜晶体管) 阵列基板，第一基板 11 包括透明基体以及设置于透明基体上的各种配线和像素电极等，第二基板 12 为 CF (color filter, 彩色滤光片) 彩膜基板。

[0035] 液晶层 13 填充夹持于第一基板 11 和第二基板 12 之间，本实施例优选液晶层 13 包括介电各向异性 (Dielectric Anisotropy) 为负的液晶分子 131 以及混合于液晶分子 131 之中的多个反应单体 132。其中，液晶分子 131 为具有通过施加驱动电压即在特定方向上发生偏转取向特性的液晶材料，其通过施加的驱动电压的阈值以实现不同的偏转取向。反应单体 132 为聚合性单体，其包括丙烯酸酯类树脂单体分子、甲基丙烯酸酯类树脂单体分子、乙烯基树脂单体分子、乙烯氧基树脂单体分子、环氧树脂单体分子等的任意组合。

[0036] 图 2 是本发明优选实施例的像素单元的结构剖视图。鉴于液晶显示面板 10 中每个像素单元包括 R、G、B 三个像素，且每个像素单元的结构是类似的，下文以其中一个像素单元 20 为例进行说明。

[0037] 请结合图 1 和图 2 所示，本实施例的像素单元 20 包括对应区域的液晶层 13，以及设置于第一基板 11 朝向液晶层 13 一侧的第一电极层 21、第二电极层 22 和绝缘层 23。其中：

[0038] 第一电极层 21 与第一基板 11 相邻设置，绝缘层 23 夹持于第一电极层 21 和第二电极层 22 之间，以使得第一电极层 21 和第二电极层 22 相对间隔设置，第二电极层 22 与液晶层 13 相邻设置。

[0039] 本实施例的第二电极层 22 上设置有（像素）电极图案，绝缘层 23 的对应第二电极层 22 未设置电极图案的区域设置有凹槽 221a、221b、221c、221d。具体而言，优选电极图案包括多个间隔设置的条状结构 222a、222b、222c、222d、222e，且每一凹槽对应设置于相邻两个条状结构之间，即图 2 中所示的凹槽 221a 设置于条状结构 222a 与条状结构 222b 之间，

凹槽 221b 设置于条状结构 222b 与条状结构 222c 之间,凹槽 221c 设置于条状结构 222c 与条状结构 222d 之间,凹槽 221d 设置于条状结构 222d 与条状结构 222e 之间。

[0040] 在本实施例中,像素单元 20 对应液晶显示面板 10 的显示区域,因此对应地,第一电极层 21 为公共电极,第二电极层 22 为像素电极,其上设置的电极图案即为像素电极图案。并且,第一电极层 21 和第二电极层 22 均为透明电极层,两者的制造材料可以相同也可以不相同,例如为氧化铟锡 (ITO)、氧化铟锌 (IZO) 或者是其他同时具有透光性和导电性的材料的任意组合。

[0041] 当由第一基板 11 一侧接通并施加驱动电压时,第一电极层 21 和第二电极层 22 之间形成寄生电容 C,即像素电极图案与第一电极层 21 之间形成多个寄生电容 C。并且,驱动电压使得第二电极层 22 的电极图案 (条状结构 222a、222b、222c、222d、222e) 与第一电极层 21 之间形成液晶层 13 的偏转电场或配向电场。

[0042] 在形成配向电场时,优选对第一基板 11 和第二基板 12 施以紫外光波段的光源照射,使反应单体 132 能按照给予的驱动电压所造成的电场依序排列,进而完成液晶显示面板 10 中液晶分子 131 的配向及偏转。具体而言,当施加驱动电压并施以紫外光波段的光照射时,反应单体 132 产生聚合作用以形成用以取向液晶分子 131 的高分子聚合物,并使液晶分子 131 相对于第一基板 11 形成 85 ~ 95 度的预倾角。

[0043] 在形成偏转电场时,凹槽 221a、221b、221c、221d 部分的绝缘层 23 的厚度较小,使得驱动电压所产生的偏转电场在三维坐标系中的 z 轴方向有较大的电场强度分量,因此可以大幅提升液晶分子 131 的扭转动力,增大液晶分子 131 的偏转角度,即增大像素单元 20 的方位角 (Azimuth Angle),从而实现广视角,并且提升背光的透过率,降低液晶显示面板 10 的开口率。另外,与现有技术相比,在施加相同的驱动电压时像素单元 20 的显示亮度提升,换言之,要达到相同的显示亮度,本实施例所要施加的驱动电压较小,因此能够节省功耗,从而提升使用液晶显示面板 10 的显示终端的工作时间。

[0044] 本实施例优选凹槽 221a、221b、221c、221d 的深度为 0 ~ 6000 埃 (Å),且不能为 0 埃。另外,凹槽 221a、221b、221c、221d 之间的深度可以相同,也可以不相同。下面进一步结合附图 3 ~ 图 8 所示,以凹槽 221a、221b、221c、221d 的深度均为 6000 埃为例,并与不设置凹槽 (即凹槽的深度为 0 埃) 相比较进行说明:

[0045] 请参阅图 3 和图 4,当施加相同的驱动电压为 2.0 伏时,曲线 L1 和 L2 的峰谷与第二电极层 22 之间的直线距离表示对应的穿透率,可知设置有深度为 6000 埃的凹槽 221a、221b、221c、221d 的像素单元 20 对应的穿透率 L2 大于凹槽的深度为 0 的像素单元对应的穿透率 L1。

[0046] 同理,请参阅图 5 和图 6,当施加相同的驱动电压 3.0 伏时,曲线 L3 和 L4 的峰谷与第二电极层 22 之间的直线距离表示对应的穿透率,可知设置深度为 6000 埃的凹槽 221a、221b、221c、221d 的像素单元 20 对应的穿透率 L4 大于凹槽的深度为 0 的像素单元对应的穿透率 L3。

[0047] 请参阅图 4 和图 6,当设置的凹槽 221a、221b、221c、221d 的深度相同均为 6000 埃时,施加的驱动电压 3.0 伏时对应的穿透率 L4 大于施加的驱动电压 2.0 伏时对应的穿透率 L2。

[0048] 同理,请参阅图 3 和图 5 所示,当设置的凹槽的深度相同均为 0 埃时,施加的驱动

电压 3.0 伏时对应的穿透率 L3 大于施加的驱动电压 2.0 伏时对应的穿透率 L1。

[0049] 另外,请参阅图 5、图 6 和图 7 所示,当施加相同的驱动电压为 3.0 伏时,曲线 A1、B1 和 C1 表示凹槽的深度为 0 埃的像素单元对应的方位角 (azimuth angle) 与竖曲线测试 (Vertical Location) 的关系,曲线 A2、B3 和 C3 表示凹槽的深度为 6000 埃的像素单元 20 对应的方位角与竖曲线测试的关系。可知,施加相同的驱动电压时,与现有技术的像素单元相比,本实施例的像素单元 20 的液晶分子 131 的方位角增大,方位角的增大使得像素单元 20 的亮度提升,即,实现相同的亮度,本实施例像素单元 20 所要施加的驱动电压较小。

[0050] 进一步地,请参阅图 8 所示,曲线 V1 表示凹槽的深度均为 0 埃时施加的驱动电压与透射系数 (transmittance) 的关系,曲线 V2 表示凹槽 221a、221b、221c、221d 的深度均为 2000 埃时施加的驱动电压与透射系数的关系,曲线 V3 表示凹槽 221a、221b、221c、221d 的深度均为 4000 埃时施加的驱动电压与透射系数的关系,曲线 V4 表示凹槽 221a、221b、221c、221d 的深度均为 6000 埃时施加的驱动电压与透射系数的关系。由此可知,随着凹槽 221a、221b、221c、221d 的深度增加,液晶层 13 驱动时的起始电压 V_{th} 和达到最大亮度时的操作电压 V_{max} 均减小,并且凹槽 221a、221b、221c、221d 的深度为 0 埃时,起始电压 V_{th} 为 1.8 伏,操作电压 V_{max} 为 5.5 伏;凹槽 221a、221b、221c、221d 的深度为 2000 埃时,起始电压 V_{th} 为 1.5 伏,操作电压 V_{max} 为 5 伏;凹槽 221a、221b、221c、221d 的深度为 4000 埃时,起始电压 V_{th} 为 1.4 伏,操作电压 V_{max} 为 4.5 伏;凹槽 221a、221b、221c、221d 的深度为 6000 埃时,起始电压 V_{th} 为 1.3 伏,操作电压 V_{max} 为 4.25 伏。也就是说,凹槽 221a、221b、221c、221d 的深度由 0 埃增加到 6000 埃时,起始电压 V_{th} 由 1.8 伏降低到 1.3 伏,操作电压 V_{max} 由 5.5 伏降低到 4.25 伏。

[0051] 结合图 4~图 8 可知,施加相同的驱动电压时,凹槽 221a、221b、221c、221d 的深度越大,其对应的像素单元 20 的穿透率越高,液晶显示面板 10 的显示亮度越高;并且,凹槽 221a、221b、221c、221d 的深度相同时,施加的驱动电压越大,对应的像素单元 20 的穿透率越高,液晶显示面板 10 的显示亮度越高,即,实现相同的亮度,本实施例的像素单元 20 所要施加的驱动电压远远小于现有技术的像素单元所要施加的驱动电压,从而相比较于现有技术能够节省功耗,提升使用液晶显示面板 10 的显示终端的工作时间,另外还能够减小第一电极层 21 和第二电极层 22 在施加驱动电压时形成的寄生电容 C,且相比较于现有技术也没有增加绝缘层 23 的厚度。

[0052] 图 9 是本发明优选实施例的液晶显示面板的制造方法的流程图。如图 9 所示,本实施例的液晶显示面板的制造方法包括如下步骤:

[0053] 步骤 S101:依序在基体上沉积第一电极层、绝缘层以及第二电极层。

[0054] 如图 10 所示,基体 111 可为玻璃基体、塑料基体或可挠式基体。第一电极层 112 为氧化铟锡 ITO 玻璃层,也可以采用氧化硅、氮化硅或上述组合。绝缘层 113 可由氮化硅层、氧化硅层或氮氧化硅等介电材料构成,由化学气相沉积或其它薄膜技术沉积形成。第二电极层 114 可以与第一电极层 112 相同的材质也可以不相同。

[0055] 步骤 S102:在依次沉积有第一电极层、绝缘层以及第二电极层的基体上涂布一光阻层。

[0056] 该光阻层 115 涂布于第二电极层 114 上。如图 11 和图 12 所示,对光阻层 115 可采用基于掩模板 (即俗称的光罩) 的曝光技术进行第一次光罩制程,以形成光罩制程所需

要的曝光部分 D 和未曝光部分 E,其中曝光部分 D 对应所要形成的凹槽,未曝光部分 E 对应所要形成的电极图案,即多个间隔设置的条状结构。

[0057] 步骤 S103 :对未被光阻层遮盖的第二电极层进行第一次蚀刻,以在第二电极层上形成电极图案,并且使绝缘层的对应未被光阻层遮盖的区域的表面曝露。

[0058] 如图 13 所示,以光阻层 115 为刻蚀屏蔽,对未被光阻层 115 遮盖的第二电极层 114 进行的第一次蚀刻为湿法刻蚀。由于所要形成的电极图案包括多个间隔设置的条状结构,因此第一次蚀刻之后绝缘层 113 的对应未被光阻层 115 遮盖的(对应曝光部分 D)区域的表面曝露。

[0059] 步骤 S104 :对绝缘层的表面曝露的区域进行第二次蚀刻,以使绝缘层的对应第二电极层未设置电极图案的区域形成凹槽。

[0060] 如图 14 所示,以光阻层 115 为刻蚀屏蔽,对未被光阻层 115 遮盖的绝缘层 112 的表面曝露的(对应曝光部分 D)区域进行的第二次蚀刻为干法刻蚀。并且,在对应曝光部分 D 的区域形成多个凹槽 116,其中多个凹槽 116 的深度为 0 ~ 6000 埃,且不能为 0 埃。另外,多个凹槽 116 之间的深度可以相同,也可以不相同。

[0061] 步骤 S105 :移除光阻层。

[0062] 如图 15 所示,采用普通光罩制程,对剩余(对应未曝光部分 E)的光阻层 115 进行完全曝光,从而将光阻层 115 移除。

[0063] 本实施例的液晶显示面板的制造方法制得的阵列基板,其像素单元具有与图 2 所示实施例的像素单元 20 相同的结构,因此具有与其相同的技术效果。

[0064] 综上所述,本发明实施例设计在夹持于第一电极层和第二电极层之间的绝缘层上设置凹槽,且凹槽对应于第二电极层未设置电极图案的区域,不仅能够减小第一电极层和第二电极层在施加驱动电压时形成的寄生电容,而且相比较于现有技术也没有增加绝缘层的厚度,从而相比较于现有技术能够降低驱动电压,节省功耗,从而提升使用该液晶显示面板的显示终端的工作时间。

[0065] 再次说明,以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。


10

图 1


20

图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15

专利名称(译)	液晶显示面板及其制造方法、阵列基板		
公开(公告)号	CN104122701A	公开(公告)日	2014-10-29
申请号	CN201410363522.8	申请日	2014-07-28
[标]申请(专利权)人(译)	深圳市华星光电技术有限公司		
申请(专利权)人(译)	深圳市华星光电技术有限公司		
当前申请(专利权)人(译)	深圳市华星光电技术有限公司		
[标]发明人	郝思坤 邱钟毅		
发明人	郝思坤 邱钟毅		
IPC分类号	G02F1/1333 G02F1/1343		
CPC分类号	G02F1/134309 G02F1/1333 G02F1/133345 G02F1/134363 G02F1/13439 G02F2001/134372		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供了一种液晶显示面板及其制造方法、阵列基板。该液晶显示面板的像素单元包括：夹持于第一基板和第二基板之间的液晶层，以及设置于第一基板朝向液晶层一侧的第一电极层、第二电极层和绝缘层，第一电极层与第一基板相邻设置，绝缘层夹持于第一电极层和第二电极层之间，第二电极层上设置有电极图案，绝缘层的对应第二电极层未设置电极图案的区域设置有凹槽。通过上述方式，本发明能够在确保显示画质的前提下降低液晶显示面板的驱动电压，节省功耗，从而提升使用该液晶显示面板的显示终端的工作时间。

